JP2008034862A - Growing method for nitride semiconductor - Google Patents

Growing method for nitride semiconductor Download PDF

Info

Publication number
JP2008034862A
JP2008034862A JP2007219841A JP2007219841A JP2008034862A JP 2008034862 A JP2008034862 A JP 2008034862A JP 2007219841 A JP2007219841 A JP 2007219841A JP 2007219841 A JP2007219841 A JP 2007219841A JP 2008034862 A JP2008034862 A JP 2008034862A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
protective film
layer
substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007219841A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kiyohisa
裕之 清久
Noriya Ozaki
徳也 小崎
Shigeto Iwasa
成人 岩佐
Shuji Nakamura
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2007219841A priority Critical patent/JP2008034862A/en
Publication of JP2008034862A publication Critical patent/JP2008034862A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a growing method for a nitride semiconductor to be a substrate, and to provide an element of a novel structure having a nitride semiconductor substrate. <P>SOLUTION: In the growing method for the nitride semiconductor, on a surface of a hetero substrate 1, comprising a material different from the nitride semiconductor or a nitride semiconductor layer 2 made to grow on the hetero substrate 1: a first protective film 11 is partially formed; and a first nitride semiconductor 3 is made to grow via the protective film in between. Although the first nitride semiconductor 3 is made to selectively grow on the protective film at first, the adjacent nitride semiconductor is jointed with the first nitride semiconductor 3 on the protective film as it continues to grow. Since the first nitride semiconductor 3 on the first protective film 11 has few lattice defects, when the nitride semiconductor is made to grow into a thick film via the protective film in between, the nitride semiconductor substrate of superior crystallinity is obtained. When the nitride semiconductor substrate is made to grow to a specified film thickness and a device structure is formed thereon, a proper device of improved characteristics is acquired. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に窒化物半導体よりなる基板の成長方法に関する。 The present invention relates to a method for growing a nitride semiconductor (In X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and more particularly to a method for growing a substrate made of a nitride semiconductor.

一般に半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなって結晶性が向上することが知られている。しかし、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。   In general, when a semiconductor is grown on a substrate, it is known that if a substrate lattice-matched with the semiconductor to be grown is used, the crystal defects of the semiconductor are reduced and the crystallinity is improved. However, nitride semiconductors are generally grown on heterogeneous substrates that do not lattice match with nitride semiconductors such as sapphire, spinel, and silicon carbide because there is no lattice-matched substrate in the world.

一方、窒化物半導体と格子整合するGaNバルク結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。   On the other hand, attempts to fabricate a GaN bulk crystal that is lattice-matched with a nitride semiconductor have been made by various research institutions, but only a few millimeters have been reported so far. Is far away.

GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−165498号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。   As a technique for producing a GaN substrate, for example, in JP-A-7-202265 and JP-A-7-165498, a buffer layer made of ZnO is formed on a sapphire substrate, and a nitride semiconductor is formed on the buffer layer. A technique for dissolving and removing the buffer layer after growth is described. However, the crystallinity of the ZnO buffer layer grown on the sapphire substrate is poor, and it is difficult to obtain a good quality nitride semiconductor crystal even if a nitride semiconductor is grown on the buffer layer. Furthermore, it is difficult to continuously grow a nitride semiconductor having a thick film as a substrate on a buffer layer made of thin ZnO.

特開平7−202265号公報JP-A-7-202265 特開平7−165498号JP 7-165498 A

LED素子、LD素子、受光素子等の数々の電子デバイスに使用される窒化物半導体素子を作製する際、窒化物半導体よりなる基板を作製することができれば、その基板の上に新たな窒化物半導体を成長させて、格子欠陥が少ない窒化物半導体が成長できるので、それら素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。
従って本発明の目的とするところは、結晶性の良い窒化物半導体の成長方法を提供することにあり、具体的には基板となる窒化物半導体の成長方法と、窒化物半導体基板を有する新規な構造の素子を提供することにある。
When producing a nitride semiconductor element used for various electronic devices such as LED elements, LD elements, light receiving elements, etc., if a nitride semiconductor substrate can be produced, a new nitride semiconductor is formed on the substrate. Thus, nitride semiconductors with few lattice defects can be grown, so that the crystallinity of these elements is dramatically improved, and elements that have not been realized can be realized.
Accordingly, an object of the present invention is to provide a method for growing a nitride semiconductor with good crystallinity, specifically, a method for growing a nitride semiconductor as a substrate, and a novel method including a nitride semiconductor substrate. It is to provide an element having a structure.

即ち、本発明は下記(1)〜(22)の構成により本発明の目的を達成することができる。
(1) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜を部分的に形成する第1の工程と、
第1の工程後、第1の窒化物半導体を、前記窒化物半導体の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。
(2) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする前記(1)に記載の窒化物半導体の成長方法。
(3) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜を、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成する第1の工程と、
第1の工程後、第1の窒化物半導体を、前記異種基板の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。
(4) 前記第1の保護膜が、ストライプ状であり、更に隣接するストライプ状の第1の保護膜の形成されていない部分(窓部)の幅が5μm以下として形成されていることを特徴とする前記(1)〜(3)のいずれか1項に記載の窒化物半導体の成長方法。
(5) 前記窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする前記(1)〜(4)のいずれか1項に記載の窒化物半導体の成長方法。
That is, the object of the present invention can be achieved by the following configurations (1) to (22).
(1) a first step of partially forming a first protective film on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor;
After the first step, the first nitride semiconductor is grown on the nitride semiconductor, and includes a second step of growing the first nitride semiconductor onto the first protective film. Semiconductor growth method.
(2) The nitride semiconductor according to (1), wherein the first protective film has a surface area larger than a surface area of a portion where the first protective film is not formed. Growth method.
(3) A first protective film is partially formed on a dissimilar substrate made of a material different from that of a nitride semiconductor, with a surface area larger than a surface area of a portion where the first protective film is not formed. A first step;
And a second step of growing a first nitride semiconductor on the heterogeneous substrate and growing on the first protective film after the first step. Growth method.
(4) The first protective film has a stripe shape, and a width of a portion (window portion) where the adjacent stripe-shaped first protective film is not formed is 5 μm or less. The method for growing a nitride semiconductor according to any one of (1) to (3) above.
(5) The ratio (Ws / Ww) between the width (Ww) of the window portion and the width (Ws) of the stripe-shaped first protective film is 1 to 20, wherein (1) to (4) The method for growing a nitride semiconductor according to any one of the above.

(6) 前記異種基板はその基板の主面からオフアングルした主面を有することを特徴とする前記(1)〜(5)のいずれか1項に記載の窒化物半導体の成長方法。
(7) 前記異種基板はステップ状にオフアングルしていることを特徴とする前記(6)に記載の窒化物半導体の成長方法。
(8) 前記異種基板が(0001)面=(C面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(112−0)面=(A面)に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。
(9) 前記異種基板が(112−0)面=(A面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(11−02)面=(R面)に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。
(10) 前記異種基板が(111)面を主面とするスピネルであり、前記第1の保護膜は、そのスピネルの(110)面に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。
(6) The method for growing a nitride semiconductor according to any one of (1) to (5), wherein the heterogeneous substrate has a main surface that is off-angled from a main surface of the substrate.
(7) The method for growing a nitride semiconductor according to (6), wherein the heterogeneous substrate is off-angled stepwise.
(8) The heterogeneous substrate is sapphire whose principal surface is (0001) plane = (C plane), and the first protective film is perpendicular to the (112-0) plane = (A plane) of the sapphire. The method for growing a nitride semiconductor according to any one of (1) to (7), wherein the nitride semiconductor has a stripe shape.
(9) The heterogeneous substrate is sapphire whose principal surface is (112-0) plane = (A plane), and the first protective film is (11-02) plane = (R plane) of the sapphire. The nitride semiconductor growth method according to any one of (1) to (7), wherein the nitride semiconductor has a vertical stripe shape.
(10) The heterogeneous substrate is a spinel having a (111) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (110) plane of the spinel. The method for growing a nitride semiconductor according to any one of (1) to (7).

(11) 前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成する第3の工程と、
第3の工程後、第2の窒化物半導体を前記第1の窒化物半導体の上に成長させると共に、第2の保護膜の上にまで成長させる第4の工程とを含むことを特徴とする前記(1)〜(10)のいずれ1項に記載の窒化物半導体の成長方法。
(12) 前記第2の保護膜は、第1の窒化物半導体の表面に現れた結晶欠陥上に形成されることを特徴とする前記(11)に記載の窒化物半導体の成長方法。
(13) 前記第2の保護膜は、前記第1の保護膜と平行なストライプ形状を有することを特徴とする前記(11)または(12)に記載の窒化物半導体の成長方法。
(11) After the second step, a third step of partially forming a second protective film on the first nitride semiconductor;
And a fourth step of growing a second nitride semiconductor on the first nitride semiconductor and growing on the second protective film after the third step. The method for growing a nitride semiconductor according to any one of (1) to (10).
(12) The method for growing a nitride semiconductor according to (11), wherein the second protective film is formed on a crystal defect appearing on a surface of the first nitride semiconductor.
(13) The method for growing a nitride semiconductor according to (11) or (12), wherein the second protective film has a stripe shape parallel to the first protective film.

(14) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜が部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。
(15) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする前記(14)に記載の窒化物半導体素子。
(16) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。
(17) 前記第1の窒化物半導体が、総膜厚1μm以上、50μm以下の膜厚を有し、前記異種基板を有していることを特徴とする前記(14)〜(16)のいずれか1項に記載の窒化物半導体素子。
(18) 前記第1の窒化物半導体が、総膜厚70μm以上の膜厚を有し、前記異種基板が除去されてなることを特徴とする前記(14)〜(16)のいずれか1項に記載の窒化物半導体素子。
(19) 前記第1の窒化物半導体が、窓部の幅が5μm以下のストライプ状の形状の第1の保護膜を形成した上に成長されたものであることを特徴とする前記(14)〜(18)のいずれか1項に記載の窒化物半導体素子。
(20) 上記素子構造となる窒化物半導体が、超格子構造を有するn側窒化物半導体を有していることを特徴とする前記(14)〜(19)のいずれか1項に記載の窒化物半導体素子。
(21) 前記超格子構造を有するn側窒化物半導体にn電極が形成されていることを特徴とする前記(14)〜(20)のいずれか1項に記載の窒化物半導体素子。
(22) 前記窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする前記(14)〜(21)のいずれか1項に記載の窒化物半導体素子。
(14) A first protective film is partially formed on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor, and the first protective film is formed on the first protective film. The nitride semiconductor device is characterized in that a nitride semiconductor is grown, and a nitride semiconductor having an element structure is laminated on the first nitride semiconductor.
(15) The nitride semiconductor according to (14), wherein the first protective film has a surface area larger than a surface area of a portion where the first protective film is not formed. element.
(16) A first protective film is partially formed on a dissimilar substrate made of a material different from a nitride semiconductor and has a surface area larger than a surface area of a portion where the first protective film is not formed. A first nitride semiconductor is grown on the first protective film, and a nitride semiconductor serving as an element structure is laminated on the first nitride semiconductor. Semiconductor device.
(17) Any of (14) to (16) above, wherein the first nitride semiconductor has a total film thickness of 1 μm or more and 50 μm or less and has the heterogeneous substrate. The nitride semiconductor device according to claim 1.
(18) Any one of (14) to (16), wherein the first nitride semiconductor has a total film thickness of 70 μm or more, and the heterogeneous substrate is removed. The nitride semiconductor device described in 1.
(19) The above-mentioned (14), wherein the first nitride semiconductor is grown on a stripe-shaped first protective film having a window width of 5 μm or less. The nitride semiconductor element of any one of-(18).
(20) The nitride semiconductor according to any one of (14) to (19), wherein the nitride semiconductor having the element structure includes an n-side nitride semiconductor having a superlattice structure. Semiconductor device.
(21) The nitride semiconductor device according to any one of (14) to (20), wherein an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure.
(22) In any one of the above (14) to (21), a ratio Ws / Ww of the width (Ww) of the window portion and the width (Ws) of the protective film is 1 to 20. The nitride semiconductor device described.

つまり、本発明の成長方法は、異種基板上に成長された窒化物半導体の上に第1の保護膜を形成し(第1の形態の方法)、第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。更に、本発明の第1の形態において、窒化物半導体の上に成長される第1の保護膜が、第1の保護膜が形成されていない部分(窓部)の表面積より大きいの表面積を有して形成されることにより、より結晶欠陥が少なくなり、さらに第1の窒化物半導体が成長し易くなり好ましい。
また、本発明のその他の成長方法は、異種基板の上に、第1の保護膜を形成し(第2の形態の方法)、且つ第1の保護膜の表面積が保護膜が形成されていない窓部の表面積より大きい表面積を有し、この第1の保護膜上に第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。第2の形態の成長方法において、異種基板上に直接第1の保護膜を形成し、露出している異種基板面(保護膜の形成されていない窓部)から第1の窒化物半導体層を成長させると比較的多くの結晶欠陥が発生するが、第1の保護膜の表面積と窓部の表面積とを調整することにより結晶欠陥の少ない第1の窒化物半導体層を得ることができる。更に表面積を調整すると第1の窒化物半導体が良好に窓部に選択成長を始める。
That is, according to the growth method of the present invention, a first protective film is formed on a nitride semiconductor grown on a different substrate (the method of the first embodiment), and the first nitride semiconductor is grown. Thus, a nitride semiconductor with few crystal defects and good crystallinity can be obtained. Furthermore, in the first embodiment of the present invention, the first protective film grown on the nitride semiconductor has a surface area larger than the surface area of the portion (window) where the first protective film is not formed. This is preferable because the number of crystal defects is further reduced and the first nitride semiconductor is easily grown.
In another growth method of the present invention, a first protective film is formed on a heterogeneous substrate (the method of the second embodiment), and the surface area of the first protective film is not formed with a protective film. By growing the first nitride semiconductor on the first protective film having a surface area larger than the surface area of the window portion, a nitride semiconductor with good crystallinity with few crystal defects can be obtained. In the growth method of the second mode, the first protective film is formed directly on the heterogeneous substrate, and the first nitride semiconductor layer is formed from the exposed heterogeneous substrate surface (window portion where the protective film is not formed). Although a relatively large number of crystal defects are generated when grown, the first nitride semiconductor layer with few crystal defects can be obtained by adjusting the surface area of the first protective film and the surface area of the window portion. When the surface area is further adjusted, the first nitride semiconductor starts to selectively grow on the window portion.

更に、本発明の第1及び第2の形態の方法において、異種基板が、その異種基板の主面からオフアングル(傾斜)した主面を有することにより、結晶欠陥の数の少ない窒化物半導体が得られやすくなり、更にオフアングルが連続的に形成されているよりも、ステップ状に形成されているほうが結晶欠陥が少なくなり好ましい。   Furthermore, in the method according to the first and second aspects of the present invention, the dissimilar substrate has a main surface that is off-angled (inclined) with respect to the main surface of the dissimilar substrate, so that a nitride semiconductor having a small number of crystal defects can be obtained. It is easier to obtain and it is preferable that the step angle is formed rather than the off angle is formed continuously because the crystal defects are reduced.

更に、本発明の第1及び第2の形態の方法において、異種基板の面方位及び/又は第1の保護膜の形状などを特定して行うことにより、結晶欠陥の数をより減少させることができ好ましい。   Furthermore, in the methods of the first and second embodiments of the present invention, the number of crystal defects can be further reduced by specifying the plane orientation of the heterogeneous substrate and / or the shape of the first protective film. This is preferable.

更に、本発明の第1及び第2の形態の方法において、第1の保護膜が、窓部の幅(保護膜と保護膜との距離)が5μm以下のストライプ状として形成されていると、異種基板と窒化物半導体との界面で発生する結晶欠陥が第1の窒化物半導体の表面方向に転位しにくくなり、第1の窒化物半導体の表面に現れる結晶欠陥が少なくなり好ましい。更に窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwを、1〜20となるように調整することにより、結晶欠陥の転位がさらに減少する傾向が見られ、第1の窒化物半導体の表面に現れる結晶欠陥がより減少し好ましい。   Furthermore, in the method according to the first and second aspects of the present invention, when the first protective film is formed in a stripe shape in which the width of the window portion (distance between the protective film and the protective film) is 5 μm or less, It is preferable that crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor are less likely to dislocation in the surface direction of the first nitride semiconductor, and the crystal defects appearing on the surface of the first nitride semiconductor are reduced. Furthermore, by adjusting the ratio Ws / Ww of the width (Ww) of the window portion and the width (Ws) of the protective film to be 1 to 20, a tendency to further reduce dislocations of crystal defects is observed. The crystal defects appearing on the surface of the nitride semiconductor are preferably reduced.

また本発明の第1及び第2の形態の方法において、好ましくは、前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成し、この上に第2の窒化物半導体を第2の保護膜の上にまで成長させることにより、結晶欠陥の転位を更に良好に抑えられ、第2の窒化物半導体の表面に現れる結晶欠陥がより一層減少し好ましい。更に、第2の保護膜が、第1の窒化物半導体の表面に現れた結晶欠陥上に、結晶欠陥を覆うように形成されると、結晶欠陥の転位をさらに良好に防止でき好ましい。   In the first and second methods of the present invention, preferably, after the second step, a second protective film is partially formed on the first nitride semiconductor, and the second protective film is formed on the second protective film. By growing the second nitride semiconductor up to the second protective film, dislocations of crystal defects can be further suppressed, and crystal defects appearing on the surface of the second nitride semiconductor can be further reduced. Furthermore, it is preferable that the second protective film is formed on the crystal defects appearing on the surface of the first nitride semiconductor so as to cover the crystal defects, so that dislocation of the crystal defects can be further prevented.

さらにまた、第2の保護膜が、第1の保護膜と平行なストライプ形状を有して形成されていると、本発明の効果を得るのに好ましい。これは、例えば第1の保護膜をサファイアA面に対して垂直な方向に設けた場合、サファイアR面に対して垂直な方向で設けた場合、及びスピネル(110)面に対して垂直な方向で設けた場合、第1の保護膜のストライプと、第2の保護膜のストライプとが、同じ平行方向で設けられていることを意味する。   Furthermore, it is preferable that the second protective film has a stripe shape parallel to the first protective film in order to obtain the effects of the present invention. This is because, for example, when the first protective film is provided in a direction perpendicular to the sapphire A surface, in a direction perpendicular to the sapphire R surface, and in a direction perpendicular to the spinel (110) surface. Means that the stripes of the first protective film and the stripes of the second protective film are provided in the same parallel direction.

本発明の窒化物半導体素子は、前記本発明の第1の形態の方法により得られる結晶欠陥の少ない第1の窒化物半導体上に素子構造となる窒化物半導体を積層することにより形成(第1の形態の窒化物半導体素子)されているので、素子構造の結晶性が向上し良好な性能を有する窒化物半導体素子となる。
更に、本発明の第1の形態の窒化物半導体素子において、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成された第1の窒化物半導体上に素子構造を積層されたものであると、第1の窒化物半導体の表面に現れている結晶欠陥が少ないので更に良好な性能を有する窒化物半導体素子を得ることができ好ましい。
The nitride semiconductor device of the present invention is formed by laminating a nitride semiconductor having a device structure on the first nitride semiconductor having few crystal defects obtained by the method of the first aspect of the present invention (first Therefore, the crystallinity of the device structure is improved and a nitride semiconductor device having good performance is obtained.
Furthermore, in the nitride semiconductor device according to the first aspect of the present invention, the first protective film is formed with a surface area larger than the surface area of the portion where the first protective film is not formed. It is preferable that the element structure is laminated on the nitride semiconductor because the number of crystal defects appearing on the surface of the first nitride semiconductor is small, so that a nitride semiconductor element having even better performance can be obtained.

本発明のその他の窒化物半導体素子は、前記本発明の第2の形態の方法により得られる結晶欠陥の少ない第1の窒化物半導体上に素子構造となる窒化物半導体を積層することにより形成(第2の形態の窒化物半導体素子)されているので、結晶性が向上し良好な性能を有する窒化物半導体素子となる。   Another nitride semiconductor device of the present invention is formed by laminating a nitride semiconductor having a device structure on the first nitride semiconductor with few crystal defects obtained by the method of the second embodiment of the present invention ( Therefore, the nitride semiconductor device is improved in crystallinity and has good performance.

更に、本発明の第1及び第2の形態の窒化物半導体素子において、第1の保護膜が、窓部の幅が5μm以下のストライプ状であると、第1の窒化物半導体の結晶欠陥がより少なくなり、素子性能が更に向上し好ましい。また、素子構造となる窒化物半導体として、超格子構造を有するn側窒化物半導体が形成され、またこの超格子構造のn側窒化物半導体にn電極が形成され、また窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが1〜20であると本発明の効果をより良好に得られ易くなる。   Furthermore, in the nitride semiconductor device according to the first and second embodiments of the present invention, if the first protective film has a stripe shape with a window width of 5 μm or less, crystal defects of the first nitride semiconductor are present. This is preferable because the device performance is further reduced and the device performance is further improved. In addition, an n-side nitride semiconductor having a superlattice structure is formed as a nitride semiconductor serving as an element structure, an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure, and the width of the window (Ww ) And the protective film width (Ws) ratio Ws / Ww is 1 to 20, the effect of the present invention can be more easily obtained.

窒化物半導体は理想の半導体として現在評価されているにもかかわらず、窒化物半導体基板が存在しないために、異種基板の上に成長された格子欠陥の多い窒化物半導体デバイスで実用化されている。そのためレーザ素子のような結晶欠陥が即寿命に影響するデバイスを実現すると、数十時間で素子がダメになっていた。ところが、本発明の成長方法によると、従来成長できなかった窒化物半導体基板が得られるため、この窒化物半導体基板の上に、素子構造となる窒化物半導体層を積層すると、格子欠陥の非常に少ない窒化物半導体デバイスが実現できる。例えば本発明の基板を用いてレーザ素子を作製すると、ほぼ実用化レベルまで達した素子ができる。このように従来できなかった窒化物半導体基板が本発明により得られることは、非常に産業上の利用価値が大きい。   Despite the fact that nitride semiconductors are currently being evaluated as ideal semiconductors, nitride semiconductor substrates do not exist, so they are put to practical use in nitride semiconductor devices with many lattice defects grown on heterogeneous substrates. . For this reason, when a device such as a laser element in which crystal defects immediately affect the lifetime is realized, the element is damaged in several tens of hours. However, according to the growth method of the present invention, a nitride semiconductor substrate that could not be grown conventionally can be obtained. Therefore, when a nitride semiconductor layer serving as an element structure is laminated on this nitride semiconductor substrate, lattice defects are greatly reduced. Fewer nitride semiconductor devices can be realized. For example, when a laser element is manufactured using the substrate of the present invention, an element that has reached a practical level can be obtained. Thus, the fact that a nitride semiconductor substrate that could not be obtained in the past can be obtained by the present invention has a great industrial utility value.

以下に本発明の第1の形態の成長方法の一形態の具体的な模式図を例にとって、本発明の成長方法について更に詳細に説明する。
本発明の第1の形態の成長方法と、第2の形態の成長方法とは、第1の工程で第1の保護膜の形成面が、異種基板上に窒化物半導体層(例えばバッファ層、GaN層等)を成長させた面(第1の形態)であるか、異種基板面(第2の形態)であるかが異なり、更に、第2の形態で異種基板面に保護膜を形成する場合には第1の窒化物半導体層が成長し易いように、予め第1の保護膜の表面積と窓部の表面積の大きさを調整して行う点が相違するが、他はほぼ同様である。第1の形態においても、第1の保護膜の表面積と窓部の幅を調整して行うとより良好に第1の窒化物半導体が成長できる。
まず、本発明の第1の形態の成長方法について説明し、次に本発明の第2の形態の成長方法について説明する。
Hereinafter, the growth method of the present invention will be described in more detail with reference to a specific schematic diagram of one form of the growth method of the first embodiment of the present invention.
In the growth method of the first embodiment and the growth method of the second embodiment of the present invention, the formation surface of the first protective film in the first step is a nitride semiconductor layer (for example, a buffer layer, A surface on which a GaN layer or the like is grown (first form) or a different substrate surface (second embodiment), and a protective film is formed on the different substrate surface in the second embodiment. In some cases, the first nitride semiconductor layer is easily grown so that the surface area of the first protective film and the surface area of the window portion are adjusted in advance, but the others are almost the same. . Also in the first embodiment, the first nitride semiconductor can be grown better by adjusting the surface area of the first protective film and the width of the window.
First, the growth method according to the first embodiment of the present invention will be described, and then the growth method according to the second embodiment of the present invention will be described.

図1乃至図6は、本発明の第1の形態の成長方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的な断面図である。なお図において、1は異種基板、2は窒化物半導体層、3は第1の窒化物半導体層、4は第2の窒化物半導体層、11は第1の保護膜、12は第2の保護膜を示す。   1 to 6 are schematic cross-sectional views showing the structure of a nitride semiconductor wafer obtained in each step of the growth method according to the first embodiment of the present invention. In the figure, 1 is a heterogeneous substrate, 2 is a nitride semiconductor layer, 3 is a first nitride semiconductor layer, 4 is a second nitride semiconductor layer, 11 is a first protective film, and 12 is a second protective film. The membrane is shown.

本発明の第1の形態の成長方法では、第1の工程において、図1に示すように異種基板1上に成長させたバッファ層の上に、窒化物半導体層2を成長させ、この窒化物半導体層2上に第1の保護膜11を部分的に形成する。
本発明で用いることのできる異種基板1としては、窒化物半導体と異なる材料よりなる基板であればどのようなものでも良く、例えば、サファイアC面の他、R面、A面を主面とするサファイア、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。
さらに前記基板材料の主面をオフアングルさせた基板、さらに好ましくはステップ状にオフアングルさせた基板を用いることもできる。このように異種基板の主面がオフアングルされていると結晶欠陥がより少なくなり好ましい。
In the growth method of the first aspect of the present invention, in the first step, the nitride semiconductor layer 2 is grown on the buffer layer grown on the heterogeneous substrate 1 as shown in FIG. A first protective film 11 is partially formed on the semiconductor layer 2.
The heterogeneous substrate 1 that can be used in the present invention may be any substrate made of a material different from a nitride semiconductor. For example, in addition to the sapphire C surface, the R surface and the A surface are the main surfaces. Insulating substrates such as sapphire, spinel (MgA12O4), SiC (including 6H, 4H, 3C), ZnS, ZnO, GaAs, Si, and oxide substrates lattice-matched with nitride semiconductors are conventionally known. A substrate material different from the nitride semiconductor can be used.
Furthermore, a substrate in which the main surface of the substrate material is off-angle, more preferably a substrate in which the main surface is off-angled in a step shape can be used. Thus, it is preferable that the main surface of the different substrate is off-angle because crystal defects are reduced.

図1に示される異種基板1上に形成されているバッファ層2としては、例えばAlN、GaN、AlGaN、InGaN等を900℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものである。このバッファ層は、異種基板1と窒化物半導体層2との格子定数不正を緩和するために形成されるが、窒化物半導体の成長方法、基板の種類等によっては省略することも可能である。またバッファ層は、異種基板と窒化物半導体層2との格子定数不正を緩和し結晶欠陥の発生を防止するのに好ましい。   As the buffer layer 2 formed on the heterogeneous substrate 1 shown in FIG. 1, for example, AlN, GaN, AlGaN, InGaN or the like is grown at a temperature of 900 ° C. or less at a film thickness of several tens of angstroms to several hundreds of angstroms. It will be. This buffer layer is formed to mitigate the irregularity of the lattice constant between the heterogeneous substrate 1 and the nitride semiconductor layer 2, but may be omitted depending on the growth method of the nitride semiconductor, the type of the substrate, and the like. In addition, the buffer layer is preferable for alleviating the lattice constant irregularity between the heterogeneous substrate and the nitride semiconductor layer 2 and preventing the occurrence of crystal defects.

本発明の第1の形態の成長方法において、第1の工程後に成長される窒化物半導体層2としては、アンドープ(不純物をドープしない状態、undope)のGaN、n型不純物をドープしたGaN、またSiをドープしたGaNを用いることができる。
また窒化物半導体2は、高温、具体的には900℃〜1100℃、好ましくは1050℃で異種基板上に成長され、膜厚は特に限定されないが、例えば1〜20μm、好ましくは2〜10μmである。窒化物半導体層2の膜厚が上記範囲であると窒化物半導体層2と第1の窒化物半導体の総膜厚が抑えられウエハの反り(異種基板を有する状態での反り)が防止でき好ましい。
In the growth method according to the first aspect of the present invention, the nitride semiconductor layer 2 grown after the first step includes undoped (undoped impurity), GaN doped with n-type impurities, GaN doped with Si can be used.
The nitride semiconductor 2 is grown on a heterogeneous substrate at a high temperature, specifically 900 ° C. to 1100 ° C., preferably 1050 ° C., and the film thickness is not particularly limited, but for example 1 to 20 μm, preferably 2 to 10 μm. is there. When the thickness of the nitride semiconductor layer 2 is in the above range, the total thickness of the nitride semiconductor layer 2 and the first nitride semiconductor can be suppressed, and the warpage of the wafer (warpage in a state having a different substrate) can be prevented. .

第1の保護膜11の材料としては、保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を好ましく選択し、例えば酸化ケイ素(SiOX)、窒化ケイ素(SiXY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。これらの保護膜材料は、窒化物半導体の成長温度600℃〜1100℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。保護膜材料を窒化物半導体表面に形成するには、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。また、部分的(選択的)に形成するためには、フォトリソグラフィー技術を用いて、所定の形状を有するフォトマスクを作製し、そのフォトマスクを介して、前記材料を気相製膜することにより、所定の形状を有する第1の保護膜11を形成できる。第1の保護膜11の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できるが、後に述べるように、ストライプ状の形状で特定の面方位に形成することが望ましい。また第1の保護膜11の表面積は窓部の表面積よりも大きくした方が格子欠陥の少ない第1の窒化物半導体3が得られ易くなり好ましい。 As the material of the first protective film 11, a material having a property that a nitride semiconductor does not grow or hardly grow on the surface of the protective film is preferably selected. For example, silicon oxide (SiO x ), silicon nitride (Si x N) Y ), titanium oxide (TiO x ), zirconium oxide (ZrO x ) and other oxides, nitrides, multilayer films, and metals having a melting point of 1200 ° C. or higher can be used. These protective film materials can withstand the nitride semiconductor growth temperature of 600 ° C. to 1100 ° C., and the nitride semiconductor does not grow or hardly grow on the surface thereof. In order to form the protective film material on the surface of the nitride semiconductor, for example, vapor deposition techniques such as vapor deposition, sputtering, and CVD can be used. Further, in order to form partially (selectively), a photomask having a predetermined shape is produced by using a photolithography technique, and the material is vapor-deposited through the photomask. The first protective film 11 having a predetermined shape can be formed. The shape of the first protective film 11 is not particularly limited. For example, the first protective film 11 can be formed in the shape of dots, stripes, and a grid surface. However, as described later, it is preferable that the first protective film 11 be formed in a specific surface orientation in the shape of stripes. . Further, it is preferable that the surface area of the first protective film 11 is larger than the surface area of the window portion because the first nitride semiconductor 3 with few lattice defects is easily obtained.

第1の保護膜の表面積が、第1の保護膜が形成されていない部分(窓部)の表面積より大きくなるように、第1の保護膜11が形成されることが好ましい。このように第1の保護膜の表面積を大きくすると、異種基板と窒化物半導体の界面で生じる結晶欠陥の転位が第1の保護膜により抑制され、更に窓部から転位した結晶欠陥が途中で転位を中断しやすくなり好ましい。第1の保護膜の表面積及び窓部の表面積の調整は、保護膜の形状によっても異なるが、例えば保護膜がストライプ状の形状の場合、保護膜のストライプの幅と窓部の幅を調整することにより行うことができる。
第1の保護膜11の大きさは特に限定しないが、例えばストライプで形成した場合、好ましいストライプ幅は0.5〜100μm、さらに好ましくは1μm〜50μm程度の幅で形成することが望ましく、またストライプピッチは、ストライプ幅よりも狭くすることが望ましい。つまり保護膜の表面積を窓よりも大きくする方が、結晶欠陥の少ない窒化物半導体層が得られる。
It is preferable that the first protective film 11 is formed so that the surface area of the first protective film is larger than the surface area of a portion (window) where the first protective film is not formed. When the surface area of the first protective film is increased in this way, dislocations of crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor are suppressed by the first protective film, and further, the crystal defects dislocated from the window portion are dislocated in the middle. Is preferable because it is easy to interrupt. The adjustment of the surface area of the first protective film and the surface area of the window portion varies depending on the shape of the protective film. For example, when the protective film has a stripe shape, the width of the stripe of the protective film and the width of the window portion are adjusted. Can be done.
The size of the first protective film 11 is not particularly limited. For example, when the first protective film 11 is formed in a stripe shape, the preferred stripe width is preferably 0.5 to 100 μm, more preferably about 1 μm to 50 μm. The pitch is desirably narrower than the stripe width. That is, when the surface area of the protective film is made larger than that of the window, a nitride semiconductor layer with fewer crystal defects can be obtained.

更に、保護膜と窓部の表面積を調整する好ましい形態としては、第1の保護膜11をストライプ状とし、窓部の幅を5μm以下に調整することが好ましく、さらに好ましくは窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比、Ws/Wwを1〜20となるように調整して行う。このように第1の保護膜11と窓部の幅やWs/Wwを調整して第1の窒化物半導体を成長させると、非常に結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。
窓部の幅の好ましい値は、3μm以下であり、より好ましくは、1μm以下であり、下限値は0.1μm以上である。このように窓部の幅を調整すると、より結晶欠陥の少ない窒化物半導体層が得られる。
ストライプ状の保護膜の幅は、上記範囲があげられるが特に窓部の幅を5μm以下とする場合は、2〜30μmであり、好ましくは5〜20μmであり、より好ましくは5〜15μmである。この範囲であると結晶欠陥の少ない窒化物半導体層が得られ好ましい。また、ストライプ状の保護膜の膜厚は、特に限定されないが、例えば0.01〜5μmであり、好ましくは0.1〜3μmであり、より好ましくは0.1〜2μmである。この範囲であると効果を得るのに好ましい。また、窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwは、1〜20であり、好ましくは1〜10である。1以下であると窓部と保護膜上に結晶欠陥が発生し易くなり、20以上であると保護膜上に成長する第1の窒化物半導体が完全にくっつかず保護膜上に空洞部ができ易くなる。
Furthermore, as a preferable form for adjusting the surface area of the protective film and the window part, the first protective film 11 is formed in a stripe shape, and the width of the window part is preferably adjusted to 5 μm or less, and more preferably the width of the window part ( (Ww) and the width (Ws) of the stripe-shaped first protective film, Ws / Ww is adjusted so as to be 1 to 20. In this way, when the first nitride semiconductor is grown by adjusting the width of the first protective film 11 and the window portion and Ws / Ww, a nitride semiconductor having very good crystallinity with very few crystal defects can be obtained. Can do.
The preferable value of the width of the window is 3 μm or less, more preferably 1 μm or less, and the lower limit is 0.1 μm or more. By adjusting the window width in this way, a nitride semiconductor layer with fewer crystal defects can be obtained.
The width of the stripe-shaped protective film is within the above range, but is particularly 2 to 30 μm, preferably 5 to 20 μm, more preferably 5 to 15 μm when the width of the window portion is 5 μm or less. . Within this range, a nitride semiconductor layer with few crystal defects is obtained, which is preferable. The thickness of the stripe-shaped protective film is not particularly limited, but is, for example, 0.01 to 5 μm, preferably 0.1 to 3 μm, and more preferably 0.1 to 2 μm. This range is preferable for obtaining the effect. Moreover, ratio Ws / Ww of the width | variety (Ww) of a window part, and the width | variety (Ws) of a protective film is 1-20, Preferably it is 1-10. If it is 1 or less, crystal defects are likely to occur on the window portion and the protective film, and if it is 20 or more, the first nitride semiconductor grown on the protective film does not completely stick to it and a cavity is formed on the protective film. It becomes easy.

次に、第2の工程では、図2に示すように、第1の保護膜11を形成した窒化物半導体層2上に第1の窒化物半導体3を成長させる。
窒化物半導体層2の上に成長させる第1の窒化物半導体3としては、特に限定されないが、好ましくはアンドープ(不純物をドープしない状態、undope)のGaN、若しくはn型不純物をドープしたGaNが挙げられる。
Next, in the second step, as shown in FIG. 2, the first nitride semiconductor 3 is grown on the nitride semiconductor layer 2 on which the first protective film 11 is formed.
The first nitride semiconductor 3 grown on the nitride semiconductor layer 2 is not particularly limited, but preferably includes undoped (undoped state, undope) GaN or GaN doped with n-type impurities. It is done.

図2に示すように、第1の保護膜11を形成した窒化物半導体層2の上に第1の窒化物半導体層3を成長させると、第1の保護膜11の上には第1の窒化物半導体層3が成長せず、露出した窒化物半導体層2上に、第1の窒化物半導体層3が選択成長される。さらに成長を続けると、第1の窒化物半導体層3が第1の保護膜11の上で横方向に成長し、隣接した第1の窒化物半導体層3同士でつながって、図3に示すように、あたかも第1の保護膜11の上に第1の窒化物半導体層3が成長したかのような状態となる。   As shown in FIG. 2, when the first nitride semiconductor layer 3 is grown on the nitride semiconductor layer 2 on which the first protective film 11 is formed, the first protective film 11 is formed on the first protective film 11. The nitride semiconductor layer 3 does not grow, and the first nitride semiconductor layer 3 is selectively grown on the exposed nitride semiconductor layer 2. As the growth continues further, the first nitride semiconductor layer 3 grows laterally on the first protective film 11 and is connected to the adjacent first nitride semiconductor layers 3 as shown in FIG. In addition, the state is as if the first nitride semiconductor layer 3 has grown on the first protective film 11.

このように成長した第1の窒化物半導体層3の表面に現れる結晶欠陥(貫通転位)は、従来のものに比べ非常に少なくなる。しかし、第1の窒化物半導体層3の成長初期における窓部の上部と第1の保護膜11の上部のそれぞれの結晶欠陥の数は著しく異なる。つまり、異種基板1上部の第1の保護膜11が形成されていない部分(窓部)に成長されている成長初期の第1の窒化物半導体層3には、異種基板1と窒化物半導体層(例えば図2の場合はバッファ層)との界面から結晶欠陥が発生し縦方向に転位し易い傾向があるが、第1の保護膜11の上部に成長されている成長初期の第1の窒化物半導体層3には、縦方向へ転位している結晶欠陥はほとんどない。   The crystal defects (threading dislocations) appearing on the surface of the first nitride semiconductor layer 3 grown in this way are very small compared to the conventional one. However, the number of crystal defects in the upper portion of the window portion and the upper portion of the first protective film 11 in the initial growth of the first nitride semiconductor layer 3 is significantly different. In other words, the first nitride semiconductor layer 3 in the initial stage of growth grown in a portion (window) where the first protective film 11 is not formed on the different substrate 1 includes the different substrate 1 and the nitride semiconductor layer. Although there is a tendency that crystal defects are generated from the interface with the interface (for example, the buffer layer in the case of FIG. 2) and dislocation tends to occur in the vertical direction, the first nitriding in the initial stage of growth grown on the first protective film 11 The physical semiconductor layer 3 has almost no crystal defects dislocation in the vertical direction.

例えば、図3に示すウエハの窒化物半導体結晶の結晶欠陥による貫通転位の模式的な図のように、異種基板1から第1の窒化物半導体層3の表面方向に向かう複数の細線により示されるような結晶欠陥が発生、転位していると考えられる。図3に示される窓部の結晶欠陥は、異種基板1と窒化物半導体との格子定数のミスマッチにより、異種基板1と窒化物半導体との界面に、非常に多く発生する。そして、この窓部の結晶欠陥のほとんどは、第1の窒化物半導体層3を成長中、異種基板1と窒化物半導体との界面から表面方向に向かって転位をする。しかし、この窓部から発生した結晶欠陥は、図3に示すように、第1の窒化物半導体層3の成長初期には転位し続けているが、第1の窒化物半導体層3が成長を続けるうちに、途中で表面方向に転位する結晶欠陥の数が激減する傾向にあり、第1の窒化物半導体層3の表面まで転位する結晶欠陥が非常に少なくなる。また、第1の保護膜11上部に形成された第1の窒化物半導体層3は、異種基板1から成長したものではなく隣接する第1の窒化物半導体層3が成長中につながったものであるため、基板から成長した窒化物半導体層2上部に成長した第1の窒化物半導体層3の部分に比べて、成長のはじめから結晶欠陥が非常に少ない。この結果、成長終了後の第1の窒化物半導体層3の表面(保護膜上部及び窓部上部)には、転位した結晶欠陥が非常に少なく、あるいは透過型電子顕微鏡観察によると保護膜上部にはほとんど見られなくなる。この結晶欠陥の非常に少ない第1の窒化物半導体層3を、素子構造となる窒化物半導体の成長基板に用いることにより、従来よりも結晶性に優れた窒化物半導体素子を実現できる。また、上記のような本発明のGaNの成長による結晶欠陥の発生や、転位の傾向が見られることから、窓部の表面積を保護膜の表面積に比較して小さくすることが好ましい。   For example, as shown in a schematic diagram of threading dislocations due to crystal defects of the nitride semiconductor crystal of the wafer shown in FIG. 3, it is indicated by a plurality of thin lines from the heterogeneous substrate 1 toward the surface of the first nitride semiconductor layer 3. Such crystal defects are considered to be generated and dislocations. The crystal defects in the window portion shown in FIG. 3 occur very often at the interface between the heterogeneous substrate 1 and the nitride semiconductor due to the mismatch of the lattice constant between the heterogeneous substrate 1 and the nitride semiconductor. Most of the crystal defects in the window part are dislocated from the interface between the heterogeneous substrate 1 and the nitride semiconductor toward the surface during the growth of the first nitride semiconductor layer 3. However, as shown in FIG. 3, the crystal defects generated from the window portion continue to dislocation at the initial growth stage of the first nitride semiconductor layer 3, but the first nitride semiconductor layer 3 grows. In the course of continuing, the number of crystal defects dislocations in the surface direction tends to decrease drastically, and the number of crystal defects dislocations to the surface of the first nitride semiconductor layer 3 becomes very small. Also, the first nitride semiconductor layer 3 formed on the first protective film 11 is not grown from the heterogeneous substrate 1 but is formed by connecting the adjacent first nitride semiconductor layers 3 during the growth. Therefore, compared with the portion of the first nitride semiconductor layer 3 grown on the nitride semiconductor layer 2 grown from the substrate, there are very few crystal defects from the beginning of the growth. As a result, the surface of the first nitride semiconductor layer 3 (the upper portion of the protective film and the upper portion of the window) after the growth has very few dislocation crystal defects, or the upper surface of the protective film is observed by a transmission electron microscope. Almost disappear. By using the first nitride semiconductor layer 3 having very few crystal defects as a nitride semiconductor growth substrate having an element structure, a nitride semiconductor element having better crystallinity than the conventional one can be realized. Further, since the generation of crystal defects and the tendency of dislocations due to the growth of GaN of the present invention as described above are observed, it is preferable to make the surface area of the window portion smaller than the surface area of the protective film.

また、第1の窒化物半導体層3の表面の窓部及び保護膜の上部共に結晶欠陥が少なくなるが、成長初期に結晶欠陥が多かった窓部の上部に成長した第1の窒化物半導体層3の表面には、保護膜上部に成長したものに比べやや結晶欠陥が多い傾向がある。このことは、恐らく第1の窒化物半導体層3の成長の途中で、多くの結晶欠陥の転位が止まったものの、わずかに転位を続ける結晶欠陥が窓部のほぼ直上部に転位し易い傾向があるのではないかと考えられる。   In addition, the first nitride semiconductor layer grown on the upper part of the window part having a large number of crystal defects in the initial stage of growth, although the crystal defect is reduced in both the window part on the surface of the first nitride semiconductor layer 3 and the upper part of the protective film. The surface of 3 tends to have slightly more crystal defects than those grown on top of the protective film. This is probably because dislocations of many crystal defects stopped during the growth of the first nitride semiconductor layer 3, but crystal defects that continue to dislocation tend to dislocation almost directly above the window portion. It is thought that there is.

このような結晶欠陥の転位の違いによる結晶欠陥の数を断面TEMにより観察すると、窓部上部のみに転位が観測され保護膜上部にはほとんど欠陥が見られなくなる。好ましい形態においては、窓部上部の結晶欠陥密度が、ほぼ106個/cm2以下、好ましい条件においては105個/cm2以下であり、保護膜上部では、ほぼ105個/cm2以下、好ましい条件においては104個/cm2以下である。結晶欠陥は、例えば窒化物半導体をドライエッチングした際、そのエッチング面に表出するエッチピットの数を計測することにより測定できる。 When the number of crystal defects due to the difference in dislocations of such crystal defects is observed by a cross-sectional TEM, dislocations are observed only in the upper part of the window and almost no defects are observed in the upper part of the protective film. In a preferred form, the crystal defect density of the window top, approximately 10 6 / cm 2 or less, in a preferred condition is 10 5 / cm 2 or less, the protective film upper, approximately 10 5 cells / cm 2 or less The preferable condition is 10 4 pieces / cm 2 or less. Crystal defects can be measured, for example, by measuring the number of etch pits that appear on the etched surface when a nitride semiconductor is dry etched.

第1の窒化物半導体層3の膜厚としては、先に形成した第1の保護膜の膜厚、大きさによっても異なるが、保護膜の表面を覆うように第1の窒化物半導体層を成長させるために、保護膜の膜厚に対して少なくとも10倍以上、さらに好ましくは50倍以上の膜厚で成長させることが望ましい。更に、第1の窒化物半導体の膜厚は、前記したように結晶欠陥の転位が第1の窒化物半導体の成長の途中で激減する傾向があるので、結晶欠陥の転位が減少し易い膜厚以上に調整することが好ましい。
また更に、第1の窒化物半導体は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板や保護膜等を予め除去して第1の窒化物半導体のみとしてから行う場合と、異種基板等を残して行う場合がある。また異種基板などの除去は素子構造を形成した後に除去してもよい。第1の窒化物半導体上に素子構造を形成する際に、異種基板の有無により第1の窒化物半導体の膜厚が素子構造の形成のし易さに影響を与えることから、第1の窒化物半導体の膜厚は、第1の保護膜を覆い、結晶欠陥の転位を減らすことに、さらに異種基板等を除去してまたは除去せずに素子構造を形成する等の製造工程の違い等を加味して調整されることが望ましい。
Although the film thickness of the first nitride semiconductor layer 3 varies depending on the film thickness and size of the first protective film formed earlier, the first nitride semiconductor layer is formed so as to cover the surface of the protective film. In order to grow it, it is desirable to grow it at a film thickness of at least 10 times, more preferably 50 times or more the thickness of the protective film. Further, the film thickness of the first nitride semiconductor tends to decrease the dislocations of crystal defects because the dislocations of crystal defects tend to decrease drastically during the growth of the first nitride semiconductor as described above. It is preferable to adjust to the above.
Furthermore, the first nitride semiconductor serves as a substrate for growing a nitride semiconductor having an element structure thereon. In order to form the element structure, the dissimilar substrate, the protective film, etc. are removed in advance. There are cases where the process is performed after only one nitride semiconductor is used, and cases where the process is performed while leaving a heterogeneous substrate or the like. Further, the removal of the heterogeneous substrate or the like may be performed after the element structure is formed. When forming an element structure on the first nitride semiconductor, the thickness of the first nitride semiconductor affects the ease of forming the element structure depending on the presence or absence of a heterogeneous substrate. The thickness of the physical semiconductor covers the first protective film, reduces dislocations of crystal defects, and further differs in manufacturing processes such as forming an element structure with or without removing a heterogeneous substrate. It is desirable to adjust in consideration of the above.

異種基板や保護膜等を除去する場合、第1の窒化物半導体の膜厚は50μmより厚く1mm以下程度の膜厚に成長され、例えば、好ましくは70〜500μm、より好ましくは100〜300μm、更に好ましくは100〜250μmである。この範囲であると素子構造となる窒化物半導体の成長の点で好ましく、また研磨して下地層及び保護膜を除去しても、第1の窒化物半導体にクラックが入りにくくハンドリングが容易となり好ましい。また、異種基板を除去すると、素子構造を形成する際に窒化物半導体基板に反りがなくなり、結晶性の良好な素子構造が得られ易くなり好ましい。
また異種基板や保護膜等を残して行う場合、第1の窒化物半導体の膜厚は1〜50μm、好ましくは2〜40μm、より好ましくは5〜30μm、もっとも好ましくは10〜20μmである。この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第1の窒化物半導体の上に素子構造となる窒化物半導体を良好に成長させることができる。
When removing a heterogeneous substrate, a protective film, etc., the first nitride semiconductor is grown to a thickness of more than 50 μm and about 1 mm or less, for example, preferably 70 to 500 μm, more preferably 100 to 300 μm, Preferably it is 100-250 micrometers. Within this range, it is preferable in terms of the growth of the nitride semiconductor to be an element structure, and even if the underlying layer and the protective film are removed by polishing, the first nitride semiconductor is not easily cracked and is easy to handle. . Further, it is preferable to remove the heterogeneous substrate because the nitride semiconductor substrate is not warped when the element structure is formed, and an element structure with good crystallinity is easily obtained.
When the heterogeneous substrate or the protective film is left, the thickness of the first nitride semiconductor is 1 to 50 μm, preferably 2 to 40 μm, more preferably 5 to 30 μm, and most preferably 10 to 20 μm. Within this range, the wafer can be prevented from warping due to the difference in thermal expansion coefficient between the dissimilar substrate and the nitride semiconductor, and the nitride semiconductor as the element structure can be satisfactorily grown on the first nitride semiconductor as the element substrate. be able to.

異種基板上に窒化物半導体を成長させると、異種基板の種類によっても異なるが、異種基板との熱膨張係数差により、成長後にウェーハ全体が反り易くなり、その反りは窒化物半導体を厚膜で成長させるほど大きくなる傾向にある。異種基板を有するウェーハの窒化物半導体層に数々の加工を施して、動作する構造とする際に、ウェーハが反ってしまった状態では、窒化物半導体を加工するのは難しい傾向にある。従って、異種基板を有する窒化物半導体素子とする場合、第1の窒化物半導体層の膜厚は、ウェーハが反り返っても異種基板をつけたままで加工し易い膜厚、即ち50μm以下の膜厚が望ましい。なお、1μmは保護膜の上に窒化物半導体が成長できる限界値を示している。異種基板をそのまま残して素子構造を形成してなる窒化物半導体素子の場合、保護膜上に成長させる第1の窒化物半導体層は1×1016/cm3〜5×1019/cm3の範囲でn型不純物をドープしたGaNとすることが最も好ましい。 When a nitride semiconductor is grown on a heterogeneous substrate, it differs depending on the type of the heterogeneous substrate, but due to the difference in thermal expansion coefficient with the heterogeneous substrate, the entire wafer tends to warp after growth, and the warpage is caused by thickening the nitride semiconductor. It tends to grow as it grows. When a nitride semiconductor layer of a wafer having a different kind of substrate is subjected to various processes to obtain an operating structure, it is difficult to process the nitride semiconductor when the wafer is warped. Therefore, when a nitride semiconductor device having a different substrate is used, the first nitride semiconductor layer has a film thickness that is easy to process with the different substrate attached even if the wafer is warped, that is, a film thickness of 50 μm or less. desirable. 1 μm indicates a limit value at which a nitride semiconductor can be grown on the protective film. In the case of a nitride semiconductor element formed by leaving the heterogeneous substrate as it is and forming an element structure, the first nitride semiconductor layer grown on the protective film is 1 × 10 16 / cm 3 to 5 × 10 19 / cm 3 . Most preferred is GaN doped with n-type impurities.

異種基板を除去してなる窒化物半導体素子の場合、異種基板の除去の際の第1の窒化物半導体への割れや欠け等の発生の防止、及びデバイス工程でのハンドリング性の向上のために、第1の窒化物半導体層の膜厚は、50μmより大きい膜厚であることが好ましい。このような膜厚を第1の窒化物半導体が有していると、上記したようにウエハの反りが大きくなる傾向がより強くなるので、異種基板を除去してから第1の窒化物半導体層上に素子構造を形成することが好ましい。このように異種基板を除去すると、素子構造を形成するための基板となる第1の窒化物半導体の反りがなくなり、素子構造となる窒化物半導体を良好に形成し易くなる。また、第1の窒化物半導体層の膜厚の上限は、特に限定されないが、あまりにも厚過ぎると、成長時間がかかり過ぎる等の点から1mm以下の膜厚が好ましい。
異種基板等を除去してなる窒化物半導体素子において、異種基板の除去は、第1の窒化物半導体上に素子構造を形成する前でも形成した後でもよく、好ましくは、異種基板を除去して第1の窒化物半導体層を窒化物半導体基板(GaN基板)として素子構造を形成する。異種基板を除去する方法としては、研磨、エッチング等が用いられる。また、第2の保護膜を形成する場合には、異種基板を除去する際に第2の保護膜までを除去して第2の窒化物半導体のみとしてこの第2の窒化物半導体上に素子構造を形成してもよく、また第2の保護膜を除去せずに、第1の窒化物半導体及び第2の窒化物半導体をGaN基板として素子構造を形成してもよい。また、異種基板等を除去された窒化物半導体基板に素子構造となる窒化物半導体を成長させる際に、異種基板などを除去して露出された面とは反対側の面に素子構造を成長させることが結晶性のよい素子を得ることができ好ましい。
In the case of a nitride semiconductor element obtained by removing a different substrate, in order to prevent the first nitride semiconductor from being cracked or chipped when the different substrate is removed, and to improve handling in the device process. The film thickness of the first nitride semiconductor layer is preferably greater than 50 μm. If the first nitride semiconductor has such a film thickness, the warpage of the wafer tends to increase as described above. Therefore, the first nitride semiconductor layer is removed after removing the dissimilar substrate. It is preferable to form an element structure on top. When the heterogeneous substrate is removed as described above, the warp of the first nitride semiconductor that becomes the substrate for forming the element structure is eliminated, and the nitride semiconductor that becomes the element structure is easily formed easily. Moreover, the upper limit of the film thickness of the first nitride semiconductor layer is not particularly limited, but if it is too thick, a film thickness of 1 mm or less is preferable from the viewpoint of taking too much growth time.
In a nitride semiconductor device formed by removing a heterogeneous substrate or the like, the heterogeneous substrate may be removed before or after the device structure is formed on the first nitride semiconductor, and preferably, the heterogeneous substrate is removed. An element structure is formed using the first nitride semiconductor layer as a nitride semiconductor substrate (GaN substrate). As a method for removing the heterogeneous substrate, polishing, etching, or the like is used. Further, when the second protective film is formed, the element structure is formed on the second nitride semiconductor by removing only the second protective film and removing only the second nitride semiconductor when removing the heterogeneous substrate. Alternatively, the element structure may be formed using the first nitride semiconductor and the second nitride semiconductor as a GaN substrate without removing the second protective film. Further, when growing a nitride semiconductor to be an element structure on a nitride semiconductor substrate from which a heterogeneous substrate or the like has been removed, the element structure is grown on a surface opposite to the surface exposed by removing the heterogeneous substrate or the like. It is preferable that an element with good crystallinity can be obtained.

また、本発明において、第1の窒化物半導体層の膜厚は、図6や図8に示す第1の窒化物半導体層3単独層の膜厚、若しくは第1の窒化物半導体層3及び第2の窒化物半導体層4の総膜厚を指す。即ち、基板上部に最初に成長された第1の保護膜11上に成長されている窒化物半導体層の膜厚を指すものとする。   In the present invention, the thickness of the first nitride semiconductor layer is the same as the thickness of the first nitride semiconductor layer 3 alone shown in FIGS. 6 and 8, or the first nitride semiconductor layer 3 and the first nitride semiconductor layer 3. 2 indicates the total film thickness of the nitride semiconductor layer 4. That is, it refers to the film thickness of the nitride semiconductor layer grown on the first protective film 11 grown first on the substrate.

次に、好ましい工程として、第2の工程後に、第3の工程及び第4の工程を行うことにより素子構造の窒化物半導体基板を結晶性よく得ることができる。
まず、本発明の第3の工程において、図4に示すように、第1の窒化物半導体層3の表面に結晶欠陥が現れ易いと思われる部分、例えば窓部の上部に、また表面に現れた結晶欠陥を覆うように、新たな保護膜(第2の保護膜12)を設ける。本発明において、第2の保護膜12の形成位置は特に限定されず、第1の窒化物半導体層3の表面に部分的に、好ましくは第1の窒化物半導体層3の表面に現れている結晶欠陥を覆うように形成され、更に好ましくは第1の窒化物半導体層3の成長初期に結晶欠陥が存在する窓部の上部である。
このように第2の保護膜12を設けると、第1の窒化物半導体層3の表面まで転位した結晶欠陥の更なる転位が防止でき、更に素子構造を形成した後で窓部上部の転位を中断した結晶欠陥がレーザ素子等を作動中に活性層等へ再転位する恐れが考えられるがこれを防止でき好ましい。
Next, as a preferable step, the nitride semiconductor substrate having an element structure can be obtained with good crystallinity by performing the third step and the fourth step after the second step.
First, in the third step of the present invention, as shown in FIG. 4, a crystal defect is likely to appear on the surface of the first nitride semiconductor layer 3, for example, on the top of the window, and on the surface. A new protective film (second protective film 12) is provided so as to cover the crystal defects. In the present invention, the formation position of the second protective film 12 is not particularly limited, and appears partially on the surface of the first nitride semiconductor layer 3, preferably on the surface of the first nitride semiconductor layer 3. It is formed so as to cover the crystal defects, and more preferably the upper part of the window part where the crystal defects exist at the initial growth stage of the first nitride semiconductor layer 3.
Providing the second protective film 12 in this way can prevent further dislocations of crystal defects dislocated to the surface of the first nitride semiconductor layer 3, and further dislocations at the upper part of the window after forming the element structure. There is a possibility that the interrupted crystal defects may be re-dislocated to the active layer or the like during the operation of the laser element or the like.

なお、図4では図3で成長させた第1の窒化物半導体層3表面の凹凸を少なくするため、研磨してフラットな面としているが、特に研磨せず、そのまま第1の窒化物半導体層3の表面に第2の保護膜12を形成しても良い。   In FIG. 4, the first nitride semiconductor layer 3 grown in FIG. 3 is polished to have a flat surface in order to reduce unevenness, but the first nitride semiconductor layer is not polished and is left as it is. The second protective film 12 may be formed on the surface 3.

好ましくは第2の保護膜12の表面積は特に問われないが、第2の保護膜で第1の窒化物半導体の表面に現れている結晶欠陥を覆うように形成されていることが望ましい。例えば第1の保護膜11がストライプ状のとき、窓部の幅より大きい幅のストライプ状の第2の保護膜12を窓部上部に形成する。第2の保護膜12の材料としては、第1の保護膜と同様のものを用いることができる。   Preferably, the surface area of the second protective film 12 is not particularly limited, but is desirably formed so as to cover crystal defects appearing on the surface of the first nitride semiconductor with the second protective film. For example, when the first protective film 11 has a stripe shape, a stripe-shaped second protective film 12 having a width larger than the width of the window portion is formed on the upper portion of the window portion. As the material of the second protective film 12, the same material as the first protective film can be used.

次に、本発明の第4の工程において、第2の保護膜12が形成された第1の窒化物半導体層3上に第2の窒化物半導体層4を成長させる。図5に示すように、最初は第1の窒化物半導体層3の場合と同様に、第2の保護膜12の上には第2の窒化物半導体層4は成長せず、第1の窒化物半導体層3の上にのみ選択成長する。そして、第1の窒化物半導体層3の上に成長させる第2の窒化物半導体層4は、同じ窒化物半導体であり、しかも結晶欠陥の少ない第1の窒化物半導体層3の上に成長させているので、格子定数のミスマッチによる結晶欠陥が発生しにくい。さらに、第2の窒化物半導体層4の下地層となる第1の窒化物半導体層3には結晶欠陥が少ないため、第2の窒化物半導体層4の成長初期において転位する結晶欠陥も少なくなる。   Next, in the fourth step of the present invention, the second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 3 on which the second protective film 12 is formed. As shown in FIG. 5, at first, the second nitride semiconductor layer 4 does not grow on the second protective film 12 as in the case of the first nitride semiconductor layer 3, but the first nitride semiconductor layer 3 does not grow. It grows selectively only on the physical semiconductor layer 3. The second nitride semiconductor layer 4 grown on the first nitride semiconductor layer 3 is the same nitride semiconductor and is grown on the first nitride semiconductor layer 3 with few crystal defects. Therefore, it is difficult for crystal defects due to lattice constant mismatch. Furthermore, since the first nitride semiconductor layer 3 that is the base layer of the second nitride semiconductor layer 4 has few crystal defects, the number of crystal defects that dislocations in the initial growth stage of the second nitride semiconductor layer 4 is also reduced. .

さらに成長を続けていくと、図6に示すように、隣接する第2の窒化物半導体層4同士が第2の保護膜12の上部でつながり、第2の保護膜12を覆うように成長する。このように成長する第2の窒化物半導体層4は、結晶欠陥の少ない第1の窒化物半導体層3を下地層として成長するので、結晶欠陥の非常に少ない窒化物半導体となる。この第2の窒化物半導体4を素子構造となる窒化物半導体の成長基板に用いることにより、非常に結晶性に優れた窒化物半導体素子を実現できる。
第2の保護膜12は、第1の窒化物半導体3の表面に現れた結晶欠陥を覆うように形成されているので結晶欠陥の転位を抑えることができる。また、仮にわずかな結晶欠陥が第2の窒化物半導体4の成長の初期に転位を続けたとしても、第1の窒化物半導体3の成長の場合と同様に、第2の窒化物半導体4の成長を続けるうちに結晶欠陥の転位が止まる傾向があり、第2の窒化物半導体4の表面に現れる結晶欠陥が少なくなる。
このようにして得られた第2の窒化物半導体層4は第1の窒化物半導体層3より結晶欠陥が少なくなるので、第2の窒化物半導体層4上に素子構造を形成すると結晶性の良い素子がより得られやすくなる。
As the growth continues further, as shown in FIG. 6, adjacent second nitride semiconductor layers 4 are connected to each other at the upper part of the second protective film 12 so as to cover the second protective film 12. . Since the second nitride semiconductor layer 4 grown in this way grows with the first nitride semiconductor layer 3 having few crystal defects as an underlayer, it becomes a nitride semiconductor having very few crystal defects. By using the second nitride semiconductor 4 as a nitride semiconductor growth substrate having an element structure, a nitride semiconductor element having extremely excellent crystallinity can be realized.
Since the second protective film 12 is formed so as to cover the crystal defects appearing on the surface of the first nitride semiconductor 3, dislocation of the crystal defects can be suppressed. Even if a slight crystal defect continues dislocation at the beginning of the growth of the second nitride semiconductor 4, as in the case of the growth of the first nitride semiconductor 3, As the growth continues, dislocations of crystal defects tend to stop, and crystal defects appearing on the surface of the second nitride semiconductor 4 are reduced.
Since the second nitride semiconductor layer 4 obtained in this way has fewer crystal defects than the first nitride semiconductor layer 3, if an element structure is formed on the second nitride semiconductor layer 4, the crystallinity of the second nitride semiconductor layer 4 is reduced. Good elements can be obtained more easily.

次に、本発明の第2の形態の成長方法について説明する。図7、図8は本発明の第2の形態の成長方法の一形態による一部の工程のウェーハの構造を示す模式的な断面図である。   Next, the growth method of the 2nd form of this invention is demonstrated. FIG. 7 and FIG. 8 are schematic cross-sectional views showing the structure of a wafer in a part of steps according to one mode of the growth method of the second mode of the present invention.

本発明の第2の形態の成長方法は、図7に示すように、第1の工程で、異種基板1上に、第1の保護膜11を、第1の保護膜11の形成されていない部分(窓部)の表面積よりも大きい表面積を有して部分的に形成し、続いて第2の工程で、窓部の露出している異種基板1上にバッファ層を形成し、この上から図8に示すように第1の窒化物半導体層3を成長させる。第2の形態の成長方法において、バッファ層は場合によっては省略してもよい。
第2の形態の成長方法において、第1の窒化物半導体層3は、前記第1の形態の成長方法と同様に、窓部から成長を選択的にはじめ、第1の保護膜11上を覆っていき、図8に示すように第1の窒化物半導体層3が形成される。また、図8に示すように、異種基板1と窒化物半導体(上記第2の形態の成長方法においてはバッファ層)との界面で発生した結晶欠陥は、前記第1の形態の成長方法と同様に、窓部から転位するが、第1の窒化物半導体層3の成長を続けるうちに転位が激減し、更に第1の保護膜11上部にはほとんど結晶欠陥が発生せず、成長された第1の窒化物半導体層3の表面には結晶欠陥が少なくなる。
更に第2の形態の成長方法において、第1の形態の成長方法の場合と同様に、保護膜の幅と窓部の幅の調整や異種基板の面方位などを特定すると、より良好な第1の窒化物半導体が得られる。
第2の形態の成長方法で用いられる異種基板、保護膜、バッファ層、第1の窒化物半導体層3は、前記第1の形態の成長方法で用いられるものと同様のものが挙げられる。
In the growth method according to the second aspect of the present invention, as shown in FIG. 7, the first protective film 11 is not formed on the heterogeneous substrate 1 in the first step. A portion having a surface area larger than the surface area of the portion (window portion) is partially formed. Subsequently, in a second step, a buffer layer is formed on the dissimilar substrate 1 where the window portion is exposed. As shown in FIG. 8, the first nitride semiconductor layer 3 is grown. In the growth method of the second mode, the buffer layer may be omitted depending on circumstances.
In the growth method of the second mode, the first nitride semiconductor layer 3 selectively starts growing from the window and covers the first protective film 11 as in the growth method of the first mode. As shown in FIG. 8, the first nitride semiconductor layer 3 is formed. Further, as shown in FIG. 8, crystal defects generated at the interface between the heterogeneous substrate 1 and the nitride semiconductor (the buffer layer in the growth method of the second embodiment) are the same as those of the growth method of the first embodiment. In addition, although dislocations are generated from the window portion, the dislocations drastically decrease as the growth of the first nitride semiconductor layer 3 continues, and further, no crystal defects are generated on the upper portion of the first protective film 11 and the grown first The number of crystal defects on the surface of the nitride semiconductor layer 3 is reduced.
Further, in the growth method of the second embodiment, as in the case of the growth method of the first embodiment, if the adjustment of the width of the protective film and the width of the window portion, the plane orientation of the different substrate, etc. are specified, the better first This nitride semiconductor is obtained.
Examples of the heterogeneous substrate, the protective film, the buffer layer, and the first nitride semiconductor layer 3 that are used in the growth method of the second embodiment are the same as those used in the growth method of the first embodiment.

なお、本発明の第2の形態の成長方法においては、バッファ層、及びバッファ層の上に成長させる第1の窒化物半導体層3も、第1の窒化物半導体層という。つまり、請求項3の第2の工程において、異種基板1の表面と連続して、若しくは異種基板の上に成長させた窒化物半導体と連続して成長させて、第1の保護膜11上部にまで成長させる窒化物半導体は全て第1の窒化物半導体層3と定義する。   In the growth method of the second aspect of the present invention, the buffer layer and the first nitride semiconductor layer 3 grown on the buffer layer are also referred to as the first nitride semiconductor layer. That is, in the second step of claim 3, it is continuously grown on the surface of the heterogeneous substrate 1 or continuously with the nitride semiconductor grown on the heterogeneous substrate, and is formed on the first protective film 11. All of the nitride semiconductors grown up to 1 are defined as the first nitride semiconductor layer 3.

更に、本発明の第2の形態の成長方法において、好ましくは、前記第1の形態の成長方法の場合と同様に、第3の工程として、第1の窒化物半導体層3の表面に現れた結晶欠陥を覆うように、結晶欠陥が現れやすい部分に、また第1の窒化物半導体層3の成長の初期に結晶欠陥が転位している窓部の上部等に、第2の保護膜12を形成し、続いて第4の工程として、第2の保護膜12を形成した第1の窒化物半導体層3の上に第2の窒化物半導体層4を成長させる。
このように第2の保護膜12を形成すると、第1の形態の成長方法と同様に、第1の窒化物半導体層3の表面に現れている結晶欠陥の更なる転位の抑制、転位の中断した結晶欠陥の再転位の防止等が可能となり、結晶性の良好な信頼性の高い素子を形成できる窒化物半導体基板として、第2の窒化物半導体4を得ることができる。例えば、図8に示すように、第1の窒化物半導体層3の成長初期に結晶欠陥が転位している窓部上部に第2の保護膜を形成すると、転位の中断した結晶欠陥の再転位が生じても第2の保護膜12で第2の窒化物半導体層4への転位が防止できる。
Furthermore, in the growth method according to the second aspect of the present invention, preferably, it appears on the surface of the first nitride semiconductor layer 3 as the third step, as in the case of the growth method according to the first aspect. A second protective film 12 is formed on the portion where the crystal defect is likely to appear so as to cover the crystal defect, or on the upper portion of the window where the crystal defect is dislocated at the initial stage of the growth of the first nitride semiconductor layer 3. Then, as a fourth step, the second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 3 on which the second protective film 12 is formed.
When the second protective film 12 is formed in this way, as in the growth method of the first embodiment, further dislocation suppression of crystal defects appearing on the surface of the first nitride semiconductor layer 3 and discontinuation of dislocations are performed. Thus, the second nitride semiconductor 4 can be obtained as a nitride semiconductor substrate capable of preventing re-dislocation of the crystal defects and forming a highly reliable element with good crystallinity. For example, as shown in FIG. 8, when the second protective film is formed on the upper part of the window where the crystal defects are dislocated at the initial growth stage of the first nitride semiconductor layer 3, the relocation of the crystal defects where the dislocation is interrupted. Even if this occurs, dislocation to the second nitride semiconductor layer 4 can be prevented by the second protective film 12.

なお、本発明の第1の形態、及び第2の形態の成長方法において、第3の工程と、第4の工程とは繰り返して行うこともできる。即ち、結晶欠陥の表出している窒化物半導体層の部分に、さらに新たな保護膜を形成し、その保護膜の上に、新たな窒化物半導体を成長させることが好ましい。   In the growth methods of the first and second embodiments of the present invention, the third step and the fourth step can be repeated. That is, it is preferable to form a new protective film on the portion of the nitride semiconductor layer where crystal defects are exposed, and to grow a new nitride semiconductor on the protective film.

次に、本発明で用いられる異種基板の好ましい形態について説明する。
図9は窒化物半導体の結晶構造を示すユニットセル図である。窒化物半導体は正確には菱面体構造であるが、このように六方晶系で近似できる。本発明の方法では、好ましくはC面=(0001)面を主面とするサファイアを用い、第1の保護膜はサファイアA面=(112−0)面に対して垂直なストライプ形状とする。例えば、図10は主面側のサファイア基板の平面図である。この図はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA面としている。この図に示すように第1の保護膜のストライプをA面に対して垂直方向で、互いに平行なストライプを形成する。図10に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図2〜図8等に示したような結晶成長が容易に可能となる。
Next, a preferable embodiment of the different type substrate used in the present invention will be described.
FIG. 9 is a unit cell diagram showing a crystal structure of a nitride semiconductor. Although a nitride semiconductor has a rhombohedral structure precisely, it can be approximated in a hexagonal system in this way. In the method of the present invention, sapphire having a C-plane = (0001) plane as a main surface is preferably used, and the first protective film has a stripe shape perpendicular to the sapphire A-plane = (112-0) plane. For example, FIG. 10 is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in this figure, stripes of the first protective film are formed in a direction perpendicular to the A plane and parallel to each other. As shown in FIG. 10, when a nitride semiconductor is selectively grown on the sapphire C surface, the nitride semiconductor tends to grow in a direction parallel to the A plane in the plane and hardly grow in a vertical direction. It is in. Therefore, if a stripe is provided in a direction perpendicular to the A plane, the nitride semiconductor between the stripes is connected and easily grown, and crystal growth as shown in FIGS. Become.

同様に、A面を主面とするサファイア基板を用いた場合についても、例えばオリフラ面をR面=(11−02)面とすると、R面に垂直方向に対して、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。   Similarly, in the case of using a sapphire substrate having the A plane as the main surface, for example, when the orientation flat surface is the R plane = (11-02) plane, stripes parallel to each other are formed in the direction perpendicular to the R plane. By doing so, since the nitride semiconductor tends to grow in the stripe width direction, a nitride semiconductor layer with few crystal defects can be grown.

またスピネル(MgAl24)に対しても、窒化物半導体の成長は異方性がああり、窒化物半導体の成長面を(111)面とし、オリフラ面を(110)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向があある。従って(110)面に対して垂直は方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。上記説明は第1の保護膜についてであるが、第2の保護膜を形成する場合も同様に、第1の保護膜と平行方向のストライプを第2の窒化物半導体層表面に形成することが望ましい。なおスピネルは四方晶であるため特に図示していない。 Also, spinel (MgAl 2 O 4 ) has anisotropy in the growth of the nitride semiconductor. If the growth surface of the nitride semiconductor is the (111) plane and the orientation flat surface is the (110) plane, the nitride semiconductor is nitrided. A physical semiconductor tends to grow in a direction parallel to the (110) plane. Accordingly, when a stripe is formed in a direction perpendicular to the (110) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, so that a crystal with few crystal defects can be grown. The above description is about the first protective film. Similarly, when the second protective film is formed, a stripe parallel to the first protective film may be formed on the surface of the second nitride semiconductor layer. desirable. Spinel is not particularly shown because it is tetragonal.

次に、異種基板の主面からオフアングルした主面を有する異種基板について図15を用いて説明する。図15はこのサファイア基板の断面を拡大して示す模式図である。図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。一方、段差部分の高さはおよそ15オングストローム程度に調整されている。なおオフ角θは誇張して示しているが、成長面の水平面に対して、0.13゜しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。ステップ段差は30オングストローム以下、さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。下限は2オングストローム以上が望ましい。特に基板にサファイアC面を用いた場合、C面からのオフ角θは1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、通常のオフ基板でも良い。適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近して、さらに結晶欠陥の少ないGaN基板が得られる。   Next, a heterogeneous substrate having a main surface off-angled from the main surface of the heterogeneous substrate will be described with reference to FIG. FIG. 15 is a schematic view showing an enlarged cross section of the sapphire substrate. The substrate off-angled in a step shape shown in FIG. 15 has a substantially horizontal terrace portion A and a stepped portion B. The surface unevenness of the terrace portion A is adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and is formed almost regularly. On the other hand, the height of the step portion is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. Such a step-like portion having an off angle is desirably formed continuously over the entire substrate, but may be formed partially in particular. As shown in FIG. 15, the off angle θ refers to an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step. The step difference is 30 angstroms or less, more preferably 25 angstroms or less, and most preferably 20 angstroms or less. The lower limit is preferably 2 angstroms or more. In particular, when a sapphire C-plane is used for the substrate, the off-angle θ from the C-plane is adjusted to within 1 degree, preferably 0.8 degrees or less, and more preferably 0.6 degrees or less. In this embodiment, a step-like off-substrate is used, but a normal off-substrate may be used instead of a step-like substrate. By using an appropriately off-angled dissimilar substrate, the interatomic distance between the nitride semiconductor and the dissimilar substrate approaches, and a GaN substrate with fewer crystal defects can be obtained.

次に、本発明の窒化物半導体素子について説明する。
本発明の第1の形態の窒化物半導体素子は、前記第1の形態の成長方法により得られる素子構造の基板となる第1の窒化物半導体の上に積層成長されている。 また、本発明の第2の形態の窒化物半導体素子は、前記第2の形態の成長方法により得られる素子構造の基板となる第1の窒化物半導体の上に積層成長されている。
上記本発明の第1及び第2の形態の窒化物半導体素子は、異種基板を除去しても、除去せずそのまま残しておいてもよい。異種基板が残されている場合、第1の窒化物半導体の総膜厚は、1μm以上、50μm以下である。また異種基板が除去される場合、第1の窒化物半導体の総膜厚は、70μm以上である。
Next, the nitride semiconductor device of the present invention will be described.
The nitride semiconductor device according to the first aspect of the present invention is laminated and grown on the first nitride semiconductor that becomes the substrate of the element structure obtained by the growth method according to the first aspect. The nitride semiconductor device according to the second aspect of the present invention is laminated and grown on the first nitride semiconductor serving as a substrate having an element structure obtained by the growth method according to the second aspect.
The nitride semiconductor elements of the first and second embodiments of the present invention may be left as they are without removing the dissimilar substrate. When the heterogeneous substrate is left, the total thickness of the first nitride semiconductor is 1 μm or more and 50 μm or less. When the heterogeneous substrate is removed, the total film thickness of the first nitride semiconductor is 70 μm or more.

また、本発明の窒化物半導体素子の素子構造は、層構成、形状、電極等、特に限定されず、いずれのものを組み合わせて用いてもよい。素子構造のn側窒化物半導体として超格子構造を有するn側窒化物半導体が形成されていることが好ましい。このように超格子層とすると、素子性能を向上させることができ好ましい。また、n電極を超格子層に形成することが好ましく、n電極との接触抵抗を低下させるために超格子層にn型不純物をドープしても、超格子層とすると結晶性がよくなる等の点で好ましい。
更に、窒化物半導体素子を構成する素子の好ましい層構成として、例えばInを含む量子井戸構造の活性層、バンドギャップエネルギーの異なるクラッド層に挟まれた活性層を有することが発光効率、寿命特性など素子の性能を向上させる点で好ましい。
このような層構成を有する素子構造を、本発明の成長方法により得られる結晶欠陥の少ない第1の窒化物半導体上に形成すると素子性能がより向上し好ましい。
本発明の第1及び第2の形態の窒化物半導体素子の一実施の形態としては、実施例に具体的に示してある。しかし本発明はこれに限定されない。
また、本発明において、窒化物半導体を成長させる方法は、特に限定されないがMOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法は、MOVPE法であり、結晶をきれいに成長させることができる。しかし、MOVPE法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。
Further, the element structure of the nitride semiconductor element of the present invention is not particularly limited, such as the layer configuration, shape, electrode, etc., and any of them may be used in combination. It is preferable that an n-side nitride semiconductor having a superlattice structure is formed as the n-side nitride semiconductor of the element structure. Such a superlattice layer is preferable because the device performance can be improved. In addition, it is preferable to form the n electrode in the superlattice layer, and even if the superlattice layer is doped with an n-type impurity to reduce the contact resistance with the n electrode, the superlattice layer improves the crystallinity. This is preferable.
Furthermore, as a preferable layer structure of the element constituting the nitride semiconductor element, for example, having an active layer having a quantum well structure containing In, an active layer sandwiched between cladding layers having different band gap energies, luminous efficiency, lifetime characteristics, etc. This is preferable in terms of improving the performance of the element.
An element structure having such a layer structure is preferably formed on the first nitride semiconductor with few crystal defects obtained by the growth method of the present invention, because the element performance is further improved.
One embodiment of the nitride semiconductor device of the first and second aspects of the present invention is specifically shown in the examples. However, the present invention is not limited to this.
In the present invention, a method for growing a nitride semiconductor is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor phase epitaxy), etc. All methods known to grow physical semiconductors can be applied. A preferred growth method is the MOVPE method, which allows crystals to grow neatly. However, since the MOVPE method takes time, when the film thickness is thick, it is preferable to perform the method using a short time.

[実施例1](第1の形態の成長方法)
本実施例はMOVPE(有機金属気相成長法)について示すものであるが、本発明の方法は、MOVPE法に限るものではなく、例えばHVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。
[Example 1] (Growth method of the first embodiment)
Although this embodiment shows MOVPE (metal organic vapor phase epitaxy), the method of the present invention is not limited to the MOVPE method. For example, HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor phase). All methods known for growing nitride semiconductors, such as growth methods, can be applied.

図1〜6は第1の形態を示す各工程のウェーハの模式断面図である。C面を主面とし、オリフラ面をA面とするサファイア基板1を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層を200オングストロームの膜厚で成長させる。バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、アンドープGaN層2を5μmの膜厚で成長させる。バッファ層とGaN層2とを積層したウェーハの、そのGaN層2の上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部8μmのSiO2よりなる第1の保護膜11を0.1μmの膜厚で形成する(図1)。なお、第1の保護膜11のストライプ方向はサファイアA面に対して垂直な方向とする。 1 to 6 are schematic cross-sectional views of a wafer in each step showing the first embodiment. A sapphire substrate 1 with the C plane as the main plane and the orientation flat plane as the A plane is set in the reaction vessel, the temperature is set to 510 ° C., hydrogen is used as the carrier gas, and ammonia and TMG (trimethylgallium) are used as the source gas. Then, a buffer layer made of GaN is grown on the sapphire substrate 1 to a thickness of 200 Å. After the buffer layer growth, only TMG is stopped, the temperature is raised to 1050 ° C., and when it reaches 1050 ° C., TMG, ammonia, and silane gas are used as source gases, and the undoped GaN layer 2 is grown to a thickness of 5 μm. A stripe-shaped photomask is formed on the GaN layer 2 of the wafer in which the buffer layer and the GaN layer 2 are laminated, and a first protective film 11 made of SiO 2 having a stripe width of 10 μm and a window portion of 8 μm is formed by a CVD apparatus. Is formed with a film thickness of 0.1 μm (FIG. 1). The stripe direction of the first protective film 11 is a direction perpendicular to the sapphire A plane.

第1の保護膜11形成後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第1の窒化物半導体層を100μmの膜厚で成長させる(図2、図3)。   After the formation of the first protective film 11, the wafer is transferred to a reaction vessel, and a first nitride semiconductor layer made of undoped GaN is grown to a thickness of 100 μm at 1050 ° C. using TMG and ammonia as source gases ( 2 and 3).

次に、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、第1の保護膜11の形成と同様にして、第1の窒化物半導体層3の表面に、ストライプ幅12μm、間隔6μmのSi3N4よりなる第2の保護膜12を0.1μmの膜厚で、結晶欠陥を覆うように形成する(図4)。   Next, the wafer is taken out of the reaction vessel, and the surface of the first nitride semiconductor layer 3 is lapped to make a mirror surface, which is similar to the formation of the first protective film 11. A second protective film 12 made of Si3N4 with a stripe width of 12 .mu.m and an interval of 6 .mu.m is formed on the surface so as to cover the crystal defects with a thickness of 0.1 .mu.m (FIG. 4).

第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる。第2の窒化物半導体層4成長後、ウエハを反応容器から取り出し、表面を鏡面研磨した。   After the second protective film 12 is formed, the wafer is returned to the reaction vessel again, and the second nitride semiconductor layer 4 made of undoped GaN is grown to a thickness of 150 μm using TMG and ammonia as source gases. After the second nitride semiconductor layer 4 was grown, the wafer was taken out of the reaction vessel and the surface was mirror-polished.

(比較例)
一方、比較のため、C面を主面としA面をオリフラ面とするサファイア基板上に、第1の保護膜11を形成せず、直接200オングストロームのGaNバッファ層を成長させ、その上にSiを1×1018/cm3ドープしたGaNを100μm成長させる。
(Comparative example)
On the other hand, for comparison, a GaN buffer layer of 200 angstroms is directly grown on a sapphire substrate having a C surface as a main surface and an A surface as an orientation flat surface, without forming the first protective film 11, and a Si GaN buffer layer is grown thereon. GaN doped with 1 × 10 18 / cm 3 is grown to 100 μm.

上記実施例1で得られた第2の窒化物半導体層4と、比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察し比較すると、本発明の窒化物半導体は比較例のものと比べて1/200以下に減少していた。
また、第2の保護膜12及び第2の窒化物半導体層4を成長させない状態で、第1の窒化物半導体層3の表面を鏡面研磨して結晶欠陥の数を観測したところ、第1の窒化物半導体層3の結晶欠陥の数は、比較例のGaN層の結晶欠陥の数に対して1/100以下に減少していた。
When the number of lattice defects per unit area of the second nitride semiconductor layer 4 obtained in Example 1 and the GaN layer obtained in the comparative example is observed and compared with a cross-sectional TEM, the nitride semiconductor of the present invention is compared. Was reduced to 1/200 or less as compared with the comparative example.
Further, when the surface of the first nitride semiconductor layer 3 was mirror-polished and the number of crystal defects was observed without growing the second protective film 12 and the second nitride semiconductor layer 4, the first The number of crystal defects in the nitride semiconductor layer 3 was reduced to 1/100 or less with respect to the number of crystal defects in the GaN layer of the comparative example.

[実施例2](第2の形態の成長方法)
2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、ストライプ間隔(窓部)6μmのSiO2よりなる第1の保護膜11を0.1μmの膜厚で形成する(図7)。なお、ストライプ方向は図10に示すように、オリフラ面に対して垂直な方向で形成する。
[Example 2] (Growth Method of Second Embodiment)
A striped photomask is formed on a sapphire substrate 1 having a 2 inch φ, C-plane as the main surface and an orientation flat surface as the A-plane, and is made of SiO 2 having a stripe width of 10 μm and a stripe interval (window portion) of 6 μm by a CVD apparatus. The first protective film 11 is formed with a thickness of 0.1 μm (FIG. 7). The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG.

保護膜形成後、基板を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、第1の保護膜11を形成した基板1上にGaNよりなるバッファ層を約200オングストロームの膜厚で成長させる。(図7)   After forming the protective film, the substrate is set in the reaction vessel, the temperature is set to 510 ° C., hydrogen is used as the carrier gas, ammonia and TMG (trimethylgallium) are used as the source gas, and the first protective film 11 is formed. A buffer layer made of GaN is grown on 1 to a thickness of about 200 angstroms. (Fig. 7)

バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させる。1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×1018/cm3ドープしたGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる(図8参照)。 After growing the buffer layer, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., the first nitride semiconductor layer 3 made of GaN doped with Si at 1 × 10 18 / cm 3 is grown to a thickness of 100 μm using TMG, ammonia, and silane gas as source gases (FIG. 8). reference).

第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。   After the growth of the first nitride semiconductor layer 3, the wafer is taken out from the reaction vessel, and the surface of the first nitride semiconductor layer 3 is lapped into a mirror surface to obtain a nitride semiconductor substrate made of Si-doped GaN.

実施例2で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察、比較すると、本発明の窒化物半導体層は比較例のものと比べて1/10以下に減少していた。   The number of lattice defects per unit area of the GaN layer obtained in Example 2 and the GaN layer obtained in the comparative example shown in Example 1 was observed and compared with a cross-sectional TEM. The layer was reduced to 1/10 or less as compared with the comparative example.

[実施例3]
実施例2で得られた第1の窒化物半導体層3の表面に、ストライプ状のマスクを形成し、CVD装置によりストライプ幅10μm、窓部6μmのSi3N4よりなる第2の保護膜12を0.1μmの膜厚で形成する(図8)。なお、第2の保護膜12の位置は、図8に示すように、結晶欠陥を覆うように結晶欠陥上に、第2の保護膜12の10μmのストライプがくるようにマスク合わせをしていると共に、第1の保護膜11と平行なストライプを形成している。
第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×1018/cm3ドープしたGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる(図8)。第2の窒化物半導体層4成長後、ウェーハを反応容器から取り出し、実施例2と同様にして、表面を鏡面研磨して、単位面積あたりの格子欠陥の数を、前記比較例のGaN層と比較したところ、本発明のものは1/100以下に減少していた。
[Example 3]
A striped mask is formed on the surface of the first nitride semiconductor layer 3 obtained in Example 2, and a second protective film 12 made of Si3N4 having a stripe width of 10 .mu.m and a window portion of 6 .mu.m is formed by a CVD apparatus. It is formed with a film thickness of 1 μm (FIG. 8). As shown in FIG. 8, the mask of the second protective film 12 is aligned so that the 10 μm stripe of the second protective film 12 is on the crystal defect so as to cover the crystal defect. At the same time, stripes parallel to the first protective film 11 are formed.
After the second protective film 12 is formed, the wafer is returned to the reaction vessel again, and the second nitride semiconductor layer 4 made of GaN doped with Si at 1 × 10 18 / cm 3 using TMG, ammonia, and silane gas as source gases. Is grown to a film thickness of 150 μm (FIG. 8). After the growth of the second nitride semiconductor layer 4, the wafer is taken out from the reaction vessel, and the surface is mirror-polished in the same manner as in Example 2 to determine the number of lattice defects per unit area with the GaN layer of the comparative example. When compared, the product of the present invention was reduced to 1/100 or less.

[実施例4]
実施例2において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる。このサファイア基板1の上に実施例2と同一の第1の保護膜11を形成する。なお、第1の保護膜11の形状はR面に対して垂直なストライプとする。後は実施例2と同様にしてSiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させたところ、実施例2とほぼ同等の結晶欠陥を有する窒化物半導体層が成長できた。
[Example 4]
In Example 2, sapphire having an A plane as a main surface and an orientation flat surface as an R plane is used for the substrate 1. On the sapphire substrate 1, the same first protective film 11 as in the second embodiment is formed. The shape of the first protective film 11 is a stripe perpendicular to the R plane. After that, when the first nitride semiconductor layer 3 made of Si-doped GaN was grown to a thickness of 100 μm in the same manner as in Example 2, a nitride semiconductor layer having almost the same crystal defects as in Example 2 was grown. did it.

[実施例5]
実施例5はHVPE法により第1の窒化物半導体層3を成長させる。まず、(111)面を主面とし、オリフラ面を(110)面とする、1インチφのスピネルよりなる基板1を用意する。このスピネル基板1の表面に実施例2と同様にして、フォトマスクを形成し、SiO2よりなる第1の保護膜11を、オリフラ面に対して垂直なストライプ形状で形成する。なおストライプ幅は12μm、ストライプ間隔は6μmとする。
[Example 5]
In Example 5, the first nitride semiconductor layer 3 is grown by the HVPE method. First, a substrate 1 made of a 1 inch φ spinel having a (111) plane as a main surface and an orientation flat surface as a (110) plane is prepared. A photomask is formed on the surface of the spinel substrate 1 in the same manner as in the second embodiment, and the first protective film 11 made of SiO2 is formed in a stripe shape perpendicular to the orientation flat surface. The stripe width is 12 μm and the stripe interval is 6 μm.

HVPE装置では、石英よりなる反応容器管の内部にGaメタルを入れた石英ボートを設置する。さらに石英ボートから離れた位置に、斜めに傾けた前述の基板1を設置する。なお、反応容器内のGaメタルに接近した位置にはハロゲンガス供給管が設けられ、ハロゲンガス供給管とは別に、基板に接近した位置にはN源供給管が設けられている。   In the HVPE apparatus, a quartz boat containing Ga metal is installed inside a reaction vessel tube made of quartz. Further, the above-described substrate 1 tilted obliquely is installed at a position away from the quartz boat. A halogen gas supply pipe is provided at a position close to the Ga metal in the reaction vessel, and an N source supply pipe is provided at a position close to the substrate separately from the halogen gas supply pipe.

ハロゲンガス管より窒素キャリアガスと主に、HClガスを導入する。この際Gaメタルのボートは900℃に加熱し、スピネル基板側は1050℃に加熱してある。そして、HClガスとGaを反応させてGaCl3を生成させ、スピネル基板側に接近したN源供給管からはアンモニアガスを同じく窒素キャリアガスと主に供給し、さらに、ハロゲンガスと共にシランガスを供給し、成長速度50μm/hrで3時間成長を行い、厚さ150μmのSiを1×1018/cm3ドープしたGaNを成長させる。 Nitrogen carrier gas and mainly HCl gas are introduced from the halogen gas pipe. At this time, the Ga metal boat is heated to 900 ° C., and the spinel substrate side is heated to 1050 ° C. Then, HCl gas and Ga are reacted to generate GaCl3, and from the N source supply pipe close to the spinel substrate side, ammonia gas is supplied mainly with nitrogen carrier gas, and further, silane gas is supplied together with halogen gas, Growth is carried out for 3 hours at a growth rate of 50 μm / hr to grow GaN doped with 1 × 10 18 / cm 3 of Si having a thickness of 150 μm.

成長後、ウェーハを反応容器から取り出し、GaN層をラッピングして表面の凹凸を除去し、格子欠陥を測定したところ、実施例2のものとほぼ同等の窒化物半導体層が得られた。   After the growth, the wafer was taken out of the reaction vessel, the GaN layer was lapped to remove the surface irregularities, and the lattice defects were measured. As a result, a nitride semiconductor layer substantially equivalent to that of Example 2 was obtained.

[実施例6]
実施例2において、サファイア基板1上にストライプ幅10μm、ストライプ間隔(窓部)5μmのSiO2よりなる保護膜11を1μmの膜厚で形成する他は同様にして、Siを1×1018/cm3ドープしたGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる。第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。
[Example 6]
In Example 2, the stripe width 10μm on a sapphire substrate 1, a stripe interval (window) in addition to forming a protective film 11 made of SiO 2 of 5μm in thickness of 1μm in the same manner, 1 Si × 10 18 / A first nitride semiconductor layer 3 made of GaN doped with cm 3 is grown to a thickness of 100 μm. After the growth of the first nitride semiconductor layer 3, the wafer is taken out from the reaction vessel, and the surface of the first nitride semiconductor layer 3 is lapped into a mirror surface to obtain a nitride semiconductor substrate made of Si-doped GaN.

実施例6で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層のウエハ上に10×15μmの範囲を任意に9箇所選び、単位面積あたりの結晶欠陥の数を断面TEMにより観察し、結晶欠陥の数を測定した。なお、結晶欠陥の測定方法は、まず上記GaN基板をドライエッチングにより約1μmエッチングし、その後断面TEMにより観察を行い結晶欠陥を数える。
その結果、本発明は、結晶欠陥の数が約1.3×106個/cm2であり、前記比較例は約2.4×107個/cm2であり、本発明のものは比較例に比べ1/10以下に減少していた。また、実施例2と比較すると結晶欠陥の数がさらに減少した。
On the wafer of the GaN layer obtained in Example 6 and the GaN layer obtained in the comparative example shown in Example 1 above, a range of 10 × 15 μm is arbitrarily selected at nine locations, and the number of crystal defects per unit area Was observed with a cross-sectional TEM, and the number of crystal defects was measured. The crystal defect is measured by first etching the GaN substrate by about 1 μm by dry etching, and then observing the cross-sectional TEM to count the crystal defects.
As a result, in the present invention, the number of crystal defects is about 1.3 × 10 6 pieces / cm 2 , the comparative example is about 2.4 × 10 7 pieces / cm 2 , Compared to the example, it was reduced to 1/10 or less. In addition, the number of crystal defects was further reduced as compared with Example 2.

[実施例7]
実施例1において、アンドープGaN層2上にストライプ幅10μm、窓部3μmのSiO2よりなる保護膜11を1μmの膜厚で形成する他は同様にして第1の窒化物半導体層3を100μmの膜厚で成長させる。第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の裏面をラッピングしてサファイア基板を除去して鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。
実施例6と同様に単位面積当たりの結晶欠陥の数を測定したところ、実施例6よりすくなく1×103個/cm2であり、結晶欠陥のほとんどない非常に良好な結晶性を有する素子基板となる窒化物半導体基板を得ることができた。
また、本実施例7は、実施例1の第1の窒化物半導体層3と比較しても、結晶欠陥の数がさらに減少していた。
[Example 7]
In the first embodiment, the first nitride semiconductor layer 3 is formed to a thickness of 100 μm in the same manner except that a protective film 11 made of SiO 2 having a stripe width of 10 μm and a window portion of 3 μm is formed on the undoped GaN layer 2. Grow with thickness. After the growth of the first nitride semiconductor layer 3, the wafer is taken out from the reaction vessel, the back surface of the first nitride semiconductor layer 3 is lapped to remove the sapphire substrate to form a mirror surface, and a nitride semiconductor made of Si-doped GaN. Get the substrate.
The number of crystal defects per unit area was measured in the same manner as in Example 6. As a result, the number of crystal defects was 1 × 10 3 / cm 2 compared to Example 6, and the element substrate had very good crystallinity with almost no crystal defects. As a result, a nitride semiconductor substrate was obtained.
In addition, the number of crystal defects in Example 7 was further reduced as compared with the first nitride semiconductor layer 3 of Example 1.

[実施例8]
実施例6において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる他は同様にして、サファイア基板1の上に第1の保護膜11を形成し、続いて、SiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる。なお、第1の保護膜11の形状はR面に対して垂直なストライプとする。この結果、実施例6とほぼ同等の結晶欠陥の非常に少ない窒化物半導体層が成長できた。
[Example 8]
In Example 6, the first protective film 11 is formed on the sapphire substrate 1 in the same manner except that sapphire having the A surface as the main surface and the orientation flat surface as the R surface is formed on the substrate 1. A first nitride semiconductor layer 3 made of Si-doped GaN is grown to a thickness of 100 μm. The shape of the first protective film 11 is a stripe perpendicular to the R plane. As a result, a nitride semiconductor layer with very few crystal defects almost the same as in Example 6 could be grown.

[実施例9]
実施例5において、SiO2よりなる第1の保護膜11を、ストライプ幅を10μm、窓部を3μm、厚みを1μmとして形成する他は同様にして、厚さ150μmのSiを1×1018/cm3ドープしたGaNを成長させる。成長後、ウェーハを反応容器から取り出し、スピネル基板をラッピングして除去し、結晶欠陥の数を測定したところ、実施例5のものとほぼ同等あるいはそれ以上の結晶欠陥の非常に少ない窒化物半導体層が得られた。
[Example 9]
In Example 5, the first protective film 11 made of SiO 2 was formed in the same manner except that the stripe width was 10 μm, the window portion was 3 μm, and the thickness was 1 μm, and Si having a thickness of 150 μm was 1 × 10 18 / Grow cm 3 doped GaN. After the growth, the wafer was taken out of the reaction vessel, the spinel substrate was lapped and removed, and the number of crystal defects was measured. As a result, a nitride semiconductor layer having very little crystal defects almost equal to or more than that of Example 5 was obtained. was gotten.

[実施例10]
図11は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。以下、図11を元に実施例10について説明する。
[Example 10]
FIG. 11 is a schematic cross-sectional view showing the structure of one LED element using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Hereinafter, Example 10 is demonstrated based on FIG.

実施例2で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、一部の第1の窒化物半導体層3を研磨、除去し、第1の窒化物半導体層3の表面を露出させ第1の窒化物半導体層3のみにする。第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第1の窒化物半導体層3の異種基板1等を除去して露出した面とは反対の面上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層31を成長させる。この第2のバッファ層31は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層2とは区別される。 The surface of the first nitride semiconductor layer 3 is polished and removed by removing the sapphire substrate 1, the buffer layer, the first protective film 11, and a part of the first nitride semiconductor layer 3 of the wafer obtained in Example 2. To expose only the first nitride semiconductor layer 3. A wafer mainly having the first nitride semiconductor layer 3 (Si-doped GaN) is set in a reaction vessel of the MOVPE apparatus, and the heterogeneous substrate 1 and the like of the first nitride semiconductor layer 3 are removed at 1050 ° C. A second buffer layer 31 made of GaN doped with Si at 1 × 10 18 / cm 3 is grown on the surface opposite to the exposed surface. This second buffer layer 31 is a nitride semiconductor single crystal layer grown at a high temperature of usually 900 ° C. or higher, and is distinguished from the buffer layer 2 grown at a low temperature for relaxing the lattice mismatch with the previous substrate. The

さらに、第2のバッファ層31の上に膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34を順に成長させる。 Further, an active layer 32 made of In 0.4 Ga 0.6 N having a single quantum well structure on the second buffer layer 31 and a p-side made of Mg-doped Al 0.2 Ga 0.8 N having a thickness of 0.3 μm. A cladding layer 33 and a p-side contact layer 34 made of Mg-doped GaN with a thickness of 0.5 μm are grown in this order.

素子構造となる第2のバッファ層31〜p側コンタクト層34成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層33、p側コンタクト層34を低抵抗にする。その後、p側コンタクト層34側からエッチングを行い、第1の窒化物半導体層3の表面を露出させる。このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。   After the growth of the second buffer layer 31 to the p-side contact layer 34 to be an element structure, the wafer is taken out of the reaction vessel and annealed at 600 ° C. in a nitrogen atmosphere to make the p-side cladding layer 33 and the p-side contact layer 34 low resistance. To. Thereafter, etching is performed from the p-side contact layer 34 side to expose the surface of the first nitride semiconductor layer 3. Thus, by exposing the nitride semiconductor layer below the active layer by etching and providing a “cutting edge” at the time of cutting the chip, it becomes difficult to give an impact to the pn junction surface at the time of cutting. An improved and highly reliable device can be obtained.

エッチング後、p側コンタクト層34の表面のほぼ全面にNi/Auよりなる透光性のp電極35を200オングストロームの膜厚で形成し、そのp電極35の上に、ボンディング用のパッド電極36を0.5μmの膜厚で形成する。p電極形成後のチップの平面図(パッド電極36側から見た図)を図12に示す。   After the etching, a light-transmitting p-electrode 35 made of Ni / Au is formed on the almost entire surface of the p-side contact layer 34 with a film thickness of 200 angstroms, and a bonding pad electrode 36 is formed on the p-electrode 35. Is formed with a film thickness of 0.5 μm. FIG. 12 shows a plan view of the chip after forming the p-electrode (viewed from the pad electrode 36 side).

p側の電極形成後、サファイア基板1等を除去して露出した第1の窒化物半導体層3層の表面全面に、n電極37を0.5μmの膜厚で形成する。   After forming the p-side electrode, an n-electrode 37 is formed to a thickness of 0.5 μm on the entire surface of the first nitride semiconductor layer 3 exposed by removing the sapphire substrate 1 and the like.

その後、n電極側からスクライブし、第1の窒化物半導体層3のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。このLEDは20mAにおいて、520nmの緑色発光を示し、出力は従来のサファイア基板上に窒化物半導体素子構造を成長されたものに比較して2倍以上、静電耐圧も2倍以上と、非常に優れた特性を示した。   Thereafter, scribing is performed from the n-electrode side, and cleavage is performed on the M plane (101-0) of the first nitride semiconductor layer 3 and a plane perpendicular to the M plane to obtain a 300 μm square LED chip. This LED emits green light of 520 nm at 20 mA, the output is more than twice that of a conventional sapphire substrate grown with a nitride semiconductor device structure, and the electrostatic withstand voltage is more than twice as much. Excellent properties were shown.

[実施例11]
図13は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。以下、図13を元に実施例11について説明する。
[Example 11]
FIG. 13 is a schematic cross-sectional view showing the structure of one laser device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Hereinafter, Example 11 is demonstrated based on FIG.

実施例3で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、第1の窒化物半導体層3、第2の保護膜12、第2の窒化物半導体層4の一部を研磨除去し、第2の窒化物半導体層4(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第2の窒化物半導体層のサファイア基板1等を除去して露出した面とは反対の面上に、Siを1×1018/cm3ドープしたGaNよりなる第3のバッファ層41を成長させる。第3のバッファ層41は実施例10と同じく、900℃以上の高温で成長させる窒化物半導体単結晶層であり、従来より成長される基板と窒化物半導体との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。レーザ素子を作製する場合、この第3のバッファ層41は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の互いに組成が異なる窒化物半導体を積層してなる歪超格子層とすることが好ましい。歪超格子層とすると、単一窒化物半導体層の結晶性が良くなるため、高出力なレーザ素子が実現できる。またLED素子のクラッド層に歪超格子層を適用しても良い。 Part of the sapphire substrate 1, buffer layer, first protective film 11, first nitride semiconductor layer 3, second protective film 12, and second nitride semiconductor layer 4 of the wafer obtained in Example 3 Then, a wafer having the second nitride semiconductor layer 4 (Si-doped GaN) as the main surface is set in a reaction vessel of the MOVPE apparatus, and the sapphire substrate 1 of the second nitride semiconductor layer is formed at 1050 ° C. A third buffer layer 41 made of GaN doped with Si at 1 × 10 18 / cm 3 is grown on the surface opposite to the surface exposed by removing the like. The third buffer layer 41 is a nitride semiconductor single crystal layer that is grown at a high temperature of 900 ° C. or higher, as in the tenth embodiment, and is used to alleviate lattice mismatch between the conventionally grown substrate and the nitride semiconductor. A distinction is made from buffer layers grown at low temperatures. In the case of manufacturing a laser device, the third buffer layer 41 is a strained superlattice formed by stacking nitride semiconductors having different compositions from each other with a film thickness of 100 angstroms or less, more preferably 70 angstroms or less, most preferably 50 angstroms or less. A layer is preferred. When the strained superlattice layer is used, the crystallinity of the single nitride semiconductor layer is improved, so that a high-power laser element can be realized. A strained superlattice layer may be applied to the cladding layer of the LED element.

(クラック防止層42)
次にSiを5×1018/cm3ドープしたIn0.1Ga0.9Nよりなるクラック防止層42を500オングストロームの膜厚で成長させる。このクラック防止層42はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層42は省略することもできる。
(Crack prevention layer 42)
Next, a crack preventing layer 42 made of In 0.1 Ga 0.9 N doped with 5 × 10 18 / cm 3 of Si is grown to a thickness of 500 Å. The crack prevention layer 42 can be prevented from being cracked in the nitride semiconductor layer containing Al by growing it with an n-type nitride semiconductor containing In, preferably InGaN. The crack prevention layer is preferably grown with a film thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black. The crack prevention layer 42 can be omitted.

(n側クラッド層43)
次に、Siを5×1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。n側クラッド層43はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。
(N-side cladding layer 43)
Next, a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si 5 × 10 18 / cm 3 , 20 angstroms, and a second layer made of undoped GaN, alternating with 20 angstroms A superlattice structure having a total film thickness of 0.4 μm is formed by laminating 100 layers. The n-side cladding layer 43 functions as a carrier confinement layer and an optical confinement layer, and is desirably a nitride semiconductor containing Al, preferably a superlattice layer containing AlGaN, and the total thickness of the superlattice layer is 100 angstroms or more. It is desirable to grow at 2 μm or less, more preferably 500 Å or more and 1 μm or less. When the superlattice layer is used, a carrier confinement layer having good crystallinity without cracks can be formed.

(n側光ガイド層44)
続いて、Siを5×1018/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。このn側光ガイド層44は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層44は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。
(N-side light guide layer 44)
Subsequently, an n-type light guide layer 44 made of n-type GaN doped with Si at 5 × 10 18 / cm 3 is grown to a thickness of 0.1 μm. The n-side light guide layer 44 acts as a light guide layer of the active layer, and it is desirable to grow GaN and InGaN. Usually, the n-side light guide layer 44 is grown to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. desirable. The n-side light guide layer 44 is usually doped with an n-type impurity such as Si or Ge so as to have an n-type conductivity type, but can be particularly undoped. In the case of a superlattice, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.

(活性層45)
次に、アンドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、アンドープIn0.01Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。また、井戸層及び/または障壁層にSiをドープしてもよく、Siをドープするとしきい値が低下し好ましい。
(Active layer 45)
Next, a well layer made of undoped In 0.2 Ga 0.8 N, 25 Å, a barrier layer made of undoped In 0.01 Ga 0.95 N, and a multi-quantum well structure having a total thickness of 175 Å formed by alternately stacking 50 Å The active layer 45 of MQW) is grown. The well layer and / or the barrier layer may be doped with Si, and doping with Si is preferable because the threshold value is lowered.

(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層17の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlYGa1-YNであれば500オングストローム以下に調整することが望ましい。p側キャップ層46の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。
(P-side cap layer 46)
Next, the p-side cap layer 46 made of p-type Al 0.3 Ga 0.9 N doped with 1 × 10 20 / cm 3 of Mg and having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45. Is grown to a film thickness of 300 Å. The p-side cap layer 46 is p-type, but since it is thin, it may be i-type in which carriers are compensated by doping n-type impurities, or undoped, and most preferably a layer doped with p-type impurities. And The film thickness of the p-side cap layer 17 is adjusted to 0.1 μm or less, more preferably 500 angstroms or less, and most preferably 300 angstroms or less. This is because if the film is grown to a thickness greater than 0.1 μm, cracks are likely to occur in the p-type cap layer 46, and a nitride semiconductor layer with good crystallinity is difficult to grow. When the AlGaN having a larger Al composition ratio is formed thinner, the LD element tends to oscillate. For example, if the Y value is Al Y Ga 1-Y N of 0.2 or more, it is desirable to adjust it to 500 angstroms or less. Although the lower limit of the film thickness of the p-side cap layer 46 is not particularly limited, it is desirable to form the p-side cap layer 46 with a film thickness of 10 angstroms or more.

(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1020/cm3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp型光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。
(P-side light guide layer 47)
Next, a p-side light guide layer 47 made of p-type GaN doped with Mg at 1 × 10 20 / cm 3 and having a band gap energy smaller than that of the p-side cap layer 46 is grown to a thickness of 0.1 μm. This layer acts as a light guide layer of the active layer, and is preferably grown of GaN and InGaN as with the n-side light guide layer 44. This layer also functions as a buffer layer when the p-side cladding layer 48 is grown, and functions as a preferable light guide layer by growing it at a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity, but it is not particularly necessary to dope the impurity. The p-type light guide layer can be a superlattice layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.

(p側クラッド層48)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。なお本実施例では超格子層をn側クラッド層側にも設けたが、n側クラッド層側よりもp側層側に超格子層を設けた方が、p層の抵抗値が減少する傾向にあるため、Vfを低下させる上で好ましい。
(P-side cladding layer 48)
Next, a first layer made of p-type Al 0.2 Ga 0.8 N doped with Mg 1 × 10 20 / cm 3 , 20 Å, and a second layer made of p-type GaN doped with Mg 1 × 10 20 / cm 3 A p-side cladding layer 48 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating these layers and 20 angstroms. This layer acts as a carrier confinement layer like the n-side cladding layer 43, and acts as a layer for reducing the resistivity on the p-type layer side by adopting a superlattice structure. The thickness of the p-side cladding layer 48 is not particularly limited, but it is desirable that the p-side cladding layer 48 be grown at a thickness of 100 angstroms or more and 2 μm or less, more preferably 500 angstroms or more and 1 μm or less. In this embodiment, the superlattice layer is also provided on the n-side cladding layer side, but the resistance value of the p-layer tends to decrease when the superlattice layer is provided on the p-side layer side rather than the n-side cladding layer side. Therefore, it is preferable in reducing Vf.

量子構造の井戸層を有する活性層45を有するダブルへテロ構造の窒化物半導体素子の場合、活性層45に接して、活性層45よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層46を設け、そのキャップ層46よりも活性層から離れた位置に、キャップ層46よりもバッドギャップエネルギーが小さいp側光ガイド層47を設け、そのp側光ガイド層47よりも活性層から離れた位置に、p側光ガイド層47よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層48を設けることは非常に好ましい。しかもp側キャップ層46のバンドギャップエネルギーが大きくしてある、n層から注入された電子がこのキャップ層46で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。   In the case of a nitride semiconductor element having a double hetero structure having an active layer 45 having a quantum well layer, Al having a film thickness of 0.1 μm or less having a band gap energy larger than that of the active layer 45 is in contact with the active layer 45. A cap layer 46 made of a nitride semiconductor is provided, and a p-side light guide layer 47 having a bad gap energy smaller than that of the cap layer 46 is provided at a position farther from the active layer than the cap layer 46. The p-side light guide It is very preferable to provide a p-side cladding layer 48 made of a superlattice layer containing a nitride semiconductor containing Al having a band gap larger than that of the p-side light guide layer 47 at a position farther from the active layer than the layer 47. In addition, since the electrons injected from the n layer, which has a large band gap energy of the p-side cap layer 46, are blocked by the cap layer 46, the electrons do not overflow the active layer, so that the leakage current of the element is small. Become.

(p側コンタクト層49)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整する。
(P-side contact layer 49)
Finally, a p-side contact layer 49 made of p-type GaN doped with 2 × 10 20 / cm 3 of Mg is grown to a thickness of 150 Å. The thickness of the p-side contact layer is adjusted to 500 angstroms or less, more preferably 400 angstroms or less, and 20 angstroms or more.

反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図13に示すように、RIE装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。次に、図13に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。   After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 13, the uppermost p-type contact layer 20 and p-type cladding layer 19 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-electrode 51 made of Ni / Au is formed on the entire surface of the ridge. Next, as shown in FIG. 13, an insulating film 50 made of SiO 2 is formed on the surfaces of the p-side cladding layer 48 and the contact layer 49 excluding the p-electrode 51, and electrically connected to the p-electrode 51 through the insulating film 50 A connected p-pad electrode 52 is formed.

p側電極形成後、ウェーハのサファイア基板1等を研磨、除去し露出された素子構造を有していない第2の窒化物半導体層4の表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。   After the formation of the p-side electrode, the n-electrode 53 made of Ti / Al is formed on the entire surface of the second nitride semiconductor layer 4 having no exposed device structure by polishing and removing the sapphire substrate 1 and the like of the wafer. A thin film made of Au / Sn is formed thereon for metallization with a heat sink.

その後、n電極側53からスクライブし、第2の窒化物半導体層4のM面(11−00、図9の六角柱の側面に相当する面)で第2の窒化物半導体層4を劈開し、共振面を作製する。共振面にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm2、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 Thereafter, scribing is performed from the n-electrode side 53, and the second nitride semiconductor layer 4 is cleaved at the M plane of the second nitride semiconductor layer 4 (11-00, the plane corresponding to the side face of the hexagonal column in FIG. 9). A resonant surface is produced. A dielectric multilayer film made of SiO 2 and TiO 2 was formed on the resonance surface, and finally a bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip was placed face-up (with the substrate and heat sink facing each other) on the heat sink, the p-pad electrode 52 was wire-bonded, and laser oscillation was attempted at room temperature. At room temperature, the threshold current density was 2.0 kA. / Cm 2 and a threshold voltage of 4.0 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, and a lifetime of 1000 hours or more was exhibited.

[実施例12]
図14は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図であり、第2の窒化物半導体層4よりなる基板より上の素子構造としては、実施例10のLED素子と同様の構造を有する。
また、実施例12のLED素子の窒化物半導体基板としては、実施例3においてSiをドープしたGaNよりなる第1の窒化物半導体層3の膜厚を25μm、第2の窒化物半導体層4をアンドープのGaNとしての膜厚を25μmとした他は同様にして形成されたものを用いる。
このようにして得られたアンドープGaNよりなる第2の窒化物半導体層4の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層31、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34が順に積層された構造を有しており、p側コンタクト層34のほぼ全面には透光性のp電極35と、そのp電極35の上に、ボンディング用のパッド電極36が形成されている。
なお、基板1、バッファ層2、第1の窒化物半導体層3、第1の保護膜11、第2の保護膜12の全て、及び第2の窒化物半導体層4の一部は実施例10と同様にして除去して、本実施例のように同一面側にn電極とp電極とを設けた構造とすることもできる。
[Example 12]
FIG. 14 is a schematic cross-sectional view showing the structure of one LED device using the nitride semiconductor layer obtained by the growth method of the present invention as a substrate, and as an element structure above the substrate made of the second nitride semiconductor layer 4. Has the same structure as the LED element of Example 10.
As the nitride semiconductor substrate of the LED element of Example 12, the film thickness of the first nitride semiconductor layer 3 made of GaN doped with Si in Example 3 is 25 μm, and the second nitride semiconductor layer 4 is An undoped GaN film is used in the same manner except that the film thickness is 25 μm.
On the second nitride semiconductor layer 4 made of undoped GaN thus obtained, a second buffer layer 31 made of GaN doped with Si of 1 × 10 18 / cm 3 , a film thickness of 20 Å, An active layer 32 made of In 0.4 Ga 0.6 N having a single quantum well structure, a p-side cladding layer 33 made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side made of Mg-doped GaN with a thickness of 0.5 μm The contact layer 34 has a structure in which the p-side contact layer 34 is laminated in order, and a translucent p-electrode 35 is formed on almost the entire surface of the p-side contact layer 34, and a bonding pad electrode 36 is formed on the p-electrode 35. Has been.
Note that all of the substrate 1, the buffer layer 2, the first nitride semiconductor layer 3, the first protective film 11, the second protective film 12, and a part of the second nitride semiconductor layer 4 are in Example 10. In the same manner as in the present embodiment, the n-electrode and the p-electrode can be provided on the same surface side.

この素子が実施例10の素子と異なる点は、実施例10で窒化物半導体基板として用いられる第1の窒化物半導体層3よりも結晶性の良い第2の窒化物半導体層4の上に素子構造が形成されており、さらに同一面側にp電極35と負電極37とを設けていることである。
アンドープのGaNよりなる第2の窒化物半導体層4の上に、n型不純物をドープした窒化物半導体層(第2のバッファ層31)を積層した構造の窒化物半導体素子においてn型層側にn電極を設ける場合、n型不純物をドープした窒化物半導体層の方にn電極を設ける方が、Vが低く、発光効率の高いLED素子が得られやすい傾向にある。なお、このLED素子は実施例10のLED素子に比較して、出力は約1.5倍、静電耐圧も約1.5倍に向上した。
This element is different from the element of Example 10 in that the element is formed on the second nitride semiconductor layer 4 having better crystallinity than the first nitride semiconductor layer 3 used as the nitride semiconductor substrate in Example 10. A structure is formed, and a p-electrode 35 and a negative electrode 37 are provided on the same surface side.
In the nitride semiconductor device having a structure in which a nitride semiconductor layer doped with an n-type impurity (second buffer layer 31) is stacked on the second nitride semiconductor layer 4 made of undoped GaN, on the n-type layer side. When the n electrode is provided, an LED element having a low Vf and high luminous efficiency tends to be easily obtained when the n electrode is provided on the nitride semiconductor layer doped with the n-type impurity. In addition, this LED element improved the output about 1.5 times and the electrostatic withstand voltage about 1.5 times compared with the LED element of Example 10.

[実施例13]
実施例1と同様に、サファイアC面を主面として、オリフラ面をA面とするサファイア基板上にGaNよりなるバッファ層を200オングストロームと、アンドープGaN層2を4μm成長させたウェーハを用意し、CVD装置を用いて、このアンドープGaN層2の上にストライプ幅20μm、窓部5μmのSiO2よりなる第1の保護膜を0.1μmの膜厚で形成してなるウェーハを、MOVPE装置に移送し、アンドープGaN層2及び第1の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層を15μmの膜厚で成長させ、素子構造を成長させるための窒化物半導体基板を形成する。
[Example 13]
As in Example 1, a wafer was prepared by growing a buffer layer made of GaN on a sapphire substrate having a sapphire C surface as a main surface and an orientation flat surface as an A surface, and an undoped GaN layer 2 of 4 μm, Using a CVD apparatus, a wafer in which a first protective film made of SiO 2 having a stripe width of 20 μm and a window part of 5 μm is formed on the undoped GaN layer 2 to a thickness of 0.1 μm is transferred to the MOVPE apparatus. On the undoped GaN layer 2 and the first protective film, a first nitride semiconductor layer made of GaN doped with Si at 1 × 10 19 / cm 3 is grown to a thickness of 15 μm to grow an element structure. A nitride semiconductor substrate is formed.

後は実施例12と同様にして、第1の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層する。そしてp層側からエッチングを行い不純物濃度の大きい第1の窒化物半導体層3の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図14に示すような同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。このLED素子は、第1の保護膜がGaN層上に形成され、更に第1の保護膜の窓部を5μmとして第1の窒化物半導体層が形成されており、異種基板上に第1の保護膜を形成して窓部を6μmとして第1の窒化物半導体層を形成して行った実施例10のLED素子に比べ、より良好な特性を示した。 Thereafter, in the same manner as in Example 12, a second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 on the first nitride semiconductor layer, a film thickness of 20 Å, a single quantum well An active layer made of In 0.4 Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are sequentially stacked. To do. Etching is performed from the p-layer side to expose the surface of the first nitride semiconductor layer 3 having a high impurity concentration to form an n-electrode, while a light-transmitting p-electrode is formed on the entire surface of the p-side contact layer, A pad electrode for bonding is formed on the p electrode, and an n electrode and a p electrode are provided from the same surface side as shown in FIG. Finally, the thickness of the sapphire substrate is polished to about 50 μm and thinned, and then the polished surface side is scribed to form a 350 μm square element. In this LED element, the first protective film is formed on the GaN layer, and the first nitride semiconductor layer is formed with the window portion of the first protective film being 5 μm. Compared with the LED element of Example 10 formed by forming a protective film and forming a first nitride semiconductor layer with a window portion of 6 μm, better characteristics were exhibited.

[実施例14]
C面からのオフアングル角θ=0.13゜、ステップ段差およそ15オングストローム、テラス幅Wおよそ56オングストロームのステップを有し、オリフラ面をA面とする2インチφのサファイア基板を用意する。図15はこのサファイア基板の断面を拡大して示す模式図である。図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。一方、段差部分の高さはおよそ15オングストローム程度に調整されている。なおオフ角θは誇張して示しているが、成長面の水平面に対して、0.13゜しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。ステップ段差は30オングストローム以下、さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。下限は2オングストローム以上が望ましい。特に基板にサファイアC面を用いた場合、C面からのオフ角θは1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、通常のオフ基板でも良い。適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近し、ステップ成長が可能となり、より一層結晶欠陥の少ないGaN基板が得られる。
[Example 14]
A 2-inch φ sapphire substrate having an off-angle angle θ = 0.13 ° from the C-plane, a step of about 15 Å, a terrace width W of about 56 Å, and an orientation flat surface as the A-plane is prepared. FIG. 15 is a schematic view showing an enlarged cross section of the sapphire substrate. The substrate off-angled in a step shape shown in FIG. 15 has a substantially horizontal terrace portion A and a stepped portion B. The surface unevenness of the terrace portion A is adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and is formed almost regularly. On the other hand, the height of the step portion is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. Such a step-like portion having an off angle is desirably formed continuously over the entire substrate, but may be formed partially in particular. As shown in FIG. 15, the off angle θ refers to an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step. The step difference is 30 angstroms or less, more preferably 25 angstroms or less, and most preferably 20 angstroms or less. The lower limit is preferably 2 angstroms or more. In particular, when a sapphire C-plane is used for the substrate, the off-angle θ from the C-plane is adjusted to within 1 degree, preferably 0.8 degrees or less, and more preferably 0.6 degrees or less. In this embodiment, a step-like off-substrate is used, but a normal off-substrate may be used instead of a step-like substrate. By using an appropriately off-angled heterogeneous substrate, the interatomic distance between the nitride semiconductor and the heterogeneous substrate becomes close, step growth is possible, and a GaN substrate with fewer crystal defects can be obtained.

前記サファイア基板のオフアングル面に実施例13と同様に、GaNよりなるバッファ層を200オングストロームと、アンドープGaN層を4μm成長させた後、CVD装置を用いて、このアンドープGaN層の上にストライプ幅25μm、窓部5μmのSiO2よりなる第1の保護膜を0.1μmの膜厚で形成する。同様に第1の保護膜のストライプ方向はA面に対して垂直とする。   As in Example 13, a GaN buffer layer was grown to 200 Å and an undoped GaN layer was grown to 4 μm on the off-angle surface of the sapphire substrate, and then a stripe width was formed on the undoped GaN layer using a CVD apparatus. A first protective film made of SiO 2 having a thickness of 25 μm and a window portion of 5 μm is formed to a thickness of 0.1 μm. Similarly, the stripe direction of the first protective film is perpendicular to the A plane.

次に、このウェーハをMOVPE装置に移送し、アンドープGaN層及び第1の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層を10μmの膜厚で成長させ、その第1の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層する。後は実施例13と同様にして、エッチングにより第1の窒化物半導体層の表面を露出させて、図14に示すような同一面側からn電極とp電極とを設けた構造とする。そして、サファイア基板の厚さを50μm程度まで研磨して薄くした後、350μm角の素子とする。このLED素子は実施例13のLED素子と比較して、出力でおよそ5%向上した。 Next, this wafer is transferred to a MOVPE apparatus, and a first nitride semiconductor layer made of GaN doped with Si at 1 × 10 19 / cm 3 is formed on the undoped GaN layer and the first protective film with a thickness of 10 μm. A second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 , having a thickness of 20 Å, and having a single quantum well structure, In 0.4 is grown on the first nitride semiconductor layer. An active layer made of Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are laminated in this order. Thereafter, in the same manner as in Example 13, the surface of the first nitride semiconductor layer is exposed by etching, and an n electrode and a p electrode are provided from the same side as shown in FIG. Then, after the thickness of the sapphire substrate is polished down to about 50 μm and thinned, a 350 μm square element is obtained. This LED element was improved by about 5% in output compared with the LED element of Example 13.

[実施例15]
実施例13において、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層10μm成長後、ウェーハを反応容器から取り出し、その第1の保護膜の窓部に相当する位置に、ストライプ幅15μmの第2の保護膜を0.1μmの厚さで形成する。そして再度ウェーハをMOVPE装置に移送し、第1の窒化物半導体層と、第2の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第2の窒化物半導体層を15μmの膜厚で成長させる。
[Example 15]
In Example 13, after growing the first nitride semiconductor layer 10 μm of GaN doped with Si at 1 × 10 19 / cm 3 , the wafer is taken out of the reaction vessel, and the position corresponding to the window portion of the first protective film Then, a second protective film having a stripe width of 15 μm is formed to a thickness of 0.1 μm. Then, the wafer is transferred again to the MOVPE apparatus, and a second nitride semiconductor layer made of GaN doped with Si at 1 × 10 19 / cm 3 is formed on the first nitride semiconductor layer and the second protective film. Growing with a film thickness of 15 μm.

後は実施例13と同様にして、第2の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層し、第2の窒化物半導体層の表面を露出させてn電極を形成し、p側コンタクト層のほぼ全面には透光性のp電極、パッド電極を形成し、同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。このLED素子は実施例12のLED素子より良好の特性を示した。 Thereafter, in the same manner as in Example 13, on the second nitride semiconductor layer, a second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 , a film thickness of 20 Å, a single quantum well An active layer made of In 0.4 Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are sequentially stacked. Then, an n-electrode is formed by exposing the surface of the second nitride semiconductor layer, a translucent p-electrode and a pad electrode are formed on almost the entire surface of the p-side contact layer, and an n-electrode is formed from the same surface side. A p-electrode is provided. Finally, the thickness of the sapphire substrate is polished to about 50 μm and thinned, and then the polished surface side is scribed to form a 350 μm square element. This LED element showed better characteristics than the LED element of Example 12.

[実施例16]
実施例10において、素子構造を形成する窒化物半導体基板を、実施例6と同様にして第1の窒化物半導体層3を成長させ、このウェーハのサファイア基板1、バッファ層、保護膜11等を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにして窒化物半導体基板とする他は同様にしてLEDチップを得る。
このLEDは、実施例10と同様に非常に優れた特性を示したが、本発明の実施例10と比較すると実施例16のほうがより良好であった。
[Example 16]
In Example 10, the first nitride semiconductor layer 3 was grown on the nitride semiconductor substrate forming the element structure in the same manner as in Example 6, and the sapphire substrate 1, buffer layer, protective film 11 and the like of this wafer were formed. The LED chip is obtained in the same manner except that the surface of the first nitride semiconductor layer 3 is exposed by polishing and removing, and only the first nitride semiconductor layer 3 is used as a nitride semiconductor substrate.
This LED showed very good characteristics as in Example 10, but Example 16 was better than Example 10 of the present invention.

[実施例17]
以下、図16を元に実施例17について説明する。図16は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。
[Example 17]
Hereinafter, Example 17 is demonstrated based on FIG. FIG. 16 is a schematic cross-sectional view showing the structure of one laser device using the nitride semiconductor layer obtained by the growth method of the present invention as a substrate.

実施例6で得られたウェーハのサファイア基板1、バッファ層2、保護膜11を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにする。   The sapphire substrate 1, the buffer layer 2, and the protective film 11 of the wafer obtained in Example 6 are polished and removed, the surface of the first nitride semiconductor layer 3 is exposed, and only the first nitride semiconductor layer 3 is exposed. To do.

次に、第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第1の窒化物半導体層3の異種基板等を除去して露出された面とは反対の面上に下記各層を形成する。   Next, a wafer having the first nitride semiconductor layer 3 (Si-doped GaN) as a main surface is set in a reaction vessel of the MOVPE apparatus, and the heterogeneous substrate of the first nitride semiconductor layer 3 is removed. The following layers are formed on the surface opposite to the exposed surface.

(n側クラッド層43)
次に、Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。
(N-side cladding layer 43)
Next, a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si of 1 × 10 19 / cm 3 , 20 angstroms, and a second layer made of undoped GaN, alternating with 20 angstroms A superlattice structure having a total film thickness of 0.4 μm is formed by laminating 100 layers.

(n側光ガイド層44)
続いて、Siを1×1017/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。
(N-side light guide layer 44)
Subsequently, an n-type light guide layer 44 made of n-type GaN doped with Si at 1 × 10 17 / cm 3 is grown to a thickness of 0.1 μm.

(活性層45)
次に、Siを1×1017/cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、Siを1×1017/cm3ドープのIn0.01Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。
(Active layer 45)
Next, a well layer made of In 0.2 Ga 0.8 N doped with Si of 1 × 10 17 / cm 3 , 25 Å, and a barrier layer made of In 0.01 Ga 0.95 N doped with Si of 1 × 10 17 / cm 3 , 50 An active layer 45 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately stacking angstroms is grown.

(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。
(P-side cap layer 46)
Next, the p-side cap layer 46 made of p-type Al 0.3 Ga 0.9 N doped with 1 × 10 20 / cm 3 of Mg and having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45. Is grown to a film thickness of 300 Å.

(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1018/cm3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。
(P-side light guide layer 47)
Next, a p-side light guide layer 47 made of p-type GaN doped with Mg at 1 × 10 18 / cm 3 and having a band gap energy smaller than that of the p-side cap layer 46 is grown to a thickness of 0.1 μm.

(p側クラッド層48)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。
(P-side cladding layer 48)
Next, a first layer made of p-type Al 0.2 Ga 0.8 N doped with Mg 1 × 10 20 / cm 3 , 20 Å, and a second layer made of p-type GaN doped with Mg 1 × 10 20 / cm 3 A p-side cladding layer 48 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating these layers and 20 angstroms.

(p側コンタクト層49)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。
(P-side contact layer 49)
Finally, a p-side contact layer 49 made of p-type GaN doped with 2 × 10 20 / cm 3 of Mg is grown to a thickness of 150 Å.

反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図16に示すように、RIE装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。次に、図16に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。 After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 16, the uppermost p-type contact layer 20 and p-type cladding layer 19 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-electrode 51 made of Ni / Au is formed on the entire surface of the ridge. Next, as shown in FIG. 16, an insulating film 50 made of SiO 2 is formed on the surfaces of the p-side cladding layer 48 and the contact layer 49 except for the p-electrode 51, and the p-electrode 51 is electrically connected via the insulating film 50. A p-pad electrode 52 connected to is formed.

p側電極形成後、第1の窒化物半導体層3の素子構造が形成されていない表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。   After forming the p-side electrode, an n-electrode 53 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the first nitride semiconductor layer 3 where the element structure is not formed, and a heat sink and A thin film made of Au / Sn is formed for metallization.

その後、n電極側53からスクライブし、第1の窒化物半導体層3のM面(11−00、図9の六角柱の側面に相当する面)で第1の窒化物半導体層3を劈開し、共振面を作製する。共振面の両方あるいはどちらか一方にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm2、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 Thereafter, scribing is performed from the n-electrode side 53, and the first nitride semiconductor layer 3 is cleaved at the M plane of the first nitride semiconductor layer 3 (11-00, the plane corresponding to the side face of the hexagonal column in FIG. 9). A resonant surface is produced. A dielectric multilayer film made of SiO 2 and TiO 2 was formed on both or one of the resonance surfaces, and finally a bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip was placed face-up (with the substrate and heat sink facing each other) on the heat sink, the p-pad electrode 52 was wire-bonded, and laser oscillation was attempted at room temperature. At room temperature, the threshold current density was 2.0 kA. / Cm 2 and a threshold voltage of 4.0 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, and a lifetime of 1000 hours or more was exhibited.

[実施例18]
図17は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。活性層32から上の素子構造としては、実施例16のLED素子と同様の構造を有する。また実施例18のLED素子の窒化物半導体基板としては、実施例7と同様にしてアンドープのGaNよりなる第1の窒化物半導体層3成長させ、このウエハのサファイア基板1、バッファ層、窒化物半導体層2、第1の保護膜11等を除去して第1の窒化物半導体層3のみにしたものを用いる。この第1の窒化物半導体層3のサファイア基板1や第1の保護膜11を除去して露出された面とは反対側の面上に、下記の超格子層を有するn側クラッド層51を成長させる。
(n側クラッド層51)
Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。超格子層にするとクラックのない結晶性の良いキャリア閉じ込めのクラッド層が形成できる。
[Example 18]
FIG. 17 is a schematic cross-sectional view showing the structure of one LED device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. The element structure above the active layer 32 has the same structure as the LED element of Example 16. Further, as the nitride semiconductor substrate of the LED element of Example 18, the first nitride semiconductor layer 3 made of undoped GaN was grown in the same manner as in Example 7, and the sapphire substrate 1, buffer layer, and nitride of this wafer were grown. The semiconductor layer 2, the first protective film 11, etc. are removed to use only the first nitride semiconductor layer 3. An n-side cladding layer 51 having the following superlattice layer is formed on the surface of the first nitride semiconductor layer 3 opposite to the surface exposed by removing the sapphire substrate 1 and the first protective film 11. Grow.
(N-side cladding layer 51)
100 first alternating layers of n-type Al 0.2 Ga 0.8 N doped with 1 × 10 19 / cm 3 of Si, 20 angstroms, and second layer of undoped GaN, 20 angstroms A superlattice structure having a total thickness of 0.4 μm is formed. When the superlattice layer is used, a clad layer with good crystallinity and no carrier cracking can be formed.

次に、形成されたクラッド層51上に、実施例16と同様の、活性層32、p側クラッド層33、p側コンタクト層34が順に積層された構造を有する。そしてp層側からエッチングを行い不純物濃度の大きいn側クラッド層51の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図17に示すような同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。   Next, the active layer 32, the p-side cladding layer 33, and the p-side contact layer 34 are sequentially stacked on the formed cladding layer 51 in the same manner as in the sixteenth embodiment. Etching is performed from the p-layer side to expose the surface of the n-side cladding layer 51 having a high impurity concentration to form an n-electrode. On the other hand, a translucent p-electrode is formed on almost the entire p-side contact layer, and the p-electrode A pad electrode for bonding is formed thereon, and an n electrode and a p electrode are provided from the same surface side as shown in FIG. Finally, the thickness of the sapphire substrate is polished to about 50 μm and thinned, and then the polished surface side is scribed to form a 350 μm square element.

得られたLED素子は、良好な特性を示し、更に実施例16のLED素子に比較して、出力が約1.5倍、静電耐圧も約1.5倍に向上した。   The obtained LED element showed good characteristics, and further, the output was improved about 1.5 times and the electrostatic withstand voltage was about 1.5 times compared with the LED element of Example 16.

[実施例19]
実施例7において、アンドープのGaNよりなる第1の窒化物半導体層3の膜厚を15μmとする他は同様にして窒化物半導体基板となる第1の窒化物半導体層3を成長させる。この第1の窒化物半導体層3の上に、実施例18と同様にして素子構造を形成し、LED素子を得る。
得られたLED素子は、実施例18のLED素子と同様に、良好な特性を示した。
[Example 19]
In Example 7, the first nitride semiconductor layer 3 to be a nitride semiconductor substrate is grown in the same manner except that the thickness of the first nitride semiconductor layer 3 made of undoped GaN is set to 15 μm. An element structure is formed on the first nitride semiconductor layer 3 in the same manner as in Example 18 to obtain an LED element.
The obtained LED element showed the favorable characteristic similarly to the LED element of Example 18.

[実施例20]
実施例19において、異種基板として、実施例14と同様にステップ状にオフアングルしているサファイア基板を用いる他は同様にしてLED素子を得る。
このLED素子は実施例19のLED素子と比較して、出力でおよそ5%向上した。
[Example 20]
In Example 19, an LED element is obtained in the same manner as in Example 14 except that a sapphire substrate that is off-angled stepwise is used as in the case of Example 14.
This LED element improved by about 5% in output compared with the LED element of Example 19.

[実施例21]
実施例7において窓部の幅を5μm、3μm、1μmにして行った他は同様にして3種類の窒化物半導体基板を形成し、実施例7と同様にして結晶欠陥の数を測定し相対的にその数を比較した結果、窓部の幅が5μmである場合に比べ、3μm、及び1μmである場合のほうが結晶欠陥の数が約2割り減少した。
[Example 21]
Three types of nitride semiconductor substrates were formed in the same manner as in Example 7, except that the width of the window was set to 5 μm, 3 μm, and 1 μm. As a result, the number of crystal defects was reduced by about 20% when the width of the window portion was 5 μm and when the width was 3 μm and 1 μm.

本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。The typical sectional view showing the structure of the nitride semiconductor wafer obtained in each process of the method of the present invention. サファイアの面方位を示すユニットセル図。The unit cell figure which shows the surface orientation of sapphire. 保護膜のストライプ方向を説明するための基板主面側の平面図。The top view of the board | substrate main surface side for demonstrating the stripe direction of a protective film. 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図。The schematic cross section which shows one structure of the nitride semiconductor LED element using the board | substrate by the method of this invention. 図11の素子をp電極側から見た平面図。The top view which looked at the element of FIG. 11 from the p electrode side. 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図。1 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD element using a substrate according to the method of the present invention. 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図。The schematic cross section which shows one structure of the nitride semiconductor LED element using the board | substrate by the method of this invention. オフアングルした一異種基板の部分的な形状を示す模式断面図。The schematic cross section which shows the partial shape of one different board | substrate which carried out the off angle. 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図である。1 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD element using a substrate according to the method of the present invention. 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図である。It is a schematic cross section which shows one structure of the nitride semiconductor LED element using the board | substrate by the method of this invention.

符号の説明Explanation of symbols

1・・・・基板
2・・・・バッファ層
3・・・・第1の窒化物半導体層
4・・・・第2の窒化物半導体層
11・・・・第1の保護膜
12・・・・第2の保護膜
DESCRIPTION OF SYMBOLS 1 ... substrate 2 ... buffer layer 3 ... 1st nitride semiconductor layer 4 ... 2nd nitride semiconductor layer 11 ... 1st protective film 12 ... ..Second protective film

Claims (22)

窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜を部分的に形成する第1の工程と、
第1の工程後、第1の窒化物半導体を、前記窒化物半導体の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。
A first step of partially forming a first protective film on a nitride semiconductor grown on a heterogeneous substrate made of a material different from the nitride semiconductor;
After the first step, the first nitride semiconductor is grown on the nitride semiconductor, and includes a second step of growing the first nitride semiconductor onto the first protective film. Semiconductor growth method.
前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする請求項1に記載の窒化物半導体の成長方法。   2. The method for growing a nitride semiconductor according to claim 1, wherein the first protective film has a surface area larger than a surface area of a portion where the first protective film is not formed. 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜を、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成する第1の工程と、
第1の工程後、第1の窒化物半導体を、前記異種基板の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。
A first protective film is partially formed on a dissimilar substrate made of a material different from a nitride semiconductor and has a surface area larger than a surface area of a portion where the first protective film is not formed. Process,
And a second step of growing a first nitride semiconductor on the heterogeneous substrate and growing on the first protective film after the first step. Growth method.
前記第1の保護膜が、ストライプ状であり、更に隣接するストライプ状の第1の保護膜の形成されていない部分(窓部)の幅が5μm以下として形成されていることを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体の成長方法。   The first protective film has a stripe shape, and further, a width of a portion (window portion) where the adjacent stripe-shaped first protective film is not formed is 5 μm or less. Item 4. The method for growing a nitride semiconductor according to any one of Items 1 to 3. 前記窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする請求項1〜4のいずれか1項に記載の窒化物半導体の成長方法。   5. The ratio Ws / Ww between the width (Ww) of the window portion and the width (Ws) of the stripe-shaped first protective film is 1 to 20 according to claim 1. The growth method of the nitride semiconductor as described. 前記異種基板はその基板の主面からオフアングルした主面を有することを特徴とする請求項1〜5のいずれか1項に記載の窒化物半導体の成長方法。   6. The method for growing a nitride semiconductor according to claim 1, wherein the heterogeneous substrate has a main surface that is off-angled from a main surface of the substrate. 前記異種基板はステップ状にオフアングルしていることを特徴とする請求項6に記載の窒化物半導体の成長方法。   7. The method for growing a nitride semiconductor according to claim 6, wherein the heterogeneous substrate is off-angled stepwise. 前記異種基板が(0001)面を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(112−0)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体の成長方法。   2. The heterogeneous substrate is sapphire having a (0001) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (112-0) plane of the sapphire. 8. The method for growing a nitride semiconductor according to any one of 7-1. 前記異種基板が(112−0)面を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(11−02)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体の成長方法。   The heterogeneous substrate is sapphire having a (112-0) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (11-02) plane of the sapphire. Item 8. The method for growing a nitride semiconductor according to any one of Items 1 to 7. 前記異種基板が(111)面を主面とするスピネルであり、前記第1の保護膜は、そのスピネルの(110)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体の成長方法。   The dissimilar substrate is a spinel having a (111) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (110) plane of the spinel. 8. The method for growing a nitride semiconductor according to any one of 7 above. 前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成する第3の工程と、
第3の工程後、第2の窒化物半導体を前記第1の窒化物半導体の上に成長させると共に、第2の保護膜の上にまで成長させる第4の工程とを含むことを特徴とする請求項1〜10のいずれ1項に記載の窒化物半導体の成長方法。
A third step of partially forming a second protective film on the first nitride semiconductor after the second step;
And a fourth step of growing a second nitride semiconductor on the first nitride semiconductor and growing on the second protective film after the third step. The method for growing a nitride semiconductor according to claim 1.
前記第2の保護膜は、第1の窒化物半導体の表面に現れた結晶欠陥上に形成されることを特徴とする請求項11に記載の窒化物半導体の成長方法。   12. The method for growing a nitride semiconductor according to claim 11, wherein the second protective film is formed on a crystal defect appearing on the surface of the first nitride semiconductor. 前記第2の保護膜は、前記第1の保護膜と平行なストライプ形状を有することを特徴とする請求項11または12に記載の窒化物半導体の成長方法。   13. The method for growing a nitride semiconductor according to claim 11, wherein the second protective film has a stripe shape parallel to the first protective film. 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜が部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。   A first protective film is partially formed on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor, and the first nitride is formed on the first protective film. A nitride semiconductor device, wherein a semiconductor is grown, and a nitride semiconductor having an element structure is laminated on the first nitride semiconductor. 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする請求項14に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 14, wherein the first protective film has a surface area larger than a surface area of a portion where the first protective film is not formed. 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。   The first protective film is partially formed on the heterogeneous substrate made of a material different from the nitride semiconductor and has a surface area larger than the surface area of the part where the first protective film is not formed. A nitride semiconductor element comprising: a first nitride semiconductor grown on the first protective film; and a nitride semiconductor having an element structure laminated on the first nitride semiconductor. . 前記第1の窒化物半導体が、総膜厚1μm以上、50μm以下の膜厚を有し、前記異種基板を有していることを特徴とする請求項14〜16のいずれか1項に記載の窒化物半導体素子。   The first nitride semiconductor has a total film thickness of 1 μm or more and 50 μm or less and has the heterogeneous substrate. Nitride semiconductor device. 前記第1の窒化物半導体が、総膜厚70μm以上の膜厚を有し、前記異種基板が除去されてなることを特徴とする請求項14〜16のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor according to any one of claims 14 to 16, wherein the first nitride semiconductor has a total film thickness of 70 µm or more, and the heterogeneous substrate is removed. element. 前記第1の窒化物半導体が、窓部の幅が5μm以下のストライプ状の形状の第1の保護膜を形成した上に成長されたものであることを特徴とする請求項14〜18のいずれか1項に記載の窒化物半導体素子。   The first nitride semiconductor is grown on a stripe-shaped first protective film having a window width of 5 μm or less. The nitride semiconductor device according to claim 1. 上記素子構造となる窒化物半導体が、超格子構造を有するn側窒化物半導体を有していることを特徴とする請求項14〜19のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to any one of claims 14 to 19, wherein the nitride semiconductor serving as the device structure includes an n-side nitride semiconductor having a superlattice structure. 前記超格子構造を有するn側窒化物半導体にn電極が形成されていることを特徴とする請求項14〜20のいずれか1項に記載の窒化物半導体素子。   21. The nitride semiconductor device according to claim 14, wherein an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure. 前記窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする請求項14〜21のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to any one of claims 14 to 21, wherein a ratio Ws / Ww of the width (Ww) of the window portion and the width (Ws) of the protective film is 1 to 20. .
JP2007219841A 1997-04-11 2007-08-27 Growing method for nitride semiconductor Pending JP2008034862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007219841A JP2008034862A (en) 1997-04-11 2007-08-27 Growing method for nitride semiconductor

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9331597 1997-04-11
JP18107197 1997-07-07
JP20147797 1997-07-28
JP29009797 1997-10-22
JP29009597 1997-10-22
JP2007219841A JP2008034862A (en) 1997-04-11 2007-08-27 Growing method for nitride semiconductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004139815A Division JP4637503B2 (en) 1997-04-11 2004-05-10 Manufacturing method of nitride semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2008034862A true JP2008034862A (en) 2008-02-14

Family

ID=39123899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219841A Pending JP2008034862A (en) 1997-04-11 2007-08-27 Growing method for nitride semiconductor

Country Status (1)

Country Link
JP (1) JP2008034862A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147357A2 (en) * 2009-06-15 2010-12-23 전자부품연구원 Heterogeneous substrate, nitride-based semiconductor device using same and manufacturing method thereof
JP2011142294A (en) * 2010-01-08 2011-07-21 Taiwan Semiconductor Manufacturing Co Ltd Photonic device and method of manufacturing the same
JP2015159327A (en) * 2009-07-31 2015-09-03 日亜化学工業株式会社 nitride semiconductor laser diode
JP2018022909A (en) * 2009-09-30 2018-02-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing layer structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194413A (en) * 1988-01-29 1989-08-04 Sony Corp Manufacture of semiconductor substrate
JPH03133182A (en) * 1989-10-19 1991-06-06 Showa Denko Kk Semiconductor substrate and manufacture thereof
JPH04127521A (en) * 1990-09-19 1992-04-28 Fujitsu Ltd Manufacture of semiconductor substrate
JPH05190476A (en) * 1992-01-09 1993-07-30 Fujitsu Ltd Manufacture of semiconductor layer
JPH08255755A (en) * 1995-01-19 1996-10-01 Nippon Steel Corp Compound semiconductor board and its manufacture
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194413A (en) * 1988-01-29 1989-08-04 Sony Corp Manufacture of semiconductor substrate
JPH03133182A (en) * 1989-10-19 1991-06-06 Showa Denko Kk Semiconductor substrate and manufacture thereof
JPH04127521A (en) * 1990-09-19 1992-04-28 Fujitsu Ltd Manufacture of semiconductor substrate
JPH05190476A (en) * 1992-01-09 1993-07-30 Fujitsu Ltd Manufacture of semiconductor layer
JPH08255755A (en) * 1995-01-19 1996-10-01 Nippon Steel Corp Compound semiconductor board and its manufacture
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147357A2 (en) * 2009-06-15 2010-12-23 전자부품연구원 Heterogeneous substrate, nitride-based semiconductor device using same and manufacturing method thereof
WO2010147357A3 (en) * 2009-06-15 2011-03-03 전자부품연구원 Heterogeneous substrate, nitride-based semiconductor device using same and manufacturing method thereof
US8878211B2 (en) 2009-06-15 2014-11-04 Korea Electronics Technology Institute Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP2015159327A (en) * 2009-07-31 2015-09-03 日亜化学工業株式会社 nitride semiconductor laser diode
JP2018022909A (en) * 2009-09-30 2018-02-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing layer structure
JP2011142294A (en) * 2010-01-08 2011-07-21 Taiwan Semiconductor Manufacturing Co Ltd Photonic device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3876518B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP4288743B2 (en) Nitride semiconductor growth method
JP3669848B2 (en) Nitride semiconductor laser device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP4005275B2 (en) Nitride semiconductor device
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3456413B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP2001007447A (en) Nitride semiconductor laser element
JP3551751B2 (en) Method for growing nitride semiconductor
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JPH11191637A (en) Nitride semiconductor device
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP2008034862A (en) Growing method for nitride semiconductor
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JP3557894B2 (en) Nitride semiconductor substrate and nitride semiconductor device
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device
JP2001044570A (en) Nitride semiconductor laser element
JP3528814B2 (en) Method for manufacturing single substrate made of nitride semiconductor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111206

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120106