JP3669848B2 - Nitride semiconductor laser device - Google Patents

Nitride semiconductor laser device Download PDF

Info

Publication number
JP3669848B2
JP3669848B2 JP27830898A JP27830898A JP3669848B2 JP 3669848 B2 JP3669848 B2 JP 3669848B2 JP 27830898 A JP27830898 A JP 27830898A JP 27830898 A JP27830898 A JP 27830898A JP 3669848 B2 JP3669848 B2 JP 3669848B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
grown
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27830898A
Other languages
Japanese (ja)
Other versions
JP2000156348A (en
Inventor
慎一 長濱
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP27830898A priority Critical patent/JP3669848B2/en
Publication of JP2000156348A publication Critical patent/JP2000156348A/en
Application granted granted Critical
Publication of JP3669848B2 publication Critical patent/JP3669848B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明はLED(発光ダイオード)、SLD(スーパールミネッセントダイオード)、LD(レーザダイオード)等の発光素子、太陽電池、光センサー等の受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用される窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)素子に関する。
【0002】
【従来の技術】
窒化物半導体は高輝度青色LED、純緑色LEDの材料として、フルカラーLEDディスプレイ、交通信号機等で最近実用化されたばかりである。これらの各種デバイスに使用されるLEDは、n型窒化物半導体層とp型窒化物半導体層との間に、単一量子井戸構造(SQW:Single-Quantum- Well)あるいは多重量子井戸構造(MQW:Multi-Quantum-Well)のInGaNよりなる活性層が挟まれたダブルへテロ構造を有している。青色、緑色等の波長はInGaN活性層のIn組成比を増減することで決定されている。また、本出願人は、この材料を用いてパルス電流下、室温での410nmのレーザ発振を世界で初めて発表した{例えば、Jpn.J.Appl.Phys.35(1996)L74、Jpn.J.Appl.Phys.35(1996)L217等}。このレーザ素子は、InGaNを用いた多重量子井戸構造の活性層を有するダブルへテロ構造を有し、パルス幅2μs、パルス周期2msの条件で、閾値電流610mA、閾値電流密度8.7kA/cm2、410nmの発振を示す。また、本出願人は室温での連続発振にも初めて成功し、発表した。例えば、日経エレクトロニクス 1996年12月2日号 技術速報、Appl.Phys.Lett.69(1996)3034-、Appl.Phys.Lett.69(1996)4056- 等、このレーザ素子は20℃において、閾値電流密度3.6kA/cm2、閾値電圧5.5V、1.5mW出力において、27時間の連続発振を示す。
【0003】
上記LED素子、レーザ素子共に、窒化物半導体の成長基板にはサファイアが用いられている。周知のようにサファイアは窒化物半導体との格子不整が13%以上もあるため、この上に成長された窒化物半導体の結晶は結晶欠陥が非常に多い。また、サファイアの他に、ZnO、GaAs、Si等の基板を用いた素子も報告されているが、これらの基板も窒化物半導体に格子整合せず、サファイアに比べて結晶性の良い窒化物半導体が成長しにくいため、LEDでさえ実現されていない。
【0004】
結晶性の良い窒化物半導体を成長させる技術として、例えばオフアングルしたサファイア基板上に窒化物半導体を成長させる技術が示されている。(例えば、特開平4−299876、特開平4−323880、特開平5−55631、特開平5−190903等)これらの技術は、連続的にオフアングルさせた基板を成長面とすることにより、GaNとサファイアとの原子間距離を接近させた状態として、結晶性の良い窒化物半導体を得ようとするものであるが、未だ実用化には至っていない。
【0005】
【発明が解決しようとする課題】
窒化物半導体素子の出力、寿命等、数々の特性を向上させるためには、窒化物半導体と格子整合するGaN基板を用いると、結晶欠陥が少なく、結晶性の良い窒化物半導体が成長できることは予測されているが、GaN基板が工業的に存在しないため、サファイア、ZnO、スピネル等の窒化物半導体と異なる材料よりなる基板を用いて、出力、寿命等の向上が図られている。その中でサファイアが最も結晶性の良い窒化物半導体を成長できるため、実用化に至っているが、未だ窒化物半導体を成長させる基板としては満足できるものではなかった。本発明はこのような事情に鑑み成されたものであって、その目的とするところは、窒化物半導体を成長させる基板を改良することによって窒化物半導体素子を長寿命、高効率、高出力、歩留まりの向上とすることにある。
【0006】
【課題を解決するための手段】
我々は基板上に窒化物半導体を成長させるにあたり、ステップ状にオフアングルした異種基板を用いることにより、得られるエピタキシャル成長層の表面が極めて平滑で、表面モフォロジーが良好な状態となることにより、素子の寿命を向上させ、閾値電流を低下させることを新規に見出し本発明を成すに至った。
すなわち、本発明の窒化物半導体レーザ素子は、オフ角が0.3°以上0.5°以下の範囲でステップ状にオフアングルし、且つ段差(高さ)が1〜10原子層の範囲の窒化物半導体と異なる材料よりなる異種基板と、該異種基板の上に水平なテラスと段差を有する少なくとも膜厚20μm以上の第1の窒化物半導体層とを備えた窒化物半導体基板上に素子構造が積層された窒化物半導体レーザ素子であり、前記異種基板がサファイア基板であり、前記テラスは、一辺が約300以上1000μm未満であるチップサイズに対応するものであって、前記素子構造が導波路を有し、前記窒化物半導体基板表面の段に沿う方向(段差方向)と、前記素子構造における共振器方向とがほぼ平行となるように積層されており、該素子構造には、少なくともインジウムを含む窒化物半導体層から成る量子井戸構造の活性層を有することを特徴とする窒化物半導体レーザ素子である。
【0007】
【発明の実施の形態】
以下、本発明について詳細に説明する。図1は本発明の窒化物半導体素子に用いられる基板の断面を拡大して示す模式図である。本発明の窒化物半導体素子はこのようにステップ状にオフアングル(傾斜)した異種基板上に成長される。異種基板は窒化物半導体以外の材料であれば特に限定されるものではなく、従来知られている例えばサファイア(C面、A面、R面を含む。)、スピネル、SiC(6H、4Hを含む。)、GaAs、Si、ZnO等が用いられる。
【0008】
従来、オフアングルした異種基板、下地層などの表面の凹凸は、層を堆積するごとに引き継がれ、更には増大若しくは悪化する傾向にあった。このように、従来のオフアングルした異種基板若しくは、その上にバッファ層を設けるだけでは、窒化物半導体エピタキシャル成長層表面は、六角形状若しくは鱗模様のモフォロジーとなる傾向にあり、その凹凸は激しく、得られる素子はこれを跨るように形成されるため、活性層等が湾曲し、閾値電流が増大し、素子の歩留まりを悪化させ、更には得られる素子の寿命特性も悪化していた。しかし、本発明により形成される窒化物半導体基板の表面モフォロジーは、図2に模式的に示すように、ステップ状の段差が形成される。その特徴として、その段差の方向はオフアングルした異種基板のそれにほぼ平行であり、そのテラスは極めて平坦で面積が大きいため、この平坦なテラスでは素子構造を堆積させるのに優れた状態を実現している。
【0009】
本発明における第1の窒化物半導体層が図2に示すような表面モフォロジーとなるか定かではないが、異種基板のオフ角が0.05°以下であると従来の六角形状若しくは鱗模様のモフォロジーとなり、更に異種基板上に成長させる第1の窒化物半導体層の膜厚を20μm以上とすることで、表面にステップ状の段差が形成され、隣り合う段との間隔(テラス幅)が少なくとも取り出すチップの一辺の長さより広いテラス部を有する窒化物半導体基板が得られる。すなわち、この広いテラスは、チップサイズで捉えたときその全ての領域において平坦であるため、各層を堆積して素子構造を形成することにより、信頼性の高い素子が得られる。つまり、チップサイズでは、極めて平坦で表面モフォロジーの良好な窒化物半導体基板が実現されている。ここで、チップサイズは特に限定されないが、現在窒化物半導体素子として報告されているチップサイズは、一辺が約300以上1000μm未満であり、本発明に用いられる窒化物半導体基板は、この大きさに十分対応するテラス部を有しており、その大きさとしては約数百〜数千μmのオーダーである。
【0010】
本発明において、素子に用いられる窒化物半導体基板の表面モフォロジーは、上述したことに加えて、窒化物半導体の成長方法及び条件等にも影響される。以下、それらについて詳しく説明する。
【0011】
本発明において、ステップ状にオフアングルした異種基板は、図1に示すようにほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は少なく、ほぼ規則正しく形成されている。なおオフ角θは誇張して図示しているが、成長面の水平面に対して、0.3°しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。なおオフ角θとは、図1に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。
【0012】
このようなステップ状にオフアングルした異種基板上に窒化物半導体を成長させる。窒化物半導体の成長方法としては、例えばMOVPE(有機金属気相成長法)、MBE(分子線気相成長法)等の膜厚を厳密に制御できる成長法を用いると、数オングストローム〜数十オングストロームの膜厚の活性層を成長させて、量子構造を作製する場合に非常に有利である。また、その他にも窒化物半導体層を成長させる方法として一般的に知られている成長法を用いることができる。
【0013】
本発明において、上述のオフアングルした異種基板の上に成長させる第1の窒化物半導体基板の表面モフォロジーは、上述したようにその条件により様々で定まらないが、オフ角及び第1の窒化物半導体の膜厚に主に依存する傾向にある。またそれに加えて、異種基板に施されたステップ状の段差(高さ)も表面モフォロジーに影響する傾向にある。具体的には、異種基板の段差(高さ)が1〜10原子層の範囲であると、得られる窒化物半導体表面の段差(高さ)がほぼ一定に、ステップの間隔(ステップ幅)も一定になる傾向にある。
【0014】
異種基板のオフ角は、上述したように0.05°以上であれば窒化物半導体基板の表面モフォロジーは、そのほとんどが従来のような六角形状で激しい凹凸とはならず、ステップ状の段差を有するものとなる。好ましくは、0.3°以上とすることで、0.3°未満では僅かながら観られた六角形状の凹凸、すなわちステップ状の段差に六角形状の凹凸が混在するようなことがなくなり、基板表面の全域で、ステップ状の段差が形成される。上限は特に限定されないが、オフ角が大きくなるほどテラス幅が狭くなる傾向にあるため、オフ角が例えば数度以上と大きくなり過ぎると、素子構造の形成が困難になる。更に詳しくは、基板の種類、成長方法によって異なるため限定されないが、例として、サファイア(0001)C面の場合には、好ましくは0.1°以上、更に好ましくは0.3〜0.5°の範囲であると、窒化物半導体層の表面がより平坦になり、テラス幅も広く形成され好ましい。
【0015】
また、本発明において第1の窒化物半導体は、高温、具体的には900℃〜1100℃、好ましくは1050℃で異種基板上に成長される。また、膜厚は少なくとも20μm以上であれば、図2に示すようなステップ状の表面を有し、テラス部が形成される。更に好ましくは、50μm以上の膜厚とすることで、テラス幅がより広く、具体的には素子チップの一辺の長さより十分に広く形成され、且つ基板全面に安定して形成され、更にそのテラス幅もほぼ一定に形成される傾向にある。またその結晶性も良好で、加えてこの膜厚以上であると厚くなるに従いテラス幅が広くなる傾向があるため好ましい。従って、本発明において、窒化物半導体基板を用いて安定して素子を製造するには、第1の窒化物半導体の膜厚を50μm以上にすることが好ましい。
【0016】
本発明の一実施態様として、この厚膜に成長させた第1の窒化物半導体基板をこれより下にある層若しくはこの窒化物半導体基板の一部並びに異種基板を除去して、所望の厚さの単体基板として取り出す場合には、成長させる第1の窒化物半導体の膜厚が少なくとも50μm以上であれば、単体基板として取り扱うことも可能になる。更に好ましくは、機械的強度を確保するために、100μm以上とすることで、製造工程における割れや欠けがほとんどなくなり、単体基板の取り扱いが容易になる。詳しくは、第1の窒化物半導体の膜厚が100μm以上であると、その表面に形成されるテラス幅は、チップサイズにして2つ以上に相当し、数千μmに達するものが形成される傾向にある。膜厚の上限としては、成長条件により異なるが200μm以下であると、ウェーハの反り(異種基板を有する状態での反り)が防止でき、また安定して成長できるため好ましい。得られる窒化物半導体の単体基板としての膜厚は、特に限定されないが実用的にはだいたい100μm程度あれば十分である。
【0017】
このように、オフ角及び第1の窒化物半導体の膜厚、それに加えて異種基板の段差(高さ)を制御することで、極めて平坦で、数千μmに及ぶ広いテラスを有する窒化物半導体基板が実現でき、またこれを用いることで良好な素子が得られる。
【0018】
本発明において第1の窒化物半導体は、例えばAlN、GaN、AlGaN、InGaN等があるが、好ましくはアンドープ(不純物をドープしない状態、undope)のGaN、n型不純物をドープしたGaN、またSiをドープしたGaNを用いることができる。なぜなら、アンドープのGaNであると結晶性が良好であるため安定して厚膜に成長させることができ、n型不純物ドープGaNであると窒化物半導体基板を挟んで対向するように電極を形成する場合に、その製造において有利となるからである。n型不純物としては、Siの他に、例えばGe,S,Se等がある。
【0019】
本発明において第1の窒化物半導体層表面に形成されるステップ状の段差22は、図2で示すように、ほぼ異種基板の段23に沿って形成されるため、互いの段差方向はほぼ平行になる。ここで、段差方向とは、第1の窒化物半導体層表面に形成される段22若しくは異種基板状の段23に沿う方向で、図1において紙面に対し垂直な方向のことである。
【0020】
上述したように、従来の表面に凹凸がある窒化物半導体層に、素子構造を堆積するとその凹凸は引き継がれ、取り出す素子で考えたとき、チップの領域内で活性層などが大きく湾曲される。このため、このような発光素子は、信頼性に乏しく、また閾値電流も大きくなる。本発明は、前述したテラスを用いることで、このような従来の問題を解決することができる。ここで、図3は、本発明における第1の窒化物半導体層上に各層が積層する様子を、段差方向に垂直な断面で模式的に示すものである。この図で観るように、本発明において第1の窒化物半導体に素子構造となる各層を積層しても、ステップ状の段差等の表面形態がほぼ維持され、テラス幅、段差(高さ)等にも大きな変化はない。
【0021】
そのため、本発明により得られる窒化物半導体素子がレーザ素子である場合には、段差方向と共振器方向がほぼ平行となるように素子構造を積層することで、良好なレーザ素子が得られる。すなわち、得られるレーザ素子は活性層が湾曲せず、閾値電流も低くなる。上述したように第1の窒化物半導体層表面の段差が、特定の方向に形成されるため、共振器方向と段差方向をほぼ平行(図3において紙面にほぼ垂直な方向)にすることは容易に実現できる。また、前述のテラスに形成される素子に比べて数は少ないが、図3の斜線部で観るように前記段差を跨いで形成される素子もある。この時、段差方向と共振器方向がほぼ平行である場合とそうでない場合を比べると、平行でないときには導波路が前記段差を交差するように形成され段差部分で湾曲し、閾値電流が大幅に増大し素子の信頼性も大きく低下する。しかし、ほぼ平行な場合にはそれとは異なり、前記段差に平行に導波路があり、素子内においてこの幅数μmの導波路領域が前記段差にかかりにくい。このことから、共振器方向と段差方向がほぼ平行であることにより、段差を跨いで形成された素子であっても、そのほとんどは段差の直上部と導波路領域が重ならず、このような素子はテラス部の素子と比べても、その信頼性及び閾値電流はほぼ同程度のものである。従って、共振器方向を第1の窒化物半導体層表面の段差方向にほぼ平行となるようにレーザ素子を形成することで、そうでないものに比べて、歩留まりの大幅な向上を可能にする。
【0022】
また、オフアングルした異種基板の上に、バッファ層を設けることもできる。この時、バッファ層としては、例えばAlN、GaN、AlGaN、InGaN等を900℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものである。このバッファ層は、異種基板と窒化物半導体層との格子定数差を緩和するために形成されるが、窒化物半導体の成長方法、基板の種類等によっては省略することも可能である。しかし、バッファ層を含む下地層を異種基板と第1の窒化物半導体層との間に設けることで、異種基板と窒化物半導体層との格子定数差を緩和して結晶欠陥の発生を防止できるため、厚膜で成長させる第1の窒化物半導体層の表面モフォロジーが良好になり、結果として得られる素子の信頼性が向上する。
【0023】
また、下地層として上述したバッファ層に加えて、実施例4に示すような選択成長させた窒化物半導体層を設けることで、窒化物半導体層表面のモフォロジーはより良好なものとなる。この選択成長層は、異種基板、バッファ層、若しくは窒化物半導体層の表面上に、窒化物半導体が成長しないか若しくは成長しにくい性質を有する保護膜を部分的に設けて、選択成長させることにより結晶欠陥の更に少ない窒化物半導体層が得られ、特に窒化物半導体層を安定して厚く成長させることができ、良好な表面モフォロジーの形成に寄与する。また、選択成長層を含む下地層を設けることで、第1の窒化物半導体を数十〜数百μmの膜厚に成長させるために、例えば成長速度の大きいHVPEなどのように成長方法を変えるようなことがあっても、厚膜の窒化物半導体を良質に、安定して製造できる。
【0024】
ここで、選択成長とは、異種基板、バッファ層、若しくは窒化物半導体層等の上に、保護膜を部分的に形成した後、窒化物半導体を成長させると、ある程度厚さ方向に成長した後、横方向の成長が起こり、成膜されることである。ここで、保護膜として、具体的には酸化ケイ素(SiOX)、窒化ケイ素(SiXY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。保護膜の形成には、例えば蒸着、スパッタ、CVD等の気相成膜技術を用いられ、部分的(選択的)な形成には、フォトリソグラフィー技術を用いることができる。保護膜の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できる。保護膜と窓部の表面積を調整する好ましい形態としては、保護膜をストライプ状とし、窓部の幅は例えば3μm以下に調整し、下限値は0.1μm以上にする。ストライプ状の保護膜の幅としては、例として5〜20μmである。この範囲であると結晶欠陥の少ない窒化物半導体層が得られ好ましい。また、ストライプ状の保護膜の膜厚は、例えば0.1〜3μmである。
【0025】
【実施例】
[実施例1]
以下、実施例1について説明する。図4は本発明の成長方法により得られた窒化物半導体層を基板とするレーザ素子の構造を示す模式断面図である。
【0026】
2インチφ、オフアングル角θ=0.3°、ステップ段差(高さ)約1原子層、テラス幅W約40オングストロームのステップを有し、C面を主面とし、オリフラ面をA面として、段差の方向がこのオリフラ面に対して垂直な方向に設けてあるサファイア基板を用意し、MOVPE法により窒化物半導体層を成長させる。先ず、図2に示すようにこのサファイア基板201を反応容器内にセットし、下地層として500℃にてオフアングル面表面にGaNよりなるバッファ層を200オングストロームの膜厚で成長させた。次に、反応容器から取り出した基板を、HVPE装置にセットして、1050℃に加熱し、第1の窒化物半導体203としてSiを1×1018/cm3ドープした膜厚100μmのGaNを成長させた。得られたSiドープGaN(第1の窒化物半導体)の表面は、ステップ状の段が形成されており、段差方向は異種基板のそれにほぼ平行であった。この時、サファイア基板のオリフラ面(A面)は、成長させたSiドープGaN結晶のM面にほぼ対応しており、段差方向はこのオリフラ面にほぼ垂直に形成されているため、GaN結晶のM面にほぼ垂直な方向に形成されている。更にそのテラス部は平坦で、良好な表面モフォロジーを有しており、テラス幅はそのほとんどが約1mmを超えるものであった。得られたウェーハのサファイア基板、バッファ層を研磨、除去し、第1の窒化物半導体層503の表面を露出させ、厚さ約80μmの窒化物半導体層503のみにした。
【0027】
次に、第1の窒化物半導体層503(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第1の窒化物半導体層503の異種基板等を除去して露出された面とは反対の面、すなわちステップ状の段差を有する面上に下記各層を形成する。この時、窒化物半導体の段差方向と共振器方向とが平行になるように、共振器方向をサファイア基板のオリフラ面(A面)に垂直な方向、GaNのM面に垂直に形成する。
【0028】
(n側クラッド層505)
次に、Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。
【0029】
(n側光ガイド層506)
続いて、Siを1×1017/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。
【0030】
(活性層507)
次に、Siを1×1017/cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、Siを1×1017/cm3ドープのIn0.01Ga0.99Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層507を成長させる。
【0031】
(p側キャップ層508)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層507よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャップ層508を300オングストロームの膜厚で成長させる。
【0032】
(p側光ガイド層509)
次に、バンドギャップエネルギーがp側キャップ層508より小さい、Mgを1×1018/cm3ドープしたp型GaNよりなるp側光ガイド層509を0.1μmの膜厚で成長させる。
【0033】
(p側クラッド層510)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層510を形成する。
【0034】
(p側コンタクト層511)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層511を150オングストロームの膜厚で成長させる。
【0035】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図4に示すように、RIE装置により最上層のp型コンタクト層511と、p型クラッド層510とをエッチングして、4μmのストライプ幅を有するリッジ形状とした。この時、リッジは、得られる素子の共振器方向が、窒化物半導体基板の段差方向とほぼ平行となるようにする。このリッジ表面の全面にNi/Auよりなるp電極514を形成する。次に、図4に示すようにp電極514を除くp側クラッド層510、コンタクト層511の表面にSiO2よりなる絶縁膜512を形成し、この絶縁膜512を介してp電極514と電気的に接続したpパッド電極513を形成する。
【0036】
p側電極形成後、窒化物半導体層503の素子構造が形成されていない表面全面に、Ti/Alよりなるn電極515を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
【0037】
その後、n電極側515からスクライブし、第1の窒化物半導体層503の(11−00)M面で劈開し、共振面を作製した。共振面の両方あるいはどちらか一方にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断して650μm角のレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極513をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度1.2kA/cm2、閾値電圧4.5Vで、発振波長405nmの連続発振が確認され、寿命特性も良好であった。
【0038】
参考例1
比較のため、第1の窒化物半導体層表面の段差方向に垂直になるように共振器方向を設けること以外実施例1と同様にしてレーザ素子を作製した。得られたレーザ素子は、実施例1のそれに比べ、歩留まりが大幅に低下し、得られたレーザ素子の中には閾値電流が高いもの、寿命特性も低下したものがあり、素子特性にばらつきがあった。
【0039】
参考例2
オフアングル角θ=0.1°にする他は実施例1と同様にして、窒化物半導体単体基板を作製した。得られた窒化物半導体単体基板は、実施例1で得られたような第1の窒化物半導体表面のステップ状の段差が観られたが、一部は六角形状若しくは鱗模様の凹凸を有する表面モフォロジーであり、これらが基板上に混在していた。また、この単体基板を用いて実施例1と同様に作製したレーザ素子は、実施例1に比べて閾値電流が高くなり、またVfも高くなる傾向にあり、特に六角形状若しくは鱗模様の凹凸に形成されたものはその傾向が顕著であり、加えて素子の信頼性も低下した。
【0040】
[比較例1]
更に、比較例として参考例1の第1の窒化物半導体層の膜厚を5μmとして窒化物半導体基板を作製した場合、その表面モフォロジーは、実施例1、又は参考例1の様なステップ状の段差が観察されず、ウェーハ全体にわたって小さな凹凸が無数に形成されていた。
【0041】
[実施例4]
サファイア基板上の下地層として、バッファ層に加えて選択成長させた窒化物半導体層を設ける。この下地層は、バッファ層を成長させた後、バッファ層表面にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部8μmのSiO2よりなる保護膜を0.1μmの膜厚で形成する。この時、ストライプ方向はサファイアA面に対して垂直な方向とした。保護膜34形成後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる窒化物半導体層を100μmの膜厚で成長させる。バッファ層と選択成長した窒化物半導体層からなる下地層を形成した後、実施例1と同様に、第1の窒化物半導体層503を形成し、単体基板として取り出し、素子構造を形成して窒化物半導体レーザ素子を作製した。得られたレーザ素子は、実施例1のそれに比べて、ウェーハ当たりの歩留まりが同等以上であり、また、窒化物半導体基板の表面のモフォロジーは、実施例1、又は参考例1に比べてほぼ同程度に良好で、テラス幅も約900μm以上とレーザ素子を取り出すのに十分であった。
【0042】
[実施例5]
オフアングル角θ=0.5°、ステップ段差(高さ)約2原子層のステップを有し、C面を主面とする2インチφのサファイア基板1を用意する。このサファイア基板上にMOVPE法を用いて、図5に示す窒化物半導体よりなるレーザ素子を作製する。
【0043】
(n側コンタクト層603)
前記サファイア基板601を反応容器内にセットし、500℃にてオフアングル面表面にGaNよりなるバッファ層を200オングストロームの膜厚で成長させた後、温度を1050℃にして第1の窒化物半導体としてSiを1×1019/cm3ドープしたGaNよりなるn側コンタクト層603を50μmの膜厚で成長させる。このn側コンタクト層603はAl混晶比X値が0.5以下のAlXGa1-XN(0≦X≦0.5)で成長させることが望ましい。なお図5においてバッファ層は特に図示していない。得られたSiドープGaN層の表面は、テラス幅は平均して約700μm以上と実施例1、又は参考例1、参考例2に比べて僅かながら狭いが素子の取り出しに十分なステップ状の段差を有しており、またテラスは実施例1、又は参考例1、参考例2のそれと同程度に良好であった。
【0044】
次に800℃にして、Siを5×1018/cm3ドープしたIn0.1Ga0.9Nよりなるクラック防止層604を500オングストロームの膜厚で成長させる。このクラック防止層604はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層604は省略することもできる。
【0045】
(n側クラッド層605)
次に、1050℃にして、Siを5×1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。n側クラッド層605はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成でき、さらに超格子層を構成する窒化物半導体層において、バンドギャップエネルギーが大きい方の層に不純物を高濃度にドープする、又は、バンドギャップエネルギーが小さい方の層に不純物を高濃度にドープする、変調ドープを行うと閾値が低下する傾向にある。また、バンドギャップエネルギーが大きい窒化物半導体層とバンドギャップエネルギーが小さい窒化物半導体層との不純物濃度を等しくすることもできる。
【0046】
(n側光ガイド層606)
続いて、Siを5×1018/cm3ドープしたn型GaNよりなるn側光ガイド層606を0.1μmの膜厚で成長させる。このn側光ガイド層606は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層606は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。
【0047】
(活性層607)
次に、800℃で、アンドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、アンドープIn0.01Ga0.99Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層607を成長させる。
【0048】
(p側キャップ層608)
次に、1050℃でバンドギャップエネルギーがp側光ガイド層609よりも大きく、かつ活性層607よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャップ層608を300オングストロームの膜厚で成長させる。このp側キャップ層7はp型不純物をドープした層としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層608の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層608中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlYGa1-YNであれば500オングストローム以下に調整することが望ましい。p側キャップ層608の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。
【0049】
(p側光ガイド層609)
次に、バンドギャップエネルギーがp側キャップ層608より小さい、Mgを1×1020/cm3ドープしたp型GaNよりなるp側光ガイド層609を0.1μmの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、n側光ガイド層5と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層9を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp側光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。
【0050】
(p側クラッド層610)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1019/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層610を成長させる。この層はn側クラッド層605と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層610の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。特に超格子構造を有する窒化物半導体層をクラッド層とする場合、p層側に超格子層を設ける方が、閾値電流を低下させる上で、効果が大きい。またn側クラッド層605のようにp型不純物を変調ドープすると、閾値が低下しやすい傾向にある。
【0051】
超格子層は、少なくともp側層にあることが好ましく、p側層に超格子層があるとより閾値が低下し好ましい。
【0052】
量子構造の井戸層を有する活性層を有するダブルへテロ構造の窒化物半導体素子の場合、活性層に接して、活性層よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層を設け、そのキャップ層よりも活性層から離れた位置に、キャップ層よりもバッドギャップエネルギーが小さいp側光ガイド層を設け、そのp側光ガイド層よりも活性層から離れた位置に、p側光ガイド層よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層を設けることは非常に好ましい。しかもp側キャップ層のバンドギャップエネルギーが大きくしてあるため、n層から注入された電子がこのキャップ層で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。
【0053】
(p側コンタクト層611)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層611を150オングストロームの膜厚で成長させる。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整すると、p層抵抗が小さくなるため閾値における電圧を低下させる上で有利である。
【0054】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図2に示すように、RIE装置により最上層のp側コンタクト層611と、p側クラッド層610とをエッチングして、4μmのストライプ幅を有するリッジ形状とする。この時、リッジは、得られる素子の共振器方向が第1の窒化物半導体(n側コンタクト層603)表面の段差方向に平行となるよう形成される。
【0055】
リッジ形成後、図2に示すように、リッジストライプを中心として、そのリッジストライプの両側に露出したp側クラッド層610をエッチングして、n電極615を形成すべきn側コンタクト層603の表面を露出させる。
【0056】
次にリッジ表面の全面にNi/Auよりなるp電極614を形成する。次に、図2に示すようにp電極614を除くp側クラッド層610、p側コンタクト層611の表面にSiO2よりなる絶縁膜613を形成し、この絶縁膜613を介してp電極614と電気的に接続したpパッド電極612を形成する。一方先ほど露出させたn側コンタクト層603の表面にはWとAlよりなるn電極615を形成する。
【0057】
電極形成後、ウェーハのサファイア基板の裏面を研磨して50μm程度の厚さにした後、サファイアのM面でウェーハを劈開して、その劈開面を共振面としたバーを作製する。一方、ストライプ状の電極と平行な位置でバーをスクライブでチップを分離してレーザ素子を作製する。そのレーザ素子形状が図5である。なおこのレーザ素子を室温でレーザ発振させたところ、実施例1、又は参考例1とほぼ同程度の閾値電流密度であり、素子の歩留まりはテラス幅が狭くなったことにより低下している。しかし、参考例2のようにオフ角が0.3°未満のもののように六角形状の凹凸が混在するようなことはなく、またサファイアC面ジャストの基板面に成長させたレーザ素子に比較して、歩留まりが向上し、閾値電流密度が低下し、素子寿命も大幅に向上した。
【0058】
参考例3
サファイア基板のオフアングル角がθ=0.6°であることを除いて、実施例5と同様にして、窒化物半導体単体基板、レーザ素子を作製した。得られた単体基板の表面は、テラス部における実施例1の平坦さに比べて、多少凹凸が目立ち、またテラス幅も狭くなる傾向にあり、得られたレーザ素子の閾値電流も実施例1のそれに比べて、少し高くなっており、素子信頼性も僅かに劣っていた。
【0059】
参考例4
図6は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。以下、図6を元に参考例4について説明する。
【0060】
サファイア基板のオフアングル角がθ=0.7°であることを除いて実施例4と同様にして、窒化物半導体単体基板703(SiドープGaN)を作製した。この単体基板の表面は、段差が形成されているが実施例4に比べてテラス部の平坦性が僅かに悪化しており、また参考例3に比べても凹凸が目立ち、テラス幅も狭くなっていた。このウェーハをMOVPE装置の反応容器内にセットし、異種基板等を除去して露出した面とは反対の面(ステップ状の段差を有する面)上に、1050℃でSiを1×1018/cm3ドープしたGaNよりなる第2のバッファ層702を成長させる。この第2のバッファ層702は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。
【0061】
さらに、第2のバッファ層702の上に膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層707、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層710、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層711を順に成長させる。
【0062】
素子構造となる第2のバッファ層702〜p側コンタクト層711成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層710、p側コンタクト層711を低抵抗にする。その後、p側コンタクト層711側からエッチングを行い、第1の窒化物半導体層703の表面を露出させる。このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。
【0063】
エッチング後、p側コンタクト層711の表面のほぼ全面にNi/Auよりなる透光性のp電極714を200オングストロームの膜厚で形成し、そのp電極714の上に、ボンディング用のパッド電極712を0.5μmの膜厚で形成する。
【0064】
p側の電極形成後、サファイア基板等を除去して露出した第1の窒化物半導体層703の表面全面に、n電極715を0.5μmの膜厚で形成する。
【0065】
その後、n電極側からスクライブし、第1の窒化物半導体層3のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。このLEDは20mAにおいて、520nmの緑色発光を示し、オフアングル角が0.05〜0.3°の範囲、若しくはそれ以下、又はオフアングルを設けていないサファイア基板上に成長されて得られる窒化物半導体素子構造に比較して、閾値電流は低くなり、Vfも良好になり、非常に優れた特性を示した。
【0066】
【発明の効果】
本発明の窒化物半導体素子は、従来の異種基板上に成長させた窒化物半導体層の表面モフォロジーに比べ、大面積で極めて平坦なテラス部を有する窒化物半導体基板を用いることで、素子耐久性に優れ、閾値電流も低くなり、また形成される段差と共振器の方向をほぼ平行にすることで、得られるレーザ素子の歩留まりも良好になった。
【図面の簡単な説明】
【図1】本発明の窒化物半導体素子に用いられる基板の一部を拡大して示す模式断面図。
【図2】本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図。
【図3】本発明における窒化物半導体基板に各層が堆積する様子を示す模式断面図。
【図4】本発明の一実施例に係る窒化物半導体レーザ素子を示す模式断面図。
【図5】本発明の一実施例に係る窒化物半導体レーザ素子の構造を説明する斜視図。
【図6】本発明の一参考例に係る窒化物半導体LED素子を示す模式断面図。
【符号の説明】
21・・・・テラス
22・・・・段差(段)
23・・・・異種基板に設けられた段差(段)
201,401,601,701・・・・異種基板
702・・・・第2のバッファ層
203,503,603(n側コンタクト層),703・・・・第1の窒化物半導体(窒化物半導体基板)
604・・・・クラック防止層
505,605・・・・n側クラッド層
506,606・・・・n側光ガイド層
507,607,707・・・・活性層
508,608・・・・キャップ層
509,609・・・・p側光ガイド層
510,610,710・・・・p側クラッド層
511,611,711・・・・p側コンタクト層
512,612,712・・・・pパッド電極
513,613・・・・絶縁膜
514,614,714・・・・p電極
515,615,715・・・・n電極
[0001]
[Industrial application fields]
The present invention is used for light emitting elements such as LEDs (light emitting diodes), SLD (super luminescent diodes), and LDs (laser diodes), light receiving elements such as solar cells and optical sensors, or electronic devices such as transistors and power devices. Nitride semiconductor (In X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
[0002]
[Prior art]
Nitride semiconductors have just been put into practical use recently as full-color LED displays, traffic lights, and the like as materials for high-brightness blue LEDs and pure green LEDs. The LEDs used in these various devices have a single quantum well structure (SQW) or multiple quantum well structure (MQW) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer. : Multi-Quantum-Well) having a double hetero structure with an active layer of InGaN sandwiched between them. The wavelengths such as blue and green are determined by increasing or decreasing the In composition ratio of the InGaN active layer. In addition, the present applicants have announced for the first time in the world a laser oscillation of 410 nm at room temperature under a pulse current using this material (for example, Jpn.J.Appl.Phys.35 (1996) L74, Jpn.J. Appl. Phys. 35 (1996) L217 etc.}. This laser device has a double hetero structure having an active layer having a multiple quantum well structure using InGaN, and has a threshold current of 610 mA and a threshold current density of 8.7 kA / cm under conditions of a pulse width of 2 μs and a pulse period of 2 ms. 2 , 410 nm oscillation. The present applicant also succeeded and announced for the first time continuous oscillation at room temperature. For example, Nikkei Electronics December 2, 1996, Technical Bulletin, Appl. Phys. Lett. 69 (1996) 3034-, Appl. Phys. Lett. 69 (1996) 4056, etc. Current density 3.6kA / cm 2 27 hours continuous oscillation at a threshold voltage of 5.5 V and an output of 1.5 mW.
[0003]
In both the LED element and the laser element, sapphire is used as a growth substrate for the nitride semiconductor. As is well known, since sapphire has a lattice mismatch of 13% or more with the nitride semiconductor, the crystal of the nitride semiconductor grown thereon has a large number of crystal defects. In addition to sapphire, devices using substrates such as ZnO, GaAs, and Si have been reported, but these substrates also do not lattice match with nitride semiconductors, and nitride semiconductors with better crystallinity than sapphire Are difficult to grow, so even LEDs have not been realized.
[0004]
As a technique for growing a nitride semiconductor with good crystallinity, for example, a technique for growing a nitride semiconductor on an off-angle sapphire substrate is shown. (For example, JP-A-4-29976, JP-A-4-323880, JP-A-5-55631, JP-A-5-190903, etc.) These techniques can be achieved by using a continuously off-angle substrate as a growth surface. In order to obtain a nitride semiconductor with good crystallinity in a state in which the interatomic distance between sapphire and sapphire is made closer, it has not yet been put into practical use.
[0005]
[Problems to be solved by the invention]
In order to improve various characteristics such as output and lifetime of nitride semiconductor devices, it is predicted that a nitride semiconductor with few crystal defects and good crystallinity can be grown if a GaN substrate lattice-matched with the nitride semiconductor is used. However, since a GaN substrate does not exist industrially, improvements in output, lifetime, and the like are achieved using a substrate made of a material different from a nitride semiconductor such as sapphire, ZnO, and spinel. Among them, sapphire has been put to practical use because it can grow a nitride semiconductor having the best crystallinity, but it has not yet been satisfactory as a substrate for growing a nitride semiconductor. The present invention has been made in view of such circumstances, and its object is to improve the lifetime of a nitride semiconductor element by improving the substrate on which the nitride semiconductor is grown, high efficiency, high output, It is to improve the yield.
[0006]
[Means for Solving the Problems]
When we grow a nitride semiconductor on a substrate, we use a heterogeneous substrate that is off-angled stepwise, so that the surface of the resulting epitaxial growth layer is extremely smooth and has a good surface morphology. The inventors have newly found that the lifetime is improved and the threshold current is lowered, and the present invention has been achieved.
That is, the nitride semiconductor laser device of the present invention has an off angle of 0.3 ° to 0.5 ° A heterogeneous substrate made of a material different from a nitride semiconductor with a step (height) in the range of 1 to 10 atomic layers, and a horizontal terrace and a step on the heterogeneous substrate. At least 20 μm thick A nitride semiconductor laser device in which an element structure is stacked on a nitride semiconductor substrate comprising the first nitride semiconductor layer, wherein the heterogeneous substrate is a sapphire substrate, The terrace corresponds to a chip size having a side of about 300 to less than 1000 μm, The element structure has a waveguide, and is laminated so that a direction along the step of the nitride semiconductor substrate surface (step direction) and a resonator direction in the element structure are substantially parallel to each other. The nitride semiconductor laser device includes an active layer having a quantum well structure made of a nitride semiconductor layer containing at least indium.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail. FIG. 1 is a schematic view showing an enlarged cross section of a substrate used in the nitride semiconductor device of the present invention. The nitride semiconductor device of the present invention is thus grown on a heterogeneous substrate that is off-angled (inclined) stepwise. The heterogeneous substrate is not particularly limited as long as it is a material other than a nitride semiconductor, and conventionally known materials such as sapphire (including C-plane, A-plane, and R-plane), spinel, SiC (including 6H and 4H). ), GaAs, Si, ZnO or the like.
[0008]
Conventionally, unevenness on the surface of an off-angled dissimilar substrate, an underlayer, etc. has been inherited every time a layer is deposited, and has tended to increase or worsen. As described above, the surface of the nitride semiconductor epitaxial growth layer tends to have a hexagonal shape or a scale-like morphology only by providing a conventional off-angled heterogeneous substrate or a buffer layer on the substrate, and the unevenness is severe. Since the obtained element is formed so as to straddle it, the active layer or the like is bent, the threshold current is increased, the yield of the element is deteriorated, and the lifetime characteristic of the obtained element is also deteriorated. However, the surface morphology of the nitride semiconductor substrate formed according to the present invention has stepped steps as schematically shown in FIG. The feature is that the direction of the step is almost parallel to that of an off-angled dissimilar substrate, and the terrace is extremely flat and large in area, so that this flat terrace realizes an excellent state for depositing device structures. ing.
[0009]
Although it is not certain whether the first nitride semiconductor layer in the present invention has the surface morphology as shown in FIG. 2, if the off-angle of the heterogeneous substrate is 0.05 ° or less, the conventional hexagonal or scale-like morphology Further, by setting the thickness of the first nitride semiconductor layer grown on the different substrate to 20 μm or more, a step-like step is formed on the surface, and at least an interval (terrace width) between adjacent steps is taken out. A nitride semiconductor substrate having a terrace portion wider than the length of one side of the chip is obtained. That is, since this wide terrace is flat in all areas when viewed in chip size, a highly reliable element can be obtained by depositing each layer to form an element structure. That is, with the chip size, a nitride semiconductor substrate that is extremely flat and has a good surface morphology is realized. Here, the chip size is not particularly limited, but the chip size currently reported as a nitride semiconductor element is about 300 to less than 1000 μm on a side, and the nitride semiconductor substrate used in the present invention has this size. It has a terrace part that corresponds sufficiently, and its size is on the order of about several hundred to several thousand μm.
[0010]
In the present invention, the surface morphology of the nitride semiconductor substrate used in the device is influenced by the nitride semiconductor growth method and conditions in addition to the above. These will be described in detail below.
[0011]
In the present invention, a heterogeneous substrate off-angled in a step shape has a substantially horizontal terrace portion A and a step portion B as shown in FIG. The terrace portion A has few surface irregularities and is formed almost regularly. Although the off angle θ is exaggerated, it is inclined only 0.3 ° with respect to the horizontal plane of the growth surface. Such a step-like portion having an off angle is desirably formed continuously over the entire substrate, but may be formed partially in particular. As shown in FIG. 1, the off-angle θ refers to an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step.
[0012]
A nitride semiconductor is grown on a heterogeneous substrate off-angled in such a step shape. As a growth method of the nitride semiconductor, for example, when a growth method capable of strictly controlling the film thickness such as MOVPE (metal organic vapor phase epitaxy) or MBE (molecular beam vapor phase epitaxy) is used, several angstroms to several tens of angstroms are used. It is very advantageous when a quantum structure is produced by growing an active layer having a thickness of. In addition, a growth method generally known as a method for growing a nitride semiconductor layer can be used.
[0013]
In the present invention, the surface morphology of the first nitride semiconductor substrate grown on the off-angled heterogeneous substrate described above does not vary depending on the conditions as described above, but the off-angle and the first nitride semiconductor are not determined. It tends to depend mainly on the film thickness. In addition, stepped steps (heights) applied to different types of substrates tend to affect the surface morphology. Specifically, when the step (height) of the heterogeneous substrate is in the range of 1 to 10 atomic layers, the step (height) of the obtained nitride semiconductor surface is almost constant, and the step interval (step width) is also It tends to be constant.
[0014]
If the off-angle of the dissimilar substrate is 0.05 ° or more as described above, the surface morphology of the nitride semiconductor substrate is almost hexagonal as in the conventional case, and does not have severe unevenness, but has stepped steps. It will have. Preferably, by setting the angle to 0.3 ° or more, the hexagonal unevenness slightly observed below 0.3 °, that is, the hexagonal unevenness is not mixed with the stepped step, and the substrate surface is eliminated. A stepped step is formed in the entire area. The upper limit is not particularly limited, but the terrace width tends to be narrowed as the off-angle is increased. Therefore, if the off-angle is too large, for example, several degrees or more, it is difficult to form an element structure. More specifically, it is not limited because it differs depending on the type of substrate and the growth method, but as an example, in the case of the sapphire (0001) C plane, it is preferably 0.1 ° or more, more preferably 0.3 to 0.5 °. Within this range, the surface of the nitride semiconductor layer is more flat and the terrace width is preferably wide.
[0015]
In the present invention, the first nitride semiconductor is grown on a heterogeneous substrate at a high temperature, specifically 900 ° C. to 1100 ° C., preferably 1050 ° C. If the film thickness is at least 20 μm or more, it has a step-like surface as shown in FIG. 2 and a terrace portion is formed. More preferably, by setting the film thickness to 50 μm or more, the terrace width is wider, specifically, it is formed sufficiently wider than the length of one side of the element chip, and is stably formed on the entire surface of the substrate. The width tends to be formed almost constant. In addition, the crystallinity is good, and in addition, since the terrace width tends to increase as the thickness increases, it is preferable. Therefore, in the present invention, in order to stably manufacture the device using the nitride semiconductor substrate, it is preferable that the thickness of the first nitride semiconductor is 50 μm or more.
[0016]
As one embodiment of the present invention, the first nitride semiconductor substrate grown on the thick film is removed from the underlying layer or a part of the nitride semiconductor substrate and the heterogeneous substrate to obtain a desired thickness. In the case of taking out as a single substrate, if the film thickness of the first nitride semiconductor to be grown is at least 50 μm or more, it can be handled as a single substrate. More preferably, in order to ensure mechanical strength, the thickness is set to 100 μm or more, so that cracks and chips in the manufacturing process are almost eliminated, and handling of a single substrate becomes easy. Specifically, when the film thickness of the first nitride semiconductor is 100 μm or more, the terrace width formed on the surface corresponds to two or more in chip size, and the one reaching several thousand μm is formed. There is a tendency. Although the upper limit of the film thickness varies depending on the growth conditions, it is preferable that the thickness is 200 μm or less because warpage of the wafer (warping in a state having a different substrate) can be prevented and stable growth can be achieved. The film thickness of the obtained nitride semiconductor as a single substrate is not particularly limited, but about 100 μm is sufficient for practical use.
[0017]
In this way, by controlling the off-angle and the film thickness of the first nitride semiconductor, as well as the step (height) of the heterogeneous substrate, the nitride semiconductor is extremely flat and has a wide terrace extending to several thousand μm. A substrate can be realized and a good element can be obtained by using this.
[0018]
In the present invention, the first nitride semiconductor includes, for example, AlN, GaN, AlGaN, InGaN, etc., but preferably undoped (undoped impurity, undoped) GaN, n-type doped GaN, or Si. Doped GaN can be used. This is because undoped GaN has good crystallinity and can be stably grown into a thick film, and n-type impurity doped GaN forms electrodes so as to face each other with a nitride semiconductor substrate interposed therebetween. In some cases, this is advantageous in the production. Examples of the n-type impurity include Ge, S, Se, and the like in addition to Si.
[0019]
In the present invention, the stepped step 22 formed on the surface of the first nitride semiconductor layer is formed substantially along the step 23 of the dissimilar substrate, as shown in FIG. become. Here, the step direction is a direction along the step 22 formed on the surface of the first nitride semiconductor layer or the step 23 having a different substrate shape, and is a direction perpendicular to the paper surface in FIG.
[0020]
As described above, when an element structure is deposited on a conventional nitride semiconductor layer having irregularities on the surface, the irregularities are inherited, and when considering the element to be taken out, the active layer and the like are greatly curved in the region of the chip. For this reason, such a light-emitting element has poor reliability and a large threshold current. The present invention can solve such a conventional problem by using the above-described terrace. Here, FIG. 3 schematically shows a state in which each layer is stacked on the first nitride semiconductor layer in the present invention in a cross section perpendicular to the step direction. As can be seen in this figure, even when each layer that forms the element structure is stacked on the first nitride semiconductor in the present invention, the surface form such as the stepped step is substantially maintained, and the terrace width, step (height), etc. There are no major changes.
[0021]
Therefore, when the nitride semiconductor device obtained by the present invention is a laser device, a good laser device can be obtained by laminating the device structure so that the step direction and the resonator direction are substantially parallel. That is, in the obtained laser element, the active layer is not curved and the threshold current is also lowered. As described above, since the step on the surface of the first nitride semiconductor layer is formed in a specific direction, it is easy to make the resonator direction and the step direction substantially parallel (direction substantially perpendicular to the paper surface in FIG. 3). Can be realized. Further, although the number is smaller than the elements formed on the above-mentioned terrace, there is also an element formed across the step as seen from the hatched portion in FIG. At this time, when the step direction and the resonator direction are almost parallel to each other, the waveguide is formed so as to intersect the step when the steps are not parallel and the threshold current is greatly increased. However, the reliability of the element is also greatly reduced. However, in the case of almost parallel, there is a waveguide in parallel with the step, and the waveguide region having a width of several μm is not easily applied to the step in the element. From this, because the resonator direction and the step direction are almost parallel, even in the element formed across the step, most of them do not overlap with the waveguide region directly above the step. The device has substantially the same reliability and threshold current as those of the terrace portion. Therefore, by forming the laser element so that the direction of the resonator is substantially parallel to the step direction of the surface of the first nitride semiconductor layer, the yield can be significantly improved as compared with the case where the laser element is not.
[0022]
In addition, a buffer layer can be provided on an off-angled dissimilar substrate. At this time, as the buffer layer, for example, AlN, GaN, AlGaN, InGaN or the like is grown at a temperature of 900 ° C. or less with a film thickness of several tens of angstroms to several hundreds of angstroms. This buffer layer is formed in order to relieve the lattice constant difference between the heterogeneous substrate and the nitride semiconductor layer, but may be omitted depending on the growth method of the nitride semiconductor, the type of the substrate, and the like. However, by providing the base layer including the buffer layer between the dissimilar substrate and the first nitride semiconductor layer, the lattice constant difference between the dissimilar substrate and the nitride semiconductor layer can be relaxed, and the occurrence of crystal defects can be prevented. Therefore, the surface morphology of the first nitride semiconductor layer grown with a thick film is improved, and the reliability of the resulting device is improved.
[0023]
Further, in addition to the buffer layer described above as a base layer, a nitride semiconductor layer selectively grown as shown in Example 4 is provided, so that the morphology of the surface of the nitride semiconductor layer becomes better. This selective growth layer is formed by partially growing a protective film having a property that the nitride semiconductor does not grow or is difficult to grow on the surface of the heterogeneous substrate, buffer layer, or nitride semiconductor layer. A nitride semiconductor layer with fewer crystal defects can be obtained. In particular, the nitride semiconductor layer can be grown stably and thickly, which contributes to the formation of good surface morphology. Further, by providing an underlayer including a selective growth layer, the growth method is changed, for example, HVPE having a high growth rate in order to grow the first nitride semiconductor to a film thickness of several tens to several hundreds μm. Even in such a case, a thick nitride semiconductor can be stably manufactured with good quality.
[0024]
Here, the selective growth means that after a protective film is partially formed on a heterogeneous substrate, a buffer layer, or a nitride semiconductor layer, the nitride semiconductor is grown and then grown in a thickness direction to some extent. Lateral growth occurs and a film is formed. Here, as the protective film, specifically, silicon oxide (SiO X ), Silicon nitride (Si X N Y ), Titanium oxide (TiO X ), Zirconium oxide (ZrO) X In addition to oxides and nitrides such as), and multilayer films thereof, metals having a melting point of 1200 ° C. or higher can be used. For the formation of the protective film, for example, a vapor deposition technique such as vapor deposition, sputtering, or CVD is used, and for the partial (selective) formation, a photolithography technique can be used. The shape of the protective film is not particularly limited. For example, the protective film can be formed in a dot, stripe, or grid pattern. As a preferable mode for adjusting the surface area of the protective film and the window portion, the protective film is formed in a stripe shape, the width of the window portion is adjusted to 3 μm or less, for example, and the lower limit value is set to 0.1 μm or more. The width of the stripe protective film is, for example, 5 to 20 μm. Within this range, a nitride semiconductor layer with few crystal defects is obtained, which is preferable. The thickness of the stripe-shaped protective film is, for example, 0.1 to 3 μm.
[0025]
【Example】
[Example 1]
Example 1 will be described below. FIG. 4 is a schematic cross-sectional view showing the structure of a laser device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate.
[0026]
2 inches φ, off-angle angle θ = 0.3 °, step step (height) about 1 atomic layer, terrace width W about 40 angstrom steps, C plane is the main surface, orientation flat surface is the A plane A sapphire substrate is prepared in which the step direction is perpendicular to the orientation flat surface, and a nitride semiconductor layer is grown by the MOVPE method. First, as shown in FIG. 2, this sapphire substrate 201 was set in a reaction vessel, and a buffer layer made of GaN was grown to a thickness of 200 angstroms on the surface of the off-angle surface at 500 ° C. as an underlayer. Next, the substrate taken out from the reaction vessel is set in the HVPE apparatus and heated to 1050 ° C., and Si is used as the first nitride semiconductor 203 at 1 × 10 6. 18 /cm Three Doped GaN having a thickness of 100 μm was grown. On the surface of the obtained Si-doped GaN (first nitride semiconductor), stepped steps were formed, and the step direction was substantially parallel to that of the different substrate. At this time, the orientation flat surface (A surface) of the sapphire substrate substantially corresponds to the M surface of the grown Si-doped GaN crystal, and the step direction is formed substantially perpendicular to the orientation flat surface. It is formed in a direction substantially perpendicular to the M plane. Further, the terrace portion was flat and had a good surface morphology, and most of the terrace width exceeded about 1 mm. The sapphire substrate and buffer layer of the obtained wafer were polished and removed, and the surface of the first nitride semiconductor layer 503 was exposed to make only the nitride semiconductor layer 503 having a thickness of about 80 μm.
[0027]
Next, a wafer having the first nitride semiconductor layer 503 (Si-doped GaN) as the main surface is set in a reaction vessel of the MOVPE apparatus, and the heterogeneous substrate of the first nitride semiconductor layer 503 is removed. The following layers are formed on a surface opposite to the exposed surface, that is, a surface having stepped steps. At this time, the direction of the resonator is formed in a direction perpendicular to the orientation flat surface (A surface) of the sapphire substrate and perpendicular to the M surface of GaN so that the step direction of the nitride semiconductor and the resonator direction are parallel.
[0028]
(N-side cladding layer 505)
Next, Si is 1 × 10 19 /cm Three Doped n-type Al 0.2 Ga 0.8 A superlattice structure with a total film thickness of 0.4 μm is formed by alternately laminating 100 first layers made of N, 20 Å, and second layers made of undoped GaN, 20 Å.
[0029]
(N-side light guide layer 506)
Then, Si is 1 × 10 17 /cm Three An n-type light guide layer 44 made of doped n-type GaN is grown to a thickness of 0.1 μm.
[0030]
(Active layer 507)
Next, Si is 1 × 10 17 /cm Three Doped In 0.2 Ga 0.8 N well layer, 25 angstroms, Si 1 × 10 17 /cm Three Doped In 0.01 Ga 0.99 An active layer 507 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately stacking N barrier layers and 50 Å is grown.
[0031]
(P-side cap layer 508)
Next, Mg having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 507 is 1 × 10. 20 /cm Three Doped p-type Al 0.3 Ga 0.7 A p-side cap layer 508 made of N is grown to a thickness of 300 Å.
[0032]
(P-side light guide layer 509)
Next, the band gap energy is smaller than the p-side cap layer 508, and Mg is 1 × 10 18 /cm Three A p-side light guide layer 509 made of doped p-type GaN is grown to a thickness of 0.1 μm.
[0033]
(P-side cladding layer 510)
Next, Mg is 1 × 10 20 /cm Three Doped p-type Al 0.2 Ga 0.8 A first layer of N, 20 Å, and 1 × 10 Mg 20 /cm Three A p-side cladding layer 510 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating a second layer made of doped p-type GaN and 20 Å.
[0034]
(P-side contact layer 511)
Finally, Mg 2 × 10 20 /cm Three A p-side contact layer 511 made of doped p-type GaN is grown to a thickness of 150 Å.
[0035]
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 4, the uppermost p-type contact layer 511 and p-type cladding layer 510 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. did. At this time, the ridge is such that the resonator direction of the obtained element is substantially parallel to the step direction of the nitride semiconductor substrate. A p-electrode 514 made of Ni / Au is formed on the entire surface of the ridge surface. Next, as shown in FIG. 4, the surface of the p-side cladding layer 510 and the contact layer 511 excluding the p-electrode 514 is made of SiO. 2 An insulating film 512 is formed, and a p-pad electrode 513 electrically connected to the p-electrode 514 through the insulating film 512 is formed.
[0036]
After forming the p-side electrode, an n-electrode 515 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the nitride semiconductor layer 503 where the element structure is not formed, and metallization with a heat sink is formed thereon. For this purpose, a thin film made of Au / Sn is formed.
[0037]
After that, scribing was performed from the n-electrode side 515 and cleaved at the (11-00) M plane of the first nitride semiconductor layer 503 to produce a resonance plane. SiO on both or one of the resonant surfaces 2 And TiO 2 A dielectric multilayer film was formed, and finally a bar was cut in a direction parallel to the p-electrode to obtain a 650 μm square laser chip. Next, the chip was placed face-up (with the substrate and the heat sink facing each other) on the heat sink, the p-pad electrode 513 was wire-bonded, and laser oscillation was attempted at room temperature. The threshold current density was 1.2 kA at room temperature. /cm 2 Continuous oscillation with an oscillation wavelength of 405 nm was confirmed at a threshold voltage of 4.5 V, and the lifetime characteristics were also good.
[0038]
[ Reference example 1 ]
For comparison, a laser device was fabricated in the same manner as in Example 1 except that the resonator direction was provided so as to be perpendicular to the step direction on the surface of the first nitride semiconductor layer. The obtained laser element has a significantly lower yield than that of Example 1, and some of the obtained laser elements have a high threshold current and a reduced life characteristic, and the element characteristics vary. there were.
[0039]
[ Reference example 2 ]
A nitride semiconductor single substrate was produced in the same manner as in Example 1 except that the off-angle angle θ was 0.1 °. In the obtained nitride semiconductor single substrate, a stepped step on the surface of the first nitride semiconductor as obtained in Example 1 was observed, but a part of the surface had irregularities of hexagonal shape or scale pattern It was a morphology, and these were mixed on the substrate. In addition, a laser element manufactured using this single substrate in the same manner as in Example 1 has a higher threshold current and higher Vf than Example 1, and in particular has a hexagonal shape or a scale-patterned unevenness. Those formed were prominent in the tendency, and in addition, the reliability of the device was lowered.
[0040]
[Comparative Example 1]
Furthermore, as a comparative example Reference example 1 When the nitride semiconductor substrate was fabricated with the first nitride semiconductor layer having a thickness of 5 μm, the surface morphology was as in Example 1. Or Reference Example 1 Such stepped steps were not observed, and innumerable small irregularities were formed over the entire wafer.
[0041]
[Example 4]
As a base layer on the sapphire substrate, a nitride semiconductor layer selectively grown in addition to the buffer layer is provided. For this underlayer, after growing the buffer layer, a stripe-shaped photomask is formed on the surface of the buffer layer, and a SiO 2 having a stripe width of 10 μm and a window portion of 8 μm is formed by a CVD apparatus. 2 A protective film is formed with a thickness of 0.1 μm. At this time, the stripe direction was a direction perpendicular to the sapphire A plane. After forming the protective film 34, the wafer is transferred to a reaction vessel, and a nitride semiconductor layer made of undoped GaN is grown to a thickness of 100 μm at 1050 ° C. using TMG and ammonia as source gases. After forming a buffer layer and a base layer composed of a selectively grown nitride semiconductor layer, a first nitride semiconductor layer 503 is formed as in Example 1, taken out as a single substrate, and an element structure is formed for nitriding A semiconductor laser device was fabricated. The obtained laser device has a yield per wafer equal to or higher than that of Example 1, and the morphology of the surface of the nitride semiconductor substrate is that of Example 1, Or Reference Example 1 The terrace width was about 900 μm or more, which was sufficient for taking out the laser element.
[0042]
[Example 5]
A 2-inch φ sapphire substrate 1 having a step of an off-angle angle θ = 0.5 ° and a step difference (height) of about 2 atomic layers and having a C plane as a main surface is prepared. A laser element made of the nitride semiconductor shown in FIG. 5 is fabricated on the sapphire substrate by using the MOVPE method.
[0043]
(N-side contact layer 603)
The sapphire substrate 601 is set in a reaction vessel, and a buffer layer made of GaN is grown on the surface of the off-angle surface at 500 ° C. to a thickness of 200 Å. Si as 1 × 10 19 /cm Three An n-side contact layer 603 made of doped GaN is grown to a thickness of 50 μm. This n-side contact layer 603 has an Al mixed crystal ratio X value of 0.5 or less. X Ga 1-X It is desirable to grow with N (0 ≦ X ≦ 0.5). Note that the buffer layer is not particularly shown in FIG. The surface of the obtained Si-doped GaN layer had an average terrace width of about 700 μm or more and Example 1, Or Reference Example 1 and Reference Example 2 The step is stepped enough to take out the element, although it is slightly narrower than that of the first embodiment. Or Reference Example 1 and Reference Example 2 It was as good as that.
[0044]
Next, the temperature is set to 800 ° C. and Si is 5 × 10 18 /cm Three Doped In 0.1 Ga 0.9 A crack prevention layer 604 made of N is grown to a thickness of 500 angstroms. The crack prevention layer 604 can be prevented from being cracked in the nitride semiconductor layer containing Al by growing it with an n-type nitride semiconductor containing In, preferably InGaN. The crack prevention layer is preferably grown with a film thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black. The crack preventing layer 604 can be omitted.
[0045]
(N-side cladding layer 605)
Next, 1050 ° C. and 5 × 10 Si 18 /cm Three Doped n-type Al 0.2 Ga 0.8 A superlattice structure with a total film thickness of 0.4 μm is formed by alternately laminating 100 first layers made of N, 20 Å, and second layers made of undoped GaN, 20 Å. The n-side cladding layer 605 functions as a carrier confinement layer and an optical confinement layer, and is desirably a nitride semiconductor containing Al, preferably a superlattice layer containing AlGaN, and the total thickness of the superlattice layer is 100 angstroms or more. It is desirable to grow at 2 μm or less, more preferably 500 Å or more and 1 μm or less. When the superlattice layer is used, a carrier confinement layer having good crystallinity without cracks can be formed, and in the nitride semiconductor layer constituting the superlattice layer, the layer having a larger band gap energy is doped with a high concentration of impurities, or When a layer having a smaller band gap energy is doped with an impurity at a high concentration, or when modulation doping is performed, the threshold tends to decrease. Further, the impurity concentrations of the nitride semiconductor layer having a large band gap energy and the nitride semiconductor layer having a small band gap energy can be made equal.
[0046]
(N-side light guide layer 606)
Then, Si is 5 × 10 18 /cm Three An n-side light guide layer 606 made of doped n-type GaN is grown to a thickness of 0.1 μm. This n-side light guide layer 606 acts as a light guide layer of the active layer, and it is desirable to grow GaN and InGaN. Usually, the n-side light guide layer 606 is grown to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. desirable. The n-side light guide layer 606 is usually doped with an n-type impurity such as Si or Ge so as to have an n-type conductivity type, but can be undoped in particular. In the case of a superlattice, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.
[0047]
(Active layer 607)
Next, at 800 ° C., undoped In 0.2 Ga 0.8 N well layer, 25 Å, and undoped In 0.01 Ga 0.99 An active layer 607 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately laminating N barrier layers and 50 Å is grown.
[0048]
(P-side cap layer 608)
Next, at 1050 ° C., the band gap energy is larger than that of the p-side light guide layer 609 and larger than that of the active layer 607, and Mg is 1 × 10 6. 20 /cm Three Doped p-type Al 0.3 Ga 0.7 A p-side cap layer 608 made of N is grown to a thickness of 300 Å. The p-side cap layer 7 is a layer doped with a p-type impurity. However, since the film thickness is small, the p-side cap layer 7 may be i-type in which carriers are compensated by doping an n-type impurity, or undoped, and most preferably p-type. A layer doped with impurities is used. The thickness of the p-side cap layer 608 is adjusted to 0.1 μm or less, more preferably 500 angstroms or less, and most preferably 300 angstroms or less. This is because if the film is grown to a thickness greater than 0.1 μm, cracks are likely to occur in the p-type cap layer 608, and a nitride semiconductor layer with good crystallinity is difficult to grow. When the AlGaN having a larger Al composition ratio is formed thinner, the LD element tends to oscillate. For example, Al with a Y value of 0.2 or more Y Ga 1-Y If N, it is desirable to adjust to 500 angstroms or less. The lower limit of the thickness of the p-side cap layer 608 is not particularly limited, but it is desirable to form the p-side cap layer 608 with a thickness of 10 angstroms or more.
[0049]
(P-side light guide layer 609)
Next, the band gap energy is smaller than the p-side cap layer 608, and Mg is 1 × 10. 20 /cm Three A p-side light guide layer 609 made of doped p-type GaN is grown to a thickness of 0.1 μm. This layer acts as a light guide layer of the active layer, and is preferably grown by GaN and InGaN, similarly to the n-side light guide layer 5. This layer also acts as a buffer layer when the p-side cladding layer 9 is grown, and acts as a preferable light guide layer by growing it at a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity, but it is not particularly necessary to dope the impurity. The p-side light guide layer can be a superlattice layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.
[0050]
(P-side cladding layer 610)
Next, Mg is 1 × 10 20 /cm Three Doped p-type Al 0.2 Ga 0.8 A first layer of N, 20 Å, and 1 × 10 Mg 19 /cm Three A p-side cladding layer 610 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating a second layer made of doped p-type GaN and 20 Å. This layer acts as a carrier confinement layer like the n-side cladding layer 605, and acts as a layer for reducing the resistivity on the p-type layer side by adopting a superlattice structure. The film thickness of the p-side cladding layer 610 is not particularly limited, but it is desirable to grow it at 100 angstroms or more and 2 μm or less, more preferably 500 angstroms or more and 1 μm or less. In particular, when a nitride semiconductor layer having a superlattice structure is used as a cladding layer, providing a superlattice layer on the p-layer side is more effective in reducing the threshold current. In addition, if the p-type impurity is modulation-doped like the n-side cladding layer 605, the threshold tends to be lowered.
[0051]
The superlattice layer is preferably at least in the p-side layer, and a superlattice layer in the p-side layer is preferable because the threshold value is further lowered.
[0052]
In the case of a nitride semiconductor device having a double hetero structure having an active layer having a quantum well layer, a nitride containing Al having a film thickness of 0.1 μm or less in contact with the active layer and having a band gap energy larger than that of the active layer A cap layer made of a semiconductor is provided, a p-side light guide layer having a bad gap energy smaller than that of the cap layer is provided at a position farther from the active layer than the cap layer, and the p-side light guide layer is separated from the active layer It is very preferable to provide a p-side cladding layer made of a superlattice layer containing a nitride semiconductor containing Al having a larger band gap than the p-side light guide layer. In addition, since the band gap energy of the p-side cap layer is increased, electrons injected from the n layer are blocked by this cap layer, so that electrons do not overflow the active layer, and the leakage current of the device is reduced. .
[0053]
(P-side contact layer 611)
Finally, Mg 2 × 10 20 /cm Three A p-side contact layer 611 made of doped p-type GaN is grown to a thickness of 150 Å. When the thickness of the p-side contact layer is adjusted to 500 angstroms or less, more preferably 400 angstroms or less, or 20 angstroms or more, the p-layer resistance is reduced, which is advantageous in reducing the threshold voltage.
[0054]
After completion of the reaction, the wafer is annealed in a nitrogen atmosphere at 700 ° C. in the reaction vessel to further reduce the resistance of the p layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 2, the uppermost p-side contact layer 611 and p-side cladding layer 610 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. To do. At this time, the ridge is formed so that the resonator direction of the obtained element is parallel to the step direction of the surface of the first nitride semiconductor (n-side contact layer 603).
[0055]
After the ridge formation, as shown in FIG. 2, the p-side cladding layer 610 exposed on both sides of the ridge stripe is etched with the ridge stripe as the center, and the surface of the n-side contact layer 603 on which the n-electrode 615 is to be formed is etched. Expose.
[0056]
Next, a p-electrode 614 made of Ni / Au is formed on the entire surface of the ridge. Next, as shown in FIG. 2, SiO is formed on the surfaces of the p-side cladding layer 610 and the p-side contact layer 611 excluding the p-electrode 614. 2 An insulating film 613 is formed, and a p-pad electrode 612 electrically connected to the p-electrode 614 through the insulating film 613 is formed. On the other hand, an n-electrode 615 made of W and Al is formed on the surface of the n-side contact layer 603 exposed earlier.
[0057]
After the electrodes are formed, the back surface of the sapphire substrate of the wafer is polished to a thickness of about 50 μm, and then the wafer is cleaved with the M surface of sapphire to produce a bar having the cleaved surface as the resonance surface. On the other hand, a laser element is manufactured by separating the chip by scribing a bar at a position parallel to the striped electrode. The laser element shape is shown in FIG. In addition, when this laser element was laser-oscillated at room temperature, Example 1, Or Reference Example 1 , And the device yield is reduced by the narrower terrace width. But, Reference example 2 The hexagonal irregularities are not mixed as in the case where the off-angle is less than 0.3 °, and the yield is improved compared to the laser element grown on the sapphire C-plane just substrate surface. As a result, the threshold current density was lowered and the device life was greatly improved.
[0058]
[ Reference example 3 ]
A nitride semiconductor single substrate and a laser device were produced in the same manner as in Example 5 except that the off-angle angle of the sapphire substrate was θ = 0.6 °. The surface of the obtained single substrate tends to be somewhat uneven and have a narrower terrace width than the flatness of Example 1 in the terrace portion. The threshold current of the obtained laser element is also the same as that of Example 1. Compared with it, it was a little higher and the element reliability was slightly inferior.
[0059]
[ Reference example 4 ]
FIG. 6 is a schematic cross-sectional view showing the structure of one LED element using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Below, based on FIG. Reference example 4 Will be described.
[0060]
A nitride semiconductor single substrate 703 (Si-doped GaN) was produced in the same manner as in Example 4 except that the off-angle angle of the sapphire substrate was θ = 0.7 °. The surface of this single substrate has a step, but the flatness of the terrace portion is slightly worse than in Example 4, and Reference example 3 The unevenness was conspicuous and the terrace width was narrow. This wafer is set in the reaction vessel of the MOVPE apparatus, and the silicon is removed by 1 × 10 ° C. at 1050 ° C. on the surface opposite to the surface exposed by removing the foreign substrate and the like (surface having a stepped step). 18 /cm Three A second buffer layer 702 made of doped GaN is grown. The second buffer layer 702 is a nitride semiconductor single crystal layer grown at a high temperature of typically 900 ° C. or higher, and is distinguished from a buffer layer grown at a low temperature for relaxing lattice mismatch with the previous substrate. .
[0061]
Furthermore, a single quantum well structure In is formed on the second buffer layer 702 with a thickness of 20 angstroms. 0.4 Ga 0.6 Active layer 707 made of N, Mg-doped Al with a film thickness of 0.3 μm 0.2 Ga 0.8 A p-side cladding layer 710 made of N and a p-side contact layer 711 made of Mg-doped GaN having a thickness of 0.5 μm are grown in this order.
[0062]
After growing the second buffer layer 702 to the p-side contact layer 711 to be an element structure, the wafer is taken out of the reaction vessel and annealed at 600 ° C. in a nitrogen atmosphere to make the p-side cladding layer 710 and the p-side contact layer 711 low resistance. To. Thereafter, etching is performed from the p-side contact layer 711 side to expose the surface of the first nitride semiconductor layer 703. Thus, by exposing the nitride semiconductor layer below the active layer by etching and providing a “cutting edge” at the time of cutting the chip, it becomes difficult to give an impact to the pn junction surface at the time of cutting. An improved and highly reliable device can be obtained.
[0063]
After etching, a light-transmitting p-electrode 714 made of Ni / Au is formed on almost the entire surface of the p-side contact layer 711 with a film thickness of 200 angstroms, and a bonding pad electrode 712 is formed on the p-electrode 714. Is formed with a film thickness of 0.5 μm.
[0064]
After forming the p-side electrode, an n-electrode 715 is formed to a thickness of 0.5 μm on the entire surface of the first nitride semiconductor layer 703 exposed by removing the sapphire substrate and the like.
[0065]
Thereafter, scribing is performed from the n-electrode side, and cleavage is performed at the M plane (101-0) of the first nitride semiconductor layer 3 and a plane perpendicular to the M plane, thereby obtaining a 300 μm square LED chip. This LED exhibits a green light emission of 520 nm at 20 mA and has a nitride obtained by growing on a sapphire substrate having an off-angle angle in the range of 0.05 to 0.3 ° or less or no off-angle. Compared to the semiconductor element structure, the threshold current was lowered, Vf was also improved, and very excellent characteristics were exhibited.
[0066]
【The invention's effect】
The nitride semiconductor device of the present invention uses a nitride semiconductor substrate having a large area and a very flat terrace portion, compared to the surface morphology of a nitride semiconductor layer grown on a conventional heterogeneous substrate. In addition, the threshold current is lowered, and the yield of the obtained laser device is improved by making the formed step and the direction of the resonator substantially parallel.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an enlarged part of a substrate used in a nitride semiconductor device of the present invention.
FIG. 2 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.
FIG. 3 is a schematic cross-sectional view showing a state in which each layer is deposited on the nitride semiconductor substrate according to the present invention.
FIG. 4 is a schematic cross-sectional view showing a nitride semiconductor laser device according to an embodiment of the present invention.
FIG. 5 is a perspective view illustrating the structure of a nitride semiconductor laser device according to an embodiment of the present invention.
FIG. 6 shows one aspect of the present invention. Reference example The schematic cross section which shows the nitride semiconductor LED element which concerns on.
[Explanation of symbols]
21 ... Terrace
22 .... Step (step)
23... Steps provided on different substrates
201, 401, 601, 701...
702... Second buffer layer
203, 503, 603 (n-side contact layer), 703... First nitride semiconductor (nitride semiconductor substrate)
604 ··· Crack prevention layer
505, 605... N-side cladding layer
506, 606... N-side light guide layer
507, 607, 707... Active layer
508, 608... Cap layer
509, 609... P-side light guide layer
510, 610, 710... P-side cladding layer
511, 611, 711... P-side contact layer
512, 612, 712,... P pad electrode
513, 613... Insulating film
514, 614, 714... P-electrode
515, 615, 715... N electrode

Claims (1)

オフ角が0.3°以上0.5°以下の範囲でステップ状にオフアングルし、且つ段差(高さ)が1〜10原子層の範囲の窒化物半導体と異なる材料よりなる異種基板と、該異種基板の上に水平なテラスと段差を有する少なくとも膜厚20μm以上の第1の窒化物半導体層とを備えた窒化物半導体基板上に素子構造が積層された窒化物半導体レーザ素子であり、
前記異種基板がサファイア基板であり、
前記テラスは、一辺が約300以上1000μm未満であるチップサイズに対応するものであって、
前記素子構造が導波路を有し、前記窒化物半導体基板表面の段に沿う方向(段差方向)と、前記素子構造における共振器方向とがほぼ平行となるように積層されており、
該素子構造には、少なくともインジウムを含む窒化物半導体層から成る量子井戸構造の活性層を有することを特徴とする窒化物半導体レーザ素子。
A heterogeneous substrate made of a material different from a nitride semiconductor having an off angle in a step shape in a range of 0.3 ° to 0.5 ° and a step (height) in a range of 1 to 10 atomic layers; A nitride semiconductor laser device in which an element structure is stacked on a nitride semiconductor substrate having a horizontal terrace on the heterogeneous substrate and a first nitride semiconductor layer having a thickness of at least 20 μm having a step,
The heterogeneous substrate is a sapphire substrate;
The terrace corresponds to a chip size having a side of about 300 to less than 1000 μm,
The element structure has a waveguide, and is laminated so that the direction along the step of the nitride semiconductor substrate surface (step direction) and the resonator direction in the element structure are substantially parallel.
The element structure includes an active layer having a quantum well structure composed of a nitride semiconductor layer containing at least indium.
JP27830898A 1998-09-16 1998-09-30 Nitride semiconductor laser device Expired - Fee Related JP3669848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27830898A JP3669848B2 (en) 1998-09-16 1998-09-30 Nitride semiconductor laser device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26169498 1998-09-16
JP10-261694 1998-09-16
JP27830898A JP3669848B2 (en) 1998-09-16 1998-09-30 Nitride semiconductor laser device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002373146A Division JP4337132B2 (en) 1998-09-16 2002-12-24 Nitride semiconductor substrate and nitride semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2000156348A JP2000156348A (en) 2000-06-06
JP3669848B2 true JP3669848B2 (en) 2005-07-13

Family

ID=26545201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27830898A Expired - Fee Related JP3669848B2 (en) 1998-09-16 1998-09-30 Nitride semiconductor laser device

Country Status (1)

Country Link
JP (1) JP3669848B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427047B2 (en) * 1999-09-24 2003-07-14 三洋電機株式会社 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device
JP4691631B2 (en) * 1999-11-29 2011-06-01 並木精密宝石株式会社 Sapphire substrate
JP3929008B2 (en) 2000-01-14 2007-06-13 シャープ株式会社 Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2002100839A (en) * 2000-07-18 2002-04-05 Rohm Co Ltd Semiconductor light-emitting element and semiconductor laser
JP2002164623A (en) * 2000-11-24 2002-06-07 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor laser and manufacturing method therefor
JP3679720B2 (en) 2001-02-27 2005-08-03 三洋電機株式会社 Nitride semiconductor device and method for forming nitride semiconductor
JP3696182B2 (en) * 2001-06-06 2005-09-14 松下電器産業株式会社 Semiconductor laser element
US6734530B2 (en) 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP2002374003A (en) * 2001-06-14 2002-12-26 Ngk Insulators Ltd Semiconductor device, and substrate for the same
JP4276020B2 (en) 2003-08-01 2009-06-10 豊田合成株式会社 Method for producing group III nitride compound semiconductor
JP2004096133A (en) * 2003-12-02 2004-03-25 Toyoda Gosei Co Ltd Group-iii nitride based compound semiconductor device
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
TWI252599B (en) 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
JP4581490B2 (en) * 2004-05-31 2010-11-17 日立電線株式会社 III-V group nitride semiconductor free-standing substrate manufacturing method and III-V group nitride semiconductor manufacturing method
JP2006060164A (en) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology Nitride semiconductor device and method of growing nitride semiconductor crystal
DE102005021099A1 (en) * 2005-05-06 2006-12-07 Universität Ulm GaN layers
JP5236148B2 (en) * 2005-05-12 2013-07-17 日本碍子株式会社 EPITAXIAL SUBSTRATE, SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING EPITAXIAL SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND METHOD FOR ALIGNING DISLOCATION IN GROUP III NITRIDE CRYSTAL
WO2007008394A1 (en) * 2005-07-11 2007-01-18 Cree, Inc. Laser diode orientation on mis-cut substrates
JP2006229253A (en) * 2006-05-19 2006-08-31 Sharp Corp Nitride-based compound semiconductor light-emitting device and its manufacturing method
JP5023230B1 (en) 2011-05-16 2012-09-12 株式会社東芝 Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer
KR101855053B1 (en) 2011-08-09 2018-05-04 소코 가가쿠 가부시키가이샤 Nitride semiconductor ultraviolet light emitting element
JP5337272B2 (en) * 2012-04-16 2013-11-06 株式会社東芝 Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer
JP6927481B2 (en) * 2016-07-07 2021-09-01 国立大学法人京都大学 LED element
JP6813308B2 (en) * 2016-08-31 2021-01-13 旭化成株式会社 Ultraviolet light emitting element and ultraviolet irradiation module
JP6858640B2 (en) * 2017-05-24 2021-04-14 パナソニック株式会社 ScAlMgO4 substrate and nitride semiconductor device
DE102017113383B4 (en) 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Semiconductor chip and method of manufacturing a semiconductor chip
JP6649324B2 (en) * 2017-08-09 2020-02-19 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device and method of manufacturing nitride semiconductor ultraviolet light emitting device
CN112366262B (en) * 2020-09-30 2021-10-08 华灿光电(浙江)有限公司 Red light-emitting diode chip and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000156348A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
JP3669848B2 (en) Nitride semiconductor laser device
JP4378070B2 (en) Nitride semiconductor device
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP3659050B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3456413B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP4131101B2 (en) Method of manufacturing nitride semiconductor device
JP3660446B2 (en) Nitride semiconductor device and manufacturing method thereof
JPH11191659A (en) Growing method of nitride semiconductor and nitride semiconductor device
JPH1174562A (en) Nitride semiconductor element
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP3651260B2 (en) Nitride semiconductor device
JP3496512B2 (en) Nitride semiconductor device
JP3896718B2 (en) Nitride semiconductor
JP2000349398A (en) Nitride semiconductor light emitting device and its manufacture
JP3951973B2 (en) Nitride semiconductor device
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JP3434162B2 (en) Nitride semiconductor device
JP3525773B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JPH11195812A (en) Nitride semiconductor light-emitting element
JP2008034862A (en) Growing method for nitride semiconductor
JP3562478B2 (en) Method for growing nitride semiconductor and device using the same
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050412

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees