JPH11191659A - Growing method of nitride semiconductor and nitride semiconductor device - Google Patents

Growing method of nitride semiconductor and nitride semiconductor device

Info

Publication number
JPH11191659A
JPH11191659A JP27582698A JP27582698A JPH11191659A JP H11191659 A JPH11191659 A JP H11191659A JP 27582698 A JP27582698 A JP 27582698A JP 27582698 A JP27582698 A JP 27582698A JP H11191659 A JPH11191659 A JP H11191659A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
nitride
semiconductor
growing
direction
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27582698A
Other languages
Japanese (ja)
Other versions
JP3491538B2 (en )
Inventor
Kazuyuki Chiyouchiyou
Noriya Ozaki
徳也 小崎
一幸 蝶々
Original Assignee
Nichia Chem Ind Ltd
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding

Abstract

PROBLEM TO BE SOLVED: To provide a growing method for a nitride semiconductor with good in crystallinity and few crystal defects.
SOLUTION: A nitride semiconductor 2 is grown on a dissimilar substrate 1, then a nitride semiconductor is restrained from growing in a longitudinal direction but made to grow only in a lateral direction, and then made to grow in both the lateral and longitudinal direction to obtain a nitride semiconductor 5 which has few crystal defects. It is desirable than an n-type and a p-type nitride semiconductors which are to be an element structure be formed on the nitride semiconductor 5, which has few crystal defects and obtained through the growing method of the nitride semiconductor.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は窒化物半導体(In BACKGROUND OF THE INVENTION The present invention is a nitride semiconductor (In
X Al Y Ga 1-XY N、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に窒化物半導体よりなる基板の成長方法に関する。 X Al Y Ga 1-XY N , 0 ≦ X, 0 ≦ Y, relates to a method of growing X + Y ≦ 1), relating to the growth method of a substrate, especially made of a nitride semiconductor. また、本発明は、前記窒化物半導体よりなる基板を用い発光ダイオード、レーザダイオード等の発光素子、あるいは太陽電池、光センサー等の受光素子に使用される窒化物半導体(In X Al Y Ga 1-XY N、0≦ Further, the present invention is a light emitting diode using the substrate made of the nitride semiconductor light emitting element such as a laser diode or a solar cell, a nitride semiconductor used for the light-receiving element such as an optical sensor (In X Al Y Ga 1- XY N, 0 ≦
X、0≦Y、X+Y≦1)よりなる窒化物半導体素子に関する。 X, 0 ≦ Y, a nitride semiconductor device consisting of X + Y ≦ 1).

【0002】 [0002]

【従来の技術】一般に、半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなり結晶性が向上することが知られている。 In general, when growing a semiconductor on a substrate, crystalline crystal defects in the semiconductor when using a substrate and the semiconductor lattice-matched to grow is reduced is known to be improved. しかし、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。 However, the nitride semiconductor from the substrate lattice-matched does not exist in the current world, generally sapphire, spinel, is grown over the heterogeneous substrate without nitride semiconductor lattice-matched, such as silicon carbide.

【0003】一方、窒化物半導体と格子整合するGaN Meanwhile, GaN of the nitride semiconductor lattice-matched
バルク結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。 Attempts to produce a bulk crystal, have been made in various research institutions, have not been only reported that only obtained still of the order of several millimeters, for practical use is far from.

【0004】GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−16549 As a technique of manufacturing a GaN substrate, for example, JP-A 7-202265, JP-A No. 7-16549
8号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。 The No. 8, to form a buffer layer made of ZnO on a sapphire substrate, after growing a nitride semiconductor on the buffer layer, discloses a technique for dissolving and removing the buffer layer. しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。 However crystallinity of the ZnO buffer layer grown on a sapphire substrate is poor, it is difficult to be grown nitride semiconductor on the buffer layer to obtain a high-quality nitride semiconductor crystal. さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。 Furthermore, on the buffer layer made of ZnO thin film, it is also difficult to grow a nitride semiconductor thick-film such that the substrate continuously.

【0005】 [0005]

【発明が解決しようとする課題】LED素子、LD素子、受光素子等の数々の電子デバイスに使用される窒化物半導体素子を作製する際、結晶欠陥の少ない窒化物半導体よりなる基板を作製することができれば、その基板の上に新たな窒化物半導体を成長させて、格子欠陥が少ない窒化物半導体が成長できるので、それら素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。 SUMMARY OF THE INVENTION It is an object of the LED elements, LD elements, making the nitride semiconductor element used in a number of electronic devices such as light receiving elements, to produce a substrate made of a less nitride semiconductor crystal defects if the possible, that is grown a new nitride semiconductor on a substrate, the lattice defects is small nitride semiconductor can be grown, crystalline their elements is improved dramatically, element which has not been conventionally realized It will be able to achieve. そこで、本発明の目的は、結晶性の良い窒化物半導体の成長方法を提供することにあり、具体的には基板となる結晶欠陥の少ない窒化物半導体の成長方法と、窒化物半導体基板を有する新規な構造の素子を提供することにある。 An object of the present invention is to provide a method of growing a good crystallinity nitride semiconductor, specifically has a growing method of a small nitride semiconductor crystal defects serving as a substrate, a nitride semiconductor substrate to provide a device of novel structure.

【0006】 [0006]

【課題を解決するための手段】即ち、本発明の目的は、 Means for Solving the Problems] An object of the present invention,
以下の(1)〜(4)の本発明の構成によって達成することができる。 Can be achieved by the configuration of the present invention the following (1) to (4). (1) 窒化物半導体と異なる材料よりなる異種基板の上に、窒化物半導体を成長させた後、該窒化物半導体の縦方向の成長を抑え、窒化物半導体を横方向のみに成長させ、続いて、縦と横方向に成長させることを特徴とする窒化物半導体の成長方法。 (1) on a heterogeneous substrate made of a nitride semiconductor material different, after growing the nitride semiconductor, suppressing the vertical growth of the nitride semiconductor, by growing a nitride semiconductor only laterally, followed Te nitride semiconductor process growth, characterized in that the growth in the vertical and horizontal directions. (2) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の窒化物半導体を成長させる第1の工程と、 (2) on a heterogeneous substrate made of a nitride semiconductor material different, a first step of growing the first nitride semiconductor,
第1の工程後、前記第1の窒化物半導体に部分的に段差を形成して第1の窒化物半導体の端面を露出させ、段差上面にある第1の窒化物半導体の平面及び段差の異種基板に対して水平な面に保護膜を形成する第2の工程と、 After the first step, the first to form a partially stepped in nitride semiconductor to expose the end surface of the first nitride semiconductor, the first nitride semiconductor on the stepped top surface plane and the step of heterologous a second step of forming a protective film on a horizontal plane with respect to the substrate,
第2の工程後、前記第1の窒化物半導体の端面から第2 After the second step, the the end surface of the first nitride semiconductor 2
の窒化物半導体を成長させる第3の工程とを含むことを特徴とする窒化物半導体の成長方法。 The third step and the nitride semiconductor process growth, which comprises the growing of the nitride semiconductor. (3) 前記第2の工程で、段差を形成する方法が、エッチング又はダイシングであることを特徴とする前記(2)に記載の窒化物半導体の成長方法。 (3) In the second step, a method of forming a level difference, a nitride semiconductor method of growing according to (2), characterized in that an etching or dicing. (4) 前記第2の工程で、段差の底面が第1の窒化物半導体面又は異種基板面であることを特徴とする前記(2)又は(3)に記載の窒化物半導体の成長方法。 (4) In the second step, the (2) or (3) a nitride semiconductor method of growing according to, wherein the bottom surface of the step is the first nitride semiconductor surface or dissimilar substrate surface. (5) 前記窒化物半導体の成長方法で得られる第2の窒化物半導体の上に、素子構造となる少なくともn型及びp型の窒化物半導体が形成されていることを特徴とする窒化物半導体素子。 (5) the on the second nitride semiconductor obtained in the nitride semiconductor growth method, a nitride semiconductor, wherein at least n-type and p-type nitride semiconductor is formed a device structure element.

【0007】つまり、本発明の成長方法は、異種基板の表面で発生する結晶欠陥が窒化物半導体を厚く成長させても窒化物半導体の表面まで連続して転位することを防止するために、窒化物半導体を成長させた後、窒化物半導体の縦方向の成長を抑え、横方向にのみ一旦成長させ、続いて縦と横方向に成長させることで、結晶欠陥が非常に少ない結晶性の良好な窒化物半導体を得ることができる。 [0007] That is, the growth method of the present invention, in order to prevent the crystal defects generated on the surface of foreign substrates are dislocation continuously to the surface of the nitride semiconductor may be grown thick nitride semiconductor, nitride after growing the sEMICONDUCTOR suppress the longitudinal growth of a nitride semiconductor, once grown in the lateral direction only, followed by growing in the longitudinal and transverse directions, good crystal defects are very small crystalline it is possible to obtain a nitride semiconductor. 本発明において、窒化物半導体の縦方向の成長を抑えるとは、少なくとも窒化物半導体の成長が縦に進行しないようにすればよく、また横方向に成長させるとは、少なくとも成長させた窒化物半導体の端面を露出させて、この端面のみから成長させるようにすればよい。 In the present invention, and suppress the vertical growth of the nitride semiconductor may be such that at least a nitride semiconductor growth does not proceed in the longitudinal and the growing laterally, the nitride is at least growing semiconductor the end surface is exposed, and it is sufficient to grow only from the end face.
このように成長方向をコントロールされた窒化物半導体は、縦方向から横方向に成長を始め、成長を続けていくと横の成長に加えて再び縦方向にも成長をはじめる。 Such nitride growth direction is controlled in a semiconductor, including the growth from the longitudinal laterally, start to grow in the vertical direction again, in addition to going the lateral growth continues to grow.

【0008】このように窒化物半導体の成長方向をコントロールして行う窒化物半導体の成長方法の具体的な方法の一実施の形態としては、前記第1〜第3の工程を有する窒化物半導体の成長方法が挙げられる。 [0008] Such a nitride semiconductor as an embodiment of a specific method for growing direction control was nitride semiconductor growth method performed, the nitride semiconductor having the first to third step growth method, and the like. まず第1の工程で成長させた窒化物半導体の縦方向の成長を抑制するために、第2の工程で窒化物半導体が縦の方向に成長可能な平面(例えば窒化物半導体の平面や異種基板面) In order to suppress the first growth of the first longitudinal grown nitride semiconductor in step, a second viable plan nitride semiconductor in the vertical direction in step (e.g. a nitride semiconductor plane and different substrate surface)
に保護膜を形成し、また、窒化物半導体に段差を形成して横方向への成長を可能とする窒化物半導体の端面を形成し、このように窒化物半導体の成長方向を制御した後、第3の工程で再び窒化物半導体を成長させる。 The protective film is formed, also after a step is formed on the nitride semiconductor can to form an end face of the nitride semiconductor growth in the lateral direction, and thus control the growth direction of the nitride semiconductor, It is again growing a nitride semiconductor in the third step. この第1〜第3の工程を経ることによって、異種基板の表面に発生する結晶欠陥が窒化物半導体に転位するのを防止でき、結晶欠陥の非常に少ない結晶性の良好な窒化物半導体を得ることができる。 Through the first to third step, crystal defects generated on the surface of the foreign substrate can be prevented from dislocation in the nitride semiconductor, obtain a good nitride semiconductor of very small crystals of the crystal defects be able to.

【0009】一般に、異種基板上に形成された窒化物半導体には、異種基板との格子不整のために異種基板の表面に結晶欠陥が発生するが、この結晶欠陥は、窒化物半導体に連続的に転位を続け、窒化物半導体の成長の段階で消滅することがない。 [0009] Generally, the nitride semiconductor formed on the hetero substrate, the crystal defects on the surface of foreign substrates for lattice mismatch between dissimilar substrate occurs, the crystal defects, continuously nitride semiconductor continue dislocations, never disappear at the stage of the nitride semiconductor growth.

【0010】これに対し本発明の窒化物半導体の成長方法は、第1の窒化物半導体に部分的に設けた段差の上面にある第1の窒化物半導体の平面及び段差の底面[異種基板にほぼ水平な面(面がやや斜めになっていても、表面が平らでなくてもよい)]に保護膜を設けることで、 [0010] growth method of a nitride semiconductor of the present invention, on the other hand, the first nitride semiconductor plane and the step of the bottom [foreign substrates on the top of the step partially formed on the first nitride semiconductor (even if the surface has a slightly skewed, the surface may not be flat) substantially horizontal surface] to by providing the protective film,
異種基板の表面に発生する結晶欠陥が連続的に転位するのを防止する。 Crystal defects generated on the surface of the foreign substrate can be prevented continuously to dislocations. 更に、このように保護膜を形成すると、 Further, when forming the protective film in this way,
窒化物半導体が保護膜上に成長しにくいことから、第2 Since the nitride semiconductor is difficult to grow on the protective film, the second
の窒化物半導体の成長が選択的に第1の窒化物半導体の端面から横方向に成長をはじめる。 Nitride semiconductor growth starts to grow laterally from an end face of selectively first nitride semiconductor. ここで、異種基板の表面に発生する結晶欠陥は、窒化物半導体が横方向に成長する過程では、横方向へ転位するが地下物半導体が再び縦方向へ成長をする際に転位をほとんどしない。 Here, crystal defects generated on the surface of the foreign substrate is nitride semiconductor in the process of lateral growth, but translocates to the transverse direction hardly dislocations during the growth in the vertical direction underground compound semiconductor again. そして、横方向に転位した結晶欠陥は、保護膜上に隣接して成長する第2の窒化物半導体同士が接合して形成された保護膜上部には、例えばTEMなどの観測によると、ほとんど見られなくなる。 Then, the crystal defects dislocation laterally, the second protective layer upper of the nitride semiconductor to each other are formed by joining to grow adjacent to the protective film, for example, according to the observation of such TEM, almost It is not. その結果、第2の窒化物半導体表面には、結晶欠陥の極めて減少した、結晶性の非常に良好な第2の窒化物半導体を厚膜で得ることができる。 As a result, the second nitride semiconductor surface was extremely decreased crystal defects, crystalline very good second nitride semiconductor can be obtained a thick film.
ここで、窒化物半導体は保護膜上に成長しにくいが、第2の窒化物半導体が横方向と縦方向の成長を続けることで、あたかも保護膜の上に成長しているかのように保護膜を覆って成長する。 Here, the nitride semiconductor is difficult to grow on the protective film, but by the second nitride semiconductor is growing in the horizontal and vertical directions, though the protective film as if they were grown on the protective film to grow over the.

【0011】また、本発明の成長方法により得られる結晶性の良好な第2の窒化物半導体を基板として用いて窒化物半導体素子を作成すると、この上に積層成長させた窒化物半導体素子も同様に、結晶欠陥のほとんどない結晶性の良好な素子となり、結晶欠陥による劣化を著しく防止できライフ時間が向上し、また、LEDでは逆耐圧が著しく上昇し、寿命特性の良好な窒化物半導体素子を提供することが可能となる。 Further, when the second nitride semiconductor growth good crystallinity obtained by the method of the present invention to create a nitride semiconductor device used as the substrate, even a nitride semiconductor device obtained by laminating grown on the same to become a little good crystallinity elements of crystal defects, improved significantly prevent possible life time degradation due to crystal defects, also, the reverse breakdown voltage in the LED is significantly increased, a good nitride semiconductor device lifetime characteristics it is possible to provide. 以下、明細書内において、 Below, in the specification,
第2の窒化物半導体を単に窒化物半導体基板と言う場合がある。 A second nitride semiconductor simply be referred to as a nitride semiconductor substrate.

【0012】また、本発明において、第2の窒化物半導体の結晶欠陥は、1×10 7個/cm 2以下となり、好ましくは5×10 6個/cm 2以下、さらに好ましくは1×10 Further, in the present invention, the crystal defects of the second nitride semiconductor is, 1 × become 10 7 / cm 2 or less, preferably 5 × 10 6 / cm 2 or less, more preferably 1 × 10
6個/cm 2以下、最も好ましくは5×10 5個/cm 2であることが望ましい。 6 / cm 2 or less, and most preferably it is desirable that of 5 × 10 5 cells / cm 2.

【0013】 [0013]

【発明の実施の形態】以下、図を用いて本発明を更に詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to FIG. 図1〜図5は、本発明の窒化物半導体の成長方法の一実施形態を段階的に示した模式図である。 Figures 1-5 are schematic views showing stepwise the embodiment of a nitride semiconductor growth method of the present invention.

【0014】本発明の窒化物半導体の成長方法の一実施形態として、まず、図1の第1の工程において、異種基板1上に第1の窒化物半導体2を成長させ、図2の第2 [0014] As an embodiment of a nitride semiconductor growth method of the present invention, first, in the first step of FIG. 1, the first nitride semiconductor 2 is grown on the heterogeneous substrate 1, the second 2
の工程において、第1の窒化物半導体2の端面を露出させるために第1の窒化物半導体2に部分的に段差を形成し、第1の窒化物半導体の成長の方向をコントロールするために段差の上面にある第1の窒化物半導体2の平面及び段差の異種基板1に水平な面に保護膜3及び保護膜4を形成し、続いて図3の第3の工程において、成長の方向が制御された第1の窒化物半導体2、つまり第1の窒化物半導体2の端面から第2の窒化物半導体5を成長させる。 In the process, step to the first partially formed a step in the nitride semiconductor 2 to expose the first end surface of the nitride semiconductor 2, to control the direction of growth of the first nitride semiconductor top first nitride semiconductor 2 to form a protective film 3 and the protective film 4 in the horizontal plane to the heterogeneous substrate 1 in the plane and the step in the Subsequently, in the third step of FIG. 3, the direction of growth the first nitride semiconductor 2 is controlled, that is to grow the second nitride semiconductor 5 from the first end face of the nitride semiconductor 2.

【0015】以下に上記各工程ごとに図を用いて更に詳細に説明する。 [0015] will be described in more detail with reference to FIGS per above steps below. 図1は異種基板1上に、第1の窒化物半導体2を成長させる第1の工程を行った模式的段面図である。 Figure 1 is on the heterogeneous substrate 1, a schematic-sectional view of performing the first step of growing a first nitride semiconductor 2. この第1の工程において、用いることのできる異種基板としては、例えば、サファイアC面の他、R面、 In this first step, the heterogeneous substrate which can be used, for example, other sapphire C plane, R-plane,
A面を主面とするサファイア、スピネル(MgA1 Sapphire whose principal A-plane, spinel (MgA1
24 )のような絶縁性基板、SiC(6H、4H、3C An insulating substrate such as a 2 O 4), SiC (6H , 4H, 3C
を含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。 The containing), ZnS, ZnO, may be used GaAs, Si, and the oxide substrate or the like to the nitride semiconductor and the lattice matching, the conventionally known nitride semiconductor different substrate materials are. 好ましい異種基板としては、サファイア、スピネルが挙げられる。 Preferred heterogeneous substrate, sapphire, spinel and the like.

【0016】また、第1の工程において、異種基板1上に第1の窒化物半導体2を成長させる前に、異種基板1 [0016] In the first step, prior to growing the first nitride semiconductor 2 onto the heterogeneous substrate 1, the heterogeneous substrate 1
上にバッファ層(図示されていない)を形成してもよい。 A buffer layer may be formed (not shown) above. バッファ層としては、AlN、GaN、AlGa The buffer layer, AlN, GaN, AlGa
N、InGaN等が用いられる。 N, InGaN, or the like is used. バッファ層は、900 The buffer layer 900
℃以下300℃以上の温度で、膜厚0.5μm〜10オングストロームで成長される。 ° C. below 300 ° C. or higher, it is grown at a film thickness of 0.5μm~10 Å. このように異種基板1上にバッファ層を900℃以下の温度で形成すると、異種基板1と第1の窒化物半導体2との格子定数不正を緩和し、第1の窒化物半導体2の結晶欠陥が少なくなる傾向にある。 With this form on the heterogeneous substrate 1 a buffer layer at 900 ° C. temperature below mitigate unauthorized lattice constant between the heterogeneous substrate 1 and the first nitride semiconductor 2, the first nitride semiconductor 2 crystal defects It tends to be less.

【0017】第1の工程において、異種基板1上に形成される第1の窒化物半導体2としては、アンドープ(不純物をドープしない状態、undope)のGaN、Si、G [0017] In the first step, the first nitride semiconductor 2 is formed on the heterogeneous substrate 1, GaN undoped (no impurity doped, undope), Si, G
e、及びS等のn型不純物をドープしたGaNを用いることができる。 e, and an n-type impurity S and the like can be used doped GaN. 第1の窒化物半導体2は、高温、具体的には約900℃程度〜1100℃、好ましくは1050 The first nitride semiconductor 2, high temperature, specifically about 900 ° C. about C. to 1100 ° C., preferably 1050
℃で異種基板1上に成長される。 It is grown on the heterogeneous substrate 1 in ° C.. 第1の窒化物半導体2 The first nitride semiconductor 2
の膜厚は特に限定しないが、段差を形成するためには1 Although the film thickness is not particularly limited, 1 to form a step
00オングストローム以上、好ましくは1〜10μm程度、好ましくは1〜5μmの膜厚で形成することが望ましい。 00 angstroms, preferably about 1 to 10 [mu] m, preferably it is desirable to form a film thickness of 1 to 5 [mu] m.

【0018】次に、図2は異種基板1上に第1の窒化物半導体2を成長させた後、第1の窒化物半導体2に部分的に第1の窒化物半導体2がわずかに残る程度の深さで段差を形成して、第1の窒化物半導体2の端面を露出させ、図2のように段差上面にある第1の窒化物半導体2 [0018] Next, after 2 grown first nitride semiconductor 2 onto the heterogeneous substrate 1, a degree that remains partially the first nitride semiconductor 2 slightly in the first nitride semiconductor 2 in depth to form a step of, to expose the first end surface of the nitride semiconductor 2, first nitride in step upper surface as shown in FIG. 2 semiconductor 2
の平面及び段差下面の異種基板に対し水平な面に保護膜3及び保護膜4を形成する第2の工程を行った模式的断面図である。 To the plane and the step bottom surface of the heterogeneous substrate is a schematic cross-sectional view of the conducted second step of forming a protective film 3 and the protective film 4 on a level surface.

【0019】第2の工程において、部分的に段差を形成するとは、少なくとも第1の窒化物半導体2の端面が露出されるように、第1の窒化物半導体2の表面から異種基板1方向に窪みを形成してあればよく、第1の窒化物半導体2にいずれの形状で段差を設けてもよく、例えば、ランダムな窪み、ストライプ状、碁盤目状、ドット状に形成できる。 In a second step, the partially form a step, so that at least a first end surface of the nitride semiconductor 2 is exposed, the heterogeneous substrate 1 direction from the first surface of the nitride semiconductor 2 sufficient if to form a recess may be provided with a step in any shape to the first nitride semiconductor 2, for example, random depressions, stripes, grid form, can be formed in a dot shape. 第1の窒化物半導体2に部分的に設けられた段差は、第1の窒化物半導体の途中まで、又は異種基板に達する深さで形成され、この段差の深さは、第1の窒化物半導体2の膜厚や、保護膜4の膜厚等にも左右される値であり、第1の窒化物半導体2の端面から横方向に成長する第2の窒化物半導体5が成長し易いように端面が形成されるように段差が形成されることが好ましい。 The first partially stepped provided in the nitride semiconductor 2, to the middle of the first nitride semiconductor, or is formed with a depth reaching the different type of substrate, the depth of this step, the first nitride the film thickness and the semiconductor 2, is dependent value on the thickness or the like of the protective layer 4, the second nitride semiconductor 5 grows laterally from the first end face of the nitride semiconductor 2 is to facilitate growth the step as the end face is formed is formed is preferable. 段差の深さは、第1の窒化物半導体2が残る程度の深さが好ましい。 The depth of the step, the depth of the extent to which the first nitride semiconductor 2 remains are preferred. 仮に、段差を形成する際に異種基板1が露出されていると、保護膜4の形成時に第1の窒化物半導体2の端面付近に保護膜4が形成しにくいと考えられることから、保護膜4が十分に異種基板の表面を覆ってない場合には、異種基板の表面に第2の窒化物半導体5が成長し、そこから結晶欠陥が発生する可能性があるからである。 Assuming that the heterogeneous substrate 1 in forming the step is exposed, since the protective film 4 is considered difficult to form the first near the end surface of the nitride semiconductor 2 at the time of forming the protective film 4, a protective film If the 4 does not cover the sufficiently surface of the foreign substrate, the second nitride semiconductor 5 is grown on the surface of the foreign substrate, because crystal defects from which may occur. 段差の具体的な深さは、特に限定せず通常500オングストローム〜5μm程度であれば十分である。 Specific depth of the step is sufficient if normal 500 angstroms ~5μm about not particularly limited.

【0020】段差をストライプ状の形状とする場合、ストライプの形状として、例えばストライプ幅を10〜2 [0020] When the stripe shape stepped, as the shape of stripes, for example, the stripe width 10-2
0μm、ストライプ間隔を2〜5μmのものを形成することができる。 0 .mu.m, the stripe spacing can be formed ones 2 to 5 [mu] m.

【0021】第2の工程で段差を設ける方法としては、 [0021] As a method of providing a step in the second step,
第1の窒化物半導体を一部分取り除くことができる方法であればいずれの方法でもよく、例えばエッチング、ダイシング等が挙げられる。 As long as the method can remove a portion of the first nitride semiconductor may be any method, for example etching, dicing and the like. エッチングにより、第1の窒化物半導体2に部分的(選択的)に段差を形成する場合は、フォトリソグラフィー技術における種々の形状のマスクパターンを用いて、ストライプ状、碁盤目状等のフォトマスクを作製し、レジストパターンを第1の窒化物半導体2に形成してエッチングすることにより形成できる。 By etching, when forming the step on the part in the first nitride semiconductor 2 (selective), using the mask pattern of various shapes in the photolithography technique, stripe, a photomask tessellated like were prepared, a resist pattern is formed on the first nitride semiconductor 2 can be formed by etching. また、ダイシングで行う場合は、例えば、ストライプ状や碁盤目状に形成できる。 When performing the dicing, for example, it can be formed in a stripe shape or a grid pattern.

【0022】第2の工程において窒化物半導体をエッチングする方法には、ウエットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。 [0022] The method of etching a nitride semiconductor in the second step, wet etching, there is a method such as dry etching, to form a smooth surface is preferably a dry etching. ドライエッチングには、例えば反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)、イオンビームエッチング等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングしてできる。 The dry etching, for example reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), there are devices such as ion beam etching, by any appropriately selecting the etching gas, the nitride semiconductor can be etched. 例えば、本出願人が先に出願した特開平8−17803号公報記載の窒化物半導体の具体的なエッチング手段を用いることができる。 For example, the present applicant can be used nitride semiconductor of a specific etching means of JP-A-8-17803 JP filed earlier. また、エッチングによって段差を形成する場合、エッチング面が、図2に示すように異種基板に対して端面がほぼ垂直となる形状、又は順メサ形状や逆メサ形状でもよく、あるいは第1の窒化物半導体2 In the case of forming the step by etching, etched surface, the shape becomes substantially perpendicular end face against foreign substrate as shown in FIG. 2, or a mesa shape or inverted mesa shape may be, or the first nitride semiconductor 2
の端面が階段状になるように形成された形状等がある。 The end face of the there is a formed shape such as to be stepwise.

【0023】第2の工程で、第1の窒化物半導体2が縦方向に成長するのを制御するために、例えば段差の上面にある第1の窒化物半導体2の平面に保護膜3を、段差の下面の異種基板に対してほぼ水平な面に保護膜4を、 [0023] In a second step, to the first nitride semiconductor 2 is controlled to grow in the vertical direction, the protective film 3, for example in a first plane of the nitride semiconductor 2 in the upper surface of the step, the protective film 4 in a substantially horizontal plane with respect to the lower surface of the foreign substrate of the step,
保護膜としてそれぞれ形成する。 Respectively formed as a protective film. 段差の形状が階段状である場合は、階段の各段の異種基板にほぼ水平な面に保護膜4をそれぞれ形成する。 When the shape of the step is stepped form stairs a protective film 4 in a substantially horizontal plane to heterogeneous substrate stages respectively. 第2の工程で用いられる保護膜としては、保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料が挙げられる。 As the protective film used in the second step, either the nitride semiconductor does not grow on the surface of the protective film, or materials are mentioned with growing little aptitude. 保護膜として、例えば酸化ケイ素(SiO X )、窒化ケイ素(Si XY )、酸化チタン(TiO X )、酸化ジルコニウム(ZrO X )等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等をあげることができる。 As the protective film, for example, silicon oxide (SiO X), silicon nitride (Si X N Y), titanium oxide (TiO X), an oxide such as zirconium oxide (ZrO X), nitrides, or other of these multilayer films, it can be mentioned metal or the like having a 1200 ° C. or more melting point. これらの保護膜材料は、窒化物半導体の成長温度600℃〜1100℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。 These protective membrane materials withstand the temperature of the nitride semiconductor growth temperature 600 ° C. C. to 1100 ° C., or a nitride semiconductor does not grow on the surface, it has grown little aptitude. 保護膜材料を窒化物半導体表面に形成するには、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。 To form the protective film material in the nitride semiconductor surface can be used such as evaporation, sputtering, a gas phase film forming technique such as CVD.

【0024】また、第2の工程において、保護膜3及び保護膜4は、段差を第1の窒化物半導体2に形成する方法が、エッチングである場合と、ダイシングである場合とで、形成のされ方が多少異なる。 [0024] In the second step, the protective film 3 and the protective film 4, a method of forming a step in the first nitride semiconductor 2, and when an etching, in the case of the dicing, the formation of by the way it is slightly different. まずエッチングで段差を形成する場合、第1の窒化物半導体2上に保護膜を形成後、その上にレジスト膜を形成しパターンを転写し露光、現像して部分的に保護膜3を形成した後、第1の窒化物半導体2をエッチングすることで段差の形成を行う。 If first forming a step by etching, after forming a protective film on the first on the nitride semiconductor 2, the upper resist film to transfer the formed pattern to the exposure and development to form a partially protective film 3 after performing formation of the step by the first nitride semiconductor 2 is etched. 続いて段差を形成した第1の窒化物半導体2上、つまり保護膜3及び段差の下面等に更に保護膜を形成し、 Then first on the nitride semiconductor 2 formed a step, that further forming a protective film on the lower surface or the like of the protective film 3 and the step,
CF 4とO 2ガスによるドライエッチングにより、第1の窒化物半導体2の端面部分の保護膜をエッチングして除去し、図2に示すように保護膜4を形成する。 By dry etching with CF 4 and O 2 gas, the protective film of the first end face portion of the nitride semiconductor 2 and is removed by etching, to form a protective film 4 as shown in FIG. このように形成すると、例えば図2では、保護膜3は一層として図示されているが、保護膜3上に更に保護膜が形成され2層の保護膜が積層されたような状態になっている。 With this form, in FIG. 2, for example, the protective layer 3 is shown as a further, but the protective film of the protective film 3 further protective layer is formed on second layer is in a state such as that laminated . ここで保護膜4を形成する前に、保護膜3を取り除いてから、保護膜3の形成されていた部分と段差の下面とに保護膜を形成してもよく、又は保護膜3を取り除かずに保護膜4を形成してもよい。 Before forming the protective film 4 here, eliminate the protective film 3 may form a protective film formed once was part of the protective film 3 and the lower surface of the step, or without removing the protective film 3 protective film 4 may be formed. 次に、ダイシングで段差を形成する場合、第1の窒化物半導体2を上面からダイシング・ソーで第1の窒化物半導体2に段差を形成し、その後、その上に保護膜を形成し、CF 4とO 2ガスによるドライエッチングにより端面が露出されるように保護膜をエッチングにより除去することで所望の形状及び位置に保護膜3及び保護膜4を同時に形成する。 Next, when forming the step at the dicing, the first nitride semiconductor 2 is formed a step in the first nitride semiconductor 2 with a dicing saw from the top surface, then forming a protective film thereon, CF at the same time forming a protective film so that the end face is exposed by removing by etching a desired shape and position the protective film 3 and the protective film 4 by dry etching with 4 and O 2 gas.

【0025】保護膜3及び保護膜4の膜厚は、特に限定せず、ドライエッチングにより端面を露出させられる膜厚であり、且つ底面を被覆できる膜厚にする必要がある。 The thickness of the protective film 3 and the protective film 4 is not specifically limited, a thickness which is exposed to the end surface by dry etching, it is necessary to film thickness that can and cover the bottom surface. また、保護膜3と保護膜4の膜厚は、第2の窒化物半導体5が横方向に成長し易いように調整されていることが好ましく、場合によってはそれぞれの膜厚が異なってもよい。 The thickness of the protective film 3 and the protective film 4 is preferably the second nitride semiconductor 5 is adjusted so as to be easily grown in the lateral direction, in some cases it may be different each film thickness . 例えば、保護膜3は、薄く形成された方が、 For example, the protective film 3, is better to be thin,
第3の工程で成長させる第2の窒化物半導体5が保護膜3と同程度の膜厚となった時、隣接している第2の窒化物半導体5同士が接合し易くなると考えられる。 When the second nitride semiconductor 5 grown in the third step was the protective film 3 and the thickness of the same degree, it is considered the second nitride semiconductor 5 each other adjacent tends to bonding. また保護膜4は、比較的厚く(但し、第1の窒化物半導体2の端面が第2の窒化物半導体5が成長される程度に十分露出されている範囲)形成された方が、第2の窒化物半導体5の成長初期において、段差の下面(第1の窒化物半導体の平面又は異種基板面)を十分に覆うことができると共に熱による保護膜4へのピンホールの発生を防止できると考えられる。 The protective film 4 is relatively thick (however, the end surface of the first nitride semiconductor 2 range are exposed sufficiently to the extent that the second nitride semiconductor 5 is grown) of people who have formed, the second in the initial stage of growth of the nitride semiconductor 5, the occurrence of pinholes in the protective film 4 by heat can be prevented with the step of the lower surface (the plane or dissimilar substrate surface of the first nitride semiconductor) can be sufficiently covered Conceivable. ピンホールが保護膜に発生すると、 When the pin holes are generated in the protective film,
ピンホールから第2の窒化物半導体5が縦方向に成長する恐れがあり、結晶欠陥の発生の原因となると考えられる。 From pinholes second nitride semiconductor 5 may cause growing in the vertical direction, it is believed to be responsible for the generation of crystal defects. 本発明において、第1の窒化物半導体2の縦方向の成長を防止する一実施の形態として、保護膜を形成して行うことを挙げたが、本発明はこれに限定されない。 In the present invention, as an embodiment for preventing longitudinal growth of the first nitride semiconductor 2, has been given to do by forming a protective film, the present invention is not limited thereto. また、横方向から第2の窒化物半導体5を成長させる一実施の形態として第1の窒化物半導体2に窪みを形成して端面を設けることを挙げたが、本発明はこれに限定されない。 Although mentioned that laterally to form a first recess in the nitride semiconductor 2 as a second exemplary embodiment of growing a nitride semiconductor 5 is provided an end face, the present invention is not limited thereto.

【0026】次に、図3は、エッチングにより露出された第1の窒化物半導体2の端面から第2の窒化物半導体5を成長させる第3の工程を行った模式的断面図である。 Next, FIG. 3 is a schematic cross-sectional view of performing a third step of growing a second nitride semiconductor 5 from the first end face of the nitride semiconductor 2 exposed by etching. 第3の工程においては、第1〜第2の工程により保護膜3及び保護膜4を形成したことにより、第2の窒化物半導体5が成長可能な部分を、第1の窒化物半導体2 In the third step, by forming the protective film 3 and the protective film 4 by the first to the second step, the second is possible growths nitride semiconductor 5, the first nitride semiconductor 2
の端面のみとし、第1の窒化物半導体2の端面から第2 The end surface of only the second from the first end face of the nitride semiconductor 2
の窒化物半導体5が選択的に横方向に成長し始める。 Nitride semiconductor 5 begins to selectively grown in the lateral direction. そして、成長を続けるうちに、第2の窒化物半導体5が横方向に加え縦方向にも成長をはじめ、窒化物半導体が成長しにくい保護膜上にあたかも成長したかのように、第2の窒化物半導体5は保護膜3及び保護膜4を覆い成長を続ける。 Then, while the growing second nitride semiconductor 5 began to grow in the vertical direction in addition to the transverse direction, as if grown as if the nitride semiconductor grown hard protective film, the second nitride semiconductor 5 continue to grow to cover the protective film 3 and the protective film 4. このように成長初期に成長方向を特定された第2の窒化物半導体5は、厚膜に成長させても、結晶欠陥の極めて少ない非常に良好な結晶性を有する。 The second nitride semiconductor 5 identified in the initial growth growth direction thus can be grown to a thick film, having very few very good crystallinity of the crystal defects.

【0027】第2の窒化物半導体5としては、前記第1 Examples of the second nitride semiconductor 5, the first
の窒化物半導体2と同様のものを用いることができる。 It may be the same with the nitride semiconductor 2.
第2の窒化物半導体5は、成長の初期においては、保護膜の形成されていない第1の窒化物半導体の端面に選択的に成長し、向き合っている第1の窒化物半導体の端面から横方向に成長した第2の窒化物半導体が保護膜4の上面を覆い、次第に横方向から縦方向に成長し始め保護膜3と同程度の膜厚に成長すると、図3のように第2の窒化物半導体が保護膜3の上部に向かって横方向に成長し、そして図3のように隣接している第2の窒化物半導体5同士でつながる。 The second nitride semiconductor 5, in the initial stage of growth, selectively grown on the end face of the first nitride semiconductor is not formed in the protective film, the lateral from the end face of the first nitride semiconductor are facing the second nitride semiconductor grown direction covers the upper surface of the protective film 4, gradually from the lateral direction as the protective film 3 started to grow in the vertical direction to grow to a thickness approximately the same, the second as shown in FIG. 3 nitride semiconductor is grown in the lateral direction toward the top of the protective film 3, and connected with the second nitride semiconductor 5 each other adjacent as shown in Figure 3. その結果、図4に示すように、第2の窒化物半導体5があたかも保護膜3、4上に成長したかのような状態となる。 As a result, as shown in FIG. 4, a state as if the second nitride semiconductor 5 is grown as if on the protective film 3 and 4.

【0028】また第2の窒化物半導体5は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板、第1の窒化物半導体及び保護膜(以下、異種基板等とする場合がある。)を予め除去してから行う場合と、異種基板等を残して行う場合がある。 Further the second nitride semiconductor 5 is a substrate for growing a nitride semiconductor which becomes the device structure thereon, the heterogeneous substrate to form a device structure, the first nitride semiconductor and protective film in the case of performing (hereinafter sometimes to be heterogeneous substrate.) from the previously removed, there is a case where leaving heterogeneous substrate. このため前者の異種基板等を除去する場合の第2の窒化物半導体5の膜厚は、70μm以上、好ましくは100μm以上、好ましくは500μm Therefore a second thickness of the nitride semiconductor 5 in case of removing the former foreign substrate such as, 70 [mu] m or more, preferably 100μm or greater, preferably 500μm
以下である。 Less. この範囲であると異種基板及び保護膜等を研磨除去しても、第2の窒化物半導体5が割れにくくハンドリングが容易となり好ましい。 Be polished removing foreign substrate and the protective film and the like In this range, the preferred second cracking hardly handled nitride semiconductor 5 is facilitated.

【0029】また後者の異種基板等を残して行う場合の第2の窒化物半導体5の膜厚は、特に限定されないが、 Further second thickness of the nitride semiconductor 5 for performing leaving latter heterogeneous substrate such as, but not limited to,
100μm以下、好ましくは50μm以下、より好ましくは20μm以下である。 100μm or less, preferably 50μm or less, more preferably 20μm or less. この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第2の窒化物半導体5の上に素子構造となる窒化物半導体を良好に成長させることができる。 Within this range it is possible to prevent warping of the wafer due to thermal expansion coefficient difference heterogeneous substrate and the nitride semiconductor, good growing a nitride semiconductor which further a device structure on the second nitride semiconductor 5 as a device substrate it can be.

【0030】本発明の窒化物半導体の成長方法において、第1の窒化物半導体2、及び第2の窒化物半導体5 [0030] In the nitride semiconductor growth method of the present invention, the first nitride semiconductor 2, and the second nitride semiconductor 5
を成長させる方法としては、特に限定されないが、MO As a method of growing include, but are not limited to, MO
VPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOC VPE (metal organic chemical vapor deposition), HVPE (hydride vapor phase epitaxy), MBE (molecular beam epitaxy), MOC
VD(有機金属化学気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 VD (metal organic chemical vapor deposition) or the like, can be applied to all of the methods known for growing nitride semiconductor. 好ましい成長方法としては、膜厚が100μm以下ではM Preferred growth method, M is in the film thickness is 100μm or less
OCVD法を用いると成長速度をコントロールし易い。 Easy to control the growth rate using the OCVD method.
また膜厚が100μm以下ではHVPEでは成長速度が速くてコントロールが難しい。 Also it is difficult to control with fast HVPE at a growth rate in the 100μm or less thickness.

【0031】また本発明において、第2の窒化物半導体5上には、素子構造となる窒化物半導体を形成することができるので、明細書内において第2の窒化物半導体を素子基板又は窒化物半導体基板と言う場合がある。 [0031] In the present invention, on the second nitride semiconductor 5, it is possible to form a nitride semiconductor as a device structure, the second nitride semiconductor element substrate or nitride in the specification there is a case to say that the semiconductor substrate.

【0032】また第1の工程における前記異種基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いることもできる。 [0032] can also substrate having off-angle of the main surface of the hetero-substrate to become the material in the first step, is also possible to use a substrate obtained by off-angle further steps.
更に好ましい異種基板としては、(0001)面[C面] More preferred dissimilar substrate, (0001) plane [C plane]
を主面とするサファイア、(112−0)面[A面]を主面とするサファイア、又は(111)面を主面とするスピネルである。 Sapphire having the principal is a spinel having a major sapphire, or (111) plane as a principal (1120) plane [A surface. ここで異種基板が、(0001)面[C Here different substrate, (0001) plane [C
面]を主面とするサファイアであるとき、前記保護膜がそのサファイアの(112−0)面[A面]に対して垂直なストライプ形状を有していること[窒化物半導体の(101−0)[M面]に平行方向にストライプを形成すること]が好ましく、また(112−0)面[A面]を主面とするサファイアであるとき、前記保護膜はそのサファイアの(11−02)面[R面]に対して垂直なストライプ形状を有していることが好ましく、また(111) When the surface is a sapphire having the principal, said protective film of the sapphire (1120) plane [to have a vertical stripe shape with respect to the surface A] [nitride semiconductor (101- 0) it] is preferable to form a stripe in a direction parallel to the [M plane, and (112-0) plane [a surface] when the sapphire having the principal, the protective film of the sapphire (11- preferably has a vertical stripe shape with respect to 02) face [R plane, and (111)
面を主面とするスピネルであるとき、前記保護膜はそのスピネルの(110)面に対して垂直なストライプ形状を有していることが好ましい。 When the surface of a spinel having a major surface, the protective film preferably has a vertical stripe shape with respect to (110) plane of the spinel. ここでは、保護膜がストライプ形状の場合について記載したが、本発明においてサファイアのA面及びR面、スピネルの(110)面に窒化物半導体が横方向に成長し易いので、これらの面に第1の窒化物半導体の端面が形成されるように第1の窒化物半導体2に段差を形成するために保護膜の形成を考慮することが好ましい。 Here, the protective film is described for the case of a stripe shape, A plane and the R plane of the sapphire in the present invention, since the nitride semiconductor (110) plane of spinel laterally grown easily, first to these surfaces it is preferable to consider the formation of a protective film to form a first step in the nitride semiconductor 2 as the end surface of the first nitride semiconductor is formed.

【0033】本発明に用いられる異種基板について図を用いて更に詳細に説明する。 It will be described in more detail with reference to the drawings heterogeneous substrate used in the [0033] present invention. 図5は窒化物半導体の結晶構造を示すユニットセル図である。 Figure 5 is a unit cell showing the crystal structure of a nitride semiconductor. 窒化物半導体は正確には菱面体構造であるが、このように六方晶系で近似できる。 Although the nitride semiconductor is exactly a rhombohedral structure, it can be approximated in this way hexagonal. まず本発明の方法において、C面を主面とするサファイアを用い、保護膜はサファイアA面に対して垂直なストライプ形状とする場合について説明する。 First, in the method of the present invention, a sapphire having the principal C-plane, the protective layer will be described for the case of a vertical stripe shape with respect to the sapphire A plane. 例えば、図6は主面側のサファイア基板の平面図である。 For example, FIG. 6 is a plan view of the sapphire substrate main surface. この図はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA面としている。 This figure is a principal sapphire C plane and the A plane orientation flat (orientation flat) surface. この図に示すように保護膜のストライプをA面に対して垂直方向で、互いに平行なストライプを形成する。 The stripes of the protective film as shown in FIG vertically relative to the surface A to form parallel stripes each other. 図6に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。 As shown in FIG. 6, when the nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor is easily grown in the direction parallel to the A plane in the plane, it is difficult to grow in the vertical direction tends It is in. 従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図1〜図4に示したような結晶成長が容易に可能となる。 Thus the provision of the stripe in a direction perpendicular to the A plane, led a nitride semiconductor between the stripes and stripe tends to grow, the crystal growth is easily as shown in FIGS. 1 to 4 .

【0034】次に、A面を主面とするサファイア基板を用いた場合、上記C面を主面とする場合と同様に、例えばオリフラ面をR面とすると、R面に対して垂直方向に、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。 Next, the case of using a sapphire substrate whose principal surface A, as in the case of a principal the C plane, for example, the orientation flat when the R-plane, in a direction perpendicular to the R plane by forming parallel stripes each other, since the nitride semiconductor relative to the stripe width direction is in a growing tendency, it is possible to grow a small nitride semiconductor layer crystal defects.

【0035】また次に、スピネル(MgAl 24 )に対しても、窒化物半導体の成長は異方性があり、窒化物半導体の成長面を(111)面とし、オリフラ面を(11 Further Next, spinel against (MgAl 2 O 4), a nitride semiconductor growth has anisotropy, the growth plane of the nitride semiconductor and (111) plane, the orientation flat surface (11
0)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向がある。 When 0) plane, the nitride semiconductor tends to easily grow in a direction parallel to the (110) plane. 従って、(11 Therefore, (11
0)面に対して垂直方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。 0) nitride semiconductor adjacent to each other with the nitride semiconductor layer to form a stripe in a direction perpendicular to the surface is connected by the top of the protective layer can be grown with less crystal crystal defects. なおスピネルは四方晶であるため特に図示していない。 The spinel is not shown in particular because there is a four-way crystallization.

【0036】本発明の窒化物半導体素子(以下本発明の素子と言う場合がある。)について以下に説明する。 The nitride semiconductor device of the present invention (when referring to the element follows the present invention is.) Will be described below. 本発明の窒化物半導体素子は、前記した本発明の窒化物半導体の成長法により得られる第2の窒化物半導体5(窒化物半導体基板)上に、素子構造となる少なくともn型及びp型の窒化物半導体が形成されてなるものである。 The nitride semiconductor device of the present invention, the second obtained by a nitride semiconductor growth method of the present invention described above on the nitride semiconductor 5 (nitride semiconductor substrate), at least n-type and p-type as the element structure in which a nitride semiconductor is formed.
本発明の窒化物半導体素子を構成する窒化物半導体としては、特に限定されず、少なくともn型及びp型の窒化物半導体が積層されていればよい。 As a nitride semiconductor constituting the nitride semiconductor device of the present invention is not particularly limited, the nitride semiconductor of at least n-type and p-type only needs to be laminated. 例えば、n型窒化物半導体層として、超格子構造を有するn型窒化物半導体層を有し、この超格子構造のn型層にn電極を形成することのできるn型窒化物半導体が形成されているもの等が挙げられる。 For example, the n-type nitride semiconductor layer has an n-type nitride semiconductor layer having a superlattice structure, n-type nitride semiconductor capable of forming an n-electrode on the n-type layer of the superlattice structure is formed and have those, and the like. また、窒化物半導体素子構造を形成するその他の構成は、例えば電極、素子の形状等、いずれのものを適用させてもよい。 Further, other structures for forming the nitride semiconductor device structure, for example electrode, the shape of the element, may be applied to any one. 本発明の窒化物半導体素子の一実施の形態を実施例に示したが、本発明はこれに限定されない。 While an embodiment of the nitride semiconductor device of the present invention shown in Examples, the present invention is not limited thereto.

【0037】本発明の窒化物半導体素子構造となる窒化物半導体を成長させる方法は、特に限定されないがMO The method for growing nitride semiconductor comprising a nitride semiconductor device structure of the present invention is not particularly limited MO
VPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOC VPE (metal organic chemical vapor deposition), HVPE (hydride vapor phase epitaxy), MBE (molecular beam epitaxy), MOC
VD(有機金属化学気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 VD (metal organic chemical vapor deposition) or the like, can be applied to all of the methods known for growing nitride semiconductor. 好ましい成長方法は、MOCVD法であり、結晶をきれいに成長させることができる。 Preferred growth method is a MOCVD method, it is possible to clean grow crystals. しかし、MOCVD法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。 However, since the MOCVD method is time consuming, when the film thickness is thick it is preferably carried out in a time short way. また使用目的によって種々の窒化物半導体の成長方法を適宜選択し、窒化物半導体の成長を行うことが好ましい。 Also depending on the intended use by appropriately selecting the method for growing a variety of nitride semiconductor, it is preferable to perform the growth of a nitride semiconductor.

【0038】 [0038]

【実施例】以下に本発明の実施例を示すが本発明はこれに限定されない。 EXAMPLES Examples of the present invention in the following the present invention is not limited thereto. [実施例1]実施例1における各工程を図1〜図4を用いて示す。 Illustrating steps in Example 1 Example 1 with reference to FIGS. また実施例1はMOCVD法を用いて行った。 The Example 1 was conducted using the MOCVD method.

【0039】異種基板1として、2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層(図示されていない)を約200オングストロームの膜厚で成長させる。 [0039] As the heterogeneous substrate 1 2 inches phi, the C plane as a major surface, and set the sapphire substrate 1, A-plane orientation flat surface in a reaction vessel, and the temperature to 510 ° C., hydrogen in the carrier gas, the raw material using ammonia and TMG (trimethylgallium) to the gas, a buffer layer of GaN on the sapphire substrate 1 (not shown) is grown to a film thickness of about 200 angstroms.

【0040】バッファ層を成長後、TMGのみ止めて、 [0040] After the growth of the buffer layer, stopped only TMG,
温度を1050℃まで上昇させる。 Raising the temperature up to 1050 ℃. 1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×10 18 /cm 3ドープしたGaNよりなる第1の窒化物半導体層2を2μmの膜厚で成長させる。 When it turned 1050 ° C., TMG as the raw material gas, ammonia, using a silane gas, the a 1 × 10 18 / cm 3 doped with the first nitride semiconductor layer 2 made of GaN was Si is grown to the thickness of 2 [mu] m.
(図1) (Fig. 1)

【0041】第1の窒化物半導体層2を成長後、ストライプ状のフォトマスクを形成し、スパッタ装置によりストライプ幅15μm、ストライプ間隔3μmのSiO 2 [0041] After growing the first nitride semiconductor layer 2, to form a stripe-shaped photomask, stripe width 15μm by the sputtering device, the stripe interval 3 [mu] m SiO 2
よりなる保護膜3を1μmの膜厚で形成し、続いて、R The protective film 3 become more is formed with a thickness of 1 [mu] m, followed by, R
IE装置により第1の窒化物半導体層2の途中までエッチングして段差を形成することにより第1の窒化物半導体2の端面を露出させる(図2)。 It is etched up to the middle of the first nitride semiconductor layer 2 by IE device to expose the first end surface of the nitride semiconductor 2 by forming a step (FIG. 2). なお、ストライプ方向は、図6に示すように、オリフラ面に対して垂直な方向で形成する。 Note that the stripe direction, as shown in FIG. 6, formed in a direction perpendicular to the orientation flat.

【0042】第1の窒化物半導体層2に、図2のように段差を形成した後、段差を形成した第1の窒化物半導体2の表面にスパッタ装置により保護膜を形成し、CF 4 [0042] The first nitride semiconductor layer 2, after forming the step as shown in FIG. 2, the protective film is formed by a sputtering device to a first surface of the nitride semiconductor 2 formed a step, CF 4
とO 2ガスにより、段差を形成したことにより形成された第1の窒化物半導体2の端面部の保護膜のみをエッチングすることにより、保護膜3及び保護膜4を形成する。 And O by 2 gas, by etching only the protective film of the first end face of the nitride semiconductor 2 formed by forming a step, a protective film 3 and the protective film 4.

【0043】保護膜3及び保護膜4を形成後、反応容器内にセットし、温度を1050℃で、原料ガスにTM [0043] After forming the protective film 3 and the protective film 4 was set in the reaction vessel, the temperature at the 1050 ° C., TM source gas
G、アンモニア、シランガスを用い、Siを1×10 18 G, ammonia, using a silane gas, 1 Si × 10 18
/cm 3ドープしたGaNよりなる第2の窒化物半導体層5を30μmの膜厚で成長させる(図3及び図4)。 / Cm 3 doped with the second nitride semiconductor layer 5 made of GaN is grown to the thickness of 30 [mu] m (FIG. 3 and FIG. 4).

【0044】第2の窒化物半導体層5を成長後、ウェーハを反応容器から取り出し、SiドープGaNよりなる窒化物半導体基板を得る。 [0044] After growing a second nitride semiconductor layer 5, it takes out the wafer from the reaction vessel, to obtain a nitride semiconductor substrate made of Si-doped GaN.

【0045】(比較例)一方、比較のため、実施例1において保護膜3及び4を形成せず、実施例1と同様のサファイア基板1上にバッファ層を成長させた後、その上に第1の窒化物半導体層2を30μmの膜厚で形成し、 [0045] (Comparative Example) For comparison, without forming the protective film 3 and 4 in Example 1, after growing a buffer layer on the same sapphire substrate 1 as in Example 1, first on the 1 of the nitride semiconductor layer 2 is formed with a thickness of 30 [mu] m,
比較の窒化物半導体基板を得た。 To obtain a nitride semiconductor substrate of comparison.

【0046】第2の窒化物半導体層5(本発明の窒化物半導体基板)、及び比較の窒化物半導体基板上に、それぞれ10×15μmの範囲を任意に9箇所選び、単位面積あたりのエッチピットの数を光学顕微鏡により観察し、エッチピットの数を測定した。 The second nitride semiconductor layer 5 (nitride semiconductor substrate of the present invention), and the comparison of the nitride semiconductor substrate, select nine ranges for each 10 × 15 [mu] m, optionally per unit area etch pit the number of observed by an optical microscope to measure the number of etch pits. なお、エッチピットの測定方法は、まず上記GaN基板をドライエッチングにより約1μmエッチングし、その後顕微鏡観察を行いエッチピットを数える。 The method of measuring the etch pit, first the GaN substrate by about 1μm etched by dry etching, then count the etch pits perform microscopy. エッチピットは、結晶欠陥の指標となり、エッチピットの数が少ないと結晶欠陥がない結晶性の良好な結晶といえる。 Etch pits, serve as an indicator of crystal defects, it can be said that the number of etch pits is less a good crystal of no crystallinity is crystal defects. その結果、エッチピットの数は、本発明が6×10 6個/cm 2であり、前記比較例が1×10 10個/cm 2であり、本発明のものは比較例に比べ非常に減少していた。 As a result, the number of etch pits is the invention 6 × 10 6 cells / cm 2, the comparative example is 1 × 10 10 pieces / cm 2, is greatly reduced compared to the comparative example those of the present invention Was.

【0047】[実施例2]実施例1において、成長させた第1の窒化物半導体層2にダイシングにより段差を形成して第1の窒化物半導体層2の端面を露出させた後、 [0047] In Example 2 Example 1, after exposing the first end surface of the nitride semiconductor layer 2 to form the first step by dicing the nitride semiconductor layer 2 grown,
図2に示すように、保護膜3及び保護膜4を形成する他は同様にして、第2の窒化物半導体層5の窒化物半導体基板を得た。 As shown in FIG. 2, except that a protective film 3 and the protective film 4 were obtained in the same manner nitride semiconductor substrate of the second nitride semiconductor layer 5. 得られた窒化物半導体基板を実施例1と同様にエッチピットの数を測定した結果、実施例1と同様に良好な結果が得られた。 Results of measurement of the number of the obtained nitride semiconductor substrate similarly etch pits as in Example 1, Example 1 and similar good results were obtained.

【0048】[実施例3]実施例1において、第1の窒化物半導体層2をエッチングする際に、サファイア基板1までエッチングする他は同様にして行った。 [0048] In Example 3 Example 1, when etching the first nitride semiconductor layer 2, except that etched until the sapphire substrate 1 was conducted in the same manner. その結果、実施例1と同様に良好な結果が得られた。 As a result, in Example 1 and similarly good results were obtained.

【0049】[実施例4]以下、図7を元に実施例4について説明する。 [0049] [Example 4] Hereinafter, will be described in Example 4 based on Fig. 図7は本発明の成長方法により得られた窒化物半導体層を基板とする一実施の形態のLED素子の構造を示す模式断面図である。 Figure 7 is a schematic sectional view showing the structure of an LED element of one embodiment of a nitride semiconductor layer obtained by the growth method of the present invention and the substrate.

【0050】実施例1で得られたウェーハのサファイア基板1、バッファ層、第1の窒化物半導体層2、及び保護膜3、4を研磨、除去し、第2の窒化物半導体層5の表面を露出させ、第2の窒化物半導体層5のみにする。 [0050] Example sapphire substrate 1 of the resulting wafer 1, the buffer layer, the first nitride semiconductor layer 2, and the protective films 3 and 4 polished to remove the surface of the second nitride semiconductor layer 5 exposing the, only the second nitride semiconductor layer 5.
但し、実施例1において、第2の窒化物半導体5を成長させる際に膜厚を200μmとして行った。 However, in Example 1, it was carried out the thickness as 200μm in growing the second nitride semiconductor 5.

【0051】次に、第2の窒化物半導体層5(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第2の窒化物半導体層5の上にSiを1×10 18 /cm 3ドープしたGa Next, the wafer to the second nitride semiconductor layer 5 (Si-doped GaN) main surface was set in the reaction vessel of the MOVPE apparatus, on the second nitride semiconductor layer 5 at 1050 ° C. 1 with Si × 10 18 / cm 3 doped with Ga
Nよりなるバッファ層31を成長させる。 Growing a buffer layer 31 made of N. このバッファ層31は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。 The buffer layer 31 is a nitride semiconductor single crystal layer grown in the normal 900 ° C. or more high temperature, is distinguished from a buffer layer grown at a low temperature to relax the lattice mismatch between the previous substrate.

【0052】さらに、バッファ層31の上に膜厚20オングストローム、単一量子井戸構造のIn 0.4 Ga 0.6 [0052] Further, a thickness of 20 Å on the buffer layer 31, a single quantum well structure In 0.4 Ga 0.6 N
よりなる活性層32、膜厚0.3μmのMgを1×10 Become more active layer 32, 1 × 10 the Mg film thickness 0.3μm
20 /cm 3ドープAl 0.2 Ga 0.8 Nよりなるp側クラッド層33、膜厚0.5μmのMgを1×10 20 /cm 3ドープGaNよりなるp側コンタクト層34を順に成長させる。 20 / cm 3 doped Al 0.2 Ga 0.8 consisting N p-side cladding layer 33 is grown p-side contact layer 34 of Mg having a thickness of 0.5μm made of 1 × 10 20 / cm 3 doped GaN sequentially.

【0053】素子構造となるバッファ層31〜p側コンタクト層34成長後、ウェーハを反応容器から取出し、 [0053] extraction after the buffer layer 31~p-side contact layer 34 grown as the device structure, the wafer from the reaction vessel,
窒素雰囲気中で600℃アニーリングして、p側クラッド層33、p側コンタクト層34を低抵抗にする。 In a nitrogen atmosphere 600 ° C. and annealing the p-side cladding layer 33, p-side contact layer 34 to the low resistance. その後、p側コンタクト層34側からエッチングを行い、第2の窒化物半導体層5の表面を露出させる。 Thereafter, etching is performed from the p-side contact layer 34 side to expose the surface of the second nitride semiconductor layer 5. このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。 Thus, exposed by etching the nitride semiconductor layer below the active layer, by providing a "cutting allowance" during chip cutting, it becomes difficult to impact the p-n junction surface during cutting, also yield improved, highly reliable device is obtained.

【0054】エッチング後、p側コンタクト層34の表面のほぼ全面にNi/Auよりなる透光性のp電極35 [0054] After etching, almost entirely made of Ni / Au on the light transmitting p electrode of the surface of the p-side contact layer 34 35
を200オングストロームの膜厚で形成し、そのp電極35の上に、ボンディング用のパッド電極36を0.5 It was formed to a thickness of 200 Angstroms, on top of the p-electrode 35, the pad electrode 36 for bonding 0.5
μmの膜厚で形成する。 It is formed in a thickness of μm. p電極35形成後のチップの平面図(パッド電極36側から見た図)を図8に示す。 Plan view of the p-electrode 35 formed after the chip (viewed from the pad electrode 36 side) shown in FIG. 8.

【0055】p側電極形成後、第2の窒化物半導体層5 [0055] After the p-side electrode formation, the second nitride semiconductor layer 5
の素子構造が形成されていない表面全面に、n電極37 The entire surface of the device structure of is not formed, n electrode 37
を0.5μmの膜厚で形成する。 To form a film thickness of 0.5 [mu] m.

【0056】その後、n電極側からスクライブし、第2 [0056] Then, scribed from the n-electrode side, the second
の窒化物半導体層5のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。 The M plane of the nitride semiconductor layer 5 and the (101-0), cleaved a plane perpendicular to the M plane, obtain LED chips 300μm square. このLEDは20mAにおいて、520nmの緑色発光を示し、出力は従来のサファイア基板上に窒化物半導体素子構造を成長されたものに比較して2倍以上、静電耐圧も2倍以上と、非常に優れた特性を示した。 In this LED is 20 mA, showed green light emission of 520 nm, output compared to more than double to that growing a nitride semiconductor device structure on a conventional sapphire substrate, the electrostatic withstand voltage and more than twice, very It showed excellent properties.

【0057】[実施例5]以下、図9を元に実施例5について説明する。 [0057] [Example 5] Hereinafter, will be described in Example 5 based on FIG. 図9は本発明の成長方法により得られた窒化物半導体層を基板とする一実施の形態のレーザ素子の構造を示す模式断面図である。 Figure 9 is a schematic cross-sectional view showing the structure of a laser element of one embodiment of a nitride semiconductor layer obtained by the growth method of the present invention and the substrate.

【0058】実施例1で得られたウェーハのサファイア基板1、バッファ層、第1の窒化物半導体2、及び保護膜3、4を研磨、除去し、第2の窒化物半導体層5の表面を露出させ、第2の窒化物半導体層5のみにする。 [0058] Example sapphire substrate 1 of the resulting wafer 1, a buffer layer, polishing the first nitride semiconductor 2, and the protective films 3, 4, removed, the surface of the second nitride semiconductor layer 5 It is exposed, only the second nitride semiconductor layer 5. 但し、実施例1において、第2の窒化物半導体5を成長させる際に膜厚を200μmとして行った。 However, in Example 1, it was carried out the thickness as 200μm in growing the second nitride semiconductor 5.

【0059】次に、第2の窒化物半導体層5(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第2の窒化物半導体層5の上に下記各層を形成する。 Next, the wafer to the second nitride semiconductor layer 5 (Si-doped GaN) main surface was set in the reaction vessel of the MOVPE apparatus, the following layers on the second nitride semiconductor layer 5 to form.

【0060】(n側クラッド層43)次に、Siを1× [0060] (n-side cladding layer 43) Next, 1 × a Si
10 19 /cm 3ドープしたn型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、アンドープ(undo 10 19 / cm 3 doped with a first layer made of n-type Al 0.2 Ga 0.8 N, and 20 angstroms, an undoped (undo
pe)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。 A second layer of GaN of pe), a super lattice structure of total thickness 0.4μm to alternately and 20 Å formed by laminating 100 layers. n側クラッド層43はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。 n-side cladding layer 43 is a carrier confinement layer, and acts as a light confining layer, a nitride semiconductor containing Al, preferably it is desirable that a super lattice layer including AlGaN, a thickness of the whole superlattice layer 100 angstroms , 2 [mu] m or less, more preferably 500 angstroms or more, it is desirable to grow at 1μm or less. 超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。 When the super lattice layer no cracks good crystallinity carrier confinement layer can be formed.

【0061】(n側光ガイド層44)続いて、Siを1 [0061] Subsequently (n-side optical guide layer 44), 1 Si
×10 17 /cm 3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。 × 10 17 / cm 3 to n-type optical guide layer 44 made of doped n-type GaN is grown to the thickness of 0.1 [mu] m. このn側光ガイド層44は、活性層の光ガイド層として作用し、 The n-side optical guide layer 44 acts as an optical guide layer of the active layer,
GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは2 GaN, it is desirable to grow a InGaN, typically 100 Å 5 .mu.m, more preferably 2
00オングストローム〜1μmの膜厚で成長させることが望ましい。 It is desirable to grow a film thickness of 00 angstroms ~1Myuemu. このn側光ガイド層44は通常はSi、G The n-side optical guide layer 44 is typically Si, G
e等のn型不純物をドープしてn型の導電型とするが、 Although by doping n-type impurities of e such as a n-type conductivity,
特にアンドープにすることもできる。 In particular, it is also possible to undoped. 超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。 It may be doped with an n-type impurity to at least one of the first and second layers in the case of the superlattice, or may be undoped.

【0062】(活性層45)次に、Siを1×10 17 [0062] (active layer 45) Next, the Si 1 × 10 17 /
cm 3ドープのIn 0.2 Ga 0.8 Nよりなる井戸層、25オングストロームと、Siを1×10 17 /cm 3ドープのI cm 3 In 0.2 Ga 0.8 well layer made of N-doped, 25 angstroms, Si and 1 × 10 17 / cm 3 doped I
0.01 Ga 0.95 Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。 n 0.01 Ga 0.95 N consisting barrier layer is grown an active layer 45 of the total film thickness 175 angstroms multiple quantum well structure formed by alternately laminating 50 Angstroms (MQW).

【0063】(p側キャップ層46)次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×10 20 /cm 3ドープしたp型Al 0.3 Ga 0.9 Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。 [0063] (p-side cap layer 46) Next, larger than the band gap energy p-side optical guide layer 47, and larger than the active layer 45, p-type Al 0.3 was 1 × 10 20 / cm 3 doped with Mg the p-side cap layer 46 made of Ga 0.9 N is grown to the thickness of 300 angstroms. このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi i The p-side cap layer 46 is set to p-type, the film thickness is thin, the carriers are compensated by doping n-type impurities
型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。 Type, or may be a undoped, and most preferably a layer doped with p-type impurity. p側キャップ層17 p-side cap layer 17
の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。 The film thickness 0.1μm or less, more preferably 500 angstroms or less, and most preferably adjusted to below 300 Å. 0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。 Is grown in large thickness than 0.1 [mu] m, a crack is likely to enter into the p-type cap layer 46, excellent crystallinity nitride semiconductor layer is because hardly grow. Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。 LD element when the Al composition ratio is larger AlGaN more thinly formed easily oscillate. 例えば、Y値が0. For example, Y values ​​0.
2以上のAl Y Ga 1-Y Nであれば500オングストローム以下に調整することが望ましい。 It is desirable to adjust the 500 Å if 2 or more Al Y Ga 1-Y N. p側キャップ層46 p-side cap layer 46
の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。 The lower limit of the film thickness is not particularly limited, it is preferably formed of a film thickness of at least 10 angstroms.

【0064】(p側光ガイド層47)次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mg [0064] (p-side optical guide layer 47) Next, the band gap energy smaller than the p-side cap layer 46, Mg
を1×10 18 /cm 3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。 The 1 × 10 18 / cm 3 p-side optical guide layer 47 made of doped p-type GaN is grown to the thickness of 0.1 [mu] m. この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。 This layer acts as a light guide layer of the active layer, like GaN and n-side optical guide layer 44, be grown InGaN desirable. また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。 Further, this layer also acts as a buffer layer when growing the p-side cladding layer 48, 100 Å 5 .mu.m, more preferably by growing a film thickness of 200 Å ~1Myuemu, it acts as a preferred optical guide layer . このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。 This p-side optical guide layer is usually a p-type conductivity by doping p-type impurities such as Mg, it may not particularly doped with impurities. なお、このp In addition, this p
型光ガイド層を超格子層とすることもできる。 Type optical guide layer may be a superlattice layer. 超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。 It may be doped with p-type impurities in at least one of the first and second layers in the case of a superlattice layer, or may be undoped.

【0065】(p側クラッド層48)次に、Mgを1× [0065] (p-side cladding layer 48) Next, 1 × a Mg
10 20 /cm 3ドープしたp型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、Mgを1×10 20 10 20 / cm 3 a first layer made of doped p-type Al 0.2 Ga 0.8 N, 20 angstroms, 1 Mg × 10 20
/cm 3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μ / Cm 3 second layer made of doped p-type GaN, a total thickness 0.4μ formed by alternately stacking and 20 Å
mの超格子層よりなるp側クラッド層48を形成する。 Forming a p-side cladding layer 48 composed of a super lattice layer of m.
この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。 This layer acts as a confinement layer also carrier a n-side cladding layer 43, which acts as a layer for reducing the resistivity of the p-type layer side by a superlattice structure. このp This p
側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは5 There are no particular restrictions on the film thickness of the side cladding layer 48, 100 angstroms, 2 [mu] m or less, more preferably 5
00オングストローム以上、1μm以下で成長させることが望ましい。 00 angstroms, it is desirable to grow at 1μm or less. なお本実施例では超格子層をn側クラッド層側にも設けたが、n側クラッド層側よりもp側層側に超格子層を設けた方が、p層の抵抗値が減少する傾向にあるため、Vfを低下させる上で好ましい。 Incidentally trend in this embodiment is a super lattice layer is provided in the n-side cladding layer side, who was a superlattice layer disposed on the p-side layer side than the n-side cladding layer side, the resistance of p layer decreases because of the preferable in reducing the Vf.

【0066】量子構造の井戸層を有する活性層45を有するダブルへテロ構造の窒化物半導体素子の場合、活性層45に接して、活性層45よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層46を設け、そのキャップ層46よりも活性層から離れた位置に、キャップ層46よりもバッドギャップエネルギーが小さいp側光ガイド層47を設け、そのp側光ガイド層47よりも活性層から離れた位置に、p側光ガイド層47よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層48を設けることは非常に好ましい。 [0066] When the nitride semiconductor device of double heterostructure having an active layer 45 having a well layer of the quantum structure, in contact with the active layer 45, a band gap energy greater thickness 0.1μm or less than the active layer 45 of providing a cap layer 46 made of a nitride semiconductor containing Al, at a position away from the active layer than the cap layer 46, it provided the p-side optical guide layer 47 bad gap energy is smaller than the cap layer 46, the p in a position away from the active layer than the side light guide layer 47, the provision of the p-side cladding layer 48 composed of a super lattice layer comprising a nitride semiconductor containing Al band gap larger than the p-side optical guide layer 47 is very preferred. しかもp側キャップ層46のバンドギャップエネルギーが大きくしてある、n層から注入された電子がこのキャップ層46で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。 Moreover is made larger band gap energy of the p-side cap layer 46, the electrons injected from the n layer are blocked by the cap layer 46, because the electrons do not overflow the active layer, low leakage current of the element Become.

【0067】(p側コンタクト層49)最後に、Mgを2×10 20 /cm 3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。 [0067] to (p-side contact layer 49) Finally, the p-side contact layer 49 of p-type GaN was 2 × 10 20 / cm 3 doped with Mg is grown to the thickness of 150 angstroms. p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、2 p-side contact layer 500 angstroms or less, more preferably 400 angstroms or less, 2
0オングストローム以上に膜厚を調整する。 To adjust the thickness of more than 0 angstrom.

【0068】反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p [0068] After the completion of the reaction, in the reaction vessel, in a nitrogen atmosphere the wafer, carried out the annealing at 700 ℃, p
型層をさらに低抵抗化する。 Further reduce the resistance of the mold layer. アニーリング後、ウェーハを反応容器から取り出し、図9に示すように、RIE装置により最上層のp型コンタクト層49と、p型クラッド層48とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Au After annealing, removed wafer from the reaction vessel, as shown in FIG. 9, the top layer of the p-type contact layer 49 by RIE device, by etching the p-type cladding layer 48, a ridge having a stripe width of 4μm , the entire surface Ni / Au of the ridge surface
よりなるp電極51を形成する。 Forming a p-electrode 51 made of more. 次に、図9に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO 2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したp Next, a p-side cladding layer 48, an insulating film 50 made of SiO 2 on the surface of the contact layer 49 except for the p-electrode 51 as shown in FIG. 9, the electrical and p electrode 51 via the insulating film 50 p connected to the
パッド電極52を形成する。 Forming a pad electrode 52.

【0069】p側電極形成後、第2の窒化物半導体層5 [0069] After the p-side electrode formation, the second nitride semiconductor layer 5
の素子構造が形成されていない表面全面に、Ti/Al The entire surface of the device structure of is not formed, Ti / Al
よりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/S The n electrode 53 of the additional level is formed with a thickness of 0.5 [mu] m, the Au / S for metallization of a heat sink on it
nよりなる薄膜を形成する。 Forming a thin film made of n.

【0070】その後、n電極側53からスクライブし、 [0070] Then, scribed from the n-electrode side 53,
第2の窒化物半導体層5のM面(11−00、図5の六角柱の側面に相当する面)で第2の窒化物半導体層5を劈開し、共振面を作製する。 M surface of the second nitride semiconductor layer 5 and the second nitride semiconductor layer 5 at (11-00, surface corresponding to the side surface of the hexagonal prism in FIG. 5) is cleaved to produce a resonance surface. 共振面の両方あるいはどちらか一方にSiO 2とTiO 2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。 A dielectric multilayer film made of SiO 2 and TiO 2 was formed on one both resonance surface or either, finally in a direction parallel to the p-electrode, and a laser chip by cutting the bar. 次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、 Then placed in the heat sink and chip face-up (state in which the substrate and the heat sink is opposed), a p-pad electrode 52 by wire bonding,
室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm 2 、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 Was tried laser oscillation at room temperature, at room temperature, the threshold current density of 2.0 kA / cm 2, the threshold voltages 4.0V, continuous oscillation of an oscillation wavelength of 405nm was confirmed showed 1000 hours or more life.

【0071】[実施例6]図10は本発明の成長方法により得られた窒化物半導体層を基板とする一実施の形態のLED素子の構造を示す模式断面図であり、活性層3 [0071] [Embodiment 6] FIG. 10 is a schematic cross-sectional view of the nitride semiconductor layer obtained by the growth method shows the structure of an LED element of one embodiment of a substrate of the present invention, the active layer 3
2から上の素子構造としては、実施例4のLED素子と同様の構造を有する。 The device structure of the upper 2 has the same structure as the LED device of Example 4. このLED素子は実施例1で得られた第2の窒化物半導体層5の上に、下記の超格子層を有するn側クラッド層51を成長させる。 The LED element on the second nitride semiconductor layer 5 obtained in Example 1, to grow the n-side cladding layer 51 having a superlattice layer below. また、実施例6においては、サファイア基板1、バッファ層、保護膜を除去せず行った。 In Example 6, the sapphire substrate 1, a buffer layer were performed without removing the protective film. 実施例6で用いる第2の窒化物半導体5は、実施例1において第2の窒化物半導体5を成長させる際にSiをドープせずに成長させた。 The second nitride semiconductor 5 used in Example 6 were grown without doping Si in growing the second nitride semiconductor 5 in Example 1. (n側クラッド層51)Siを1×10 19 /cm 3ドープしたn型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。 (N-side cladding layer 51) Si to 1 × 10 19 / cm 3 doped with a first layer made of n-type Al 0.2 Ga 0.8 N, 20 angstroms, a second layer of GaN undoped (undope), 20 and Å a super lattice structure of total thickness 0.4μm obtained by 100 are alternately laminated. 超格子層にするとクラックのない結晶性の良いキャリア閉じ込めのクラッド層が形成できる。 Cladding layer confining good carrier cracks no crystallinity when the superlattice layer can be formed.

【0072】次に、膜厚20オングストロームの単一量子井戸構造のIn 0.4 Ga 0.6 Nよりなる活性層32、膜厚0.3μmのMgを1×10 20ドープAl 0.2 Ga 0.8 Next, the active layer made of In 0.4 Ga 0.6 N of the single quantum well structure having a thickness of 20 Å 32, 20 1 × 10 the Mg film thickness 0.3μm doped Al 0.2 Ga 0.8
Nよりなるp側クラッド層33、膜厚0.5μmのMg p-side cladding layer 33 made of N, a thickness of 0.5 [mu] m Mg
を1×10 20ドープGaNよりなるp側コンタクト層3 The 1 × 10 20 doping consisting GaN p-side contact layer 3
4が順に積層された構造を有する。 4 are laminated in this order. そしてp層側からエッチングを行いクラッド層51の表面を露出させてn電極37を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極35と、そのp電極35の上に、ボンディング用のパッド電極36を形成し、図10に示すような同一面側からn電極37とp電極35とを設けた構造とする。 Then the n electrode 37 is formed to expose the surface of the clad layer 51 is etched from the p-layer side, whereas the p-electrode 35 of the light-transmitting substantially the entire surface of the p-side contact layer, on top of the p-electrode 35 , to form a pad electrode 36 for bonding, a structure in which a and n electrode 37 and the p electrode 35 from the same side as shown in FIG. 10. 最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして35 Finally after the thickness of the sapphire substrate thinned by polishing to about 50 [mu] m, and scribed polished surface 35
0μm角の素子とする。 The element of 0μm angle.

【0073】得られたLED素子は実施例4のLED素子に比較して、出力は約1.5倍、静電耐圧も約1.5 [0073] The obtained LED element is compared to the LED device of Example 4, the output was about 1.5 times, about even electrostatic breakdown 1.5
倍に向上した。 It was improved to double.

【0074】 [0074]

【発明の効果】本発明の窒化物半導体の成長方法により、結晶欠陥の非常に少ない結晶性の良好な窒化物半導体を得ることができる。 The nitride semiconductor process of growth of the present invention, it is possible to obtain a good nitride semiconductor of very small crystals of the crystal defects. 更に本発明は、結晶性の良好な窒化物半導体を基板としてこの上に素子構造を構成する窒化物半導体を成長させると、ライフ時間の伸びた、逆耐圧が上昇し、寿命特性の良好な窒化物半導体素子を得ることができる。 The present invention, when growing a nitride semiconductor that constitutes the device structure on the good nitride semiconductor crystalline as the substrate, extending the life time, the reverse breakdown voltage is increased, good nitride life characteristics it can be obtained sEMICONDUCTOR element.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。 1 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図2】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。 2 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図3】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。 Figure 3 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図4】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。 4 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図5】サファイアの面方位を示すユニットセル図である。 5 is a unit cell showing a sapphire plane orientation.

【図6】保護膜のストライプ方向を説明するための基板主面側の平面図である。 6 is a plan view of the substrate main surface side for illustrating the stripe direction of the protective film.

【図7】本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図である。 7 is a schematic sectional view showing one structure of a nitride semiconductor LED device using the substrate according to the method of the present invention.

【図8】図7の素子をp電極側から見た平面図である。 The device of FIG. 8 7 is a plan view from the p-electrode side.

【図9】本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図である。 9 is a schematic sectional view showing one structure of a nitride semiconductor LD device using the substrate according to the method of the present invention.

【図10】本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図である。 Is a schematic sectional view showing one structure of a nitride semiconductor LED device using the substrate according to the method of the present invention; FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・・基板 2・・・・第1の窒化物半導体 3、4・・・・保護膜 5・・・・第2の窒化物半導体 1 ... substrate 2 ... first nitride semiconductor 3, 4 ... protective film 5 ... second nitride semiconductor

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 窒化物半導体と異なる材料よりなる異種基板の上に、窒化物半導体を成長させた後、該窒化物半導体の縦方向の成長を抑え、窒化物半導体を横方向のみに成長させ、続いて、縦及び横方向に成長させることを特徴とする窒化物半導体の成長方法。 To 1. A on a heterogeneous substrate made of a nitride semiconductor material different, after growing the nitride semiconductor, suppressing the vertical growth of the nitride semiconductor, by growing a nitride semiconductor only laterally , followed by a nitride semiconductor process growth, characterized in that to grow in the vertical and horizontal directions.
  2. 【請求項2】 窒化物半導体と異なる材料よりなる異種基板の上に、第1の窒化物半導体を成長させる第1の工程と、 第1の工程後、前記第1の窒化物半導体に部分的に段差を形成して第1の窒化物半導体の端面を露出させ、段差上面にある第1の窒化物半導体の平面及び段差の異種基板に対して水平な面に保護膜を形成する第2の工程と、 第2の工程後、前記第1の窒化物半導体の端面から第2 Wherein on a heterogeneous substrate made of a different material from the nitride semiconductor, a first step of growing the first nitride semiconductor, after the first step, in part on the first nitride semiconductor to expose the end surface of the first nitride semiconductor to form a step, the second forming a protective film on a horizontal plane relative to the first nitride semiconductor plane and the step heterogeneous substrate in the step upper surface a step, after the second step, the the end surface of the first nitride semiconductor 2
    の窒化物半導体を成長させる第3の工程とを含むことを特徴とする窒化物半導体の成長方法。 The third step and the nitride semiconductor process growth, which comprises the growing of the nitride semiconductor.
  3. 【請求項3】 前記第2の工程で、段差を形成する方法が、エッチング又はダイシングであることを特徴とする請求項2に記載の窒化物半導体の成長方法。 In wherein said second step, a method of forming a level difference, a nitride semiconductor method of growing according to claim 2, characterized in that the etching or dicing.
  4. 【請求項4】 前記第2の工程で、段差の底面が第1の窒化物半導体面又は異種基板面であることを特徴とする請求項2又は3に記載の窒化物半導体の成長方法。 Wherein in the second step, the nitride semiconductor method of growing according to claim 2 or 3, wherein the bottom surface of the step is the first nitride semiconductor surface or dissimilar substrate surface.
  5. 【請求項5】 前記窒化物半導体の成長方法で得られる第2の窒化物半導体の上に、素子構造となる少なくともn型及びp型の窒化物半導体が形成されていることを特徴とする窒化物半導体素子。 5. A on the second nitride semiconductor obtained in the nitride semiconductor growth method, characterized in that the nitride semiconductor of at least n-type and p-type a device structure is formed nitride thing semiconductor element.
JP27582698A 1997-10-09 1998-09-29 Nitride semiconductor growth method and a nitride semiconductor device Expired - Fee Related JP3491538B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27744897 1997-10-09
JP9-277448 1997-10-09
JP29009897 1997-10-22
JP9-290098 1997-10-22
JP27582698A JP3491538B2 (en) 1997-10-09 1998-09-29 Nitride semiconductor growth method and a nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27582698A JP3491538B2 (en) 1997-10-09 1998-09-29 Nitride semiconductor growth method and a nitride semiconductor device

Publications (2)

Publication Number Publication Date
JPH11191659A true true JPH11191659A (en) 1999-07-13
JP3491538B2 JP3491538B2 (en) 2004-01-26

Family

ID=27336298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27582698A Expired - Fee Related JP3491538B2 (en) 1997-10-09 1998-09-29 Nitride semiconductor growth method and a nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP3491538B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (en) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> Epitaxial material to be grown sideways in trenches and its manufacture
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2001044570A (en) * 1999-07-27 2001-02-16 Nichia Chem Ind Ltd Nitride semiconductor laser element
WO2001048798A1 (en) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7053420B2 (en) 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
EP1947684A1 (en) 2000-09-18 2008-07-23 Mitsubishi Chemical Corporation Semiconductor base material and method of manufacturing the material
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2010067886A (en) * 2008-09-12 2010-03-25 Stanley Electric Co Ltd Zinc oxide semiconductor element and method of manufacturing the same
JP2010157773A (en) * 2010-04-13 2010-07-15 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
JP2011187965A (en) * 1998-07-31 2011-09-22 Sharp Corp Nitride semiconductor structure, method of manufacturing the same, and light emitting element
JP2013153197A (en) * 2013-03-29 2013-08-08 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
US8823028B2 (en) 2008-07-21 2014-09-02 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
JP2015065465A (en) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light-emitting diode device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118979A1 (en) 2008-03-28 2009-10-01 パナソニック株式会社 Nitride semiconductor light-emitting device

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2000021771A (en) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> Epitaxial material to be grown sideways in trenches and its manufacture
JP2011187965A (en) * 1998-07-31 2011-09-22 Sharp Corp Nitride semiconductor structure, method of manufacturing the same, and light emitting element
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6790279B2 (en) 1999-05-10 2004-09-14 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP4625998B2 (en) * 1999-07-27 2011-02-02 日亜化学工業株式会社 Nitride semiconductor laser device
JP2001044570A (en) * 1999-07-27 2001-02-16 Nichia Chem Ind Ltd Nitride semiconductor laser element
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
WO2001048798A1 (en) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
EP1947684A1 (en) 2000-09-18 2008-07-23 Mitsubishi Chemical Corporation Semiconductor base material and method of manufacturing the material
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7053420B2 (en) 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US9680064B2 (en) 2008-07-21 2017-06-13 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
US8823028B2 (en) 2008-07-21 2014-09-02 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
JP2010067886A (en) * 2008-09-12 2010-03-25 Stanley Electric Co Ltd Zinc oxide semiconductor element and method of manufacturing the same
JP2010157773A (en) * 2010-04-13 2010-07-15 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
JP2013153197A (en) * 2013-03-29 2013-08-08 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
JP2015065465A (en) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light-emitting diode device

Also Published As

Publication number Publication date Type
JP3491538B2 (en) 2004-01-26 grant

Similar Documents

Publication Publication Date Title
US6861729B2 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US6069394A (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
US6294440B1 (en) Semiconductor substrate, light-emitting device, and method for producing the same
US6153010A (en) Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6720586B1 (en) Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US6586819B2 (en) Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US20050224783A1 (en) Nitride semiconductor laser device and nitride semiconductor device
US20050279994A1 (en) Semiconductor laser device and manufacturing method thereof
US20040056259A1 (en) Semiconductor light emitting device, its manufacturing method, semiconductor device and its manufacturing method
US8017932B2 (en) Light-emitting device
US6362515B2 (en) GaN substrate including wide low-defect region for use in semiconductor element
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
US20040067648A1 (en) Crystal film, crystal substrate, and semiconductor device
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
US7057211B2 (en) Nitride semiconductor laser device and manufacturing method thereof
US7974322B2 (en) Nitride semiconductor laser diode
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JP2003124573A (en) Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2010232464A (en) Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode
US20050030994A1 (en) Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
US20020000558A1 (en) Gallium nitride based light emitting element
JP2002009004A (en) Method of manufacturing nitride semiconductor, nitride semiconductor device, method of manufacturing the same semiconductor light emitting device and its manufacturing method
JP2002016000A (en) Nitride semiconductor element and nitride semiconductor substrate

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees