JP3791246B2 - Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method - Google Patents
Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method Download PDFInfo
- Publication number
- JP3791246B2 JP3791246B2 JP16807999A JP16807999A JP3791246B2 JP 3791246 B2 JP3791246 B2 JP 3791246B2 JP 16807999 A JP16807999 A JP 16807999A JP 16807999 A JP16807999 A JP 16807999A JP 3791246 B2 JP3791246 B2 JP 3791246B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- growth
- growing
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に転位の少ない窒化物半導体よりなる基板の成長方法に関する。また、本発明は、前記窒化物半導体よりなる基板を用い発光ダイオード、レーザダイオード等の発光素子、あるいは太陽電池、光センサー等の受光素子に使用される窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)よりなる窒化物半導体素子の製造方法に関する。
【0002】
【従来の技術】
近年、サファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板の上、又は異種基板上に成長された窒化物半導体上に、窒化物半導体が成長しないかあるいは成長しにくい材料からなるSiO2等の保護膜を成長させ、この上に窒化物半導体を選択成長させることにより、転位を低減できる種々の窒化物半導体の成長方法[ELOG(Epitaxially laterally overgrown GaN)の成長方法]が知られている。
【0003】
例えば、SiO2等の保護膜を用いる場合のELOGの成長方法としては、Jpn.J.Appl.Phys.Vol.37(1998)pp.L309−L312(以下単にJ.J.A.P.の文献とする。)に、サファイア上に成長させた窒化物半導体上にSiO2等のマスクを部分的(例えばストライプ形状)に形成し、その後、この上に窒化物半導体を成長させることにより、転位の少ない窒化物半導体を得ることが記載されている。
このELOG成長は、マスクを形成しこのマスクを覆うように意図的にGaNを横方向に成長させることにより、マスク上方部に成長した窒化物半導体には転位がほとんど見られなくなるものである。つまり、マスクを覆うように窒化物半導体が横方向に成長すると、この窒化物半導体の成長に伴って転位も横方向に伝播し、一旦横方向に伝播した転位は、再び縦方向(窒化物半導体の成長方向)に伝播しなくなり、これによって、マスク上方部に成長する窒化物半導体には転位がほとんど見られなくなる。
そして、マスクを形成していない部分に成長したGaNの表面には、ほぼ1×107/cm2の転位があるが、マスクの上方部に成長したGaNの表面には転位がほとんど見られなくなる。このように、転位の少ない窒化物半導体の基板を得ることが可能となったことから、窒化物半導体素子の寿命特性を向上させることができる。
【0004】
しかし、上記J.J.A.P.の文献に記載のELOGの成長方法は、転位を低減でき、寿命特性の良好な素子を得ることができるものの、成長時の熱によってSiO2が分解する可能性がある。SiO2が分解すると、SiO2上から窒化物半導体が異常成長したり、分解したSiやO等が窒化物半導体に入りGaNを汚染したりして、結晶性の低下を招くことがある。
【0005】
これに対して、SiO2等の保護膜を用いない場合のELOGの成長方法としては、特開平8−64791号公報に、異種基板上にアモルファス状のGaN膜を成長させた後、このアモルファス状のGaN膜をストライプ状にエッチングし、この上にさらに窒化物半導体を成長させることにより、アモルファスGaN膜部分以外から成長する窒化物半導体の転位が、アモルファスGaN膜上部に成長する特定の窒化物半導体部分に集中し、アモルファス膜上部以外に成長する窒化物半導体の転位を低減できることが記載されている。
【0006】
【発明が解決しようとする課題】
しかしながら、特開平8−64791号公報に記載の方法では、転位がアモルファスGaN膜の上部に成長する特定の部分に集中する傾向があるが、十分に転位をアモルファス膜に集中させることができず、ストライプ状のアモルファス以外から成長する窒化物半導体の転位の低減が十分ではない。
このようなSiO2等の保護膜を用いないELOGの成長方法では、十分満足できる程度に転位の低減された窒化物半導体を得ることができない。寿命特性の良好な窒化物半導体素子を作製するには、転位の少ない窒化物半導体の基板を得ることが望ましいが、上記従来の方法では十分な寿命特性を有する程度に転位を低減させることが難しい。
【0007】
そこで、本発明の目的は、SiO2等の保護膜を用いずとも、転位の低減された、結晶性が良好な窒化物半導体を得ることができる窒化物半導体の成長方法を提供することである。
更に、本発明は、結晶性が良好で且つ転位の少ない窒化物半導体を基板とする窒化物半導体素子の製造方法を提供することである。
【0008】
【課題を解決するための手段】
即ち、本発明の目的は、下記(1)〜(9)の構成によって達成することができる。
(1) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の窒化物半導体を成長させる第1の工程と、
前記第1の工程後、前記第1の窒化物半導体の表面をドライエッチングにより窒化物半導体が成長しにくいか又は成長しないように部分的に改質し、第1の窒化物半導体の表面への窒化物半導体の成長に選択性を持たせる第2の工程と、
前記第2の工程後、前記表面が部分的に改質された第1の窒化物半導体上に、第2の窒化物半導体を成長させる第3の工程を少なくとも有することを特徴とする窒化物半導体の成長方法。
(2) 前記第2の工程が、異種基板上に成長された第1の窒化物半導体上に、保護膜を部分的に形成した後、該保護膜の形成されていない部分を、前記ドライエッチングによりN欠損部分を形成して第1の窒化物半導体の表面を部分的に改質し、その後、保護膜を除去する工程であることを特徴とする前記(1)に記載の窒化物半導体の成長方法。
(3) 前記ドライエッチングが、希ガス及びO2ガスの少なくとも1種以上のガスを用いることを特徴とする前記(1)又は(2)に記載の窒化物半導体の成長方法。
(4) 前記第3の工程後に、前記第2の窒化物半導体の表面であり、且つ第1の窒化物半導体の表面改質部分以外の部分の上部をドライエッチングにより窒化物半導体が成長しにくいか又は成長しないように部分的に改質し、第2の窒化物半導体の表面への窒化物半導体の成長に選択性を持たせる第4の工程と、
前記第4の工程後、前記表面が部分的に改質された第2の窒化物半導体上に、第3の窒化物半導体を成長させる第5の工程を有することを特徴とする前記(1)〜(3)のいずれか1つに記載の窒化物半導体の成長方法。
(5) 前記異種基板が、サファイアのC面がステップ状にオフアングルされていることを特徴とする前記(1)〜(4)のいずれか1項に記載の窒化物半導体の成長方法。
(6) 前記ステップ状にオフアングルされているサファイア基板のオフアングル角が、0.1°〜0.5°であることを特徴とする前記(5)に記載の窒化物半導体の成長方法。
(7) 前記ステップ状にオフアングルされているサファイア基板のステップに沿う方向(段差方向)が、サファイアのA面に対して垂直に形成されていることを特徴とする前記(5)又は(6)に記載の窒化物半導体の成長方法。
(8) 前記(1)〜(7)のいずれか1つに記載の窒化物半導体の成長方法により基板を成長させる第1の工程と、前記基板上に素子構造となる少なくともn型窒化物半導体、活性層、及びp型窒化物半導体を形成する第2の工程を有することを特徴とする窒化物半導体素子の製造方法。
(9) 前記(1)〜(7)のいずれか1つに記載の窒化物半導体の成長方法により基板を成長させる第1の工程と、前記基板上に素子構造となる少なくともn型窒化物半導体、活性層、及びp型窒化物半導体を形成する第2の工程と、前記窒化物半導体基板の第1の窒化物半導体に形成された改質部分上部に、窒化物半導体レーザ素子の光を導波するストライプ形状又はリッジ形状を形成する第3の工程を有することを特徴とする窒化物半導体レーザ素子の製造方法。
【0009】
つまり、本発明の窒化物半導体の成長方法は、異種基板上に成長された第1の窒化物半導体の表面を部分的に、窒化物半導体が成長しにくくなるように改質することにより、この改質部分への第2の窒化物半導体の成長が抑制され、第1の窒化物半導体の表面への窒化物半導体の成長に選択性が生じ、従来のSiO2等の保護膜を用いた場合のように、改質部分が保護膜のような働きをすることで、改質部分の上方部に成長する第2の窒化物半導体には転位がほとんど見られなくなる。
【0010】
従来のSiO2を用いないELOGの成長方法では、SiO2を用いた場合のように窒化物半導体の成長に選択性が得られないので、意図的に窒化物半導体を横方向に成長させることができない。
また、SiO2を用いる従来技術では、窒化物半導体の成長に選択性が得られ転位のほとんどない部分を形成することができるが、熱によるSiO2の分解による汚染等での結晶性の低下が懸念される。
【0011】
これに対して、本発明の窒化物半導体の成長方法は、上記のように、SiO2等のマスクを用いずとも、窒化物半導体の表面を部分的に改質することで、窒化物半導体の成長に選択性を持たせることができる。これによって、改質部分へ向かって、意図的に窒化物半導体を横方向に成長させることができ、その結果、転位の低減が可能となる。
本発明において、改質部分では窒化物半導体の成長が抑制され、改質部分以外から窒化物半導体が成長する。この成長を始めた窒化物半導体が、厚膜に成長していく過程で、成長の抑制されている改質部分方向に意図的に横方向に成長し、それと同時に転位も改質部分方向に向かって横方向に伝播する。その結果、改質部分の上方部に成長する第2の窒化物半導体には転位がほとんど見られなくなる。
【0012】
転位は、窒化物半導体の成長の方向とほぼ同様の方向に伝播する性質を有するが、窒化物半導体の縦方向の成長に比べて横方向の成長が促進される(意図的に横方向に成長させる場合に横方向の成長が促進される傾向がある。)と横方向に伝播する傾向がある。そして、一旦横方向に伝播した転位は、再び横方向の成長に比べて、縦方向の成長が促進されても、再び縦方向(改質部分の上方部)に伝播しにくくなる傾向がある。その結果、改質部分の上に向かって意図的に横方向に成長した窒化物半導体部分には転位がほとんど見られなくなる。
【0013】
また、転位のほとんど見られない部分を有する第2の窒化物半導体を基板として素子構造を形成すると、寿命特性の良好な窒化物半導体素子が得られる。この場合、素子の導波路等が、転位のほとんど見られない部分の上方に形成されていることが寿命特性を向上させる点で好ましい。
【0014】
更に、本発明は、第2の工程が、異種基板上に成長された第1の窒化物半導体上に、保護膜を部分的に形成した後、該保護膜の形成されていない部分を、ドライエッチングしてN欠損部分を形成して第1の窒化物半導体の表面を部分的に改質し、その後、保護膜を除去する工程であると、改質部分への窒化物半導体の成長を良好に抑制でき、改質部分以外から成長する窒化物半導体の横方向の成長を良好とし、転位の低減の点で好ましい。
この場合、保護膜の形成されていない分部をドライエッチングするとN欠損部分が形成され、このN欠損となった窒化物半導体の表面には窒化物半導体が成長しないか又は成長しにくくなる。
更に、本発明は、ドライエッチングが、希ガス及びO2ガスの少なくとも1種以上のガスを用いて行うものであると、スパッタリングのみでのドライエッチングとなり有効に改質できる点で好ましい。保護膜の形成されていない部分の第1の窒化物半導体の表面では、上記のようなガスでドライエッチングすると、窒化物半導体はほとんど削れず、窒化物半導体の質のみが変わる。そのため改質部分を有する第1の窒化物半導体の表面を、第2の窒化物半導体が良好に覆い易くなる。
【0015】
また、第2の工程が、異種基板上に成長された第1の窒化物半導体上に、不純物を部分的に拡散させて第1の窒化物半導体の表面を部分的に改質する工程であると、改質部分への窒化物半導体の成長を良好に抑制でき、改質部分以外から成長する窒化物半導体の横方向の成長を良好とし、転位の低減の点で好ましい。
更に、不純物が、周期律表の3B族及び5B族以外の元素であると、不純物の拡散部分への窒化物半導体の成長を良好に抑制でき好ましい。不純物の拡散部分では、窒化物半導体が成長しない又は成長しにくくなっている。
【0016】
また、本発明の方法における第1の窒化物半導体の表面の改質の方法は、第1の窒化物半導体表面にあまり段差が生じず、改質部分以外から成長する第2の窒化物半導体が良好に改質部分を覆い易くなる傾向がある。そして、この改質部分を覆い易くなる傾向は、第2の窒化物半導体の膜厚を比較的薄膜で成長させても、転位の低減が良好に行われるので、第2及び第3の工程を繰り返して行う場合、成長時間の短縮など操作の簡素化が可能となり好ましい。
【0017】
更に、本発明において、第2の窒化物半導体を厚膜に成長させた後、第2の工程と第3の工程を繰り返すことで転位を更に低減させることができる。但し、繰り替えされる第2の工程は、第1の窒化物半導体の表面に形成された改質部分以外の上部に、第2の窒化物半導体の表面に形成される改質部分が位置するように、第2の窒化物半導体の表面に部分的に改質が行われる。また、第2及び第3の工程は、2回以上繰り返してもよい。
このように第1の窒化物半導体の表面の改質部分と、第2の窒化物半導体の表面の改質部分とが、上記のように交互になっていると、改質部分の上部に厚膜に成長する窒化物半導体には転位がほとんど見られなくなることから、改質部分を有する第2の窒化物半導体上に成長させる窒化物半導体の表面全面には、転位がほとんど見られなくなる。このように全体的に転位の低減された窒化物半導体を基板として素子構造を成長させると、寿命特性の良好な素子を量産する場合に好ましい。
【0018】
更に、本発明の成長方法において、異種基板が、サファイアのC面がステップ状にオフアングルされているものであると、得られた窒化物半導体を基板として素子構造を形成する際に、1チップの大きさに値する程度の幅の良好な平面を有する窒化物半導体基板が得られ、寿命特性の良好な素子が選られやすくなり好ましい。更に、ステップ状にオフアングルされていると、レーザ素子ではしきい値が低下し、LEDでは発光出力が20〜30%向上する傾向がある。
更に本発明において、ステップ状にオフアングルされているサファイア基板のオフアングル角が、0.1°〜0.5°であると、上記良好な平面となる部分の表面性が良好となり、この上に素子を形成すると寿命特性をより良好にすることができ好ましい。更にオフ角が上記範囲であると、しきい値がより低下し、発光出力がより向上し好ましい。
更に本発明において、ステップ状にオフアングルされているサファイア基板のステップに沿う方向(段差方向)が、サファイアのA面に対して垂直に形成されていると、サファイアのA面に対して窒化物半導体のM面が平行となるように第2の窒化物半導体が成長し、段差方向に平行に、例えばリッジ形状のストライプを形成すると、M面で劈開し易くなり良好な共振面が得られるので好ましい。
【0019】
また本発明は、上記本発明の窒化物半導体の成長方法により得られる窒化物半導体を基板として、この上に素子構造となる少なくともn型窒化物半導体、活性層、及びp型窒化物半導体を形成することにより、寿命特性の良好な窒化物半導体素子を得ることができる。
更に、本発明において、リッジ形状のストライプを有する窒化物半導体レーザ素子を製造する場合、前記窒化物半導体の成長方法で改質された部分の上部にリッジ形状のストライプが位置するように素子を製造すると、より良好な寿命特性のレーザ素子が得られ好ましい。また上記本発明の方法で第2及び第3の工程を繰り返す場合は、特にリッジ形状のストライプの形成される位置を考慮しなくともよい。
転位の少ない部分に窒化物半導体素子を形成すると、良好な素子特性を有するので好ましい。
【0020】
【発明の実施の形態】
以下、図を用いて本発明を更に詳細に説明する。
図1〜図4は、本発明の窒化物半導体の成長方法の一実施の形態を段階的に示した模式図である。
【0021】
本発明の窒化物半導体の成長方法の一実施の形態として、まず、図1の第1の工程において、異種基板1上に第1の窒化物半導体2を成長させ、図2の第2の工程において、第1の窒化物半導体2の表面を部分的に窒化物半導体が成長しにくいか又は成長しないように改質し、第1の窒化物半導体2の表面への窒化物半導体の成長に選択性を持たせ、続いて図3の第3の工程において、部分的に改質された第1の窒化物半導体2上に、第2の窒化物半導体3を成長させる。
【0022】
以下に上記各工程ごとに図を用いて更に詳細に説明する。
(第1の工程)
図1は異種基板1上に、第1の窒化物半導体2を成長させる第1の工程を行った模式的段面図である。
この第1の工程において、用いることのできる異種基板としては、例えば、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。好ましい異種基板としては、サファイア、スピネルが挙げられる。
【0023】
また、第1の工程において、異種基板1上に第1の窒化物半導体2を成長させる前に、異種基板1上にバッファ層(図示されていない)を形成してもよい。バッファ層としては、AlN、GaN、AlGaN、InGaN等が用いられる。バッファ層は、900℃以下300℃以上の温度で、膜厚0.5μm〜10オングストロームで成長される。このように異種基板1上にバッファ層を900℃以下の温度で形成すると、異種基板1と第1の窒化物半導体2との格子定数不正を緩和し、第1の窒化物半導体2の結晶欠陥が少なくなる傾向にある。
【0024】
第1の工程において、異種基板1上に形成される第1の窒化物半導体2としては、アンドープ(不純物をドープしない状態、undope)のGaN、Si、Ge、及びS等のn型不純物をドープしたGaNを用いることができる。
第1の窒化物半導体2は、高温、具体的には約900℃より高温〜1100℃、好ましくは1050℃で異種基板1上に成長される。このような温度で成長させると、第1の窒化物半導体2は単結晶となる。第1の窒化物半導体2の膜厚は特に限定しないが、第1の窒化物半導体の表面の改質が良好に行える程度の膜厚であることが好ましく、例えば具体的には、500オングストローム〜10μmが好ましく、2.5μm〜5μmがより好ましい。上記範囲であると、反りが防止され、結晶性が良好となり好ましい。
【0025】
(第2の工程)
次に、図2は異種基板1上に第1の窒化物半導体2を成長させた後、第1の窒化物半導体2の表面を部分的に窒化物半導体が成長しにくい又は成長しないように改質し、第1の窒化物半導体2の表面への窒化物半導体の成長に選択性を持たせてなる模式的断面図である。
【0026】
第2の工程において、部分的に表面を改質するとは、少なくとも第1の窒化物半導体2の表面に、窒化物半導体が成長しないように窒化物半導体の表面の性質を変化させて、窒化物半導体の成長を抑制することである。
また、第1の窒化物半導体2の表面に形成される改質の部分の形状は、特に限定されないが、第1の窒化物半導体2を真上から見た状態での形状が、例えば、ランダム状、ストライプ状、碁盤目状、ドット状に形成できる。好ましい形状としては、ストライプ状であり、この形状とすると、異常成長が少なく、より平坦に埋まり好ましい。
【0027】
改質の部分の形状をストライプ状とする場合、ストライプの形状としては、特に限定されないが、例えば改質部分のストライプ幅を1〜30μm、好ましくは10〜20μmであり、改質部分以外の部分のストライプ間隔を1〜30μm、好ましくは2〜20μmであるものを形成することができる。
このようなストライプ形状を有していると、転位の低減と面状態を良好にする点で好ましい。
【0028】
本発明において、第1の窒化物半導体2の表面の改質としては、特に限定されず、少なくとも窒化物半導体の成長が抑制されていればよく、例えば好ましい具体例としては、一旦、部分的に保護膜を形成した後ドライエッチングすることで保護膜の形成されていない部分を改質する方法[但し、保護膜は、改質後に等方性のエッチング(ドライエッチングまたはウエットエッチング)で除去する](図2のa−1からa−3参照)、及び不純物(周期律表の3B族及び5B族以外の元素)を拡散させて改質する方法(図2のb−1からb−3参照)が挙げられる。以下にこれらの好ましい改質の方法について説明する。
【0029】
まず、図2の(a−1)から(a−3)に示されたドライエッチングにて改質する方法について説明する。
図2の(a−1)に示すように、保護膜を第1の窒化物半導体2の表面に部分的に形成する。その後、図2(a−2)に示すように、保護膜の形成されている第1の窒化物半導体2上からドライエッチングして、保護膜の形成されていない部分の第1の窒化物半導体2表面にN欠損部分を形成することにより、第1の窒化物半導体2の表面を部分的に改質する。改質後、図2(a−3)に示すように、保護膜を等方性のエッチング(ドライエッチングまたはウエットエッチング)で除去する。
【0030】
第1の窒化物半導体2上に形成される保護膜としては、特に限定されず、第1の窒化物半導体の表面をドライエッチングで改質する際に第1の窒化物半導体を保護できるような材料であれば特に限定されず、例えば酸化物、金属、フッ化物、窒化物、等が挙げられる。例えば具体的には酸化ケイ素(SiOX)、窒化ケイ素(SiXNY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜、金属等を用いることができる。好ましい保護膜材料としては、SiO2及びSiNが挙げられる。このような保護膜を用いることは、ドライエッチング時の選択制、及び窒化物半導体へ拡散しない点で好ましい。
【0031】
上記のような保護膜を第1の窒化物半導体2の表面に形成する方法としては、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。また、部分的(選択的)に形成するためには、フォトリソグラフィー技術を用いて、所定の形状を有するフォトマスクを作製し、そのフォトマスクを介して、前記材料を気相製膜することにより、所定の形状を有する保護膜を形成できる。保護膜の形状は、特に限定されないが、例えばドット、ストライプ、碁盤面状の形状で形成でき、好ましくはストライプ状の形状でストライプがオリエンテーションフラット面(サファイアのA面)に垂直になるように形成される。また保護膜が形成されている表面積は、保護膜が形成されていない部分の表面積より小さい方が転位を防止して良好な結晶性を有する窒化物半導体基板を得ることができる。
保護膜の幅は、上記した改質部分以外の部分の幅で調整され、また、保護膜と保護膜の間の幅は、上記の改質部分の幅で調整される。更に保護膜の形成される形状として、改質部分の形状が上記したような例えばストライプ状等になるように適宜調整される。
【0032】
上記のように保護膜を第1の窒化物半導体2の表面に部分的に形成した後、N欠損部分を形成するドライエッチングについて記載する。
ドライエッチングとしては、異方性のドライエッチングであり、さらに非反応性のドライエッチングが好ましい。エッチングに用いられるガスとしては、He、Ne、Ar及びXe等の希ガス、及びO2ガス等の少なくとも1種以上のガスを用いることができる。
このようなガスを用いると、スパッタリングのみでのドライエッチングとなり、有効に改質できる点で好ましい。改質されている部分は、N欠損となり、この部分には窒化物半導体が成長しないような性質の結晶面となっている。
また、保護膜の形成されていない部分の第1の窒化物半導体の表面では、上記のようなガスでドライエッチングすると、窒化物半導体はほとんど削れず、窒化物半導体の質のみが変わる。そのため改質部分を有する第1の窒化物半導体の表面を、第2の窒化物半導体が良好に覆い易くなる。
上記のように改質部分を形成した後、第1の窒化物半導体2の表面から保護膜を除去し、この上に第2の窒化物半導体3を成長させる。
本発明において、ドライエッチングによる改質部分は、従来技術のSiO2を用いる場合のELOGの成長方法におけるSiO2と同様の働きをする。
【0033】
次に、参考例として図2の(b−1)から(b−3)に示された不純物の拡散により改質する方法について記載する。
図2の(b−1)に示すように、第1の窒化物半導体2上に、不純物となる元素を部分的に形成し、続いて、図2(b−2)に示すように、熱処理を行い元素を第1の窒化物半導体2の表面付近に拡散させ、その後、図2(b−3)に示すように、不純物となる元素を第1の窒化物半導体2表面から除去することで、元素の形成されていた部分に不純物が拡散され、その部分の表面は窒化物半導体の成長の抑制されるような性質の結晶面となり改質される。
【0034】
上記の不純物となる元素としては、特に限定されないが、例えば好ましい元素としては、3B族及び5B族以外の元素が挙げられ、より好ましくは3B族及び5B族以外の元素で電気陰性度が、Gaより大きい元素が挙げられる。更に好ましい具体例としては、Ni、Au、Co、Cr、Fe及びCuのいずれか1種以上の元素を用いることができる。このような元素を用いると、改質部分以外への拡散が少なく、第1の窒化物半導体2の表面を部分的に改質でき、改質後に成長させる第2の窒化物半導体3の転位を良好に低減でき好ましい。
不純物となる元素の形成される形状や、元素の形成されない部分の幅等は、上記の改質部分及び改質部分以外の部分の形状と同様である。
また、不純物となる元素の形成される際の膜厚は、第1の窒化物半導体2の表面が改質される程度であれば特に限定されず、例えば好ましい膜厚としては、10オングストローム〜5μm、好ましくは100オングストローム〜1μmである。上記範囲の膜厚であると、第1の窒化物半導体の改質と、不純物となる元素の形成及び除去の点で好ましい。
【0035】
上記の元素を第1の窒化物半導体2の表面に形成後の熱処理としては、元素が拡散される程度の温度で熱処理され、具体的には、例えば200〜800℃、好ましくは400〜700℃程度に熱して、元素を第1の窒化物半導体に拡散させる。上記範囲の温度で熱処理すると、不純物となる元素が良好に拡散され第1の窒化物半導体2の表面の改質の点で好ましい。
【0036】
上記の熱処理の後、元素を第1の窒化物半導体2の表面から除去する。除去の方法としては、例えば、王水、フッ酸等で処理して除去する。そして、元素を除去された第1の窒化物半導体2の表面には、元素が拡散されており、この部分が窒化物半導体の成長が抑制されるような性質を有する結晶面となり、改質されている。
【0037】
(第3の工程)
次に、図3は、表面を部分的に改質された第1の窒化物半導体2上に、第2の窒化物半導体3を成長させる第3の工程を行った模式的断面図である。
第2の窒化物半導体3としては、前記第1の窒化物半導体2と同様のものを用いることができる。第2の窒化物半導体3の成長温度は、第1の窒化物半導体2を成長させる場合と同様である。
第2の窒化物半導体3の膜厚は、特に限定されないが、少なくとも第1の窒化物半導体2の表面の改質部分を良好に覆うことができる程度の膜厚であればよく、例えば、具体的には、5〜30μm、好ましくは10〜15μmである。このような膜厚で成長させると、改質部分を有する第1の窒化物半導体2の表面を良好に覆うことができ、転位の低減された良好な第2の窒化物半導体3を得ることができる。
【0038】
第2の窒化物半導体3は、まず、改質部分以外の部分の第1の窒化物半導体2の表面から成長し、成長していく過程で、改質部分へ向かって横方向に成長して改質部分を覆う。そして、厚膜に成長させると、改質部分は窒化物半導体が成長しないような性質を有しているが、あたかも改質部分に窒化物半導体が成長したように図4のように第2の窒化物半導体3が成長する。また、図4に示すように、改質部分にはわずかに空隙が形成される場合がある。
【0039】
また、第2の窒化物半導体3を成長させる際に、不純物(例えばSi、Ge、Sn、Be、Zn、Mn、Cr、及びMg等)をドープして成長さる、減圧条件下で成長させる、または窒化物半導体の原料となるIII族とV族の成分のモル比(III/Vのモル比)を調整して成長させる等により、横方向の成長を縦方向の成長に比べて促進させ転位を低減させる点で好ましい。このような反応条件は、転位を低減するために、窒化物半導体を意図的に横方向に成長させる場合に適用できる。
【0040】
また、本発明において、第2及び第3の工程を繰り返す場合、図5に示すように、第1の窒化物半導体2の表面の改質部分の上方部に、第2の窒化物半導体3の表面に部分的に形成される改質部分以外の部分が位置するように、及び第1の窒化物半導体2の表面の改質部分以外の部分の上部に、第2の窒化物半導体3の表面の改質部分が位置するように、第2の窒化物半導体3の表面を部分的に改質する。そして、改質部分を有する第2の窒化物半導体3上に第3の窒化物半導体4を成長させる。
第3の窒化物半導体4は、表面全体が転位の少ない窒化物半導体となり好ましい。第3の窒化物半導体4としては、第2の窒化物半導体と同様のものが挙げられる。また、第3の窒化物半導体4の膜厚は、特に限定されないが、少なくとも第2の窒化物半導体3の改質部分を良好に覆うことができる程度の膜厚であればよい。
【0041】
また、第2の窒化物半導体3は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板を予め除去してから行う場合と、異種基板等を残して行う場合がある。また、素子構造を形成した後で異種基板を除去する場合もある。
異種基板等を除去する場合の第2の窒化物半導体3の膜厚は、50μm以上、好ましくは100μm以上、好ましくは500μm以下である。この範囲であると異種基板及び保護膜等を研磨除去しても、第2の窒化物半導体3が割れにくくハンドリングが容易となり好ましい。
【0042】
また異種基板等を残して行う場合の第2の窒化物半導体3の膜厚は、特に限定されないが、100μm以下、好ましくは50μm以下、より好ましくは20μm以下である。この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第2の窒化物半導体5の上に素子構造となる窒化物半導体を良好に成長させることができる。
【0043】
本発明の窒化物半導体の成長方法において、第1の窒化物半導体2、及び第2の窒化物半導体3等を成長させる方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法としては、膜厚が50μm以下ではMOCVD法を用いると成長速度をコントロールし易い。また膜厚が50μm以下ではHVPEでは成長速度が速くてコントロールが難しい。
【0044】
また本発明において、第2の窒化物半導体3上には、素子構造となる窒化物半導体を形成することができるので、明細書内において第2の窒化物半導体3を素子基板又は窒化物半導体基板と言う場合がある。
【0045】
また第1の工程における前記異種基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いたほうが好ましい。オフアングルさせた基板を用いると、表面に3次元成長が見られず、ステップ成長があらわれ表面が平坦になり易い。更にステップ状にオフアングルされているサファイア基板のステップに沿う方向(段差方向)が、サファイアのA面に対して垂直に形成されていると、窒化物半導体のステップ面がレーザの共振器方向と一致し、レーザ光が表面粗さにより乱反射されることが少なくなり好ましい。
【0046】
更に好ましい異種基板としては、(0001)面[C面]を主面とするサファイア、(112−0)面[A面]を主面とするサファイア、又は(111)面を主面とするスピネルである。ここで異種基板が、(0001)面[C面]を主面とするサファイアであるとき、前記第1の窒化物半導体等に形成される改質部分のストライプ形状が、そのサファイアの(112−0)面[A面]に対して垂直なストライプ形状を有していること[窒化物半導体の(101−0)[M面]に平行方向にストライプを形成すること]が好ましく、また、オフアングルのオフ角θ(図11に示すθ)は0.1°〜0.5°、好ましくは0.1°〜0.2°が好ましい。また(112−0)面[A面]を主面とするサファイアであるとき、前記改質部分のストライプ形状は、そのサファイアの(11−02)面[R面]に対して垂直なストライプ形状を有していることが好ましく、また(111)面を主面とするスピネルであるとき、前記改質部分のストライプ形状は、そのスピネルの(110)面に対して垂直なストライプ形状を有していることが好ましい。
ここでは、改質部分がストライプ形状の場合について記載したが、本発明においてサファイアのA面及びR面、スピネルの(110)面に窒化物半導体が横方向に成長し易いので、改質部分の形状を、これらの面を考慮して形成することが好ましい。
【0047】
本発明に用いられる異種基板について図を用いて更に詳細に説明する。図6はサファイアの結晶構造を示すユニットセル図であり、以下のサファイアの各面を例示している。
まず本発明の方法において、C面を主面とするサファイアを用い、改質部分が、サファイアA面に対して垂直なストライプ形状とする場合について説明する。例えば、図7は主面側のサファイア基板の平面図である。この図7はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA面としている。この図に示すように改質部分のストライプをA面に対して垂直方向で、互いに平行なストライプを形成する。図7に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図1〜図4に示したような結晶成長が容易に可能となると考えられるが詳細は定かではない。
【0048】
次に、A面を主面とするサファイア基板を用いた場合、上記C面を主面とする場合と同様に、例えばオリフラ面をR面とすると、R面に対して垂直方向に、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。
【0049】
また次に、スピネル(MgAl2O4)に対しても、窒化物半導体の成長は異方性があり、窒化物半導体の成長面を(111)面とし、オリフラ面を(110)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向がある。従って、(110)面に対して垂直方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。なおスピネルは四方晶であるため特に図示していない。
【0050】
また、以下に、オフアングルされたサファイア基板のステップに沿う方向が、サファイア基板のA面に対して垂直に形成されてなる場合について図11を用いて説明する。
ステップ状にオフアングルしたサファイアなどの異種基板は、図11に示すようにほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は少なく、ほぼ規則正しく形成されている。このようなオフ角θを有するステップ状部分は、基板全体にわたって連続して形成されていることが望ましいが、特に部分的に形成されていてもよい。なおオフ角θとは、図11に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を示すものとする。
また異種基板は、オフ角が0.1°〜0.5°、好ましくは0.1°〜0.2°である。オフ角を上記範囲とすると、第1の窒化物半導体2表面は細かな筋状のモフォロジーとなり、エピタキシャル成長表面(第2の窒化物半導体3表面)は波状のモフォロジーとなり、この基板を用いて得られる窒化物半導体素子は平滑で、特性も長寿命、高効率、高出力、歩留まりの向上したものが得られる。
【0051】
本発明の窒化物半導体素子(以下本発明の素子と言う場合がある。)について以下に説明する。
本発明の窒化物半導体素子は、前記した本発明の窒化物半導体の成長法により得られる第2の窒化物半導体3(窒化物半導体基板)上に、素子構造となる少なくともn型及びp型の窒化物半導体等が形成されてなるものである。本発明において、前記本発明の成長方法により得られる窒化物半導体上に素子構造を形成する場合、改質部分上部に発光領域など(例えばレーザ素子においてはリッジ形状のストライプなど)が位置するように素子構造を形成することが、寿命特性等の素子特性が良好な素子を得るのに好ましい。
本発明の窒化物半導体素子を構成する窒化物半導体としては、特に限定されず、少なくともn型窒化物半導体、活性層、及びp型の窒化物半導体が積層されていればよい。例えば、n型窒化物半導体層として、超格子構造を有するn型窒化物半導体層を有し、この超格子構造のn型層にn電極を形成することのできるn型窒化物半導体が形成されているもの等が挙げられる。活性層としては、例えばInGaNを含んでなる多重量子井戸構造の活性層が挙げられる。
また、窒化物半導体素子構造を形成するその他の構成は、例えば電極、素子の形状等、いずれのものを適用させてもよい。本発明の窒化物半導体素子の一実施の形態を実施例に示したが、本発明はこれに限定されない。
【0052】
本発明の窒化物半導体素子構造となる窒化物半導体を成長させる方法は、特に限定されないがMOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法は、MOCVD法であり、結晶をきれいに成長させることができる。しかし、MOCVD法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。また使用目的によって種々の窒化物半導体の成長方法を適宜選択し、窒化物半導体の成長を行うことが好ましい。
【0053】
【実施例】
以下に本発明の一実施の形態である実施例を示し、本発明の更に詳細に説明する。しかし、本発明はこれに限定されない。
[実施例1]
実施例1における各工程を図1〜図4を用いて示す。また実施例1はMOCVD法を用いて行った。
【0054】
(第1の工程)
異種基板1として、2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層(図示されていない)を約200オングストロームの膜厚で成長させる。
バッファ層を成長後、TMGのみ止めて、温度を1050℃まで上昇させる。1050℃になったら、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第1の窒化物半導体層2を2.5μmの膜厚で成長させる(図1)。
【0055】
(第2の工程)
第1の窒化物半導体層2を成長後、第1の窒化物半導体層2上に、CVD装置によりSiO2を形成し、フォトリソグラフィーによりストライプ状のフォトマスクを介して、保護膜の形成されない部分(改質部分)のストライプ幅10μm、保護膜の形成される部分(改質部分以外の部分)のストライプ間隔10μmとなるようにパターニングされたSiO2膜からなる保護膜を形成し(図2のa−1)、続いて、RIE装置によりArガスでスパッタリング(ドライエッチング)して、保護膜の形成されていな部分の第1の窒化物半導体層2表面をN欠損として改質する(図2のa−2)。改質後は、保護膜を除去する(図2のa−3)。
そして、SiO2が形成されていない部分の第1の窒化物半導体の表面ではN欠損がおこり、この部分には窒化物半導体が成長しないかまたは成長しにくく改質されている(図2のa−3)。
なお、ストライプ方向は、図7に示すように、オリフラ面に対して垂直な方向で形成する。
【0056】
(第3の工程)
次に、第1の窒化物半導体層2の表面が部分的に改質部分の形成されたウエハを反応容器内にセットし、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第2の窒化物半導体層3を15μmの膜厚で成長させる(図3及び図4)。
【0057】
第2の窒化物半導体層3を成長後、ウェーハを反応容器から取り出し、アンドープのGaNよりなる窒化物半導体基板を得る。
【0058】
得られた第2の窒化物半導体層3(本発明の窒化物半導体基板)をCL(カソードルミネセンス)方法により観測すると、改質部分以外の部分の上方部は転位密度がやや多めであったが、改質部分の上方部にはほとんど転位が見られず良好な結晶性を有している。
【0059】
[参考例1]
実施例1において、第2の工程を以下のようにする他は同様にして第2の窒化物半導体3を成長させる。
(第2の工程)
第1の窒化物半導体層2を成長後、改質部分のストライプ幅10μm、改質部分以外の部分のストライプ間隔10μmとなるように、厚さ1000オングストロームの膜厚でNiを改質される部分にストライプ状に形成する(図2のb−1)。
次に、600℃で熱処理して、Niを第1の窒化物半導体層2の表面部分に拡散させる(図2のb−2)。その後、ストライプ状のNiを除去し、第1の窒化物半導体層2の表面にNiが拡散された改質面が形成される(図2のb−3)。 Niが不純物として拡散された部分の第1の窒化物半導体2の表面では、窒化物半導体が成長しないかまたは成長しにくく改質されている。
なお、ストライプ方向は、図7に示すように、オリフラ面に対して垂直な方向で形成する。
【0060】
以上のようにして得られた第2の窒化物半導体3を実施例1と同様にして観測すると、改質部分上部にはほとんど転位が見られず、実施例1と同等の良好な結果が得られた。
【0061】
[実施例2]
実施例1で得られた第2の窒化物半導体3の表面に、実施例1の第2の工程及び第3の工程を繰り返す。
(繰り返される第2の工程)
まず、図5に示すように、第1の窒化物半導体2の表面の改質部分の上部に、第2の窒化物半導体3の表面に形成される改質部分以外の部分が位置するように、さらに第1の窒化物半導体2の表面の改質部分以外の部分の上部に、第2の窒化物半導体3の表面に形成される改質部分が位置するように、第2の窒化物半導体層3上に、CVD装置によりSiO2を形成し、フォトリソグラフィーによりストライプ状のフォトマスクを介して、保護膜の形成されない部分(改質部分)のストライプ幅10μm、保護膜の形成される部分(改質部分以外の部分)のストライプ間隔10μmにパターニングされたSiO2膜からなる保護膜を形成し、続いて、RIE装置によりArガスでスパッタリング(ドライエッチング)して、保護膜の形成されていな部分の第2の窒化物半導体層3表面をN欠損として改質する。改質後は、保護膜を除去する。SiO2膜の除去面は、実施例1の第1の窒化物半導体の表面に形成された改質部分と同様に、窒化物半導体が成長しにくくなっている。
(繰り返される第3の工程)
次に、改質部分を有する第2の窒化物半導体3上に、アンドープのGaNからなる第3の窒化物半導体4を15μmの膜厚で成長させる(図5)。
【0062】
以上のようにして得られた第3の窒化物半導体4をCL方法により観察すると、全体的に転位の低減された窒化物半導体を得ることができる。
【0063】
[実施例3]
以下に、図8を用いて実施例3を説明する。図8は本発明の実施例1で得られた第2の窒化物半導体を基板として素子構造を形成してなる本発明の一実施の形態であるレーザ素子の構造を示す模式的断面図である。
実施例1で得られた第2の窒化物半導体3を窒化物半導体基板として以下の素子構造を積層成長させる。
【0064】
(アンドープn型コンタクト層)[図8には図示されていない]
窒化物半導体基板1上に、1050℃で原料ガスにTMA(トリメチルアルミニウム)、TMG、アンモニアガスを用いアンドープのAl0.05Ga0.95Nよりなるn型コンタクト層を1μmの膜厚で成長させる。
【0065】
(n型コンタクト層32)
次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアガスを用い、不純物ガスにシランガス(SiH4)を用い、Siを3×1018/cm3ドープしたAl0.05Ga0.95Nよりなるn型コンタクト層2を3μmの膜厚で成長させる。
【0066】
(クラック防止層33)
次に、温度を800℃にして、原料ガスにTMG、TMI(トリメチルインジウム)及びアンモニアを用い、不純物ガスにシランガスを用い、Siを5×1018/cm3ドープしたIn0.08Ga0.92Nよりなるクラック防止層33を0.15μmの膜厚で成長させる。
【0067】
(n型クラッド層34)
次に、温度を1050℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.14Ga0.86NよりなるA層を25オングストロームの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてシランガスを用い、Siを5×1018/cm3ドープしたGaNよりなるB層を25オングストロームの膜厚で成長させる。そして、この操作をそれぞれ160回繰り返してA層とB層を積層し、総膜厚8000オングストロームの多層膜(超格子構造)よりなるn型クラッド層34を成長させる。
【0068】
(n型ガイド層35)
次に、同様の温度で、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるn型ガイド層35を0.075μmの膜厚で成長させる。
【0069】
(活性層36)
次に、温度を800℃にして、原料ガスにTMI、TMG及びアンモニアを用い、不純物ガスとしてシランガスを用い、Siを5×1018/cm3ドープしたIn0.01Ga0.99Nよりなる障壁層を100オングストロームの膜厚で成長させる。続いて、シランガスを止め、アンドープのIn0.11Ga0.89Nよりなる井戸層を50オングストロームの膜厚で成長させる。この操作を3回繰り返し、最後に障壁層を積層した総膜厚550オングストロームの多重量子井戸構造(MQW)の活性層36を成長させる。
【0070】
(p型電子閉じ込め層37)
次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアを用い、不純物ガスとしてCp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1019/cm3ドープしたAl0.4Ga0.6Nよりなるp型電子閉じ込め層37を100オングストロームの膜厚で成長させる。
【0071】
(p型ガイド層38)
次に、温度を1050℃にして、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるp型ガイド層8を0.075μmの膜厚で成長させる。
このp型ガイド層8は、アンドープとして成長させるが、p型電子閉じ込め層37からのMgの拡散により、Mg濃度が5×1016/cm3となりp型を示す。
【0072】
(p型クラッド層39)
次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.1Ga0.9NよりなるA層を25オングストロームの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてCp2Mgを用い、Mgを5×1018/cm3ドープしたGaNよりなるB層を25オングストロームの膜厚で成長させる。そして、この操作をそれぞれ100回繰り返してA層とB層の積層し、総膜厚5000オングストロームの多層膜(超格子構造)よりなるp型クラッド層39を成長させる。
【0073】
(p型コンタクト層40)
次に、同様の温度で、原料ガスにTMG及びアンモニアを用い、不純物ガスとしてCp2Mgを用い、Mgを1×1020/cm3ドープしたGaNよりなるp型コンタクト層40を150オングストロームの膜厚で成長させる。
【0074】
反応終了後、反応容器内において、ウエハを窒素雰囲気中、700℃でアニーリングを行い、p型層を更に低抵抗化する。
アニーリング後、ウエハを反応容器から取り出し、最上層のp側コンタクト層の表面にSiO2よりなる保護膜を形成して、RIE(反応性イオンエッチング)を用いSiCl4ガスによりエッチングし、図9に示すように、n電極を形成すべきn側コンタクト層32の表面を露出させる。
次に図9(a)に示すように、最上層のp側コンタクト層40のほぼ全面に、PVD装置により、Si酸化物(主として、SiO2)よりなる第1の保護膜61を0.5μmの膜厚で形成した後、第1の保護膜61の上に所定の形状のマスクをかけ、フォトレジストよりなる第3の保護膜63を、ストライプ幅1.8μm、厚さ1μmで形成する。
次に、図9(b)に示すように第3の保護膜63形成後、RIE(反応性イオンエッチング)装置により、CF4ガスを用い、第3の保護膜63をマスクとして、前記第1の保護膜をエッチングして、ストライプ状とする。その後エッチング液で処理してフォトレジストのみを除去することにより、図9(c)に示すようにp側コンタクト層40の上にストライプ幅1.8μmの第1の保護膜61が形成できる。
【0075】
さらに、図9(d)に示すように、ストライプ状の第1の保護膜61形成後、再度RIEによりSiCl4ガスを用いて、p側コンタクト層40、およびp側クラッド層39をエッチングして、ストライプ幅1.8μmのリッジ形状のストライプを形成する。但し、リッジ形状のストライプは、図8に示すように、第1の窒化物半導体に形成した凹部上部にくるように形成される。
リッジストライプ形成後、ウェーハをPVD装置に移送し、図9(e)に示すように、Zr酸化物(主としてZrO2)よりなる第2の保護膜62を、第1の保護膜61の上と、エッチングにより露出されたp側クラッド層39の上に0.5μmの膜厚で連続して形成する。このようにZr酸化物を形成すると、p−n面の絶縁をとるためと、横モードの安定を図ることができ好ましい。
次に、ウェーハをフッ酸に浸漬し、図9(f)に示すように、第1の保護膜61をリフトオフ法により除去する。
【0076】
次に図9(g)に示すように、p側コンタクト層40の上の第1の保護膜61が除去されて露出したそのp側コンタクト層の表面にNi/Auよりなるp電極20を形成する。但しp電極20は100μmのストライプ幅として、この図に示すように、第2の保護膜62の上に渡って形成する。
第2の保護膜62形成後、図8に示されるように露出させたn側コンタクト層2の表面にはTi/Alよりなるn電極21をストライプと平行な方向で形成する。
【0077】
以上のようにして、n電極とp電極とを形成したウェーハのサファイア基板を研磨して70μmとした後、ストライプ状の電極に垂直な方向で、基板側からバー状に劈開し、劈開面(11−00面、六角柱状の結晶の側面に相当する面=M面)に共振器を作製する。共振器面にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断して図8に示すようなレーザ素子とする。なお共振器長は300〜500μmとすることが望ましい。
得られたレーザ素子をヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みた。
その結果、室温においてしきい値2.5kA/cm2、しきい値電圧5Vで、発振波長400nmの連続発振が確認され、室温で1万時間以上の寿命を示す。また、第2の窒化物半導体の面状態が良好であるので、素子特性の良好なレーザ素子を歩留まりよく得られる。
【0078】
[実施例4]
以下、図10を元に実施例4について説明する。図10は本発明の成長方法により得られた窒化物半導体層を基板とする一実施の形態のレーザ素子の構造を示す模式断面図である。
【0079】
実施例1において、第2の窒化物半導体3を成長させる際に、Siを1×1018/cm3ドープして、膜厚を150μmとする他は同様にして、Siドープの第2の窒化物半導体3を得る。得られたウエハのサファイア基板等を研磨、除去し、第2の窒化物半導体3の単体とする。
【0080】
次に、サファイア基板を除去した面とは反対の面の第2の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第2の窒化物半導体層3の上に下記各層を形成する。
【0081】
(n側クラッド層43)
次に、Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。
【0082】
(n側光ガイド層44)
続いて、Siを1×1017/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。
【0083】
(活性層45)
次に、Siを1×1017/cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、Siを1×1017/cm3ドープのIn0.01Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。
【0084】
(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。
【0085】
(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1018/cm3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。
【0086】
(p側クラッド層48)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。
【0087】
(p側コンタクト層49)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。
【0088】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図10に示すように、RIE装置により最上層のp型コンタクト層49と、p型クラッド層48とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。
【0089】
次に、図10に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。
【0090】
p側電極形成後、第2の窒化物半導体層3の素子構造が形成されていない表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
【0091】
その後、n電極側53からスクライブし、第2の窒化物半導体層3のM面(11−00、図6の六角柱の側面に相当する面)で第2の窒化物半導体層5を劈開し、共振面を作製する。共振面の両方あるいはどちらか一方にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.5kA/cm2、閾値電圧4.5Vで、発振波長405nmの連続発振が確認され、1万時間以上の寿命を示した。
【0092】
[実施例5]
実施例2で得られた第3の窒化物半導体4を基板として、実施例3と同様の素子構造を形成してレーザ素子を作製した。
得られたレーザ素子は実施例3と同様に良好な寿命特性を有している。また、リッジ形状のストライプを形成する位置を第2の窒化物半導体3の改質部分上部に関係なく改質部分以外の部分上部に形成しても良好な特性を示す。
【0093】
[実施例6]
実施例1において、サファイア基板1として、2インチφ、オフアングル角θ=0.2°、ステップ段差(高さ)約1原子層、テラス幅Wが約40オングストロームのステップを有し、C面を主面とし、オリフラ面をA面として、ステップに沿う方向、すなわち段差の方向がこのA面に対して垂直な方向に設けてあるサファイア基板を用いる他は同様にして第2の窒化物半導体3を成長させる。
得られた第2の窒化物半導体3を基板として、実施例3と同様の素子構造を形成してレーザ素子を製造する。
得られたレーザ素子は、実施例3よりしきい値が低下し、より良好な寿命特性を有する。
【0094】
【発明の効果】
本発明は、上記の如く、SiO 2 等のマスクを用いずとも、窒化物半導体の表面を部分的に改質することにより、改質部分が、従来のELOG成長の場合に用いられていたSiO2とほぼ同様に窒化物半導体の横方向の成長を意図的に促進することができる。それによって、本発明は、転位を低減させ、かつ、結晶性が良好な窒化物半導体を得ることができる窒化物半導体の成長方法を提供することができる。
更に、本発明は、結晶性が良好で転位の少ない窒化物半導体を基板とする寿命特性の良好な窒化物半導体素子の製造方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図2】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図3】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図4】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図5】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図6】 サファイアの面方位を示すユニットセル図である。
【図7】 保護膜のストライプ方向を説明するための基板主面側の平面図である。
【図8】 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図である。
【図9】 図9は、リッジ形状のストライプを形成する一実施の形態である方法の各工程におけるウエハの部分的な構造を示す模式的断面図である。
【図10】 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図である。
【図11】 本発明の方法による基板の一部を拡大して示した模式的断面図である。
【符号の説明】
1・・・・異種基板
2・・・・第1の窒化物半導体
3・・・・第2の窒化物半導体
4・・・・第3の窒化物半導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor (InXAlYGa1-XYN, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and more particularly to a method for growing a substrate made of a nitride semiconductor with few dislocations. The present invention also provides a nitride semiconductor (In) used in a light-emitting element such as a light-emitting diode or a laser diode, or a light-receiving element such as a solar cell or an optical sensor, using the substrate made of the nitride semiconductor.XAlYGa1-XYN, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1)Manufacturing methodAbout.
[0002]
[Prior art]
In recent years, SiO made of a material in which a nitride semiconductor does not grow or is difficult to grow on a heterogeneous substrate different from a nitride semiconductor such as sapphire, spinel, or silicon carbide, or on a nitride semiconductor grown on a heterogeneous substrate.2A variety of nitride semiconductor growth methods [ELOG (Epitaxially laterally overgrown GaN) growth methods] that can reduce dislocations by growing a protective film such as the like and selectively growing a nitride semiconductor thereon are known. .
[0003]
For example, SiO2As a growth method of ELOG when using a protective film such as Jpn. J. et al. Appl. Phys. Vol. 37 (1998) p. L309-L312 (hereinafter simply referred to as J.J.A.P. literature) on a nitride semiconductor grown on sapphire.2It is described that a nitride semiconductor with few dislocations is obtained by partially forming a mask such as a stripe shape and then growing a nitride semiconductor thereon.
In the ELOG growth, a mask is formed and GaN is intentionally grown in the lateral direction so as to cover the mask, so that almost no dislocation is observed in the nitride semiconductor grown on the upper part of the mask. In other words, when a nitride semiconductor grows laterally so as to cover the mask, dislocations also propagate in the lateral direction along with the growth of the nitride semiconductor, and the dislocations once propagated in the lateral direction again become longitudinal (nitride semiconductor In this case, dislocations are hardly observed in the nitride semiconductor grown on the upper portion of the mask.
The surface of GaN grown on the portion where the mask is not formed is almost 1 × 107/ Cm2However, almost no dislocation is observed on the surface of GaN grown on the upper part of the mask. As described above, since it is possible to obtain a nitride semiconductor substrate with few dislocations, the lifetime characteristics of the nitride semiconductor device can be improved.
[0004]
However, J. J. et al. A. P. Although the ELOG growth method described in the above document can reduce dislocations and obtain a device having good lifetime characteristics, it is possible to obtain SiO2 by heat during growth.2May break down. SiO2When SiO decomposes, SiO2The nitride semiconductor may grow abnormally from above, or decomposed Si or O may enter the nitride semiconductor and contaminate GaN, leading to a decrease in crystallinity.
[0005]
In contrast, SiO2As a method for growing ELOG when a protective film such as the above is not used, an amorphous GaN film is grown on a heterogeneous substrate in Japanese Patent Application Laid-Open No. 8-64791, and then the amorphous GaN film is striped. By etching and further growing a nitride semiconductor on this, dislocations of the nitride semiconductor grown from other than the amorphous GaN film portion concentrate on a specific nitride semiconductor portion growing on the amorphous GaN film, and the amorphous film It is described that dislocations of nitride semiconductors grown other than at the top can be reduced.
[0006]
[Problems to be solved by the invention]
However, in the method described in JP-A-8-64791, dislocations tend to concentrate on a specific part growing on top of the amorphous GaN film, but dislocations cannot be sufficiently concentrated on the amorphous film, Reduction of dislocations in nitride semiconductors grown from other than stripe-like amorphous is not sufficient.
Such SiO2In the ELOG growth method that does not use a protective film such as a nitride semiconductor, it is impossible to obtain a nitride semiconductor with dislocations reduced to a satisfactory degree. In order to fabricate a nitride semiconductor device with good lifetime characteristics, it is desirable to obtain a nitride semiconductor substrate with few dislocations, but it is difficult to reduce dislocations to such an extent that the above-mentioned conventional method has sufficient lifetime characteristics. .
[0007]
Therefore, the object of the present invention is to provide SiO2It is an object of the present invention to provide a method of growing a nitride semiconductor that can obtain a nitride semiconductor with good crystallinity and reduced dislocation without using a protective film such as the above.
Furthermore, the present invention relates to a nitride semiconductor device using a nitride semiconductor having good crystallinity and few dislocations as a substrate.Manufacturing methodIs to provide.
[0008]
[Means for Solving the Problems]
That is, the object of the present invention can be achieved by the following configurations (1) to (9).
(1) a first step of growing a first nitride semiconductor on a heterogeneous substrate made of a material different from the nitride semiconductor;
After the first step, the surface of the first nitride semiconductor is partially modified by dry etching so that the nitride semiconductor is difficult to grow or does not grow, and is applied to the surface of the first nitride semiconductor. A second step of imparting selectivity to the growth of the nitride semiconductor;
After the second step, the nitride semiconductor has at least a third step of growing a second nitride semiconductor on the first nitride semiconductor whose surface is partially modified Growth method.
(2) In the second step, after a protective film is partially formed on the first nitride semiconductor grown on the heterogeneous substrate, a portion where the protective film is not formed is subjected to the dry etching. The nitride semiconductor according to (1) is a step of forming an N deficient portion by partially modifying the surface of the first nitride semiconductor and then removing the protective film. Growth method.
(3) The dry etching is performed with noble gas and O.2The method for growing a nitride semiconductor according to (1) or (2), wherein at least one kind of gas is used.
(4) After the third step, the nitride semiconductor is difficult to grow by dry etching on the surface of the second nitride semiconductor and on the upper portion of the first nitride semiconductor other than the surface modified portion. Or a fourth step of selectively modifying the surface of the second nitride semiconductor so that the nitride semiconductor is selectively grown on the surface of the second nitride semiconductor;
After the fourth step, the method includes (5) a fifth step of growing a third nitride semiconductor on the second nitride semiconductor whose surface has been partially modified. The method for growing a nitride semiconductor according to any one of (3) to (3).
(5) The method for growing a nitride semiconductor according to any one of (1) to (4), wherein the dissimilar substrate has a C-plane of sapphire that is off-angled stepwise.
(6) The nitride semiconductor growth method according to (5), wherein an off-angle angle of the sapphire substrate that is off-angled in a step shape is 0.1 ° to 0.5 °.
(7) The above (5) or (6), wherein a direction (step direction) along the step of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A surface of sapphire. The method for growing a nitride semiconductor as described in 1).
(8) The method for growing a nitride semiconductor according to any one of (1) to (7)A first step of growing the substrate by the method, and the substrateAt least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor having an element structure thereonHaving a second step of formingNitride semiconductor device characterized in thatManufacturing method.
(9) The method for growing a nitride semiconductor according to any one of (1) to (7)A first step of growing the substrate by the method, and the substrateAt least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor having an element structure thereonA second step of formingA stripe shape or a ridge shape for guiding the light of the nitride semiconductor laser device on the modified portion formed in the first nitride semiconductor of the nitride semiconductor substrateTheFormationYouRuHaving a third stepthingTheNitride semiconductor laser deviceManufacturing method.
[0009]
In other words, the nitride semiconductor growth method of the present invention partially modifies the surface of the first nitride semiconductor grown on the heterogeneous substrate so that the nitride semiconductor is difficult to grow. The growth of the second nitride semiconductor on the modified portion is suppressed, and the selectivity of the growth of the nitride semiconductor on the surface of the first nitride semiconductor is generated.2As in the case where a protective film such as is used, the modified portion acts like a protective film, so that the second nitride semiconductor grown above the modified portion hardly sees dislocations. .
[0010]
Conventional SiO2In the method of growing ELOG without using2Since selectivity cannot be obtained in the growth of a nitride semiconductor as in the case of using N, the nitride semiconductor cannot be intentionally grown in the lateral direction.
In addition, SiO2In the conventional technique using Nb, selectivity for growth of a nitride semiconductor can be obtained and a part having almost no dislocation can be formed.2There is a concern that the crystallinity may be reduced due to contamination due to decomposition of the.
[0011]
On the other hand, the nitride semiconductor growth method of the present invention is, as described above,
In the present invention, the growth of the nitride semiconductor is suppressed in the modified portion, and the nitride semiconductor grows from other than the modified portion. The nitride semiconductor that has begun to grow grows into a thick film intentionally in the lateral direction in the direction of the modified portion where growth is suppressed, and at the same time, dislocations also move in the direction of the modified portion. Propagate horizontally. As a result, almost no dislocation is observed in the second nitride semiconductor grown above the modified portion.
[0012]
Dislocations have the property of propagating in a direction substantially similar to the direction of nitride semiconductor growth, but promote lateral growth as compared to nitride semiconductor vertical growth (intentionally lateral growth). Tend to promote lateral growth) and tend to propagate laterally. Dislocations that have once propagated in the horizontal direction tend to be less likely to propagate in the vertical direction (above the reformed portion), even if the growth in the vertical direction is promoted again, compared to the growth in the horizontal direction again. As a result, almost no dislocation is observed in the nitride semiconductor portion intentionally grown laterally toward the modified portion.
[0013]
In addition, when an element structure is formed using a second nitride semiconductor having a portion in which dislocations are hardly observed as a substrate, a nitride semiconductor element having excellent lifetime characteristics can be obtained. In this case, it is preferable that the waveguide of the element is formed above a portion where dislocations are hardly observed from the viewpoint of improving the life characteristics.
[0014]
Further, in the present invention, after the second step, a protective film is partially formed on the first nitride semiconductor grown on the heterogeneous substrate, and then the portion where the protective film is not formed is dried. Etching forms an N deficient portion to partially modify the surface of the first nitride semiconductor, and then removes the protective film, thereby improving the growth of the nitride semiconductor to the modified portion It is preferable from the viewpoint of reducing dislocations by making the lateral growth of the nitride semiconductor grown from other than the modified portion good.
In this case, when the portion where the protective film is not formed is dry-etched, an N deficient portion is formed, and the nitride semiconductor does not grow or is difficult to grow on the surface of the nitride semiconductor that has become the N deficient.
Furthermore, in the present invention, dry etching is performed with noble gases and O.2It is preferable to use at least one kind of gas from the standpoint that dry etching is performed only by sputtering and that it can be effectively modified. On the surface of the first nitride semiconductor where the protective film is not formed, when the dry etching is performed with the gas as described above, the nitride semiconductor is hardly scraped and only the quality of the nitride semiconductor is changed. Therefore, the surface of the first nitride semiconductor having the modified portion can be easily covered with the second nitride semiconductor.
[0015]
The second step is a step of partially modifying the surface of the first nitride semiconductor by partially diffusing impurities on the first nitride semiconductor grown on the different substrate. Therefore, it is possible to satisfactorily suppress the growth of the nitride semiconductor on the modified portion, and to improve the lateral growth of the nitride semiconductor grown from other than the modified portion, which is preferable in terms of reducing dislocations.
Furthermore, it is preferable that the impurity is an element other than the 3B group and 5B group of the periodic table because the growth of the nitride semiconductor in the impurity diffusion portion can be satisfactorily suppressed. In the impurity diffusion portion, the nitride semiconductor does not grow or is difficult to grow.
[0016]
Further, in the method of modifying the surface of the first nitride semiconductor in the method of the present invention, the second nitride semiconductor that grows from other than the modified portion does not have a significant step on the surface of the first nitride semiconductor. There is a tendency that the modified portion is easily covered well. The tendency to easily cover the modified portion is that dislocations can be reduced satisfactorily even when the second nitride semiconductor film is grown as a relatively thin film. When it is performed repeatedly, the operation can be simplified such as shortening the growth time, which is preferable.
[0017]
Furthermore, in the present invention, the dislocation can be further reduced by repeating the second step and the third step after growing the second nitride semiconductor into a thick film. However, the second process to be repeated is such that the modified portion formed on the surface of the second nitride semiconductor is positioned above the modified portion formed on the surface of the first nitride semiconductor. In addition, the surface of the second nitride semiconductor is partially modified. The second and third steps may be repeated twice or more.
As described above, when the modified portion of the surface of the first nitride semiconductor and the modified portion of the surface of the second nitride semiconductor are alternated as described above, a thickness is formed above the modified portion. Since almost no dislocation is observed in the nitride semiconductor grown on the film, almost no dislocation is observed on the entire surface of the nitride semiconductor grown on the second nitride semiconductor having the modified portion. Thus, it is preferable to grow a device structure using a nitride semiconductor with reduced dislocations as a whole as a substrate when mass-producing devices having good lifetime characteristics.
[0018]
Furthermore, in the growth method of the present invention, when the heterogeneous substrate is one in which the C-plane of sapphire is off-angled stepwise, when forming an element structure using the obtained nitride semiconductor as a substrate, one chip is formed. It is preferable that a nitride semiconductor substrate having a flat surface with a width equivalent to the size of the above can be obtained, and an element having good life characteristics can be easily selected. Furthermore, when the angle is off-stepped, the threshold value decreases in the laser element, and the light emission output tends to increase by 20 to 30% in the LED.
Furthermore, in the present invention, when the off-angle angle of the sapphire substrate which is off-angled stepwise is 0.1 ° to 0.5 °, the surface property of the portion that becomes the above-described good plane becomes good. It is preferable to form a device in which the life characteristics can be improved. Further, it is preferable that the off-angle is in the above range because the threshold value is further lowered and the light emission output is further improved.
Furthermore, in the present invention, when the direction along the step (step direction) of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A plane of sapphire, the nitride with respect to the A plane of sapphire If the second nitride semiconductor is grown so that the M-plane of the semiconductor is parallel and a ridge-shaped stripe, for example, is formed in parallel to the step direction, the M-plane is easily cleaved and a good resonance surface is obtained. preferable.
[0019]
In the present invention, a nitride semiconductor obtained by the nitride semiconductor growth method of the present invention is used as a substrate, and at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor forming an element structure are formed thereon. By doing so, a nitride semiconductor device with good lifetime characteristics can be obtained.
Further, in the present invention, when a nitride semiconductor laser device having a ridge-shaped stripe is manufactured, the device is manufactured so that the ridge-shaped stripe is positioned above the portion modified by the nitride semiconductor growth method. Then, a laser element having better life characteristics is obtained and preferable. Further, when the second and third steps are repeated by the method of the present invention, the position where the ridge-shaped stripe is formed need not be taken into consideration.
It is preferable to form a nitride semiconductor element in a portion with few dislocations because it has good element characteristics.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the drawings.
FIG. 1 to FIG. 4 are schematic views showing an embodiment of the nitride semiconductor growth method of the present invention step by step.
[0021]
As an embodiment of the nitride semiconductor growth method of the present invention, first, in the first step of FIG. 1, the
[0022]
Hereinafter, each step will be described in more detail with reference to the drawings.
(First step)
FIG. 1 is a schematic step view in which a first step of growing a
In this first step, examples of the heterogeneous substrate that can be used include sapphire and spinel (MgA1) whose principal surface is any one of the C-plane, R-plane, and A-plane.2OFour) Such as an insulating substrate, SiC (including 6H, 4H, 3C), ZnS, ZnO, GaAs, Si, and an oxide substrate lattice-matched with a nitride semiconductor, etc. Substrate material can be used. Preferable heterogeneous substrates include sapphire and spinel.
[0023]
In the first step, a buffer layer (not shown) may be formed on the
[0024]
In the first step, the
The
[0025]
(Second step)
Next, in FIG. 2, after the
[0026]
In the second step, partially modifying the surface means changing the property of the surface of the nitride semiconductor so that the nitride semiconductor does not grow on at least the surface of the
In addition, the shape of the modified portion formed on the surface of the
[0027]
When the shape of the modified portion is a stripe shape, the shape of the stripe is not particularly limited. For example, the stripe width of the modified portion is 1 to 30 μm, preferably 10 to 20 μm, and the portion other than the modified portion The stripe spacing of 1 to 30 μm, preferably 2 to 20 μm can be formed.
Having such a stripe shape is preferable in terms of reducing dislocations and improving the surface state.
[0028]
In the present invention, the modification of the surface of the
[0029]
First, a method for modifying by dry etching shown in (a-1) to (a-3) of FIG. 2 will be described.
A protective film is partially formed on the surface of the
[0030]
The protective film formed on the
[0031]
As a method for forming the protective film as described above on the surface of the
The width of the protective film is adjusted by the width of the portion other than the above-described modified portion, and the width between the protective film and the protective film is adjusted by the width of the above-described modified portion. Further, the shape of the protective film is appropriately adjusted so that the shape of the modified portion is, for example, a stripe shape as described above.
[0032]
Described below is dry etching for forming an N deficient portion after the protective film is partially formed on the surface of the
The dry etching is anisotropic dry etching, and non-reactive dry etching is preferable. Gases used for etching include rare gases such as He, Ne, Ar, and Xe, and O2At least one gas such as a gas can be used.
Use of such a gas is preferable in that dry etching is performed only by sputtering, and it can be effectively modified. The modified part has N deficiency, and this part has a crystal plane with such a property that the nitride semiconductor does not grow.
Further, when the surface of the first nitride semiconductor where the protective film is not formed is dry-etched with the gas as described above, the nitride semiconductor is hardly shaved and only the quality of the nitride semiconductor is changed. Therefore, the surface of the first nitride semiconductor having the modified portion can be easily covered with the second nitride semiconductor.
After forming the modified portion as described above, the protective film is removed from the surface of the
In the present invention, the modified portion by dry etching is the
[0033]
next,As a reference exampleA method of modifying by impurity diffusion shown in (b-1) to (b-3) of FIG. 2 will be described.
As shown in FIG. 2 (b-1), an element to be an impurity is partially formed on the
[0034]
Although it does not specifically limit as an element used as said impurity, For example, as a preferable element, elements other than 3B group and 5B group are mentioned, More preferably, elements other than 3B group and 5B group have an electronegativity, Ga Larger elements. As a more preferable specific example, any one or more elements of Ni, Au, Co, Cr, Fe and Cu can be used. When such an element is used, there is little diffusion to other than the modified portion, the surface of the
The shape in which the element which becomes an impurity is formed, the width of the portion where the element is not formed, and the like are the same as the shape of the modified portion and portions other than the modified portion.
Further, the film thickness at the time of formation of the element which becomes an impurity is not particularly limited as long as the surface of the
[0035]
The heat treatment after the above elements are formed on the surface of the
[0036]
After the heat treatment, the element is removed from the surface of the
[0037]
(Third step)
Next, FIG. 3 is a schematic cross-sectional view in which a third step of growing the
As the
The film thickness of the
[0038]
The
[0039]
Further, when the
[0040]
Further, in the present invention, when the second and third steps are repeated, the
The third nitride semiconductor 4 is preferably a nitride semiconductor with less dislocations on the entire surface. Examples of the third nitride semiconductor 4 include those similar to the second nitride semiconductor. Further, the film thickness of the third nitride semiconductor 4 is not particularly limited, but may be a film thickness that can satisfactorily cover at least the modified portion of the
[0041]
In addition, the
The thickness of the
[0042]
In addition, the thickness of the
[0043]
In the nitride semiconductor growth method of the present invention, the method for growing the
[0044]
In the present invention, since the nitride semiconductor having the element structure can be formed on the
[0045]
Further, it is preferable to use a substrate in which the main surface of the material to be the heterogeneous substrate in the first step is off-angled, and further a substrate in which a step-off angle is formed. When an off-angle substrate is used, three-dimensional growth is not seen on the surface, step growth appears and the surface tends to be flat. Furthermore, when the direction along the step (step direction) of the sapphire substrate that is off-angled stepwise is formed perpendicular to the A-plane of sapphire, the step surface of the nitride semiconductor is aligned with the laser cavity direction. It is preferable that the laser light is less diffusely reflected by the surface roughness.
[0046]
As a more preferable heterogeneous substrate, sapphire whose main surface is the (0001) plane [C plane], sapphire whose main plane is the (112-0) plane [A plane], or spinel whose main plane is the (111) plane. It is. Here, when the heterogeneous substrate is sapphire whose main surface is the (0001) plane [C plane], the stripe shape of the modified portion formed in the first nitride semiconductor or the like is the (112− 0) It is preferable to have a stripe shape perpendicular to the plane [A plane] [to form a stripe in a direction parallel to the (101-0) [M plane] of the nitride semiconductor] and off The off angle θ of the angle (θ shown in FIG. 11) is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. Further, when the sapphire has a (112-0) plane [A plane] as a main surface, the stripe shape of the modified portion is a stripe shape perpendicular to the (11-02) plane [R plane] of the sapphire. When the spinel has a (111) plane as a main surface, the stripe shape of the modified portion has a stripe shape perpendicular to the (110) plane of the spinel. It is preferable.
Here, the case where the modified portion has a stripe shape has been described. However, in the present invention, since the nitride semiconductor easily grows laterally on the A and R surfaces of sapphire and the (110) surface of spinel, The shape is preferably formed in consideration of these surfaces.
[0047]
The different types of substrates used in the present invention will be described in more detail with reference to the drawings. FIG. 6 is a unit cell diagram showing the crystal structure of sapphire, illustrating the following surfaces of sapphire.
First, in the method of the present invention, a case where sapphire having a C-plane as a main surface is used and the modified portion has a stripe shape perpendicular to the sapphire A-plane will be described. For example, FIG. 7 is a plan view of a sapphire substrate on the main surface side. In FIG. 7, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in this figure, the stripes of the modified portion are formed in a direction perpendicular to the A plane and parallel to each other. As shown in FIG. 7, when a nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor tends to grow in a direction parallel to the A plane in the plane and hardly grow in a vertical direction. It is in. Therefore, when a stripe is provided in a direction perpendicular to the A plane, the nitride semiconductor between the stripes is connected and easily grown, and crystal growth as shown in FIGS. 1 to 4 can be easily performed. It is possible, but details are not clear.
[0048]
Next, when a sapphire substrate having an A surface as a main surface is used, as in the case where the C surface is used as a main surface, for example, when an orientation flat surface is an R surface, they are parallel to each other in a direction perpendicular to the R surface. By forming a simple stripe, the nitride semiconductor tends to grow in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.
[0049]
Next, spinel (MgAl2OFour), The growth of the nitride semiconductor is anisotropic. When the growth surface of the nitride semiconductor is the (111) plane and the orientation flat surface is the (110) plane, the nitride semiconductor is the (110) plane. On the other hand, it tends to grow in a parallel direction. Therefore, when a stripe is formed in a direction perpendicular to the (110) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, so that a crystal with few crystal defects can be grown. Spinel is not particularly shown because it is tetragonal.
[0050]
Hereinafter, a case where the direction along the step of the off-angled sapphire substrate is formed perpendicular to the A surface of the sapphire substrate will be described with reference to FIG.
A heterogeneous substrate such as sapphire which is off-angled in a step shape has a substantially horizontal terrace portion A and a step portion B as shown in FIG. The terrace portion A has few surface irregularities and is formed almost regularly. The stepped portion having such an off angle θ is desirably formed continuously over the entire substrate, but may be formed particularly partially. As shown in FIG. 11, the off angle θ represents an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step.
The different substrate has an off angle of 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. When the off-angle is in the above range, the surface of the
[0051]
The nitride semiconductor device of the present invention (hereinafter sometimes referred to as the device of the present invention) will be described below.
The nitride semiconductor device of the present invention has at least an n-type and a p-type of device structure on the second nitride semiconductor 3 (nitride semiconductor substrate) obtained by the above-described nitride semiconductor growth method of the present invention. A nitride semiconductor or the like is formed. In the present invention, when an element structure is formed on a nitride semiconductor obtained by the growth method of the present invention, a light emitting region or the like (for example, a ridge-shaped stripe in a laser element) is positioned above the modified portion. It is preferable to form an element structure in order to obtain an element having good element characteristics such as lifetime characteristics.
The nitride semiconductor constituting the nitride semiconductor element of the present invention is not particularly limited, and it is sufficient that at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor are stacked. For example, an n-type nitride semiconductor layer having an n-type nitride semiconductor layer having a superlattice structure as an n-type nitride semiconductor layer and capable of forming an n-electrode on the n-type layer having the superlattice structure is formed. And the like. Examples of the active layer include an active layer having a multiple quantum well structure containing InGaN.
Further, any other configuration such as an electrode and a shape of the element may be applied to the other structure forming the nitride semiconductor element structure. Although one embodiment of the nitride semiconductor device of the present invention has been shown as an example, the present invention is not limited to this.
[0052]
A method for growing a nitride semiconductor having the nitride semiconductor element structure of the present invention is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), All methods known to grow nitride semiconductors such as MOCVD (metal organic chemical vapor deposition) can be applied. A preferred growth method is the MOCVD method, and the crystal can be grown neatly. However, since the MOCVD method takes time, it is preferable to perform the method with a short time when the film thickness is large. In addition, it is preferable to grow nitride semiconductors by appropriately selecting various nitride semiconductor growth methods depending on the purpose of use.
[0053]
【Example】
Examples of the present invention will be described below to explain the present invention in more detail. However, the present invention is not limited to this.
[Example 1]
Each process in Example 1 is shown using FIGS. In addition, Example 1 was performed using the MOCVD method.
[0054]
(First step)
As a
After growing the buffer layer, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., TMG and ammonia are used as the source gas, and the first
[0055]
(Second step)
After the growth of the first
And SiO2N deficiency occurs on the surface of the first nitride semiconductor in a portion where no is formed, and the nitride semiconductor does not grow or is difficult to grow in this portion (a-3 in FIG. 2).
The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG.
[0056]
(Third step)
Next, a wafer in which the surface of the first
[0057]
After the second
[0058]
When the obtained second nitride semiconductor layer 3 (nitride semiconductor substrate of the present invention) was observed by a CL (cathode luminescence) method, the dislocation density was slightly higher in the upper part other than the modified part. However, almost no dislocation is observed in the upper part of the modified portion, and the crystal has good crystallinity.
[0059]
[Reference example 1]
In the first embodiment, the
(Second step)
After the first
Next, heat treatment is performed at 600 ° C. to diffuse Ni into the surface portion of the first nitride semiconductor layer 2 (b-2 in FIG. 2). Thereafter, the striped Ni is removed, and a modified surface in which Ni is diffused is formed on the surface of the first nitride semiconductor layer 2 (b-3 in FIG. 2). On the surface of the
The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG.
[0060]
When the
[0061]
[Example2]
The second step and the third step of Example 1 are repeated on the surface of the
(Second step to be repeated)
First, as shown in FIG. 5, a portion other than the modified portion formed on the surface of the
(Repeated third step)
Next, a third nitride semiconductor 4 made of undoped GaN is grown to a thickness of 15 μm on the
[0062]
When the third nitride semiconductor 4 obtained as described above is observed by the CL method, a nitride semiconductor with reduced dislocations as a whole can be obtained.
[0063]
[Example3]
In the following, referring to FIG.3Will be explained. FIG. 8 is a schematic cross-sectional view showing the structure of a laser device according to an embodiment of the present invention, in which a device structure is formed using the second nitride semiconductor obtained in Example 1 of the present invention as a substrate. .
Using the
[0064]
(Undoped n-type contact layer) [not shown in FIG. 8]
On the
[0065]
(N-type contact layer 32)
Next, at the same temperature, TMA, TMG, and ammonia gas are used as source gas, and silane gas (SiH) is used as impurity gas.Four) And
[0066]
(Crack prevention layer 33)
Next, the temperature is set to 800 ° C., TMG, TMI (trimethylindium) and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5.18/ CmThreeDoped In0.08Ga0.92A
[0067]
(N-type cladding layer 34)
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al0.14Ga0.86An A layer made of N is grown to a thickness of 25 Å, then TMA is stopped, silane gas is used as an impurity gas, and Si is 5 × 10 518/ CmThreeA B layer made of doped GaN is grown to a thickness of 25 Å. This operation is repeated 160 times, and the A layer and the B layer are laminated to grow an n-
[0068]
(N-type guide layer 35)
Next, at the same temperature, an n-
[0069]
(Active layer 36)
Next, the temperature is set to 800 ° C., TMI, TMG, and ammonia are used as source gases, silane gas is used as an impurity gas, and Si is 5 × 10 5.18/ CmThreeDoped In0.01Ga0.99A barrier layer made of N is grown to a thickness of 100 Å. Subsequently, silane gas was turned off and undoped In0.11Ga0.89A well layer made of N is grown to a thickness of 50 Å. This operation is repeated three times, and finally, an
[0070]
(P-type electron confinement layer 37)
Next, at the same temperature, TMA, TMG and ammonia are used as source gases, and Cp is used as an impurity gas.2Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 1019/ CmThreeDoped Al0.4Ga0.6A p-type
[0071]
(P-type guide layer 38)
Next, the temperature is set to 1050 ° C., TMG and ammonia are used as the source gas, and the p-type guide layer 8 made of undoped GaN is grown to a thickness of 0.075 μm.
The p-type guide layer 8 is grown as undoped, but due to the diffusion of Mg from the p-type
[0072]
(P-type cladding layer 39)
Next, at the same temperature, TMA, TMG and ammonia are used as source gases, and undoped Al0.1Ga0.9An A layer made of N is grown to a film thickness of 25 Å, and then TMA is stopped and Cp is used as an impurity gas.2Mg is used, and Mg is 5 × 1018/ CmThreeA B layer made of doped GaN is grown to a thickness of 25 Å. This operation is repeated 100 times, and the A layer and the B layer are laminated to grow a p-
[0073]
(P-type contact layer 40)
Next, at the same temperature, TMG and ammonia are used as the source gas, and Cp is used as the impurity gas.2Mg is used, and Mg is 1 × 1020/ CmThreeA p-
[0074]
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
After annealing, the wafer is taken out of the reaction vessel, and SiO is deposited on the surface of the uppermost p-side contact layer.2A protective film is formed, and SiCl is formed using RIE (reactive ion etching).FourEtching with a gas exposes the surface of the n-
Next, as shown in FIG. 9A, Si oxide (mainly SiO 2) is formed on almost the entire surface of the uppermost p-
Next, as shown in FIG. 9B, after the formation of the third
[0075]
Further, as shown in FIG. 9D, after the first
After forming the ridge stripe, the wafer is transferred to a PVD apparatus, and as shown in FIG. 9 (e), Zr oxide (mainly ZrO2The second
Next, the wafer is immersed in hydrofluoric acid, and as shown in FIG. 9F, the first
[0076]
Next, as shown in FIG. 9G, the p-electrode 20 made of Ni / Au is formed on the surface of the p-side contact layer exposed by removing the first
After the formation of the second
[0077]
As described above, after polishing the sapphire substrate of the wafer on which the n-electrode and the p-electrode are formed to 70 μm, the substrate is cleaved in a bar shape from the substrate side in a direction perpendicular to the stripe-shaped electrode. A resonator is formed on the 11-00 plane, a plane corresponding to the side surface of the hexagonal columnar crystal = M plane). SiO on the resonator surface2And TiO2A dielectric multilayer film is formed, and finally the bar is cut in a direction parallel to the p-electrode to obtain a laser element as shown in FIG. The resonator length is preferably 300 to 500 μm.
The obtained laser element was placed on a heat sink, and each electrode was wire-bonded to attempt laser oscillation at room temperature.
As a result, the threshold value is 2.5 kA / cm at room temperature.2Continuous oscillation at an oscillation wavelength of 400 nm was confirmed at a threshold voltage of 5 V, and the lifetime was 10,000 hours or more at room temperature. In addition, since the surface state of the second nitride semiconductor is good, a laser device having good device characteristics can be obtained with a high yield.
[0078]
[Example4]
Hereinafter, an example based on FIG.4Will be described. FIG. 10 is a schematic cross-sectional view showing the structure of a laser device according to an embodiment using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate.
[0079]
In Example 1, when the
[0080]
Next, a wafer whose main surface is the second nitride semiconductor layer 3 (Si-doped GaN) on the surface opposite to the surface from which the sapphire substrate is removed is set in the reaction vessel of the MOVPE apparatus, and this second nitridation is performed. The following layers are formed on the
[0081]
(N-side cladding layer 43)
Next, Si is 1 × 1019/cmThreeDoped n-type Al0.2Ga0.8A superlattice structure with a total film thickness of 0.4 μm is formed by alternately stacking 100 first layers of N, 20 Å, and second layers of 20 Å of undoped GaN.
[0082]
(N-side light guide layer 44)
Then, Si is 1 × 1017/cmThreeAn n-type light guide layer 44 made of doped n-type GaN is grown to a thickness of 0.1 μm.
[0083]
(Active layer 45)
Next, Si is 1 × 1017/cmThreeDoped In0.2Ga0.8Well layer made of N, 25 Å, and 1 × 10 Si17/cmThreeDoped In0.01Ga0.95An active layer 45 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately laminating N barrier layers and 50 Å is grown.
[0084]
(P-side cap layer 46)
Next, the band gap energy is larger than that of the p-side light guide layer 47 and larger than that of the active layer 45.20/cmThreeDoped p-type Al0.3Ga0.9A p-side cap layer 46 made of N is grown to a thickness of 300 angstroms.
[0085]
(P-side light guide layer 47)
Next, the band gap energy is smaller than the p-side cap layer 46, and Mg is 1 × 10.18/cmThreeA p-side light guide layer 47 made of doped p-type GaN is grown to a thickness of 0.1 μm.
[0086]
(P-side cladding layer 48)
Next, Mg is 1 × 1020/cmThreeDoped p-type Al0.2Ga0.8A first layer of N, 20 Å, and 1 × 10 Mg20/cmThreeA p-side cladding layer 48 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating a second layer made of doped p-type GaN and 20 Å.
[0087]
(P-side contact layer 49)
Finally,
[0088]
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 10, the uppermost p-type contact layer 49 and p-type cladding layer 48 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-electrode 51 made of Ni / Au is formed on the entire surface of the ridge.
[0089]
Next, as shown in FIG. 10, the surface of the p-side cladding layer 48 and the contact layer 49 excluding the p-electrode 51 is made of SiO.2An insulating film 50 is formed, and a p-pad electrode 52 electrically connected to the p-electrode 51 through the insulating film 50 is formed.
[0090]
After forming the p-side electrode, an n-electrode 53 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the second
[0091]
Thereafter, scribing is performed from the n-electrode side 53, and the second nitride semiconductor layer 5 is cleaved at the M-plane of the second nitride semiconductor layer 3 (11-00, the plane corresponding to the side of the hexagonal column in FIG. 6). A resonant surface is produced. SiO on both or one of the resonant surfaces2And TiO2A dielectric multilayer film was formed, and finally a bar was cut in a direction parallel to the p-electrode to obtain a laser chip. Next, the chip was placed face-up (with the substrate and the heat sink facing each other) on the heat sink, the p-pad electrode 52 was wire-bonded, and laser oscillation was attempted at room temperature. The threshold current density was 2.5 kA at room temperature. /cm2Continuous oscillation with an oscillation wavelength of 405 nm was confirmed at a threshold voltage of 4.5 V, and a lifetime of 10,000 hours or more was shown.
[0092]
[Example5]
Example2Example using the third nitride semiconductor 4 obtained in
The obtained laser device has good life characteristics as in Example 3. Even if the position where the ridge-shaped stripe is formed is formed on the upper portion of the
[0093]
[Example6]
In Example 1, the
Example using the obtained
The obtained laser device is an example.3The threshold value is lowered, and the life characteristics are better.
[0094]
【The invention's effect】
As described above, the present inventionSiO 2 Without using a mask such asBy partially modifying the surface of the nitride semiconductor, the modified portion becomes the SiO used in the case of conventional ELOG growth.2Intentionally promotes lateral growth of nitride semiconductors in much the same waycan do.Thereby,The present inventionDislocationTheReducedSet,And,It is possible to provide a nitride semiconductor growth method capable of obtaining a nitride semiconductor with good crystallinity.
Furthermore, the present invention provides a nitride semiconductor device having good lifetime characteristics using a nitride semiconductor having good crystallinity and few dislocations as a substrate.Manufacturing methodCan be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 3 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 4 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 5 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 6 is a unit cell diagram showing the surface orientation of sapphire.
FIG. 7 is a plan view of the main surface side of the substrate for explaining the stripe direction of the protective film.
FIG. 8 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.
FIG. 9 is a schematic cross-sectional view showing a partial structure of a wafer in each step of a method which is an embodiment of forming a ridge-shaped stripe.
FIG. 10 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.
FIG. 11 is a schematic cross-sectional view showing an enlarged part of a substrate according to the method of the present invention.
[Explanation of symbols]
1 ... Different substrates
2... First nitride semiconductor
3. Second nitride semiconductor
4... Third nitride semiconductor
Claims (9)
前記第1の工程後、前記第1の窒化物半導体の表面をドライエッチングにより窒化物半導体が成長しにくいか又は成長しないように部分的に改質し、第1の窒化物半導体の表面への窒化物半導体の成長に選択性を持たせる第2の工程と、
前記第2の工程後、前記表面が部分的に改質された第1の窒化物半導体上に、第2の窒化物半導体を成長させる第3の工程を少なくとも有することを特徴とする窒化物半導体の成長方法。A first step of growing a first nitride semiconductor on a heterogeneous substrate made of a material different from the nitride semiconductor;
After the first step, the surface of the first nitride semiconductor is partially modified by dry etching so that the nitride semiconductor is difficult to grow or does not grow, and is applied to the surface of the first nitride semiconductor. A second step of imparting selectivity to the growth of the nitride semiconductor;
After the second step, the nitride semiconductor has at least a third step of growing a second nitride semiconductor on the first nitride semiconductor whose surface is partially modified Growth method.
前記第4の工程後、前記表面が部分的に改質された第2の窒化物半導体上に、第3の窒化物半導体を成長させる第5の工程を有することを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体の成長方法。After the third step, the nitride semiconductor is difficult to grow or grows by dry etching on the surface of the second nitride semiconductor and the upper portion of the first nitride semiconductor other than the surface modified portion. A fourth step of partially modifying so as not to cause selectivity to growth of the nitride semiconductor on the surface of the second nitride semiconductor;
2. The method according to claim 1, further comprising a fifth step of growing a third nitride semiconductor on the second nitride semiconductor having the surface partially modified after the fourth step. 4. The method for growing a nitride semiconductor according to any one of 3 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16807999A JP3791246B2 (en) | 1999-06-15 | 1999-06-15 | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16807999A JP3791246B2 (en) | 1999-06-15 | 1999-06-15 | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000357843A JP2000357843A (en) | 2000-12-26 |
JP3791246B2 true JP3791246B2 (en) | 2006-06-28 |
Family
ID=15861465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16807999A Expired - Fee Related JP3791246B2 (en) | 1999-06-15 | 1999-06-15 | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791246B2 (en) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3587081B2 (en) | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device |
JP3555500B2 (en) | 1999-05-21 | 2004-08-18 | 豊田合成株式会社 | Group III nitride semiconductor and method of manufacturing the same |
US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
JP4432180B2 (en) | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor |
JP2001185493A (en) | 1999-12-24 | 2001-07-06 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device |
US6417077B1 (en) * | 2000-02-07 | 2002-07-09 | Motorola, Inc. | Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate |
US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
JP2001267242A (en) * | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor and method of manufacturing the same |
TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
JP2001313259A (en) | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Method for producing iii nitride based compound semiconductor substrate and semiconductor element |
JP4556300B2 (en) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | Crystal growth method |
US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
JP4644942B2 (en) * | 2001-01-18 | 2011-03-09 | ソニー株式会社 | Crystal film, crystal substrate, and method of manufacturing semiconductor device |
JP3988018B2 (en) | 2001-01-18 | 2007-10-10 | ソニー株式会社 | Crystal film, crystal substrate and semiconductor device |
KR20030074824A (en) | 2001-02-14 | 2003-09-19 | 도요다 고세이 가부시키가이샤 | Production method for semiconductor crystal and semiconductor luminous element |
JP2002280314A (en) | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon |
JP4631214B2 (en) * | 2001-06-05 | 2011-02-16 | ソニー株式会社 | Manufacturing method of nitride semiconductor film |
JP4784012B2 (en) * | 2001-07-27 | 2011-09-28 | 日亜化学工業株式会社 | Nitride semiconductor substrate and manufacturing method thereof |
JP3690326B2 (en) | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor |
JP4092927B2 (en) | 2002-02-28 | 2008-05-28 | 豊田合成株式会社 | Group III nitride compound semiconductor, group III nitride compound semiconductor element, and method for manufacturing group III nitride compound semiconductor substrate |
JP4487654B2 (en) * | 2004-06-29 | 2010-06-23 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device |
KR101765903B1 (en) * | 2010-04-15 | 2017-08-08 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same and light emitting device package |
JP5591349B2 (en) * | 2010-11-19 | 2014-09-17 | 京セラ株式会社 | Manufacturing method of semiconductor substrate |
WO2017179868A1 (en) * | 2016-04-12 | 2017-10-19 | 주식회사 루미스탈 | Method for manufacturing nitride semiconductor substrate including semi-insulating nitride semiconductor layer, and nitride semiconductor substrate manufactured thereby |
KR101889001B1 (en) * | 2017-03-30 | 2018-08-16 | 주식회사 루미스탈 | Method for manufacturing Nitride Semiconductor Substrate having Semi-insulating Layer and Nitride Semiconductor Substrate |
JP7110468B2 (en) * | 2018-05-28 | 2022-08-01 | 株式会社Kokusai Electric | Semiconductor device manufacturing method, substrate processing apparatus, program, and substrate processing method. |
KR102690321B1 (en) * | 2018-05-28 | 2024-08-05 | 가부시키가이샤 코쿠사이 엘렉트릭 | Semiconductor device production method, substrate processing device, and program |
JP6860605B2 (en) * | 2019-03-18 | 2021-04-14 | 株式会社Kokusai Electric | Semiconductor device manufacturing methods, substrate processing devices, and programs |
WO2024084664A1 (en) * | 2022-10-20 | 2024-04-25 | 京セラ株式会社 | Semiconductor substrate, template substrate, and method and device for producing template substrate |
WO2024201629A1 (en) * | 2023-03-27 | 2024-10-03 | 京セラ株式会社 | Template substrate for semiconductor growth, semiconductor substrate, method and device for manufacturing template substrate for semiconductor growth, and method and device for manufacturing semiconductor substrate |
-
1999
- 1999-06-15 JP JP16807999A patent/JP3791246B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000357843A (en) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3791246B2 (en) | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method | |
JP4288743B2 (en) | Nitride semiconductor growth method | |
JP4005275B2 (en) | Nitride semiconductor device | |
JP3659050B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
JP3436128B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3876518B2 (en) | Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate | |
JP4304750B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
JP3491538B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
US20050224783A1 (en) | Nitride semiconductor laser device and nitride semiconductor device | |
JP2000277437A5 (en) | ||
JP2001007447A (en) | Nitride semiconductor laser element | |
JP3395631B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
JP3678061B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
JP4529215B2 (en) | Nitride semiconductor growth method | |
JP4165040B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP4625998B2 (en) | Nitride semiconductor laser device | |
JP4106516B2 (en) | Method for growing nitride semiconductor substrate | |
JP3925127B2 (en) | Nitride semiconductor substrate and growth method thereof | |
JP4211358B2 (en) | Nitride semiconductor, nitride semiconductor device and manufacturing method thereof | |
JP4784012B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
JP4639571B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP2008034862A (en) | Growing method for nitride semiconductor | |
JP4637503B2 (en) | Manufacturing method of nitride semiconductor laser device | |
JP3906739B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP3438675B2 (en) | Method for growing nitride semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |