JP3925127B2 - Nitride semiconductor substrate and growth method thereof - Google Patents

Nitride semiconductor substrate and growth method thereof Download PDF

Info

Publication number
JP3925127B2
JP3925127B2 JP2001264740A JP2001264740A JP3925127B2 JP 3925127 B2 JP3925127 B2 JP 3925127B2 JP 2001264740 A JP2001264740 A JP 2001264740A JP 2001264740 A JP2001264740 A JP 2001264740A JP 3925127 B2 JP3925127 B2 JP 3925127B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
protective film
nitrogen
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001264740A
Other languages
Japanese (ja)
Other versions
JP2003077841A (en
Inventor
准也 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2001264740A priority Critical patent/JP3925127B2/en
Publication of JP2003077841A publication Critical patent/JP2003077841A/en
Application granted granted Critical
Publication of JP3925127B2 publication Critical patent/JP3925127B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は窒化物半導体(InAlGa1−x−yN、0≦X、0≦Y、X+Y≦1)から成る窒化物半導体基板、及びその成長方法に関する。
【0002】
【従来の技術】
窒化物半導体と格子整合する基板が存在しないためサファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板を窒化物半導体の成長基板として用いている。格子定数や熱膨張係数が不整合であるためサファイア基板などの上にバッファ層を介して貫通転位を低減させる方法や、横方向成長を利用した方法が報告されている。
【0003】
特開平10−312971号公報には、SiO等のマスク材料を用いて基板上にパターニングし、選択成長によりマスク材料を埋め込むまで成長させることによりマスク上における結晶成長過程で転位の伝播方向が曲げられることにより転位密度の低減がなされるものである。
【0004】
【発明が解決しようとする課題】
上記の方法では基板上に窒化物半導体層を成長させた後、マスクをパターン形成し、さらに窒化物半導体を再成長させる必要がある。これらの工程は連続反応で行うことはできず、窒化物半導体基板の成長途中に反応装置からの出し入れをしなければならい。そのため、窒化物半導体の表面酸化等による結晶性の低下が問題となる。
【0005】
さらに上記方法では、マスク材料を埋め込む際にマスク上を成長面に対して窒化物半導体の横方向成長が進む。それにより窒化物半導体の結晶軸が傾くためチルトが発生する。このチルトした結晶同士が合体することにより新たな転位欠陥が発生する。またマスクを有する状態で窒化物半導体を成長させれば、窒化物半導体素子の成長時にマスクの分解による汚染が発生し、窒化物半導体の特性劣化が問題となる。
【0006】
本発明は上記問題に鑑み、窒化物半導体の成長工程の簡略化を目的とする。また貫通転位を低減させた窒化物半導体基板を得ることを目的とする。
【0007】
【課題を解決するための手段】
本発明の窒化物半導体基板は、部分的に窒素含有領域を表面に有する基板と、該基板上に形成された下地層と、窒素含有領域上の該下地層表面を成長界面としてエピタキシャル成長した窒化物半導体層とを備え、前記基板と窒化物半導体層に挟まれ、かつ前記窒素含有領域どうし間の下地層が露出された空洞部を有することを特徴とする窒化物半導体基板。前記窒素含有領域は、窒化アルミニウムで形成されていることを特徴とする。
【0008】
前記窒化物半導体基板は、前記下地層が、GaNであることを特徴とする。
【0009】
本発明の窒化物半導体基板の成長方法は、基板上に窒化物半導体をエピタキシャル成長させる窒化物半導体基板の成長方法であって、該基板上に開口部を有する保護膜を形成する工程と、前記保護膜の開口部より露出した基板上に窒素含有領域を形成する工程と、前記保護膜を除去する工程と、その後、前記基板上に下地層を形成する工程と、気相成長法により選択的に窒素含有領域上に窒化物半導体核を形成する工程と、前記窒化物半導体核より縦方向及び横方向に窒化物半導体を成長させることを特徴とする。ここで、窒素含有領域とは、例えばサファイア(Al)のような基板上において、基板表面とN元素含有原料とが反応することで形成される。そこで、基板表面上で改質が起こり、AlN、その他にAlとNを含有する化合物が形成されるのである。また、このAlN等は窒化物半導体を選択的に成長させることができ好ましい。
【0010】
前記基板の第1の面上に形成される窒素含有領域は、基板を800℃以上で熱処理する事により形成されることを特徴とする請求項4に記載の窒化物半導体基板の成長方法。
【0011】
前記保護膜の除去工程は、HF、BHFから選択される酸溶液で処理をすることを特徴とする。
【0012】
前記保護膜にはSiO、SiN、SiON、TiOから選択される材料を用いることを特徴とする。
【0013】
前記窒化物半導体層を形成する工程において、窒化物半導体核から窒化物半導体層を成長することにより前記窒素含有領域どうし間には空洞を有することを特徴とする。
【0014】
前記保護膜の平面形状は、ストライプ状に形成されることを特徴とする。その他には、保護膜の平面形状としては島状や矩形状、格子状、又はこれらの抜き取り形状として形成される。
【0015】
1(a)〜(e)に示すように基板上に窒素含有領域を形成し、その後、窒素含有領域上に選択成長した窒化物半導体核の形成、さらには平坦な窒化物半導体膜の形成は連続反応である。本発明では、窒化物半導体は反応装置からの出し入れ等の作業工程もなく、量産性に優れている。また、従来のELO法では反応装置からの出し入れが必要であったため、窒化物半導体を一度成長させた基板を大気にさらし、その後に窒化物半導体の再成長を行うものであり窒化物半導体上にゴミ等が不着する恐れがあった。しかしながら、本発明ではこのような問題もなく、結晶性のよい窒化物半導体基板を提供することができる。
【0016】
前記窒化物半導体膜を形成後、窒化物半導体核に隣接して空洞が形成される。この空洞はエアギャップとしての効果を有するため、基板と窒化物半導体との格子不整合により発生する反り緩和が期待できる。そのため、この窒化物半導体基板を用いた後工程での発光素子や受光素子、その他の電子デバイスの形成工程が容易となる。また、この空洞を有することで基板上の位置認識もすることができる。
【0017】
横方向成長を選択的に行い窒化物半導体層を薄膜とする窒化物半導体基板ができる。横方向成長を促進させる条件としては、V族原料とIII族原料とのモル比(V/III比)を小さくする、又は減圧条件、高温条件、Mgをドープさせる等により選択的に横方向成長させることができる。
【0018】
また、本発明における窒化物半導体層の横方向成長は、窒化物半導体をRIEやICPに代表されるドライエッチングを用いて部分的に削ることにより窒化物半導体に凹凸を形成させ、凹部の側面より横方向成長させるものではない。成長核となる窒化物半導体にドライエッチング等で物理的ダメージを与えることは再成長時に形成される窒化物半導体の結晶性の低下を招く。そこで、本発明は上記に示すようなエッチングを必要とせず、選択的に窒化物半導体核を形成し、この窒化物半導体核より横方向成長させるものである。
【0019】
以上より、選択的に成長した窒化物半導体核(第1の領域)上には転位欠陥が多く存在するものの、これを成長核として横方向成長した領域(第2の領域)には転位欠陥も屈曲して横方向に延びるため、この第2の領域上には低転位領域を形成することができる。単位面積あたりの転位数をバッファ層のみ用いた場合に比べて2桁以上低減することができ、具体的な数値としては転位密度が1×10個/cm以下である窒化物半導体基板を提供することができる。
【0020】
【発明の実施の形態】
以下図面を用いて、本発明の実施形態を詳細に説明する。図1(a)乃至(e)は本発明に係る窒化物半導体の成長方法を説明するための断面図である。ここで、1は基板であり、2は該基板上に部分的に形成された保護膜を示している。3は基板表面を熱処理をすることにより形成された窒素含有領域である。また、4は窒化物半導体の選択成長時に形成される窒化物半導体核であり、5は前記窒化物半導体核4からの連続反応により形成された窒化物半導体層である。図1(e)には第1の領域、第2の領域を示している。第2の領域は横方向成長により形成されており転位低減領域となる。
【0021】
上記に示す本実施形態の成長方法は、保護膜上に窒化物半導体を成長させるものではない。そのため、保護膜上に強引に横方向成長させることで応力を発生させることなく、窒化物半導体核より横方向成長させ、窒化物半導体基板を形成するものである。図1(e)に示す第2の領域は転位欠陥を大幅に低減させた領域であり、単位面積あたりの転位数は1×10個/cm以下、さらに好ましくは1×10個/cm以下となる。また、第1の領域は縦方向に進む貫通転位が残るため、転位数は1×10〜1×1010個/cm程度となる。
【0022】
以下、図を用いて本発明の実施形態における各工程を更に詳細に説明する。
この基板1としては、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)のような絶縁性基板、SiC(6H、4H、3C)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子接合する酸化物基板等を用いることができる。また、同種から成る窒化物半導体の単体基板、好ましくは単結晶から成る基板を用いれば、ホモエピタキシャル成長になるため、窒化物半導体を成長後に発生する窒化物半導体基板の反りをより抑制することができる。
【0023】
次に、基板1上に成膜される保護膜2としては、表面上に窒化物半導体が成長しないものや成長しにくいものであり、アニール等の熱処理に対して耐熱性を有するものであればよい。この保護膜2の具体例としては、酸化ケイ素(SiO)、窒化酸化ケイ素(SiO)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物、その他に窒化ケイ素(Si)や1200℃以上の融点を有する金属やこれらの多層膜を用いることができる。
【0024】
この保護膜2の成膜方法としては、CVD、スパッタリング及び、蒸着法等を用い成膜させる。また保護膜の膜厚は、保護膜下の基板表面を800℃以上の熱処理に保護できていればよく、特に限定する必要はないが膜厚を0.2〜10μmの範囲で形成すれば、保護膜下の基板表面を変質させることなく、また後工程での保護膜除去も容易にすることができる。また保護膜の平面形状はストライプ形状とするが、その他に格子状や島状、円形、又は多角形とする。これらの抜き取り形状とする円形や多角形の開口部を有する保護膜とすることもできる。保護膜に開口部を形成するエッチング方法としては、ウェットエッチング、ドライエッチング等の方法がある。また、ドライエッチングには、例えば反応性イオンエッチング(RIE)、ICP、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)、アッシャー等の装置がある。ここに示すいずれの方法もエッチングガスを適宜選択することにより、保護膜に開口部を形成するエッチングをすることができる。
【0025】
例えば保護膜をストライプ形状とする場合の開口部の幅としては1〜100μm、好ましくは2〜15μmである。また保護膜のストライプ幅(S)と開口部幅(W)との比をS/Wとすれば0.1以上である。後工程において、窒化物半導体核からの成長により表面を平坦化できる範囲であればいいが、好ましくは1/3≦(S/W)≦3となる。具体的にはストライプ幅(S)と開口部幅(W)とも10μm等がある。
【0026】
また、保護膜2をストライプ状に形成する場合に、基板1をサファイア基板とすれば、オリフラ面をサファイアのA面とし、このオリフラ面の垂直軸に対して左右どちらかにずらして保護膜2を形成してもよい。こうすることで、窒化物半導体を成長させた後の表面をより平坦化させることができる。具体的には、このオリフラ面の垂直軸に対して左右にθ=0°〜5°の範囲とする。また、本発明に用いる基板にはオフ角を加工形成したものを用いることもできる。例えば、ステップ状にオフ角を形成したものであってもよい。ここで、オフ角は0°〜2°とする。
【0027】
次に保護膜2の開口部に窒素含有領域を形成する。この窒素含有領域の形成方法としては基板1を窒素原料を含有した雰囲気で熱処理をすることである。窒素原料を含有した雰囲気とは、例えば窒素ガス雰囲気やアンモニアガス雰囲気である。また、熱処理を行う温度は700℃以上、好ましくは800℃以上で行うものとする。処理時間としては5分以上である。
【0028】
次に、窒素含有領域を形成後に保護膜を除去する。除去方法としてはBHFやHFを使用したウェットエッチング、その他にはドライエッチングを用いる。
【0029】
保護膜を除去後、基板1上に下地層(図示されていない)を成長させる。下地層としては、AlN、GaN、AlGaN、InGaN等が用いられる。この下地層は、成長温度を300℃以上900℃以下、好ましくは700℃以下とし、膜厚10オングストローム以上0.5μm以下で成長される。これは基板1上に成長させる窒化物半導体層との格子定数不整を緩和するためであり、転位欠陥を低減させる緩衝層としての効果を有する。
【0030】
次に、基板1上に窒化物半導体層5を形成する。まず、窒素含有領域を成長起点として選択的に窒化物半導体核4を形成する。成長条件としては、原料にはIII族元素含有化合物と窒素源を有する化合物とを用いる。III族元素としてはGa、Al、Inがあり、これらのトリメチル化合物やトリエチル化合物をIII族元素含有化合物とする。また窒素源を有する化合物にはアンモニアやN等を用いる。例えば、III族元素含有化合物にTMG(トリメチルガリウム)を用いる場合、TMGを100〜150cc/分、アンモニアを5〜10L/分として反応時間を180分間以下とする。また成長温度を900℃〜1200℃とする。膜厚は1.0μm以上、好ましくは3〜5μmとする。
【0031】
さらに、成長温度を窒化物半導体核4の成長温度より30℃以上高くして窒化物半導体層5を成長させる。原料は窒化物半導体核と同様である。成長条件としては、例えば、TMGを100〜200cc/分、アンモニアを1〜5L/分とし、反応時間は500分以下、好ましくは400分とする。また、この連続反応の圧力条件は常圧とするが、減圧条件(400Torr程度)でも行うことができる。この窒化物半導体層5の膜厚は、窒化物半導体同志が接合し、平坦化できる膜厚であればよく5μm以上、好ましくは10〜15μmとする。以上から図1(e)に示すように横方向成長を利用することで得られた第2の領域は転位数が1×10個/cm以下、好ましくは1×10個/cm以下とする窒化物半導体基板を提供することができる。
【0032】
本発明において、窒化物半導体は一般式InAlGa1−x−yN(0≦x、0≦y、x+y≦1)によって表される組成を有する。但し、これらは連続反応時に異なる組成であってもよい。また、アンドープの窒化物半導体やSi、Ge、Sn、S等のn型不純物をドープした窒化物半導体、またはMg、Zn等のp型不純物をドープした窒化物半導体、n型不純物とp型不純物とを同時ドープさせた窒化物半導体を用いることができる。本発明の窒化物半導体の成長方法としては、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等の気相成長方法を適用することができる。
【0033】
またHVPE法との組み合わせにより厚膜成長させ、この厚膜成長時に貫通転位を表面全域に均等に低減させる方法が挙げられる。このHVPE法で窒化物半導体を成長させる場合、例えばGaNであれば、HClガスとGa金属が反応することでGaClやGaClを形成し、さらにこのGa塩化物がアンモニアと反応することでGaNを基板上に堆積させるものである。HVPE法による窒化物半導体の成長時に成長速度を変化させ、2段階成長させることで結晶欠陥を大幅に低減させることができ、本発明との組み合わせにより窒化物半導体から成る単体基板を得ることができる。厚膜の窒化物半導体基板から基板のみを除去する方法としては、基板を研磨により除去する方法、他には基板と窒化物半導体との界面にエキシマレーザ等の電磁波を照射することにより基板を除去する方法が挙げられる。そのためサファイア基板のような絶縁体基板上に成長させた窒化物半導体基板であってもサファイア基板を除去することで窒化物半導体から成る単体基板とし、裏面電極構造とする窒化物半導体レーザダイオード等を提供することができる。
【0034】
次に、前記窒化物半導体基板上に半導体レーザ素子を形成する一実施形態を示す。前記窒化物半導体基板上にn側コンタクト層としてn型不純物をドープしたAlGa1−xN(0≦X<1)を1〜5μm程度で成長させる。このn側コンタクト層上にクラック防止層としてn型不純物ドープInGa1−xN(0≦X<1)を0.1〜0.3μmで成長させる。なお、このクラック防止層は省略可能である。続いて、クラック防止層上にn側クラッド層を成長させる。このn側クラッド層としては、超格子構造であるのが好ましく、アンドープAlGa1−xN(0≦X<1)よりなる層と、n型不純物をドープしたn型GaNよりなる層とを交互に積層して総膜厚2.0μm以下の超格子構造よりなるn側クラッド層を成長させる。続いて、アンドープGaNよりなるn側光ガイド層を0.05から0.2μmの膜厚で成長させる。このn側光ガイド層は、n型不純物をドープしてもよい。
【0035】
次に、障壁層にノンドープInGa1−xN(0≦X≦1)と井戸層にn型不純物ドープInGa1−xN(0≦X≦1)とからなる単一量子井戸構造、又は多重量子井戸構造である活性層を成長させる。多重量子井戸構造であれば、障壁層と井戸層とを同一温度で2〜5回程度で交互に積層し、最後に障壁層とし総膜厚を200〜500Åとする。
【0036】
次に、活性層上にp側キャップ層(図示されていない)としてp型不純物をドープしたp型AlGa1−xN(0≦X<1)を成長させる。このp側キャップ層は膜厚を50〜500Å程度で成長させる。続いて、アンドープGaNよりなるp側光ガイド層を0.05〜0.5μmの膜厚で成長させる。このp側光ガイド層は、p型不純物をドープしてもよい。次に、p側光ガイド層上にp側クラッド層を成長させる。このp側クラッド層としては、n側クラッド層と同様に超格子構造であるのが好ましく、アンドープAlGa1−xN(0≦X<1)よりなる層と、p型不純物をドープしたp型GaNよりなる層とを交互に積層して総膜厚0.3〜0.8μm程度の超格子構造よりなるp側クラッド層を成長させる。最後に、p側クラッド層の上に、p型不純物をドープしたAlGa1−xN(0≦X≦1)からなるp側コンタクト層を成長させる。
【0037】
ここで、不純物濃度としては、特に限定する必要はないが、好ましくはn型不純物、及びp型不純物は1×1018/cm〜1×1020/cmとする。また、前記n型不純物としてはSi、Ge、Sn、S、O、Ti、Zr、Cd等が挙げられ、p型不純物としてはBe、Zn、Mn、Mg、Ca、Sr等が挙げられる。
【0038】
次に、前記半導体レーザ素子を形成後、p電極とn電極とを同一面側に形成する場合には、n電極を形成するためにn側コンタクト層をエッチングにより露出させる。次に、ストライプ状の光導波路領域を形成するためにエッチングすることによりリッジを形成する。ここで、エッチングはリッジを形成するには異方性エッチングであるのが好ましく、例えばRIE(反応性イオンエッチング)装置等を使用する。ここで形成されるリッジ幅としては本発明においては後工程で形成する埋め込み層や出力にもよるが、リッジ幅は1.0〜3.0μmと広くすることができる。また、エッチング深さとしては窒化物半導体素子内の少なくともp側クラッド層までエッチングするものとする。さらに、リッジ形状は、順メサ型、逆メサ型、垂直型から成り、これらの形状であれば横方向の光閉じ込めができ好ましい。
【0039】
リッジを形成後、露出したリッジの側壁部からリッジの両側表面の窒化物半導体上に絶縁体から成る埋め込み膜(例えば、ZrOやDLC、ガラス等)をスパッタ法等により形成する。この埋め込み膜の効果としては、電流狭窄、及び横方向の光閉じ込めである。横方向の光閉じ込めをするためには窒化物半導体層との間に屈折率差を設ける必要があり、またコア領域内に光を閉じ込めるには窒化物半導体よりも屈折率の小さい材料を埋め込み層に用いる。また、縦方向の光閉じ込めは屈折率の高いコア領域と、屈折率の低いp、n側クラッド層とで屈折率差をつけることでコア内に光を閉じ込めている。
【0040】
その後、p電極を形成するためにリッジ最上面に成膜された埋め込み層をリフトオフ等により除去する。次に除去後、露出したp側コンタクト層の表面にNi/Auよりなるp電極をストライプ状に形成し、p電極を形成後、n側コンタクト層の表面にTi/Alよりなるn電極をリッジストライプと平行に形成する。次に取り出し電極であるパッド電極をNi/Ti/Auの順にp電極、及びn電極上に形成する。また、p電極をNi/Au/RhOとし、p側パッド電極をRhO/Pt/Auとする組み合わせとすることもできる。パッド電極を形成する前に、SiO、TiO等から成る誘電体多層膜を共振器面(光出射端面側)に形成してもよい。この誘電体多層膜を有することにより高出力時における光出射端面の端面劣化を抑制することができる。
【0041】
さらに、ストライプ状の電極に垂直な方向で、基板側からバー状にヘキカイし、ヘキカイ面((11−00)面、六方晶系の側面に相当する面=M面)に共振器を形成する。この共振器面に誘電体多層膜を形成し、電極に平行な方向でバーを切断して窒化物半導体レーザ素子とする。この窒化物半導体レーザ素子をヒートシンクに設置し、ワイヤーボンディングし、キャップで封止することで窒化物半導体レーザダイオードとする。
【0042】
以上により得られた窒化物半導体レーザダイオードを用いて室温でレーザ発振を試みたところ、発振波長400〜420nm、閾値電流密度2.9kA/cmにおいて連続発振を示し、30mW以上、好ましくは50mW程度の光出力時でもリップルが発生せず、3000時間以上の寿命特性を示す。
【0043】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
[実施例1]
C面を主面したサファイア基板1を用い、この基板1上にCVD法によりSiOよりなる保護膜2を0.3μmの膜厚で成膜し、ストライプ状のフォトマスクを形成し、ICP(ドライエッチング)によりストライプ幅10μm、開口部幅10μmのSiOよりなる保護膜を形成する。このストライプ方向はサファイアA面に対してほぼ垂直である。
【0044】
その後、窒素雰囲気でパターニングした基板を熱処理する。これにより開口部は基板1の露出部分が改変される。条件としては900℃、約20分である。その後、保護膜2をBHF(ウェットエッチング)で除去する。
【0045】
次にMOCVD装置に搬入し、温度を500℃、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなる下地層(図示されていない)を200オングストロームの膜厚で成長させる。
【0046】
さらにMOCVD装置内において連続反応により窒化物半導体を成長させる。まず、成長温度が1150℃でTMGを100cc/min、アンモニアを8L/minの流量で60分間流した。これにより5μmの膜厚で窒化物半導体核であるGaNをストライプ形状に形成した。さらに、該窒化物半導体核を成長起点として窒化物半導体層を成長させる。成長温度を1180℃とし、原料ガスにTMGを140cc/min、アンモニアを4L/minとし、400分間反応させることで窒化物半導体層となるGaNを膜厚15μmで成長させた。以上より得られた窒化物半導体基板は表面における単位面積あたりの転位数が1×10個/cm以下である窒化物半導体基板とすることができた。本実施例で得られた窒化物半導体基板のCL写真を図2に示す。
【0047】
[実施例2]
実施例1で得られた窒化物半導体基板上にさらに100μmの厚膜でGaNを成長させる。HVPE法により、原料にはGaメタルとHClガス、アンモニアを用い、GaCl分圧は1.25×10−3atm、アンモニア分圧は0.375atmとする。100μmの厚膜を成長後、研削によりサファイア基板を除去し、窒化物半導体から成る単体基板を得ることができる。
【0048】
[実施例3]
実施例1において、窒化物半導体内に成長条件としてシランガスを1.7×10−3μmolを加える他は、実施例1と同様に成長させる。これにより得られる窒化物半導体基板はSiドープのn型窒化物半導体基板を得ることができる。
【0049】
【発明の効果】
上記に示すように、本発明によれば成長工程を簡略化した量産に適した窒化物半導体基板の成長方法を提供できる。また低転位欠陥の窒化物半導体基板であり、かつ成長工程を反応装置内で連続反応で行うため、不純物の混入を無くした基板を提供することができる。
【図面の簡単な説明】
【図1】本発明における成長工程を示す模式的断面図である。
【図2】本発明により得られた窒化物半導体基板の表面CL写真を示す。
【符号の説明】
1・・・基板
2・・・保護膜
3・・・窒素含有領域
4・・・窒化物半導体核
5・・・窒化物半導体層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor substrate made of a nitride semiconductor (In x Al y Ga 1-xy N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and a growth method thereof.
[0002]
[Prior art]
Since there is no substrate lattice-matched with a nitride semiconductor, a different type substrate such as sapphire, spinel, silicon carbide, etc., which is different from a nitride semiconductor is used as a growth substrate for the nitride semiconductor. A method of reducing threading dislocations via a buffer layer on a sapphire substrate or the like and a method using lateral growth have been reported because the lattice constant and the thermal expansion coefficient are mismatched.
[0003]
In Japanese Patent Laid-Open No. 10-312971, patterning is performed on a substrate using a mask material such as SiO 2 and the dislocation propagation direction is bent during the crystal growth process on the mask by growing until the mask material is embedded by selective growth. As a result, the dislocation density is reduced.
[0004]
[Problems to be solved by the invention]
In the above method, it is necessary to grow a nitride semiconductor layer on a substrate, pattern a mask, and re-grow the nitride semiconductor. These steps cannot be performed in a continuous reaction, and must be taken in and out of the reactor during the growth of the nitride semiconductor substrate. For this reason, a decrease in crystallinity due to surface oxidation of the nitride semiconductor becomes a problem.
[0005]
Further, in the above method, when the mask material is embedded, the lateral growth of the nitride semiconductor proceeds on the mask with respect to the growth surface. As a result, the crystal axis of the nitride semiconductor is tilted, so that tilt occurs. When the tilted crystals are combined, a new dislocation defect is generated. Further, if a nitride semiconductor is grown in a state having a mask, contamination due to decomposition of the mask occurs during the growth of the nitride semiconductor element, and deterioration of the characteristics of the nitride semiconductor becomes a problem.
[0006]
In view of the above problems, an object of the present invention is to simplify a nitride semiconductor growth process. Another object is to obtain a nitride semiconductor substrate with reduced threading dislocations.
[0007]
[Means for Solving the Problems]
The nitride semiconductor substrate of the present invention includes a substrate partially having a nitrogen-containing region on the surface, a base layer formed on the substrate, and a nitride epitaxially grown using the surface of the base layer on the nitrogen-containing region as a growth interface A nitride semiconductor substrate comprising: a semiconductor layer; and a cavity portion sandwiched between the substrate and the nitride semiconductor layer and having an underlying layer exposed between the nitrogen-containing regions. The nitrogen-containing region is formed of aluminum nitride.
[0008]
The nitride semiconductor substrate is characterized in that the foundation layer is GaN .
[0009]
The method for growing a nitride semiconductor substrate of the present invention is a method for growing a nitride semiconductor substrate by epitaxially growing a nitride semiconductor on the substrate, the step of forming a protective film having an opening on the substrate, and the protection A step of forming a nitrogen-containing region on the substrate exposed from the opening of the film, a step of removing the protective film, a step of forming an underlayer on the substrate, and a vapor phase growth method. forming a nitride semiconductor nuclei on the nitrogen-containing region, characterized in that growing a nitride semiconductor from the nitride semiconductor nuclei in the vertical and horizontal directions. Here, the nitrogen-containing region is formed by the reaction between the substrate surface and the N element-containing raw material on a substrate such as sapphire (Al 2 O 3 ). Therefore, modification occurs on the surface of the substrate, and AlN and other compounds containing Al and N are formed. In addition, AlN or the like is preferable because a nitride semiconductor can be selectively grown.
[0010]
The method for growing a nitride semiconductor substrate according to claim 4, wherein the nitrogen-containing region formed on the first surface of the substrate is formed by heat-treating the substrate at 800 ° C. or higher.
[0011]
The protective film removing step is characterized by treating with an acid solution selected from HF and BHF.
[0012]
The protective film is made of a material selected from SiO 2 , SiN, SiON, and TiO 2 .
[0013]
In the step of forming the nitride semiconductor layer, a nitride semiconductor layer is grown from a nitride semiconductor nucleus, thereby forming a cavity between the nitrogen-containing regions.
[0014]
A planar shape of the protective film is formed in a stripe shape. In addition, the planar shape of the protective film is formed as an island shape, a rectangular shape, a lattice shape, or an extracted shape thereof.
[0015]
FIGS. 1 (a) to form a nitrogen-containing region on the substrate as shown in ~ (e), then forming a nitride semiconductor nuclei selectively grown on nitrogen-containing region, further Tan Taira nitride semiconductor film The formation of is a continuous reaction. In the present invention, the nitride semiconductor is excellent in mass productivity without work steps such as taking in and out of the reactor. In addition, since the conventional ELO method needs to be taken in and out of the reactor, the substrate on which the nitride semiconductor is once grown is exposed to the atmosphere, and then the nitride semiconductor is regrown. There was a risk that garbage would not arrive. However, the present invention can provide a nitride semiconductor substrate having good crystallinity without such a problem.
[0016]
After forming the nitride semiconductor film, a cavity is formed adjacent to the nitride semiconductor nucleus. Since this cavity has an effect as an air gap, warping mitigation caused by lattice mismatch between the substrate and the nitride semiconductor can be expected. Therefore, the formation process of a light emitting element, a light receiving element, and other electronic devices in a later process using the nitride semiconductor substrate is facilitated. Moreover, the position on the substrate can also be recognized by having this cavity.
[0017]
A nitride semiconductor substrate having a nitride semiconductor layer as a thin film can be formed by selectively performing lateral growth. As the conditions for promoting the lateral growth, the lateral growth is selectively performed by reducing the molar ratio (V / III ratio) between the group V raw material and the group III raw material, or by reducing the pressure, the high temperature, or doping Mg. Can be made.
[0018]
Further, in the lateral growth of the nitride semiconductor layer in the present invention, the nitride semiconductor is partially shaved using dry etching typified by RIE or ICP to form irregularities in the nitride semiconductor, and from the side surface of the recess. It does not grow laterally. Giving physical damage to the nitride semiconductor as a growth nucleus by dry etching or the like causes a decrease in crystallinity of the nitride semiconductor formed during regrowth. Therefore, the present invention does not require etching as described above, and selectively forms nitride semiconductor nuclei and grows laterally from the nitride semiconductor nuclei.
[0019]
As described above, although there are many dislocation defects on the selectively grown nitride semiconductor nucleus (first region), there are also dislocation defects in the laterally grown region (second region) using this as a growth nucleus. Since it bends and extends in the lateral direction, a low dislocation region can be formed on the second region. The number of dislocations per unit area can be reduced by two orders of magnitude or more compared to the case where only the buffer layer is used. As a specific numerical value, a nitride semiconductor substrate having a dislocation density of 1 × 10 7 pieces / cm 2 or less is used. Can be provided.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1A to 1E are cross-sectional views for explaining a nitride semiconductor growth method according to the present invention. Here, 1 denotes a substrate, and 2 denotes a protective film partially formed on the substrate. Reference numeral 3 denotes a nitrogen-containing region formed by heat-treating the substrate surface. Reference numeral 4 denotes a nitride semiconductor nucleus formed during selective growth of the nitride semiconductor, and reference numeral 5 denotes a nitride semiconductor layer formed by a continuous reaction from the nitride semiconductor nucleus 4. FIG. 1E shows the first region and the second region. The second region is formed by lateral growth and becomes a dislocation reduction region.
[0021]
The growth method of the present embodiment described above does not grow a nitride semiconductor on the protective film. Therefore, the nitride semiconductor substrate is formed by laterally growing from the nitride semiconductor nucleus without generating stress by forcibly growing it laterally on the protective film. The second region shown in FIG. 1E is a region in which dislocation defects are greatly reduced, and the number of dislocations per unit area is 1 × 10 7 pieces / cm 2 or less, more preferably 1 × 10 6 pieces / cm 2. cm 2 or less. Further, since the threading dislocations proceeding in the vertical direction remain in the first region, the number of dislocations is about 1 × 10 8 to 1 × 10 10 pieces / cm 2 .
[0022]
Hereafter, each process in embodiment of this invention is demonstrated in detail using figures.
As this substrate 1, an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as its main surface, SiC (6H, 4H, 3C), ZnS, An oxide substrate or the like that lattice-joins with ZnO, GaAs, Si, and a nitride semiconductor can be used. Further, if a single substrate of nitride semiconductor made of the same kind, preferably a substrate made of single crystal, is used, homoepitaxial growth is achieved, so that the warpage of the nitride semiconductor substrate that occurs after growth of the nitride semiconductor can be further suppressed. .
[0023]
Next, as the protective film 2 formed on the substrate 1, as long as the nitride semiconductor does not grow on the surface or is difficult to grow, the protective film 2 has heat resistance against heat treatment such as annealing. Good. Specific examples of the protective film 2 include oxides such as silicon oxide (SiO x ), silicon nitride oxide (SiO x N y ), titanium oxide (TiO x ), zirconium oxide (ZrO x ), and silicon nitride ( Si x N y ), a metal having a melting point of 1200 ° C. or higher, and a multilayer film thereof can be used.
[0024]
As a method for forming the protective film 2, the film is formed using CVD, sputtering, vapor deposition, or the like. Moreover, the film thickness of the protective film is not particularly limited as long as the substrate surface under the protective film can be protected by heat treatment at 800 ° C. or more, but if the film thickness is formed in the range of 0.2 to 10 μm, It is possible to easily remove the protective film in a subsequent process without changing the surface of the substrate under the protective film. The planar shape of the protective film is a stripe shape, but in addition, it is a lattice shape, an island shape, a circular shape, or a polygonal shape. It can also be set as the protective film which has the circular or polygonal opening part made into these extraction shapes. As an etching method for forming the opening in the protective film, there are methods such as wet etching and dry etching. Examples of dry etching include apparatuses such as reactive ion etching (RIE), ICP, reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and asher. In any of the methods shown here, etching for forming an opening in the protective film can be performed by appropriately selecting an etching gas.
[0025]
For example, when the protective film has a stripe shape, the width of the opening is 1 to 100 μm, preferably 2 to 15 μm. Further, if the ratio of the stripe width (S) to the opening width (W) of the protective film is S / W, it is 0.1 or more. In the post-process, the surface can be flattened by growth from nitride semiconductor nuclei, but preferably 1/3 ≦ (S / W) ≦ 3. Specifically, the stripe width (S) and the opening width (W) are both 10 μm or the like.
[0026]
When the protective film 2 is formed in a stripe shape, if the substrate 1 is a sapphire substrate, the orientation flat surface is the A surface of sapphire, and the protective film 2 is shifted to the left or right with respect to the vertical axis of the orientation flat surface. May be formed. By doing so, the surface after the nitride semiconductor is grown can be further planarized. Specifically, the angle is set in the range of θ = 0 ° to 5 ° to the left and right with respect to the vertical axis of the orientation flat surface. Further, the substrate used in the present invention may be a substrate with an off-angle processed. For example, an off angle formed in a step shape may be used. Here, the off angle is 0 ° to 2 °.
[0027]
Next, a nitrogen-containing region is formed in the opening of the protective film 2. As a method for forming this nitrogen-containing region, the substrate 1 is heat-treated in an atmosphere containing a nitrogen raw material. The atmosphere containing a nitrogen raw material is, for example, a nitrogen gas atmosphere or an ammonia gas atmosphere. The temperature for the heat treatment is 700 ° C. or higher, preferably 800 ° C. or higher. The processing time is 5 minutes or more.
[0028]
Next, the protective film is removed after forming the nitrogen-containing region. As a removing method, wet etching using BHF or HF is used, and dry etching is used for others.
[0029]
After removing the protective film, a base layer (not shown) is grown on the substrate 1. As the underlayer, AlN, GaN, AlGaN, InGaN, or the like is used. This underlayer is grown at a growth temperature of 300 ° C. or more and 900 ° C. or less, preferably 700 ° C. or less, and a film thickness of 10 Å or more and 0.5 μm or less. This is for alleviating the lattice constant irregularity with the nitride semiconductor layer grown on the substrate 1, and has an effect as a buffer layer for reducing dislocation defects.
[0030]
Next, the nitride semiconductor layer 5 is formed on the substrate 1. First, nitride semiconductor nuclei 4 are selectively formed using a nitrogen-containing region as a growth starting point. As growth conditions, a raw material is a group III element-containing compound and a compound having a nitrogen source. Group III elements include Ga, Al, and In. These trimethyl compounds and triethyl compounds are used as Group III element-containing compounds. As the compound having a nitrogen source, ammonia, N 2 H 4 or the like is used. For example, when TMG (trimethylgallium) is used as the group III element-containing compound, the reaction time is 180 minutes or less with TMG being 100 to 150 cc / min and ammonia being 5 to 10 L / min. The growth temperature is set to 900 ° C to 1200 ° C. The film thickness is 1.0 μm or more, preferably 3 to 5 μm.
[0031]
Further, the nitride semiconductor layer 5 is grown by raising the growth temperature by 30 ° C. or more from the growth temperature of the nitride semiconductor nucleus 4. The raw material is the same as the nitride semiconductor nucleus. As growth conditions, for example, TMG is 100 to 200 cc / min, ammonia is 1 to 5 L / min, and the reaction time is 500 minutes or less, preferably 400 minutes. Moreover, although the pressure condition of this continuous reaction is a normal pressure, it can be performed under a reduced pressure condition (about 400 Torr). The thickness of the nitride semiconductor layer 5 may be 5 μm or more, preferably 10 to 15 μm as long as the nitride semiconductors can join and flatten. As described above, the second region obtained by utilizing the lateral growth as shown in FIG. 1E has a dislocation number of 1 × 10 7 pieces / cm 2 or less, preferably 1 × 10 6 pieces / cm 2. The following nitride semiconductor substrate can be provided.
[0032]
In the present invention, the nitride semiconductor has a composition represented by the general formula In x Al y Ga 1-xy N (0 ≦ x, 0 ≦ y, x + y ≦ 1). However, these may have different compositions during the continuous reaction. Also, undoped nitride semiconductors, nitride semiconductors doped with n-type impurities such as Si, Ge, Sn, and S, or nitride semiconductors doped with p-type impurities such as Mg and Zn, n-type impurities and p-type impurities Can be used. The nitride semiconductor growth method of the present invention includes MOVPE (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition) and the like. The vapor phase growth method can be applied.
[0033]
Further, there is a method in which a thick film is grown in combination with the HVPE method, and threading dislocations are uniformly reduced over the entire surface during the thick film growth. When a nitride semiconductor is grown by this HVPE method, for example, if GaN, GaN is formed by reacting HCl gas and Ga metal to form GaCl or GaCl 3 , and further reacting this Ga chloride with ammonia. It is deposited on a substrate. By changing the growth rate during the growth of a nitride semiconductor by the HVPE method and growing it in two stages, crystal defects can be greatly reduced, and a single substrate made of a nitride semiconductor can be obtained in combination with the present invention. . As a method of removing only the substrate from the thick nitride semiconductor substrate, the substrate is removed by polishing, or the substrate is removed by irradiating an electromagnetic wave such as an excimer laser on the interface between the substrate and the nitride semiconductor. The method of doing is mentioned. Therefore, even if a nitride semiconductor substrate is grown on an insulator substrate such as a sapphire substrate, by removing the sapphire substrate, a single substrate made of a nitride semiconductor is formed, and a nitride semiconductor laser diode having a back electrode structure is provided. Can be provided.
[0034]
Next, an embodiment in which a semiconductor laser element is formed on the nitride semiconductor substrate will be described. The Al doped with n-type impurity as the n-side contact layer to a nitride semiconductor substrate x Ga 1-x N (0 ≦ X <1) is grown at about 1 to 5 [mu] m. On this n-side contact layer, n-type impurity doped In x Ga 1-x N (0 ≦ X <1) is grown as a crack preventing layer in a thickness of 0.1 to 0.3 μm. This crack prevention layer can be omitted. Subsequently, an n-side cladding layer is grown on the crack prevention layer. The n-side cladding layer preferably has a superlattice structure, and includes a layer made of undoped Al x Ga 1-x N (0 ≦ X <1), a layer made of n-type GaN doped with n-type impurities, Are stacked alternately to grow an n-side cladding layer having a superlattice structure with a total film thickness of 2.0 μm or less. Subsequently, an n-side light guide layer made of undoped GaN is grown to a thickness of 0.05 to 0.2 μm. This n-side light guide layer may be doped with n-type impurities.
[0035]
Next, a single quantum well comprising non-doped In x Ga 1-x N (0 ≦ X ≦ 1) as a barrier layer and n-type impurity doped In x Ga 1-x N (0 ≦ X ≦ 1) as a well layer. An active layer having a structure or a multiple quantum well structure is grown. If it is a multiple quantum well structure, a barrier layer and a well layer are laminated | stacked alternately by the same temperature about 2-5 times, and it is set as a barrier layer at the end, and makes the total film thickness 200-500 mm.
[0036]
Next, p-type Al x Ga 1-x N (0 ≦ X <1) doped with p-type impurities is grown as a p-side cap layer (not shown) on the active layer. The p-side cap layer is grown with a film thickness of about 50 to 500 mm. Subsequently, a p-side light guide layer made of undoped GaN is grown to a thickness of 0.05 to 0.5 μm. This p-side light guide layer may be doped with p-type impurities. Next, a p-side cladding layer is grown on the p-side light guide layer. The p-side cladding layer preferably has a superlattice structure like the n-side cladding layer, and is doped with a layer made of undoped Al x Ga 1-x N (0 ≦ X <1) and p-type impurities. Layers made of p-type GaN are alternately stacked to grow a p-side cladding layer having a superlattice structure with a total film thickness of about 0.3 to 0.8 μm. Finally, a p - side contact layer made of Al x Ga 1-x N (0 ≦ X ≦ 1) doped with p-type impurities is grown on the p-side cladding layer.
[0037]
Here, the impurity concentration is not particularly limited, but the n-type impurity and the p-type impurity are preferably 1 × 10 18 / cm 3 to 1 × 10 20 / cm 3 . Examples of the n-type impurity include Si, Ge, Sn, S, O, Ti, Zr, and Cd. Examples of the p-type impurity include Be, Zn, Mn, Mg, Ca, and Sr.
[0038]
Next, when the p-electrode and the n-electrode are formed on the same surface side after forming the semiconductor laser element, the n-side contact layer is exposed by etching to form the n-electrode. Next, a ridge is formed by etching to form a stripe-shaped optical waveguide region. Here, the etching is preferably anisotropic etching to form a ridge. For example, an RIE (reactive ion etching) apparatus or the like is used. The width of the ridge formed here can be as wide as 1.0 to 3.0 [mu] m, although it depends on the buried layer and output formed in a later step in the present invention. In addition, as an etching depth, etching is performed up to at least the p-side cladding layer in the nitride semiconductor element. Furthermore, the ridge shape includes a forward mesa type, a reverse mesa type, and a vertical type, and these shapes are preferable because they can confine light in the lateral direction.
[0039]
After forming the ridge, a buried film (eg, ZrO, DLC, glass, etc.) made of an insulator is formed by sputtering or the like on the nitride semiconductor on both side surfaces of the ridge from the exposed side wall of the ridge. The effects of this buried film are current confinement and lateral light confinement. In order to confine light in the lateral direction, it is necessary to provide a difference in refractive index between the nitride semiconductor layer and to confine light in the core region, a buried layer made of a material having a refractive index smaller than that of the nitride semiconductor. Used for. Further, in the optical confinement in the vertical direction, light is confined in the core by providing a refractive index difference between the core region having a high refractive index and the p and n-side cladding layers having a low refractive index.
[0040]
Thereafter, the buried layer formed on the top surface of the ridge is removed by lift-off or the like in order to form a p-electrode. Next, after removal, a p-electrode made of Ni / Au is formed in a stripe shape on the surface of the exposed p-side contact layer. After forming the p-electrode, an n-electrode made of Ti / Al is ridged on the surface of the n-side contact layer. It is formed parallel to the stripe. Next, pad electrodes as extraction electrodes are formed on the p electrode and the n electrode in the order of Ni / Ti / Au. Further, the p electrode may be Ni / Au / RhO and the p-side pad electrode may be RhO / Pt / Au. Before forming the pad electrode, a dielectric multilayer film made of SiO 2 , TiO 2 or the like may be formed on the resonator surface (light emission end face side). By having this dielectric multilayer film, it is possible to suppress end face deterioration of the light emitting end face at the time of high output.
[0041]
Further, the substrate is crushed in a bar shape from the substrate side in a direction perpendicular to the stripe-shaped electrode, and a resonator is formed on the crushed surface ((11-00) plane, plane corresponding to hexagonal side surface = M plane). . A dielectric multilayer film is formed on the resonator surface, and bars are cut in a direction parallel to the electrodes to obtain a nitride semiconductor laser element. The nitride semiconductor laser element is placed on a heat sink, wire-bonded, and sealed with a cap to obtain a nitride semiconductor laser diode.
[0042]
When the laser oscillation was attempted at room temperature using the nitride semiconductor laser diode obtained as described above, continuous oscillation was observed at an oscillation wavelength of 400 to 420 nm and a threshold current density of 2.9 kA / cm 2 , and it was 30 mW or more, preferably about 50 mW. Ripple does not occur even at the time of light output, and shows a life characteristic of 3000 hours or more.
[0043]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
Using a sapphire substrate 1 having a C-plane as a main surface, a protective film 2 made of SiO 2 is formed on the substrate 1 by a CVD method to a thickness of 0.3 μm, a striped photomask is formed, and an ICP ( A protective film made of SiO 2 having a stripe width of 10 μm and an opening width of 10 μm is formed by dry etching. This stripe direction is substantially perpendicular to the sapphire A plane.
[0044]
Thereafter, the patterned substrate is heat-treated in a nitrogen atmosphere. As a result, the exposed portion of the substrate 1 is modified in the opening. The conditions are 900 ° C. and about 20 minutes. Thereafter, the protective film 2 is removed by BHF (wet etching).
[0045]
Next, it is carried into an MOCVD apparatus, the temperature is 500 ° C., hydrogen is used as the carrier gas, ammonia and TMG (trimethylgallium) are used as the source gas, and an underlayer (not shown) made of GaN is formed on the sapphire substrate 1 to 200. Grow with angstrom thickness.
[0046]
Further, a nitride semiconductor is grown by continuous reaction in the MOCVD apparatus. First, TMG was flown at a growth temperature of 1150 ° C. at a flow rate of 100 cc / min and ammonia at a flow rate of 8 L / min for 60 minutes. As a result, GaN, which is a nitride semiconductor nucleus, was formed in a stripe shape with a film thickness of 5 μm. Further, a nitride semiconductor layer is grown using the nitride semiconductor nucleus as a growth starting point. The growth temperature was set to 1180 ° C., TMG was set to 140 cc / min and ammonia was set to 4 L / min, and reaction was performed for 400 minutes to grow GaN serving as a nitride semiconductor layer with a film thickness of 15 μm. The nitride semiconductor substrate obtained as described above could be a nitride semiconductor substrate having a dislocation number per unit area of 1 × 10 7 pieces / cm 2 or less on the surface. A CL photograph of the nitride semiconductor substrate obtained in this example is shown in FIG.
[0047]
[Example 2]
GaN is further grown on the nitride semiconductor substrate obtained in Example 1 to a thickness of 100 μm. According to the HVPE method, Ga metal, HCl gas, and ammonia are used as raw materials, the GaCl partial pressure is 1.25 × 10 −3 atm, and the ammonia partial pressure is 0.375 atm. After growing a thick film of 100 μm, the sapphire substrate can be removed by grinding to obtain a single substrate made of a nitride semiconductor.
[0048]
[Example 3]
In Example 1, growth is performed in the same manner as in Example 1 except that 1.7 × 10 −3 μmol of silane gas is added as a growth condition in the nitride semiconductor. The nitride semiconductor substrate thus obtained can be a Si-doped n-type nitride semiconductor substrate.
[0049]
【The invention's effect】
As described above, according to the present invention, a method for growing a nitride semiconductor substrate suitable for mass production with a simplified growth process can be provided. In addition, since it is a nitride semiconductor substrate with low dislocation defects and the growth process is performed in a continuous reaction in a reaction apparatus, a substrate in which impurities are not mixed can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a growth process in the present invention.
FIG. 2 shows a surface CL photograph of a nitride semiconductor substrate obtained by the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Protective film 3 ... Nitrogen containing region 4 ... Nitride semiconductor nucleus 5 ... Nitride semiconductor layer

Claims (10)

部分的に窒素含有領域を表面に有する基板と、該基板上に形成された下地層と、窒素含有領域上の該下地層表面を成長界面としてエピタキシャル成長した窒化物半導体層とを備え、
前記基板と窒化物半導体層に挟まれ、かつ前記窒素含有領域どうし間の下地層が露出された空洞部を有することを特徴とする窒化物半導体基板。
A substrate partially having a nitrogen-containing region on the surface, a base layer formed on the substrate, and a nitride semiconductor layer epitaxially grown using the base layer surface on the nitrogen-containing region as a growth interface,
A nitride semiconductor substrate having a cavity sandwiched between the substrate and the nitride semiconductor layer and exposing a base layer between the nitrogen-containing regions.
前記下地層が、GaNであることを特徴とする請求項1に記載の窒化物半導体基板。The nitride semiconductor substrate according to claim 1, wherein the underlayer is GaN. 前記窒素含有領域は、窒化アルミニウムで形成されていることを特徴とする請求項1又は2に記載の窒化物半導体基板。The nitride semiconductor substrate according to claim 1, wherein the nitrogen-containing region is formed of aluminum nitride. 基板上に窒化物半導体をエピタキシャル成長させる窒化物半導体基板の成長方法であって、
該基板上に開口部を有する保護膜を形成する工程と、
前記保護膜の開口部より露出した基板上に窒素含有領域を形成する工程と、
前記保護膜を除去する工程と、
その後、前記基板上に下地層を形成する工程と、
気相成長法により選択的に窒素含有領域上に窒化物半導体核を形成する工程と、
前記窒化物半導体核より縦方向及び横方向に窒化物半導体を成長させる工程とを有することを特徴とする窒化物半導体基板の成長方法。
A method of growing a nitride semiconductor substrate by epitaxially growing a nitride semiconductor on the substrate,
Forming a protective film having an opening on the substrate;
Forming a nitrogen-containing region on the substrate exposed from the opening of the protective film;
Removing the protective film;
Then, forming a base layer on the substrate;
Forming a nitride semiconductor nucleus selectively on the nitrogen-containing region by vapor deposition;
And a step of growing a nitride semiconductor in a longitudinal direction and a lateral direction from the nitride semiconductor nucleus.
前記基板の第1の面上に形成される窒素含有領域は、基板を800 ℃以上で熱処理することで形成されることを特徴とする請求項4に記載の窒化物半導体基板の成長方法。5. The method for growing a nitride semiconductor substrate according to claim 4, wherein the nitrogen-containing region formed on the first surface of the substrate is formed by heat-treating the substrate at 800 ° C. or higher. 前記保護膜の除去工程は、HF又はBHFで酸処理をすることを特徴とする請求項4又は5に記載の窒化物半導体基板の成長方法。6. The method for growing a nitride semiconductor substrate according to claim 4, wherein the protective film is removed by acid treatment with HF or BHF. 前記保護膜にはSiO 、SiN、SiON、TiO から選択される材料を用いることを特徴とする請求項4に記載の窒化物半導体基板の成長方法。The method for growing a nitride semiconductor substrate according to claim 4, wherein a material selected from SiO 2 , SiN, SiON, and TiO 2 is used for the protective film. 前記窒化物半導体層を形成する工程において、窒化物半導体核から窒化物半導体層を成長することにより前記窒素含有領域どうし間には空洞を有することを特徴とする請求項4乃至7のいずれか1項に記載の窒化物半導体基板の成長方法。8. The step of forming the nitride semiconductor layer, wherein a nitride semiconductor layer is grown from a nitride semiconductor nucleus to have a cavity between the nitrogen-containing regions. The method for growing a nitride semiconductor substrate according to the item. 前記保護膜の平面形状は、ストライプ状に形成されることを特徴とする請求項4に記載の窒化物半導体基板の成長方法。The method for growing a nitride semiconductor substrate according to claim 4, wherein the planar shape of the protective film is formed in a stripe shape. 前記保護膜の平面形状は、島状、矩形状、格子状又はこれらの抜き取り形状として形成されることを特徴とする請求項4に記載の窒化物半導体基板の成長方法。5. The method for growing a nitride semiconductor substrate according to claim 4, wherein the planar shape of the protective film is formed as an island shape, a rectangular shape, a lattice shape, or an extracted shape thereof.
JP2001264740A 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof Expired - Fee Related JP3925127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001264740A JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001264740A JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Publications (2)

Publication Number Publication Date
JP2003077841A JP2003077841A (en) 2003-03-14
JP3925127B2 true JP3925127B2 (en) 2007-06-06

Family

ID=19091297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001264740A Expired - Fee Related JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Country Status (1)

Country Link
JP (1) JP3925127B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391960B1 (en) * 2012-05-07 2014-05-12 한국산업기술대학교산학협력단 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514727B2 (en) * 2001-12-25 2010-07-28 日本碍子株式会社 Group III nitride film manufacturing method, group III nitride film, group III nitride element epitaxial substrate, and group III nitride element
JP4211358B2 (en) * 2002-11-01 2009-01-21 日亜化学工業株式会社 Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP2004363500A (en) * 2003-06-06 2004-12-24 Satoru Tanaka Nitride-based compound semiconductor and method for manufacturing the same
JP2005343736A (en) * 2004-06-02 2005-12-15 Crystal System:Kk Method and apparatus for manufacturing single crystal
JP2006278477A (en) * 2005-03-28 2006-10-12 Kyocera Corp Substrate for semiconductor growth, epitaxial substrate and semiconductor device using it, and method of manufacturing epitaxial substrate
JP4807081B2 (en) * 2006-01-16 2011-11-02 ソニー株式会社 Method for forming underlayer made of GaN-based compound semiconductor, and method for manufacturing GaN-based semiconductor light-emitting device
JP2009099798A (en) 2007-10-17 2009-05-07 Toshiba Corp Nitride-based semiconductor, and its manufacturing method
WO2015194244A1 (en) * 2014-06-20 2015-12-23 ソニー株式会社 Light emitting element and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391960B1 (en) * 2012-05-07 2014-05-12 한국산업기술대학교산학협력단 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Also Published As

Publication number Publication date
JP2003077841A (en) 2003-03-14

Similar Documents

Publication Publication Date Title
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4288743B2 (en) Nitride semiconductor growth method
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP2000277437A5 (en)
JP3659050B2 (en) Nitride semiconductor growth method and nitride semiconductor device
EP1496584B1 (en) Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP2001007447A (en) Nitride semiconductor laser element
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP2001044570A (en) Nitride semiconductor laser element
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP3528814B2 (en) Method for manufacturing single substrate made of nitride semiconductor
JP4304883B2 (en) Nitride semiconductor laser diode and manufacturing method thereof
JP3438675B2 (en) Method for growing nitride semiconductor
JP3870869B2 (en) Manufacturing method of nitride semiconductor substrate
JP3589185B2 (en) Method for growing nitride semiconductor and nitride semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Ref document number: 3925127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees