JP3906739B2 - Manufacturing method of nitride semiconductor substrate - Google Patents

Manufacturing method of nitride semiconductor substrate Download PDF

Info

Publication number
JP3906739B2
JP3906739B2 JP2002137638A JP2002137638A JP3906739B2 JP 3906739 B2 JP3906739 B2 JP 3906739B2 JP 2002137638 A JP2002137638 A JP 2002137638A JP 2002137638 A JP2002137638 A JP 2002137638A JP 3906739 B2 JP3906739 B2 JP 3906739B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
release film
substrate
growth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002137638A
Other languages
Japanese (ja)
Other versions
JP2003332244A (en
Inventor
准也 成田
一紀 竹川
仁志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2002137638A priority Critical patent/JP3906739B2/en
Publication of JP2003332244A publication Critical patent/JP2003332244A/en
Application granted granted Critical
Publication of JP3906739B2 publication Critical patent/JP3906739B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は一般式がInAlGa1−x−yN(0≦X、0≦Y、X+Y≦1)で示される窒化物半導体基板の製造方法に関する。
【0002】
【従来の技術】
近年、サファイア、炭化ケイ素、スピネルのような窒化物半導体と異なる異種基板上に、窒化物半導体を成長させる研究が種々検討されている。これは発光素子等に利用可能な結晶性のよい窒化物半導体のバルク単結晶を得るのが困難だからである。前記異種基板上に窒化物半導体を成長すれば格子定数や熱膨張係数差から窒化物半導体の結晶性を低下させてしまう。
【0003】
転位欠陥を低減させる方法として、ラテラル成長を利用して窒化物半導体基板を形成する方法が特開平10−312971号公報に示されている。これは、SiO等のマスク材料を保護膜として用いて基板上にパターニングし、ラテラル成長により保護膜を埋め込むまで成長させることにより保護膜上における結晶成長過程で転位の伝播方向が曲げられることにより転位密度の低減がなされるものである。
【0004】
【発明が解決しようとする課題】
しかしながら上記の方法では、窒化物半導体のラテラル成長をさせて保護膜を埋め込む際に、保護膜上を成長面に対して結晶の横方向成長が進むにつれ結晶軸が傾くことになる。そのためチルトが発生する。このチルトした結晶同士が合体することにより新たな転位欠陥が発生する。また、保護膜を有する状態で窒化物半導体を成長させれば、窒化物半導体を埋めて表面を平坦化させるのに保護膜を有しない場合に比べて厚膜成長をさせる必要がある。異種基板上に窒化物半導体を厚膜成長すれば窒化物半導体基板の反りは大きくなりクラックが発生しやすくなる。また、窒化物半導体の成長時に保護膜の分解による汚染が発生し、窒化物半導体の結晶性が劣化してしまう。
【0005】
そこで、本発明の目的は、上記に示すように保護膜上に窒化物半導体をラテラル成長させることなく、つまり保護膜を覆うことなく転位欠陥を低減させた結晶性の良い窒化物半導体基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明における窒化物半導体基板の製造方法は、ラテラル成長を利用した窒化物半導体基板の製造方法であって、基板上に剥離膜を成膜して少なくとも該剥離膜の1分子層を前記基板の表面で化学結合させる第1の工程と、前記基板表面と化学結合した剥離膜を、プラズマを用いたドライエッチングにより基板表面を露出した領域を形成することでパターン形成し、前記剥離膜の膜厚を1分子層以上3μm以下とする第2の工程と、前記剥離膜のパターン形成された基板上に第1の窒化物半導体を成長後、前記基板表面と化学結合した剥離膜と、該剥離膜上の第1の窒化物半導体と、をリフトオフにより除去し、その後、前記第1の窒化物半導体を成長核として第2の窒化物半導体をラテラル成長させる第3の工程と、を備えたことを特徴とする。また、前記化学結合した剥離膜の成膜方法は、プラズマCVD法、又はECRスパッタ法であることが好ましい。前記剥離膜は、酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、酸化チタン、酸化ジルコニウムから成る群から選ばれることが好ましい。前記ドライエッチングを行った基板表面は、凹部形成されていることが好ましい。前記第2の窒化物半導体は、第1の窒化物半導体より高温で成長されることが好ましい。前記リフトオフは、前記窒化物半導体基板の雰囲気温度を900℃以上とすることが好ましい。
【0007】
このように、本発明における窒化物半導体基板の製造方法では、剥離膜を成膜し、パターン形成を行うが該剥離膜は窒化物半導体のラテラル成長時には除去されている。本発明における剥離膜とは窒化物半導体をリフトオフにより除去することを目的としており、該剥離膜上に窒化物半導体をラテラル成長させるものではない。そのため、従来技術のように保護膜上に窒化物半導体をラテラル成長させると発生していたチルトは本発明では抑制される。また、本発明は保護膜を覆い窒化物半導体基板を平坦化させるものではないため、窒化物半導体基板を薄膜で形成することができ、基板の反りが緩和されることでクラックの発生を防止することもできる。ここで、本発明におけるラテラル成長とは、横方向成長だけではなく縦方向成長も含んだ意味であり、転位欠陥を横方向に曲げる作用効果を有する。
【0008】
本発明は、基板表面と化学結合した剥離膜をパターン形成後、その基板上に第3の工程で第1の窒化物半導体を成長させるが、この第1の窒化物半導体は剥離膜上をラテラル成長するものではない。これに対して、第2の窒化物半導体は前記化学結合した剥離膜上の窒化物半導体をリフトオフにより除去した後、リフトオフ領域以外の第1の窒化物半導体を成長核としてラテラル成長させるものである。前記剥離膜上の第1の窒化物半導体は第2の窒化物半導体の成長時には該化学結合した剥離膜とともに除去されている。このリフトオフは前記化学結合した剥離膜の化学結合をも切断除去するものである。前記基板表面と剥離膜界面との化学結合を切断するリフトオフ条件は後述する。本発明において、第3の工程は連続反応とすることができるため、反応装置から取り出して別の装置で反応させる等の工程の簡略化もできる。また、基板上に埃やゴミが付着した状態で窒化物半導体を反応させることもなくなる。第3の工程は、まずパターン形成された前記剥離膜を有する基板上に第1の窒化物半導体を成長させる。次に、リフトオフを用いて選択的にパターン形成された前記剥離膜上の窒化物半導体を除去する。この剥離膜が形成されていない領域には第1の窒化物半導体が成長核として残ることになる。この成長核を有することで、次に成長させる第2の窒化物半導体のラテラル成長が可能となる。基板上に窒化物半導体を成長させるには、まず窒化物半導体を成長させるための成長核を形成する必要がある。その理由を以下に示す。この成長核がなければ窒化物半導体は成長速度が遅く、また成長したとしても結晶性が悪く多結晶となる。そのため、成長核を基板上に部分的に形成しておく。この成長核より窒化物半導体が選択的に成長すれば単結晶となる。前記剥離膜がリフトオフにより除去された領域には第1の窒化物半導体が成長核として形成されておらず、この領域では第2の窒化物半導体は成長せずに、第2の窒化物半導体は前記成長核から選択的に成長する。この成長核から第2の窒化物半導体を連続して成長させることで第2の窒化物半導体はラテラル成長をして、表面が平坦かつ鏡面である窒化物半導体基板を得ることができる。
【0009】
前記剥離膜の成膜方法は、少なくとも剥離膜の1分子層が基板表面で化学結合していればよいが、好ましくはプラズマCVD法、又はECRスパッタ法を用いる。この条件としては、例えばプラズマCVD法においては、圧力20Pa、RFを120W、SiHを5sccm、NOを200sccm、温度を360℃とする。ECRスパッタ法においては、Arを20sccm、Nを5sccm、RFを500W、マイクロ波500W、ターゲットをSi、温度を常温とする。
【0010】
前記化学結合した剥離膜のパターン形成は、該剥離膜を基板表面における化学結合を切断することができるエネルギーでエッチングを行うことにより形成する。ここで、剥離膜をエッチングする方法とは基板上に成膜された剥離膜を取り除くだけでなく、基板表面で化学結合した剥離膜をも取り除くことを条件とする。前記化学結合を切断することができるエネルギーでのエッチングとは、プラズマを用いたドライエッチングである。また、ウェットエッチングや加熱との組み合わせでもよい。
【0011】
前記第2の工程において、前記基板表面は露出又は、凹部形成されていることを特徴とする。これは、剥離膜をパターン形成したことで、剥離膜が除去された領域の基板表面が露出されるためである。このように部分的に剥離膜を除去することで、後工程において成長させる窒化物半導体の成長核の形成領域を設けることができる。さらに前記エッチングを長時間行うか、または基板表面を露出後、基板と剥離膜とのエッチング選択比が大きいエッチング法によって基板のエッチングを優先的に行えば基板に凹部を形成することができる。この凹部に第1の窒化物半導体を成長核として形成してもよい。
【0012】
以下に第3の工程を図2に示す。基板表面と化学結合した剥離膜をパターン形成した基板を準備する(図2−a)。ここで、前記剥離膜は化学結合した1分子層のみを基板表面に残すのが好ましい。これは、連続反応で行う第3の工程でリフトオフを容易にするためである。そのため、前記剥離膜はウェットエッチング等で1分子層に調整する。以上が第2の工程である。次に、第3の工程を装置内で連続反応として行う。まず、前記剥離膜がパターン形成された基板上に第1の窒化物半導体を成長させる。ここで、第1の窒化物半導体の成長温度は前記化学結合を切断しない程度であって、好ましくは900℃以下、より好ましくは700℃以下の低温成長とする。ここでは基板表面には前記剥離膜を有しない領域(A領域)、及び剥離膜上(B領域)に第1の窒化物半導体が成長している(図2−b)。次に、リフトオフにより前記剥離膜上の第1の窒化物半導体を除去する。このリフトオフは、第2の窒化物半導体を前記第1の窒化物半導体より高温で成長させるだけでよい。こうすれば、反応時間の短縮になる。ここで高温とは、基板表面での1分子層の剥離膜の化学結合を切断することができる温度である。具体的には900℃以上、好ましくは1000℃以上である。第2の窒化物半導体の成長時には前記化学結合された剥離膜及び該保護膜上の第1の窒化物半導体は取り除かれるため、リフトオフ後、A領域にのみ第1の窒化物半導体が成長核を形成する(図2−c)。また、前記第1の窒化物半導体を成長させた後、窒化物半導体基板の雰囲気温度を上昇させてもよい。その後、第2の窒化物半導体を成長させる。これにより、第2の窒化物半導体を成長させる時には前記剥離膜は完全に除去されているため、第2の窒化物半導体成長中にたとえ1分子層の剥離膜であっても不純物として混入することはない。また、前記第1の窒化物半導体と第2の窒化物半導体との成長温度を同じとすることも可能である。その上に窒化物半導体を成長させれば結晶性は向上する。さらに、第2の窒化物半導体は部分的に形成された第1の窒化物半導体を成長核として選択的に成長することでラテラル成長が行われる(図2−d)。さらにラテラル成長を続ければ、平坦化し、且つ鏡面である窒化物半導体から成る窒化物半導体基板となる(図2−e)。前記化学結合を切断するのに必要な温度は長時間の加熱を行えば300℃程度であっても効果がある。しかし、このような低温で長時間かけて剥離膜を除去させるのは産業用途として望ましくない。
【0013】
以上より、本発明では転位欠陥は大幅に低減され、第2の窒化物半導体を成長後の窒化物半導体基板表面における単位面積あたりの転位密度は10個/cm以下とすることができる。この転位欠陥を低減させた窒化物半導体基板は、保護膜上に窒化物半導体を横方向成長させた場合に窒化物半導体同士の接合部分に発生するチルトや段差、その他の応力も抑制することができる。さらに、窒化物半導体を保護膜上にラテラル成長させるものではないため、窒化物半導体基板を薄膜化することもできる。上記理由としては、窒化物半導体の成長を保護膜上で強引に横方向成長させるのではなく、成長核よりストレスを有さずラテラル成長させるためである。そのため、窒化物半導体の表面形状は平坦かつ鏡面とすることができ、この窒化物半導体基板上に形成されるLED素子、LD素子等の歩留まりや信頼性は向上する。
【0014】
【発明の実施の形態】
本実施形態における窒化物半導体基板は、ラテラル成長を利用して製造されるものであって、保護膜を有さず形成されているためチルトも存在しない。窒化物半導体を成長核として形成し、該成長核より窒化物半導体の再成長を行うことで、窒化物半導体は縦方向、及び横方向に成長する。そのため、転位欠陥もラテラル成長により屈曲させることができ低転位領域を形成することができる。このラテラル成長をさらに続ければ、ラテラル成長した窒化物半導体同士が接合して表面が平坦かつ鏡面である窒化物半導体基板となる。
【0015】
上記窒化物半導体基板の転位欠陥数を以下に示す。CL(カソード・ルミネッセンス)法により、窒化物半導体の表面における単位面積あたりの転位欠陥はB領域は1×10個/cm以下、さらに好ましくは1×10個/cm以下となる。また、A領域は縦方向に進む貫通転位が残るため、転位数は1×10〜1×1010個/cm程度となる。
【0016】
[実施形態1]
本発明の実施形態における窒化物半導体基板の製造工程は、基板上に剥離膜を成膜して少なくとも該剥離膜の1分子層を前記基板の表面で化学結合させる第1の工程と、前記基板表面に化学結合した剥離膜をパターン形成する第2の工程と、前記剥離膜のパターン形成された基板上に第1の第1の窒化物半導体を成長後、前記化学結合した剥離膜上の第1の窒化物半導体をリフトオフにより除去し、その後、前記第1の窒化物半導体を成長核として第2の窒化物半導体をラテラル成長させる第3の工程とから成る。
【0017】
以下、図1を用いて上記の各工程を詳細に説明する。まず、第1の工程では基板1上に剥離膜2を成膜する(図1−1)。この成膜は基板1表面において、少なくとも剥離膜の1分子層が化学結合している。これは、剥離膜の成膜時に基板表面で化学結合させるもの、又は剥離膜を成膜後に前記化学結合できる程度のエネルギーを新たに与えるものであってもよい。
【0018】
前記剥離膜の成膜時に化学結合させるには、プラズマを利用した成膜法が好ましくプラズマCVD法やECRスパッタ法がある。プラズマCVD法の簡単な原理としては、エネルギーの高いガスのプラズマ状態で原料ガスを励起し、あるいは化学結合を分解し、原子あるいは分子のラジカルをつくり出し、活性な粒子間の反応により薄膜を堆積する方法である。ECRスパッタ法の簡単な原理としては、プラズマ生成室で電子サイクロトロン共鳴(ECR)を起こし、プラズマ室から発散する磁界に沿って導き出されたプラズマにより、DCまたはRFを印加したターゲットをスパッタリングして試料室の基板上に薄膜を成膜する技術であり、プラズマ生成室と試料室との間にリング状ターゲットを設置する。その他の方法としては、CVD、スパッタリング及び、蒸着法も考えられる。
【0019】
前記剥離膜を成膜後に新たに該剥離膜と基板が化学結合できる程度のエネルギー(少なくとも該剥離膜の1分子層が基板表面で化学結合できるエネルギー)を与える方法には、具体的にアニールがある。
【0020】
前記基板1としては、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)のような絶縁性基板、SiC(6H、4H、3C)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子接合する酸化物基板等を用いることができる。これらの基板にはオフ角が形成されていてもよい。
【0021】
前記剥離膜2としては、基板表面で化学結合するものであればよい。この剥離膜2の具体例としては、酸化ケイ素(SiO)、窒化ケイ素(Si)、窒化酸化ケイ素(SiO)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物、窒化物、または1200℃以上の融点を有する金属がある。また剥離膜の膜厚は、少なくとも剥離膜の1分子層が化学結合していれば、特に限定する必要はないが、後工程で前記化学結合を切断するには、ある程度薄膜であることが好ましく、膜厚は1分子層以上30μm以下、好ましくは1分子層以上3μm以下とする。この範囲で成膜すれば、後工程での剥離膜の除去(化学結合を切断)も容易にすることができる。
【0022】
次に、第2の工程として前記基板表面で化学結合した剥離膜3をパターン形成する(図1−3)。このパターン形成とは、前記剥離膜の除去領域をつくることである。前記剥離膜2をパターン形成する(図1−2)。その後、基板表面に1分子層が化学結合した剥離膜3を残し、他の剥離膜を除去する(図1−3)。ここで、剥離膜の除去領域とは、基板表面における化学結合を切断して、基板表面を露出している領域である。この領域はエッチングによって形成されるが、基板表面を露出後、さらにエッチングを続けることで基板表面の断面形状を凹部に形成してもよい。また、このパターン形成された剥離膜は基板表面で1分子層が化学結合していればよい。1分子層とすることで、後工程でリフトオフを行う時に該剥離膜を除去しやすい。さらに、該剥離膜の分解による汚染も抑制される。そのため、基板表面に剥離膜を化学結合した1分子層のみ残すにはバッファードフッ酸(BHF)等を用いたウェットエッチングを行う。
【0023】
このパターン形成する具体的方法としては、ドライエッチング方法があり、反応性イオンエッチング(RIE)、ICP、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)、アッシャー等の装置を用いる。
【0024】
また剥離膜のパターン形成された平面形状はストライプ形状や格子状、その他に島状、円形、又は多角形等を用いることができる。さらには円形や多角形の開口部を有するものがある。この剥離膜2の開口部には、後工程において窒化物半導体の成長核が形成される。例えば剥離膜2をストライプ形状にパターン形成した場合、剥離膜の存在領域は後工程で窒化物半導体がラテラル成長する領域となる。この領域が広ければ低転位領域を広く形成することができる。剥離膜の存在領域幅としては1〜100μm、好ましくは5〜15μmである。
【0025】
また、剥離膜2をストライプ状に形成する場合に、基板1をサファイア基板とすれば、オリフラ面をサファイアのA面とし、このオリフラ面の垂直軸に対して左右どちらかにずらして剥離膜2を形成してもよい。具体的には、このオリフラ面の垂直軸に対して左右にθ=0°〜5°、好ましくはθ=0.001°〜0.5°の範囲とすることで、窒化物半導体を成長させた後の表面をより平坦化させることができる。
【0026】
次に第3の工程として、前記基板の剥離膜のパターン形成面に少なくとも2層から成る窒化物半導体を成長させる(図1−6)。この第3の工程は連続反応であって、そのうち1層はラテラル成長させることで表面を平坦化させた窒化物半導体基板を形成する。前記窒化物半導体は成長核を形成する第1の窒化物半導体とラテラル成長させる第2の窒化物半導体とを備える。第1の窒化物半導体と第2の窒化物半導体の間に第3の窒化物半導体を単層又は複数層で成長させてもよい。また前記第1の窒化物半導体は単結晶と多結晶が混在するバッファ層としてもよい。
【0027】
前記第1の窒化物半導体は成長温度を900℃以下の低温とする(図1−4)。好ましくは700℃以下とし、膜厚10オングストローム以上0.5μm以下で成長される。これは基板1との格子定数不整を緩和するためであり、転位欠陥を低減させる緩衝層としての効果を有する。この第1の窒化物半導体を成長後、リフトオフを行うことで前記剥離膜の基板表面での化学結合を切断し、剥離膜を除去することでA領域に成長核をパターン形成する。このリフトオフは窒化物半導体基板の雰囲気温度を上昇させるものである。前記剥離膜の基板表面での化学結合を切断する条件としては、雰囲気温度を700℃以上とし、H雰囲気を10分以上保持する。また、NHを1.0リットル/min以下、好ましくは0.5リットル/min以下で0.1リットル/min程度加えてもよい。以上より、基板表面で化学結合した剥離膜が除去される(図1−5)。その後、第2の窒化物半導体を成長させる。これは、前記第1の窒化物半導体を成長核として剥離膜の除去領域でラテラル成長をして窒化物半導体基板を形成する(図1−6)。また、下記に示す温度条件等で第2の窒化物半導体を成長させることでリフトオフ作用を有する。
【0028】
前記第2の窒化物半導体の成長条件としては、成長温度を900℃以上とし、膜厚は3μm以上であれば表面が平坦な窒化物半導体基板を形成できる。このラテラル成長を選択的に行い平坦化させることで窒化物半導体基板を形成することもできる。ラテラル成長を優先させることで更に窒化物半導体基板の薄膜化ができる。その条件としては、V族(窒素)原料とIII族原料との比であるV/III比を小さくする、又は圧力条件を減圧条件とする、その他にMgを高濃度ドープさせる等である。
【0029】
前記窒化物半導体としては、アンドープの窒化物半導体、及びSi、Ge、SnおよびS等のn型不純物をドープした窒化物半導体、その他にMgやZn等のp型不純物をドープした窒化物半導体、又はn型不純物とp型不純物とを同時ドーピングした窒化物半導体を用いることができる。前記窒化物半導体は、いずれも一般式InAlGa1−x−yN(0≦x、0≦y、x+y≦1)によって表される組成を有する。但し、これらは互いに異なる組成であってもよい。また、窒化物半導体の成長方法としては、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等の気相成長方法を適用することができる。
【0030】
また、前記窒化物半導体基板上に窒化物半導体を厚膜成長させ、この厚膜成長時に転位欠陥を収束させることで転位欠陥をより低減することができる。通常、ラテラル成長させた窒化物半導体基板上に窒化物半導体を厚膜成長すればチルトの影響を受けて厚膜成長後の表面が平坦にならない。しかし、本件の窒化物半導体基板では、チルトやラテラル成長による応力や窒化物半導体同士の接合部に段差がないため、厚膜成長させた後も表面が平坦かつ鏡面となる。この厚膜成長をHVPE法で行う場合、例えばGaNであれば、HClガスとGa金属が反応することでGaClやGaClを形成し、さらにこのGa塩化物がアンモニアと反応することで低転位であり100μm以上のGaNを基板上に堆積させるものである。窒化物半導体と異なる異種基板上に窒化物半導体を厚膜成長させた場合には、この厚膜の窒化物半導体基板から異種基板を除去することにより窒化物半導体のみから成る単体基板を形成することができる。窒化物半導体から成る単体基板は、裏面電極構造とするLEDやLD等を形成することができる。
【0031】
[実施形態2]
次に、前記窒化物半導体基板上に形成する窒化物半導体レーザ素子を示す(図3)。前記実施形態1で形成した窒化物半導体基板(基板1上に窒化物半導体10を形成)上にn側コンタクト層101としてn型不純物をドープしたAlGa1−xN(0≦X<1)を5μm程度で成長させる。このn側コンタクト層上にクラック防止層(図示されていない)としてn型不純物ドープInGa1−xN(0≦X<1)を0.2μm程度で成長させる。なお、このクラック防止層は省略可能である。続いて、クラック防止層上にn側クラッド層102を成長させる。このn側クラッド層としては、超格子構造であるのが好ましく、アンドープAlGa1−xN(0≦X<1)よりなる層と、n型不純物をドープしたn型GaNよりなる層とを交互に積層して総膜厚1.2μm程度の超格子構造よりなるn側クラッド層を成長させる。続いて、アンドープGaNよりなるn側光ガイド層103を0.1μm程度の膜厚で成長させる。このn側光ガイド層はn型不純物をドープしてもよい。
【0032】
次に、障壁層にノンドープInGa1−xN(0≦X≦1)と井戸層にn型不純物ドープInGa1−xN(0≦X≦1)とからなる単一量子井戸構造、又は多重量子井戸構造である活性層104を成長させる。多重量子井戸構造であれば、障壁層と井戸層とを同一温度で2〜5回程度で交互に積層し、最後に障壁層とし総膜厚を200〜500Åとする。
【0033】
次に、活性層上にp側キャップ層(図示されていない)としてp型不純物をドープしたp型AlGa1−xN(0≦X<1)を成長させる。このp側キャップ層は膜厚を50〜500Å程度で成長させる。続いて、アンドープGaNよりなるp側光ガイド層105を0.05〜0.5μm程度の膜厚で成長させる。このp側光ガイド層105は、p型不純物をドープしてもよい。次に、p側光ガイド層上にp側クラッド層106を成長させる。このp側クラッド層としては、n側クラッド層と同様に超格子構造であるのが好ましく、アンドープAlGa1−xN(0≦X<1)よりなる層と、p型不純物をドープしたp型GaNよりなる層とを交互に積層して総膜厚0.3〜0.8μm程度の超格子構造よりなるp側クラッド層を成長させる。最後に、p側クラッド層の上に、p型不純物をドープしたAlGa1−xN(0≦X≦1)からなるp側コンタクト層107を成長させる。
【0034】
ここで、不純物濃度としては、特に限定する必要はないが、好ましくはn型不純物、及びp型不純物は1×1018/cm〜1×1020/cmとする。また、前記n型不純物としてはSi、Ge、Sn、S、O、Ti、Zr、Cd等が挙げられ、p型不純物としてはBe、Zn、Mn、Mg、Ca、Sr等が挙げられる。
【0035】
次に、前記窒化物半導体基板上に窒化物半導体レーザ素子を形成後、p電極とn電極とを同一面側に形成する場合には、n電極を形成するためにn側コンタクト層をエッチングにより露出させる。次に、ストライプ状の光導波路領域を形成するためにエッチングすることによりリッジを形成する。ここで、エッチングはリッジを形成するには異方性エッチングであるのが好ましく、例えばRIE(反応性イオンエッチング)装置等を使用する。ここで形成されるリッジ幅としては本発明においては後工程で形成する埋め込み層や出力にもよるが、リッジ幅は1.0〜3.0μmと広くすることができる。また、エッチング深さとしては窒化物半導体素子内の少なくともp側クラッド層までエッチングするものとする。さらに、リッジ形状は、順メサ型、逆メサ型、垂直型から成り、これらの形状であれば横方向の光閉じ込めができ好ましい。
【0036】
リッジを形成後、露出したリッジの側壁部からリッジの両側表面の窒化物半導体層上に絶縁体である絶縁体から成る埋め込み膜(例えば、ZrOやダイヤモンドライクカーボン、ガラス等)をスパッタ法等により形成する。この埋め込み膜の効果としては、電流狭窄、及び横方向の光閉じ込めである。横方向の光閉じ込めをするためには窒化物半導体層との間に屈折率差を設ける必要があり、またコア領域内に光を閉じ込めるには窒化物半導体よりも屈折率の小さい材料を埋め込み層に用いる。また、縦方向の光閉じ込めは屈折率の高いコア領域と、屈折率の低いp、n側クラッド層とで屈折率差をつけることでコア内に光を閉じ込めている。
【0037】
その後、p電極201を形成するためにリッジ最上面に成膜された埋め込み層をリフトオフ等により除去する。次に、除去後、露出したp側コンタクト層の表面にNi/Auよりなるp電極をストライプ状に形成し、p電極を形成後、n側コンタクト層の表面にTi/Alよりなるn電極202をリッジストライプと平行に形成する。次に取り出し電極であるパッド電極203をp電極、及びn電極上に形成する。
【0038】
また、p電極をNi/Au/RhOとし、p側パッド電極をRhO/Pt/Auとする組み合わせとすることもできる。パッド電極を形成する前に、SiO、TiO等から成る誘電体多層膜を共振器面(光出射端面側)に形成してもよい。この誘電体多層膜を有することにより高出力時における光出射端面の端面劣化を抑制することができる。また、埋め込み膜301、ダメージ保護膜302を形成する。
【0039】
さらに、共振器面を形成した後、該共振器面に誘電体多層膜を形成し、電極に平行な方向で切断してチップ化して窒化物半導体レーザ素子とする。この窒化物半導体レーザ素子をヒートシンクに設置し、ワイヤーボンディングし、キャップで封止することで窒化物半導体レーザダイオードとする。
【0040】
以上により得られた窒化物半導体レーザダイオードを用いて室温でレーザ発振を試みたところ、発振波長400〜420nm、閾値電流密度2.9kA/cmにおいて連続発振を示し、5mW程度の低出力時だけでなく30mW以上、好ましくは50mW程度の光出力時でもキンクが発生せず、3000時間以上の寿命特性を示す。
【0041】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
[実施例1]
C面を主面とし、オリフラ面をA面とするサファイア基板1を用い、プラズマCVD装置を用い、圧力20Pa、RFを120W、SiHを5sccm、NOを200sccm、温度を360℃としてSiOから成る剥離膜を膜厚0.1μmで成膜する。その後、パターン幅をA領域6μm、B領域14μmに形成する。次に該剥離膜を基板表面で化学結合した1分子層のみとするためにBHFでウェットエッチングを行う。この時、エッチングレートはSiOを0.3μm/minでエッチングするものとする。
【0042】
次に、MOCVD装置を用い、温度を500℃、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなる第1の窒化物半導体を200オングストロームの膜厚で成長させる。
【0043】
さらに、連続反応でMOCVD装置内の雰囲気温度を1060℃とし、リフトオフを行う。その後、雰囲気温度を1070℃、キャリアガスを水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用いて第2の窒化物半導体を第1の窒化物半導体(A領域)を成長核としてラテラル成長させる。
【0044】
以上より得られた窒化物半導体基板は窒化物半導体のトータル膜厚が5μmであり、表面は鏡面かつ平坦化しておりチルトがなく、表面における単位面積あたりの転位数が1×10個/cm以下である窒化物半導体基板とすることができる。
【0045】
[実施例2]
実施例1において、窒化物半導体の成長条件にシランガスを加える他は、実施例1と同様に成長させる。得られる窒化物半導体基板は低転位欠陥であってSiドープのn型窒化物半導体基板を得ることができる。
【0046】
[実施例3]
実施例1において、基板にSiCを用いる他は、実施例1と同様に窒化物半導体を成長させる。得られる窒化物半導体基板は実施例1とほぼ同様の作用効果を有する窒化物半導体基板となる。
【0047】
【発明の効果】
上記に示すように、本発明の窒化物半導体基板の製造方法によれば、応力を有する状態で保護膜上に窒化物半導体を成長させずに低転位欠陥の窒化物半導体基板を提供することができる。また、この窒化物半導体基板を用いて特性のよい発光素子や受光素子、電子デバイスが実現できる。
【図面の簡単な説明】
【図1】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図2】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図3】本発明における一実施形態における窒化物半導体レーザ基板を示す模式的断面図である。
【符号の説明】
1・・・基板
2・・・剥離膜
3・・・基板表面で化学結合した剥離膜
4・・・第1の窒化物半導体
5・・・第2の窒化物半導体
[0001]
BACKGROUND OF THE INVENTION
The present invention has the general formula InxAlyGa1-xyThe present invention relates to a method for manufacturing a nitride semiconductor substrate represented by N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
[0002]
[Prior art]
In recent years, various studies for growing a nitride semiconductor on a different substrate from a nitride semiconductor such as sapphire, silicon carbide, and spinel have been studied. This is because it is difficult to obtain a bulk single crystal of nitride semiconductor with good crystallinity that can be used for a light emitting device or the like. If a nitride semiconductor is grown on the heterogeneous substrate, the crystallinity of the nitride semiconductor is lowered due to a difference in lattice constant and thermal expansion coefficient.
[0003]
As a method of reducing dislocation defects, a method of forming a nitride semiconductor substrate using lateral growth is disclosed in Japanese Patent Laid-Open No. 10-312971. This is SiO2Patterning on the substrate using a mask material such as a protective film, and growing until the protective film is embedded by lateral growth, thereby reducing the dislocation density by bending the dislocation propagation direction during the crystal growth process on the protective film. Is to be made.
[0004]
[Problems to be solved by the invention]
However, in the above method, when the nitride semiconductor is laterally grown to embed the protective film, the crystal axis is inclined as the crystal grows laterally with respect to the growth surface on the protective film. Therefore, tilt occurs. When the tilted crystals are combined, a new dislocation defect is generated. Further, if a nitride semiconductor is grown with a protective film, it is necessary to grow a thicker film than when no protective film is provided to fill the nitride semiconductor and planarize the surface. If a nitride semiconductor film is grown on a different type of substrate, the nitride semiconductor substrate warps and cracks tend to occur. Further, contamination due to decomposition of the protective film occurs during growth of the nitride semiconductor, and the crystallinity of the nitride semiconductor is deteriorated.
[0005]
Accordingly, an object of the present invention is to produce a nitride semiconductor substrate with good crystallinity that has reduced dislocation defects without laterally growing a nitride semiconductor on the protective film as described above, that is, without covering the protective film. It is to provide a method.
[0006]
[Means for Solving the Problems]
The method for producing a nitride semiconductor substrate according to the present invention is a method for producing a nitride semiconductor substrate utilizing lateral growth, wherein a release film is formed on the substrate and at least one molecular layer of the release film is formed on the substrate. A first step of chemically bonding on the surface, and a release film chemically bonded to the substrate surface,By forming a region where the substrate surface is exposed by dry etching using plasmaPattern formationThe film thickness of the release film is 1 molecular layer or more and 3 μm or less.And a second step of growing a first nitride semiconductor on the patterned substrate of the release film,A release film chemically bonded to the substrate surface;First nitride semiconductor on release filmWhen,And a third step of laterally growing a second nitride semiconductor using the first nitride semiconductor as a growth nucleus.Further, the method for forming the chemically bonded release film is preferably a plasma CVD method or an ECR sputtering method. The release film is preferably selected from the group consisting of silicon oxide, silicon nitride, silicon nitride oxide, titanium oxide, and zirconium oxide. The substrate surface subjected to the dry etching is preferably formed with a recess. The second nitride semiconductor is preferably grown at a higher temperature than the first nitride semiconductor. In the lift-off, the ambient temperature of the nitride semiconductor substrate is preferably set to 900 ° C. or higher.
[0007]
Thus, in the method for manufacturing a nitride semiconductor substrate according to the present invention, a release film is formed and a pattern is formed, but the release film is removed during the lateral growth of the nitride semiconductor. The release film in the present invention is intended to remove the nitride semiconductor by lift-off, and does not laterally grow the nitride semiconductor on the release film. For this reason, the tilt generated when the nitride semiconductor is laterally grown on the protective film as in the prior art is suppressed in the present invention. Further, since the present invention does not cover the protective film and flatten the nitride semiconductor substrate, the nitride semiconductor substrate can be formed as a thin film, and the warpage of the substrate is alleviated, thereby preventing the occurrence of cracks. You can also. Here, the lateral growth in the present invention means not only lateral growth but also vertical growth, and has an effect of bending dislocation defects in the lateral direction.
[0008]
According to the present invention, after a release film chemically bonded to the substrate surface is patterned, a first nitride semiconductor is grown on the substrate in a third step. The first nitride semiconductor is laterally formed on the release film. It does not grow. In contrast, in the second nitride semiconductor, the nitride semiconductor on the chemically bonded release film is removed by lift-off, and then lateral growth is performed using the first nitride semiconductor other than the lift-off region as a growth nucleus. . The first nitride semiconductor on the release film is removed together with the chemically bonded release film during the growth of the second nitride semiconductor. This lift-off cuts and removes the chemical bonds of the chemically bonded release film. The lift-off conditions for cutting the chemical bond between the substrate surface and the release film interface will be described later. In the present invention, since the third step can be a continuous reaction, it is possible to simplify the steps such as taking out from the reaction apparatus and reacting with another apparatus. In addition, the nitride semiconductor does not react when dust or dirt adheres to the substrate. In the third step, first, a first nitride semiconductor is grown on a substrate having the patterned release film. Next, the nitride semiconductor on the release film selectively patterned using lift-off is removed. In the region where the release film is not formed, the first nitride semiconductor remains as a growth nucleus. By having this growth nucleus, lateral growth of the second nitride semiconductor to be grown next becomes possible. In order to grow a nitride semiconductor on a substrate, it is first necessary to form a growth nucleus for growing the nitride semiconductor. The reason is as follows. Without this growth nucleus, the nitride semiconductor has a slow growth rate, and even if it grows, it has poor crystallinity and becomes polycrystalline. Therefore, the growth nucleus is partially formed on the substrate. If a nitride semiconductor grows selectively from this growth nucleus, it becomes a single crystal. The first nitride semiconductor is not formed as a growth nucleus in the region where the release film is removed by lift-off. In this region, the second nitride semiconductor does not grow, and the second nitride semiconductor does not grow. It grows selectively from the growth nucleus. By continuously growing the second nitride semiconductor from the growth nucleus, the second nitride semiconductor can be laterally grown, and a nitride semiconductor substrate having a flat and mirror surface can be obtained.
[0009]
As a method for forming the release film, it is sufficient that at least one molecular layer of the release film is chemically bonded to the substrate surface. Preferably, a plasma CVD method or an ECR sputtering method is used. As this condition, for example, in the plasma CVD method, the pressure is 20 Pa, the RF is 120 W, the SiH45 sccm, N2O is 200 sccm, and the temperature is 360 ° C. In the ECR sputtering method, Ar is 20 sccm, N25 sccm, RF 500 W, microwave 500 W, target Si, and temperature at room temperature.
[0010]
The pattern formation of the chemically bonded release film is performed by etching the release film with energy capable of breaking the chemical bond on the substrate surface. Here, the method of etching the release film is not only to remove the release film formed on the substrate but also to remove the release film chemically bonded on the substrate surface. Etching with an energy capable of breaking the chemical bond is dry etching using plasma. Also, a combination with wet etching or heating may be used.
[0011]
In the second step, the substrate surface is exposed or recessed. This is because the substrate surface in the region where the release film is removed is exposed by patterning the release film. By partially removing the release film in this way, it is possible to provide a nitride semiconductor growth nucleus formation region to be grown in a later step. Further, if the etching is performed for a long time or the substrate surface is exposed and then the substrate is preferentially etched by an etching method having a large etching selectivity between the substrate and the release film, a recess can be formed in the substrate. The first nitride semiconductor may be formed as a growth nucleus in this recess.
[0012]
The third step is shown in FIG. A substrate on which a release film chemically bonded to the substrate surface is patterned is prepared (FIG. 2-a). Here, it is preferable that the release film leaves only a chemically bonded monomolecular layer on the substrate surface. This is to facilitate lift-off in the third step performed in a continuous reaction. Therefore, the release film is adjusted to a single molecular layer by wet etching or the like. The above is the second step. Next, the third step is performed as a continuous reaction in the apparatus. First, a first nitride semiconductor is grown on a substrate on which the release film is patterned. Here, the growth temperature of the first nitride semiconductor is such that the chemical bond is not broken, and is preferably a low temperature growth of 900 ° C. or lower, more preferably 700 ° C. or lower. Here, the first nitride semiconductor is grown on the substrate surface in the region having no release film (A region) and on the release film (B region) (FIG. 2-b). Next, the first nitride semiconductor on the release film is removed by lift-off. This lift-off only needs to grow the second nitride semiconductor at a higher temperature than the first nitride semiconductor. This reduces the reaction time. Here, the high temperature is a temperature at which the chemical bond of the release film of one molecular layer on the substrate surface can be cut. Specifically, it is 900 ° C. or higher, preferably 1000 ° C. or higher. Since the chemically bonded release film and the first nitride semiconductor on the protective film are removed during the growth of the second nitride semiconductor, the first nitride semiconductor has a growth nucleus only in the A region after lift-off. Form (FIG. 2-c). Further, after growing the first nitride semiconductor, the ambient temperature of the nitride semiconductor substrate may be raised. Thereafter, a second nitride semiconductor is grown. As a result, when the second nitride semiconductor is grown, the release film is completely removed, so even if it is a single molecular layer release film, it is mixed as an impurity during the growth of the second nitride semiconductor. There is no. The growth temperatures of the first nitride semiconductor and the second nitride semiconductor may be the same. If a nitride semiconductor is grown thereon, the crystallinity is improved. Further, the second nitride semiconductor is laterally grown by selectively growing the partially formed first nitride semiconductor as a growth nucleus (FIG. 2D). If the lateral growth is further continued, a nitride semiconductor substrate made of a nitride semiconductor that is flattened and mirror-finished is obtained (FIG. 2E). Even if the temperature necessary for breaking the chemical bond is about 300 ° C. if it is heated for a long time. However, it is not desirable for industrial use to remove the release film at such a low temperature for a long time.
[0013]
As described above, in the present invention, dislocation defects are greatly reduced, and the dislocation density per unit area on the surface of the nitride semiconductor substrate after growing the second nitride semiconductor is 107Piece / cm2It can be as follows. This nitride semiconductor substrate with reduced dislocation defects also suppresses tilts, steps, and other stresses that occur at the junction between nitride semiconductors when the nitride semiconductor is laterally grown on the protective film. it can. Furthermore, since the nitride semiconductor is not laterally grown on the protective film, the nitride semiconductor substrate can be thinned. The reason for this is that the growth of the nitride semiconductor is not forcibly laterally grown on the protective film, but is laterally grown without stress from the growth nucleus. Therefore, the surface shape of the nitride semiconductor can be flat and mirror-like, and the yield and reliability of LED elements, LD elements, etc. formed on this nitride semiconductor substrate are improved.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor substrate in the present embodiment is manufactured using lateral growth, and has no tilt because it is formed without a protective film. By forming a nitride semiconductor as a growth nucleus and performing regrowth of the nitride semiconductor from the growth nucleus, the nitride semiconductor grows in the vertical direction and the horizontal direction. Therefore, dislocation defects can be bent by lateral growth, and a low dislocation region can be formed. If this lateral growth is further continued, the laterally grown nitride semiconductors are joined together to form a nitride semiconductor substrate having a flat and mirror surface.
[0015]
The number of dislocation defects in the nitride semiconductor substrate is shown below. According to the CL (cathode luminescence) method, dislocation defects per unit area on the surface of the nitride semiconductor are 1 × 107Piece / cm2Or less, more preferably 1 × 106Piece / cm2It becomes as follows. In addition, since the threading dislocations proceeding in the vertical direction remain in the A region, the number of dislocations is 1 × 108~ 1x1010Piece / cm2It will be about.
[0016]
[Embodiment 1]
The manufacturing process of the nitride semiconductor substrate in the embodiment of the present invention includes a first step of forming a release film on the substrate and chemically bonding at least one molecular layer of the release film on the surface of the substrate; A second step of patterning a release film chemically bonded to the surface; and a first first nitride semiconductor grown on a substrate on which the release film is patterned, and then a second step on the chemically bonded release film. And a third step of laterally growing a second nitride semiconductor using the first nitride semiconductor as a growth nucleus.
[0017]
Hereafter, each said process is demonstrated in detail using FIG. First, in the first step, a release film 2 is formed on the substrate 1 (FIG. 1-1). In this film formation, at least one molecular layer of the release film is chemically bonded on the surface of the substrate 1. This may be chemically bonded on the surface of the substrate when the release film is formed, or may be newly provided with energy sufficient to allow the chemical bond after the release film is formed.
[0018]
For chemical bonding at the time of forming the release film, a film forming method using plasma is preferable, and there are a plasma CVD method and an ECR sputtering method. The simple principle of the plasma CVD method is to excite the source gas in the plasma state of a high-energy gas, or to decompose chemical bonds, create atomic or molecular radicals, and deposit a thin film by reaction between active particles. Is the method. As a simple principle of ECR sputtering, electron cyclotron resonance (ECR) is caused in a plasma generation chamber, and a sample to which DC or RF is applied is sputtered by a plasma derived along a magnetic field emanating from the plasma chamber. This is a technique for forming a thin film on a substrate in a chamber, and a ring-shaped target is installed between a plasma generation chamber and a sample chamber. As other methods, CVD, sputtering, and vapor deposition are also conceivable.
[0019]
In order to give a new energy after the formation of the release film to such an extent that the release film and the substrate can be chemically bonded (at least an energy that allows a single molecular layer of the release film to be chemically bonded to the substrate surface), annealing is specifically performed. is there.
[0020]
As the substrate 1, sapphire, spinel (MgAl) having any one of the C-plane, R-plane, and A-plane as the main surface.2O4An insulating substrate such as SiC (6H, 4H, 3C), ZnS, ZnO, GaAs, Si, and an oxide substrate lattice-bonded to a nitride semiconductor can be used. These substrates may have an off-angle.
[0021]
The release film 2 only needs to be chemically bonded on the substrate surface. Specific examples of the release film 2 include silicon oxide (SiO 2x), Silicon nitride (SixNy), Silicon nitride oxide (SiOxNy), Titanium oxide (TiOx), Zirconium oxide (ZrO)x) Or the like, or a metal having a melting point of 1200 ° C. or higher. The thickness of the release film is not particularly limited as long as at least one molecular layer of the release film is chemically bonded. However, in order to cut the chemical bond in a subsequent step, the release film is preferably thin to some extent. The film thickness is from 1 molecular layer to 30 μm, preferably from 1 molecular layer to 3 μm. If the film is formed in this range, it is possible to easily remove the release film (cut the chemical bond) in a later step.
[0022]
Next, as a second step, the release film 3 chemically bonded on the substrate surface is patterned (FIGS. 1-3). This pattern formation is to create a removal region of the release film. The release film 2 is patterned (FIGS. 1-2). Thereafter, the release film 3 in which one molecular layer is chemically bonded is left on the substrate surface, and the other release film is removed (FIGS. 1-3). Here, the removal region of the release film is a region where the chemical bond on the substrate surface is cut and the substrate surface is exposed. Although this region is formed by etching, the cross-sectional shape of the substrate surface may be formed in the recess by continuing the etching after the substrate surface is exposed. In addition, the patterned release film may have a single molecular layer chemically bonded on the substrate surface. By using a single molecular layer, the release film can be easily removed when lift-off is performed in a later step. Furthermore, contamination due to decomposition of the release film is also suppressed. Therefore, wet etching using buffered hydrofluoric acid (BHF) or the like is performed in order to leave only one molecular layer having a release film chemically bonded to the substrate surface.
[0023]
As a specific method for forming this pattern, there is a dry etching method, and an apparatus such as reactive ion etching (RIE), ICP, reactive ion beam etching (RIBE), electron cyclotron etching (ECR), or asher is used.
[0024]
Further, the planar shape on which the pattern of the release film is formed can be a stripe shape, a lattice shape, an island shape, a circle shape, a polygonal shape, or the like. Further, some have circular or polygonal openings. A nitride semiconductor growth nucleus is formed in the opening of the release film 2 in a later step. For example, when the release film 2 is patterned in a stripe shape, the region where the release film exists is a region where the nitride semiconductor is laterally grown in a later step. If this region is wide, a low dislocation region can be formed widely. The width of the existing region of the release film is 1 to 100 μm, preferably 5 to 15 μm.
[0025]
Further, when the release film 2 is formed in a stripe shape, if the substrate 1 is a sapphire substrate, the orientation flat surface is the A surface of sapphire and the release film 2 is shifted to the left or right with respect to the vertical axis of the orientation flat surface. May be formed. Specifically, the nitride semiconductor is grown by setting the angle θ = 0 ° to 5 ° to the left and right with respect to the vertical axis of the orientation flat surface, preferably θ = 0.001 ° to 0.5 °. It is possible to further flatten the surface after finishing.
[0026]
Next, as a third step, a nitride semiconductor composed of at least two layers is grown on the pattern forming surface of the release film of the substrate (FIGS. 1-6). This third step is a continuous reaction, and one of the layers is laterally grown to form a nitride semiconductor substrate having a planarized surface. The nitride semiconductor includes a first nitride semiconductor that forms a growth nucleus and a second nitride semiconductor that is laterally grown. A third nitride semiconductor may be grown as a single layer or a plurality of layers between the first nitride semiconductor and the second nitride semiconductor. The first nitride semiconductor may be a buffer layer in which single crystal and polycrystal are mixed.
[0027]
The first nitride semiconductor is grown at a low temperature of 900 ° C. or lower (FIGS. 1-4). Preferably, the growth is performed at 700 ° C. or less and with a film thickness of 10 Å or more and 0.5 μm or less. This is to alleviate the lattice constant irregularity with the substrate 1 and has an effect as a buffer layer for reducing dislocation defects. After the first nitride semiconductor is grown, lift-off is performed to cut the chemical bond on the substrate surface of the release film, and the release film is removed to pattern growth nuclei in the A region. This lift-off increases the ambient temperature of the nitride semiconductor substrate. As conditions for breaking the chemical bond on the substrate surface of the release film, the ambient temperature is set to 700 ° C. or higher, and H2Hold the atmosphere for at least 10 minutes. NH31.0 liter / min or less, preferably 0.5 liter / min or less, and about 0.1 liter / min. As described above, the release film chemically bonded to the substrate surface is removed (FIGS. 1-5). Thereafter, a second nitride semiconductor is grown. This forms a nitride semiconductor substrate by laterally growing in the removal region of the release film using the first nitride semiconductor as a growth nucleus (FIGS. 1-6). Moreover, it has a lift-off action by growing the second nitride semiconductor under the temperature conditions shown below.
[0028]
As a growth condition of the second nitride semiconductor, a nitride semiconductor substrate having a flat surface can be formed if the growth temperature is 900 ° C. or more and the film thickness is 3 μm or more. A nitride semiconductor substrate can also be formed by selectively performing this lateral growth and flattening. By prioritizing lateral growth, the nitride semiconductor substrate can be made thinner. The conditions include reducing the V / III ratio, which is the ratio of the Group V (nitrogen) source material to the Group III source material, or setting the pressure condition to a reduced pressure condition, or otherwise doping Mg at a high concentration.
[0029]
Examples of the nitride semiconductor include undoped nitride semiconductors, nitride semiconductors doped with n-type impurities such as Si, Ge, Sn, and S, and nitride semiconductors doped with p-type impurities such as Mg and Zn, Alternatively, a nitride semiconductor in which an n-type impurity and a p-type impurity are simultaneously doped can be used. All of the nitride semiconductors have the general formula InxAlyGa1-xyN (0 ≦ x, 0 ≦ y, x + y ≦ 1). However, these may have different compositions. As a method for growing a nitride semiconductor, MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition), etc. A vapor phase growth method can be applied.
[0030]
Further, dislocation defects can be further reduced by growing a nitride semiconductor on the nitride semiconductor substrate in a thick film and converging the dislocation defects during the growth of the thick film. Usually, when a nitride semiconductor is grown on a laterally grown nitride semiconductor substrate, the surface after the thick film growth is not flat due to the influence of tilt. However, in the nitride semiconductor substrate of the present invention, there is no step in the stress or the junction between the nitride semiconductors due to tilt or lateral growth, so that the surface becomes flat and mirror-like even after the thick film growth. When this thick film growth is performed by the HVPE method, for example, for GaN, HCl gas and Ga metal react to react with GaCl or GaCl.3Further, the Ga chloride reacts with ammonia to cause low dislocation, and deposits GaN of 100 μm or more on the substrate. When a nitride semiconductor is grown on a different substrate different from the nitride semiconductor, a single substrate consisting only of the nitride semiconductor is formed by removing the heterogeneous substrate from the thick nitride semiconductor substrate. Can do. A single substrate made of a nitride semiconductor can form an LED, LD, or the like having a back electrode structure.
[0031]
[Embodiment 2]
Next, a nitride semiconductor laser element formed on the nitride semiconductor substrate is shown (FIG. 3). Al doped with an n-type impurity as the n-side contact layer 101 on the nitride semiconductor substrate (the nitride semiconductor 10 is formed on the substrate 1) formed in the first embodiment.xGa1-xN (0 ≦ X <1) is grown at about 5 μm. An n-type impurity-doped In as an anti-cracking layer (not shown) on the n-side contact layerxGa1-xN (0 ≦ X <1) is grown at about 0.2 μm. This crack prevention layer can be omitted. Subsequently, the n-side cladding layer 102 is grown on the crack prevention layer. The n-side cladding layer preferably has a superlattice structure, and is undoped Al.xGa1-xAn n-side cladding layer having a superlattice structure with a total film thickness of about 1.2 μm is formed by alternately stacking layers made of N (0 ≦ X <1) and layers made of n-type GaN doped with n-type impurities. Grow. Subsequently, an n-side light guide layer 103 made of undoped GaN is grown to a thickness of about 0.1 μm. This n-side light guide layer may be doped with n-type impurities.
[0032]
Next, the barrier layer is non-doped InxGa1-xN (0 ≦ X ≦ 1) and n-type impurity doped In in the well layerxGa1-xAn active layer 104 having a single quantum well structure or a multiple quantum well structure made of N (0 ≦ X ≦ 1) is grown. If it is a multiple quantum well structure, a barrier layer and a well layer are laminated | stacked alternately by the same temperature about 2-5 times, and it is set as a barrier layer at the end, and makes the total film thickness 200-500 mm.
[0033]
Next, p-type Al doped with a p-type impurity as a p-side cap layer (not shown) on the active layerxGa1-xN (0 ≦ X <1) is grown. The p-side cap layer is grown with a film thickness of about 50 to 500 mm. Subsequently, a p-side light guide layer 105 made of undoped GaN is grown to a thickness of about 0.05 to 0.5 μm. The p-side light guide layer 105 may be doped with a p-type impurity. Next, the p-side cladding layer 106 is grown on the p-side light guide layer. The p-side cladding layer preferably has a superlattice structure as in the case of the n-side cladding layer.xGa1-xP composed of a superlattice structure having a total film thickness of about 0.3 to 0.8 μm by alternately laminating layers composed of N (0 ≦ X <1) and layers composed of p-type GaN doped with p-type impurities. A side cladding layer is grown. Finally, Al doped with p-type impurities on the p-side cladding layerxGa1-xA p-side contact layer 107 made of N (0 ≦ X ≦ 1) is grown.
[0034]
Here, the impurity concentration is not particularly limited, but preferably n-type impurities and p-type impurities are 1 × 10.18/ Cm3~ 1x1020/ Cm3And Examples of the n-type impurity include Si, Ge, Sn, S, O, Ti, Zr, and Cd. Examples of the p-type impurity include Be, Zn, Mn, Mg, Ca, and Sr.
[0035]
Next, after forming the nitride semiconductor laser element on the nitride semiconductor substrate, when the p electrode and the n electrode are formed on the same surface side, the n-side contact layer is etched to form the n electrode. Expose. Next, a ridge is formed by etching to form a stripe-shaped optical waveguide region. Here, the etching is preferably anisotropic etching to form a ridge. For example, an RIE (reactive ion etching) apparatus or the like is used. The width of the ridge formed here can be as wide as 1.0 to 3.0 [mu] m, although it depends on the buried layer and output formed in a later step in the present invention. In addition, as an etching depth, etching is performed up to at least the p-side cladding layer in the nitride semiconductor element. Furthermore, the ridge shape includes a forward mesa type, a reverse mesa type, and a vertical type, and these shapes are preferable because they can confine light in the lateral direction.
[0036]
After forming the ridge, an embedded film (eg, ZrO, diamond-like carbon, glass, etc.) made of an insulator is formed on the nitride semiconductor layers on both side surfaces of the ridge from the exposed side wall of the ridge by sputtering or the like. Form. The effects of this buried film are current confinement and lateral light confinement. In order to confine light in the lateral direction, it is necessary to provide a difference in refractive index between the nitride semiconductor layer and to confine light in the core region, a buried layer made of a material having a refractive index smaller than that of the nitride semiconductor. Used for. Further, in the optical confinement in the vertical direction, light is confined in the core by providing a refractive index difference between the core region having a high refractive index and the p and n-side cladding layers having a low refractive index.
[0037]
Thereafter, the buried layer formed on the top surface of the ridge is removed by lift-off or the like in order to form the p-electrode 201. Next, after removal, a p-electrode made of Ni / Au is formed in a stripe shape on the exposed surface of the p-side contact layer. After forming the p-electrode, the n-electrode 202 made of Ti / Al is formed on the surface of the n-side contact layer. Are formed in parallel with the ridge stripe. Next, a pad electrode 203 as an extraction electrode is formed on the p electrode and the n electrode.
[0038]
Further, the p electrode may be Ni / Au / RhO and the p-side pad electrode may be RhO / Pt / Au. Before forming the pad electrode, SiO2TiO2A dielectric multilayer film made of the same may be formed on the resonator surface (light emission end face side). By having this dielectric multilayer film, it is possible to suppress end face deterioration of the light emitting end face at the time of high output. Further, a buried film 301 and a damage protective film 302 are formed.
[0039]
Further, after forming the resonator surface, a dielectric multilayer film is formed on the resonator surface, cut in a direction parallel to the electrodes, and formed into a chip to obtain a nitride semiconductor laser element. The nitride semiconductor laser element is placed on a heat sink, wire-bonded, and sealed with a cap to obtain a nitride semiconductor laser diode.
[0040]
When laser oscillation was attempted at room temperature using the nitride semiconductor laser diode obtained as described above, the oscillation wavelength was 400 to 420 nm, the threshold current density was 2.9 kA / cm.2In the case of, continuous oscillation is exhibited, and kink does not occur not only at a low output of about 5 mW but also at an output of 30 mW or more, preferably about 50 mW, and has a life characteristic of 3000 hours or more.
[0041]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
Using a sapphire substrate 1 with the C-plane as the main surface and the orientation flat surface as the A-plane, using a plasma CVD apparatus, pressure 20 Pa, RF 120 W, SiH45 sccm, N2SiO is set at 200 sccm and temperature at 360 ° C.2A release film made of is formed with a film thickness of 0.1 μm. Thereafter, the pattern width is formed in the A region 6 μm and the B region 14 μm. Next, wet etching is performed with BHF so that the release film has only one molecular layer chemically bonded to the substrate surface. At this time, the etching rate is SiO.2Is etched at 0.3 μm / min.
[0042]
Next, using a MOCVD apparatus, the temperature is 500 ° C., hydrogen is used as the carrier gas, ammonia and TMG (trimethyl gallium) are used as the source gas, and a first nitride semiconductor made of GaN is formed on the sapphire substrate 1 to a thickness of 200 Å. Grow with film thickness.
[0043]
Furthermore, lift-off is performed by setting the atmospheric temperature in the MOCVD apparatus to 1060 ° C. by continuous reaction. Then, using the first nitride semiconductor (A region) as the growth nucleus, the second nitride semiconductor is laterally grown using the ambient temperature of 1070 ° C., the carrier gas as hydrogen, and the source gas as ammonia and TMG (trimethylgallium). Let
[0044]
The nitride semiconductor substrate obtained as described above has a total thickness of 5 μm of nitride semiconductor, the surface is mirror-like and flat, has no tilt, and the number of dislocations per unit area on the surface is 1 × 10.7Piece / cm2The following nitride semiconductor substrate can be obtained.
[0045]
[Example 2]
In Example 1, growth is performed in the same manner as in Example 1 except that silane gas is added to the growth conditions of the nitride semiconductor. The obtained nitride semiconductor substrate has low dislocation defects, and an Si-doped n-type nitride semiconductor substrate can be obtained.
[0046]
[Example 3]
In Example 1, a nitride semiconductor is grown in the same manner as in Example 1 except that SiC is used for the substrate. The resulting nitride semiconductor substrate is a nitride semiconductor substrate having substantially the same function and effect as in the first embodiment.
[0047]
【The invention's effect】
As described above, according to the method for manufacturing a nitride semiconductor substrate of the present invention, it is possible to provide a nitride semiconductor substrate having low dislocation defects without growing a nitride semiconductor on a protective film in a stressed state. it can. In addition, a light-emitting element, a light-receiving element, and an electronic device with good characteristics can be realized using this nitride semiconductor substrate.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step in the present invention.
FIG. 3 is a schematic cross-sectional view showing a nitride semiconductor laser substrate according to an embodiment of the present invention.
[Explanation of symbols]
1 ... Board
2 ... Release film
3 ... Release film chemically bonded on substrate surface
4 ... 1st nitride semiconductor
5 ... Second nitride semiconductor

Claims (6)

ラテラル成長を利用した窒化物半導体基板の製造方法であって、
基板上に剥離膜を成膜して少なくとも該剥離膜の1分子層を前記基板の表面で化学結合させる第1の工程と、
前記基板表面と化学結合した剥離膜を、プラズマを用いたドライエッチングにより基板表面を露出した領域を形成することでパターン形成し、前記剥離膜の膜厚を1分子層以上3μm以下とする第2の工程と、
前記剥離膜のパターン形成された基板上に第1の窒化物半導体を成長後、前記基板表面と化学結合した剥離膜と、該剥離膜上の第1の窒化物半導体と、をリフトオフにより除去し、その後、前記第1の窒化物半導体を成長核として第2の窒化物半導体をラテラル成長させる第3の工程と、を備えたことを特徴とする窒化物半導体基板の製造方法。
A method of manufacturing a nitride semiconductor substrate using lateral growth,
A first step of forming a release film on the substrate and chemically bonding at least one molecular layer of the release film on the surface of the substrate;
The release film chemically bonded to the substrate surface is patterned by forming a region where the substrate surface is exposed by dry etching using plasma, and the thickness of the release film is set to be not less than 1 molecular layer and not more than 3 μm . And the process of
Wherein after the growth of the first nitride semiconductor on the release film of the patterned substrate, and the release layer bonded the substrate surface and the chemical, the first and the nitride semiconductor on said release layer, it was removed by lift-off And thereafter, a third step of laterally growing a second nitride semiconductor using the first nitride semiconductor as a growth nucleus, and a method for manufacturing a nitride semiconductor substrate.
前記化学結合した剥離膜の成膜方法は、プラズマCVD法、又はECRスパッタ法であることを特徴とする請求項1に記載の窒化物半導体基板の製造方法。2. The method of manufacturing a nitride semiconductor substrate according to claim 1, wherein the method of forming the chemically bonded release film is a plasma CVD method or an ECR sputtering method. 前記剥離膜は、酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、酸化チタン、酸化ジルコニウムから成る群から選ばれることを特徴とする請求項1に記載の窒化物半導体基板の製造方法。The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the release film is selected from the group consisting of silicon oxide, silicon nitride, silicon nitride oxide, titanium oxide, and zirconium oxide. 前記ドライエッチングを行った基板表面は、凹部形成されていることを特徴とする請求項に記載の窒化物半導体基板の製造方法。The method for manufacturing a nitride semiconductor substrate according to claim 1 , wherein the substrate surface subjected to the dry etching is formed with a recess. 前記第2の窒化物半導体は、第1の窒化物半導体より高温で成長されることを特徴とする請求項1に記載の窒化物半導体基板の製造方法。2. The method of manufacturing a nitride semiconductor substrate according to claim 1, wherein the second nitride semiconductor is grown at a higher temperature than the first nitride semiconductor. 前記リフトオフは、前記窒化物半導体基板の雰囲気温度を900℃以上とすることを特徴とする請求項に記載の窒化物半導体基板の製造方法。The method of manufacturing a nitride semiconductor substrate according to claim 3 , wherein the lift-off is performed by setting the ambient temperature of the nitride semiconductor substrate to 900 ° C. or higher .
JP2002137638A 2002-05-13 2002-05-13 Manufacturing method of nitride semiconductor substrate Expired - Fee Related JP3906739B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002137638A JP3906739B2 (en) 2002-05-13 2002-05-13 Manufacturing method of nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002137638A JP3906739B2 (en) 2002-05-13 2002-05-13 Manufacturing method of nitride semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2003332244A JP2003332244A (en) 2003-11-21
JP3906739B2 true JP3906739B2 (en) 2007-04-18

Family

ID=29699337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002137638A Expired - Fee Related JP3906739B2 (en) 2002-05-13 2002-05-13 Manufacturing method of nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP3906739B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479448B2 (en) 2002-12-03 2009-01-20 Nec Corporation Method of manufacturing a light emitting device with a doped active layer
JP5056142B2 (en) 2006-05-11 2012-10-24 日亜化学工業株式会社 Nitride semiconductor laser device manufacturing method and nitride semiconductor laser device
JP2008172079A (en) * 2007-01-12 2008-07-24 Sumitomo Electric Ind Ltd Method of manufacturing group iii-v compound semiconductor, and group iii-v compound semiconductor
US7838316B2 (en) 2007-07-18 2010-11-23 Nichia Corporation Method for manufacturing a nitride semiconductor laser element and a nitride semiconductor laser element
US8548023B2 (en) 2007-11-08 2013-10-01 Nichia Corporation Semiconductor laser element
CN104018214B (en) * 2014-06-10 2016-06-29 广州市众拓光电科技有限公司 A kind of rectangular graph Si substrate AlN template for GaN epitaxial growth of semiconductor material and preparation method thereof

Also Published As

Publication number Publication date
JP2003332244A (en) 2003-11-21

Similar Documents

Publication Publication Date Title
JP3876518B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4288743B2 (en) Nitride semiconductor growth method
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3659050B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP2001007447A (en) Nitride semiconductor laser element
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP2000252219A (en) PRODUCTION OF GaN SUBSTRATE
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP2001044570A (en) Nitride semiconductor laser element
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP3870869B2 (en) Manufacturing method of nitride semiconductor substrate
JP2008034862A (en) Growing method for nitride semiconductor
JP4639571B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2000004063A (en) Nitride semiconductor laser element and formation of electrode thereof
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device
JP3438675B2 (en) Method for growing nitride semiconductor
JP4045785B2 (en) Nitride semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070108

R150 Certificate of patent or registration of utility model

Ref document number: 3906739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees