JP2001007447A - Nitride semiconductor laser element - Google Patents

Nitride semiconductor laser element

Info

Publication number
JP2001007447A
JP2001007447A JP17284099A JP17284099A JP2001007447A JP 2001007447 A JP2001007447 A JP 2001007447A JP 17284099 A JP17284099 A JP 17284099A JP 17284099 A JP17284099 A JP 17284099A JP 2001007447 A JP2001007447 A JP 2001007447A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
grown
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17284099A
Other languages
Japanese (ja)
Inventor
Shinichi Nagahama
慎一 長濱
Original Assignee
Nichia Chem Ind Ltd
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chem Ind Ltd, 日亜化学工業株式会社 filed Critical Nichia Chem Ind Ltd
Priority to JP17284099A priority Critical patent/JP2001007447A/en
Publication of JP2001007447A publication Critical patent/JP2001007447A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To enhance lifetime characteristics by employing a quantum well structure having a specified total number of well layers in an active layer and specifying the oscillation wavelength thereby lowering the threshold current density. SOLUTION: An n-type contact layer 2 is grown on an nitride semiconductor substrate 1, an anti-clad layer 3 is grown thereon and an n-type clad layer 4 is grown further thereon. Subsequently, an n-type guide layer 5 is grown on the n-type clad layer 4. An nitride semiconductor layer of undoped GaN is grown as the n-type guide layer. Thereafter, an active layer 6 is grown on the n-type guide layer 5. The active layer 6 is a quantum well structure active layer comprising one or two well layers of InGaN having an In compositional ratio adjusted such that the oscillation wavelength will be 420 nm or longer. Finally, a p-type electron confinement layer 7 is grown on the active layer 6.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、発光ダイオード、 BACKGROUND OF THE INVENTION The present invention relates to a light-emitting diode,
レーザダイオード等の発光素子、又は太陽電池、光センサー等の受光素子に使用される窒化物半導体(In X Light-emitting devices such as laser diodes, or photovoltaic, nitride semiconductor used in the light-receiving element such as an optical sensor (an In X A
Y Ga 1-XY N、0≦X、0≦Y、X+Y≦1)よりなる窒化物半導体レーザ素子に関し、特にしきい値電流密度が低く、寿命特性が向上する発振波長420nm以上の窒化物半導体レーザ素子に関する。 l Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1) relates to a nitride semiconductor laser device composed of, in particular the threshold current density is low, nitrides or emission wavelength 420nm of improving the life characteristics It relates to a semiconductor laser element.

【0002】 [0002]

【従来の技術】近年、窒化物半導体からなるレーザ素子は、波長400nm付近の青色レーザ素子として実用可能なレベルまで研究が進んでいる。 Recently, laser devices made of nitride semiconductor, research to practical levels is progressing as a blue laser element in the vicinity of a wavelength of 400 nm. 例えば、本発明者を含む研究者等は、Japanese Journal of Aplide Physic For example, researchers including the present inventor, Japanese Journal of Aplide Physic
s.Vol.37(1998)pp.L1020-L1022に、ELOG(Epitaxia To s.Vol.37 (1998) pp.L1020-L1022, ELOG (Epitaxia
lly laterally overgrownGaN)を基板とし、この基板上に素子構造を形成し、約400nmの波長の光を、50 lly laterally overgrownGaN) was used as a substrate to form a device structure on the substrate, the light having a wavelength of about 400 nm, 50
℃の環境温度の条件下、5mWの出力で約160時間連続発振させることが可能な窒化物半導体レーザ素子を発表している。 Conditions ℃ ambient temperature, has published a nitride semiconductor laser device capable of about 160 hours of continuous oscillation at the output of 5 mW.

【0003】また、本発明者は、レーザディスプレイやカラーコピー等への用途のある発振波長が420nm以上のレーザ素子の研究を行っている。 [0003] Further, the present inventor has an oscillation wavelength in the application to a laser display and color copying, etc. are studied over the laser element 420 nm. 発振波長が420 Oscillation wavelength is 420
nm以上のレーザ光を得るためには、活性層であるIn To obtain nm or more laser light, an active layer In
GaN層の井戸層のIn組成比を上げ、バンドギャップエネルギーを小さくする必要がある。 Raise the In composition ratio in the well layer of the GaN layer, it is necessary to reduce the band gap energy.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、一般的に、InGaNのIn組成比を大きくすると、その結晶性が劣化し、レーザ素子においては自己吸収の割合が大きくなり、且つ量子効率も低下するため、しきい値電流密度が大きくなり、高信頼性を有するレーザ素子ができなかった。 [SUMMARY OF THE INVENTION However, in general, increasing the In composition ratio of the InGaN, its crystallinity is deteriorated, the proportion of self-absorption increases in the laser device, and to lower also the quantum efficiency , the threshold current density is increased, can not laser device having high reliability.

【0005】そこで、本発明の目的は、高信頼性を有する発振波長が420nm以上のレーザ素子を得るため、 [0005] Therefore, for purposes of the present invention, the oscillation wavelength with high reliability to obtain the laser device of the above 420 nm,
しきい値電流密度を低下させ、寿命特性の向上が可能な窒化物半導体レーザ素子を提供することである。 It lowers the threshold current density is to provide a semiconductor laser element nitride which can be improved life characteristics.

【0006】 [0006]

【課題を解決するための手段】即ち、本発明は、下記(1)〜(8)の構成により、本発明の目的を達成することができる。 Means for Solving the Problems That is, the present invention is the configuration of the following (1) to (8), it is possible to achieve the object of the present invention. (1) 基板上に、少なくともn型窒化物半導体、In (1) on a substrate, at least n-type nitride semiconductor, In
を含んでなる井戸層を有する量子井戸構造の活性層、及びp型窒化物半導体を順に積層してなる窒化物半導体レーザ素子において、該活性層が、井戸層の全積層数が2 An active layer of a quantum well structure having comprising at well layer, and the nitride semiconductor laser device formed by laminating a p-type nitride semiconductor in this order, the active layer, the total number of stacked well layers 2
以下である量子井戸構造であり、更に、発振波長が42 A quantum well structure or less, further, an oscillation wavelength of 42
0nm以上であることを特徴とする窒化物半導体レーザ素子。 Nitride semiconductor laser device, characterized in that at 0nm or more. (2) 前記活性層が、井戸層の全積層数が1である単一量子井戸構造であり、更に、発振波長が430nm以上であることを特徴とする前記(1)に記載の窒化物半導体レーザ素子。 (2) the active layer is a single quantum well structure total number of stacked well layers is 1, furthermore, the nitride semiconductor according to (1), wherein the oscillation wavelength of more than 430nm laser element. (3) 前記活性層の量子井戸構造が、井戸層と障壁層とから形成され、該障壁層が、n型不純物濃度を1×1 (3) the quantum well structure of the active layer is formed from a well layer and a barrier layer, the barrier layer, the n-type impurity concentration of 1 × 1
19 /cm 2以下含んでなることを特徴とする前記(1)又は(2)に記載の窒化物半導体レーザ素子。 The nitride semiconductor laser device according to (1) or (2), characterized in that it comprises 0 19 / cm 2 or less. (4) 前記障壁層が、n型不純物を5×10 18 /cm (4) the barrier layer, the n-type impurity 5 × 10 18 / cm
2以下含んでなることを特徴とする前記(3)に記載の窒化物半導体レーザ素子。 The nitride semiconductor laser device according to (3), characterized in that it comprises 2 or less. (5) 前記井戸層が、n型不純物を1×10 18 /cm (5) the well layer, the n-type impurity 1 × 10 18 / cm
2以下含んでなることを特徴とする前記(1)〜(4) Above, wherein in that it comprises 2 or less (1) to (4)
のいずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one of. (6) 前記井戸層が、膜厚40オングストローム以下であることを特徴とする前記(1)〜(5)のいずれか1項に記載の窒化物半導体レーザ素子。 (6) the well layer, a nitride semiconductor laser device according to any one of the which is characterized in that a film thickness of 40 angstroms or less (1) to (5). (7) 前記井戸層が、膜厚30オングストローム以下であることを特徴とする前記(1)〜(6)に記載の窒化物半導体レーザ素子。 (7) the well layer, a nitride semiconductor laser device according to (1) to (6), wherein the thickness is 30 angstroms or less. (8) 前記活性層の量子井戸構造が、井戸層と障壁層から形成され、該障壁層が、100オングストローム以上の膜厚であることを特徴とする前記(1)〜(7)に記載の窒化物半導体レーザ素子。 (8) quantum well structure of the active layer is formed from well layers and barrier layers, the barrier layer is, according to the, characterized in that is a film thickness of at least 100 Angstroms (1) to (7) nitride semiconductor laser device. (9) 前記障壁層が、100〜200オングストロームの膜厚であることを特徴とする前記(8)に記載の窒化物半導体レーザ素子。 (9) The barrier layer is a nitride semiconductor laser device according to (8), characterized in that a film thickness of 100 to 200 angstroms. (10) 前記窒化物半導体レーザ素子が、窒化物半導体と異なる材料よりなる異種基板又は窒化物半導体基板上に、窒化物半導体の横方向の成長を利用して成長させてなる窒化物半導体上に成長されてなることを特徴とする前記(1)〜(9)のいずれか1項に記載の窒化物半導体レーザ素子。 (10) The nitride semiconductor laser device, the foreign substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor, the nitride semiconductor comprising grown using lateral growth of the nitride semiconductor the nitride semiconductor laser device according to any one of (1) to (9), characterized in that formed by growing.

【0007】つまり、本発明は、発振波長が420nm [0007] That is, the present invention, the oscillation wavelength of 420nm
以上となるように井戸層のIn組成比が調整された量子井戸構造を有する活性層を、井戸層の全積層数を2以下として形成することにより、低しきい値電流密度で長時間の連続発振が可能な窒化物半導体レーザ素子を提供することができる。 By forming the active layer, the total number of stacked well layers as 2 or less having a quantum well structure In composition ratio in the well layer is adjusted to be above, the continuous long at low threshold current density it is possible to provide a nitride semiconductor laser device can oscillate it is.

【0008】前記のJ. [0008] said of J. J. J. A. A. P. P. に記載の技術では、井戸層の積層数を2とするとしきい値電流密度が最も低下することが記載されているが、井戸層の積層数を1とするとしきい値電流密度が急激に増加していることが示されており、発振波長が400nm付近の場合では、井戸層の積層数を減らすことでは利得が得られ難いことが示唆されている。 Increase in the technique, the number of stacked well layers but the threshold current density when the 2 have been described to be the most reduced, the threshold current density is abruptly when the number of stacked well layers and one according to and it has been shown that, in the case where the oscillation wavelength of around 400 nm, is by reducing the number of stacked well layers has been suggested that hardly gain is obtained. 図3に、発振波長が400nm In Figure 3, the oscillation wavelength of 400nm
付近のレーザ素子におけるしきい値電流密度と井戸層の積層数の関係を示すグラフを示す。 A graph showing the number of stacked relationship of the threshold current density and the well layer in the laser device in the vicinity.

【0009】これに対して、本発明は、上記の如く、結晶性の低下が予想される高In組成比であって、且つキャリアの閉じ込めをする井戸層の積層数を減らしたにもかかわらず、しきい値電流密度を低下させ、良好な寿命特性を達成させることができる。 [0009] In contrast, the present invention is, as described above, a high In composition ratio lowering of crystallinity is expected despite and reduce the number of stacked well layers of the confinement of carriers It lowers the threshold current density, it is possible to achieve good lifetime characteristics. このように井戸層の積層数を減らしても大きな利得が得られる理由は、恐らく、発振波長が420nm以上となるようにIn組成比を高くすると、発振波長が約400nmとなるIn組成比の場合には得られない、良好なキャリアの閉じ込めが可能となるためではないかと考えられる。 Thus why even reduce the number of stacked well layers is large gain obtained, probably, the oscillation wavelength is higher In composition ratio so that the above 420 nm, when the In composition ratio oscillation wavelength of about 400nm not available, conceived to or not to confine a good carrier is possible. つまり、In In other words, In
組成比が大きいと、InGaNの組成分離によるIn組成不均一が大きくなり、深い局在準位が形成され、それが量子ドット的効果を得るために大きな利得が得られ易くなると思われる。 When the composition ratio is large, In uneven composition according compositions separation of InGaN increases, deep localized level is formed, it is likely to be easily obtained a large gain in order to obtain the quantum dot effect. また、活性層内の損失については、 Also, the loss in the active layer,
一般的にIn組成比を大きくすれば結晶性が低下するために、自己吸収の割合が大きくなり内部損失が増加すると考えられるが、本発明は上記の如く、結晶性が低下し易い井戸層の全積層数を2以下としているので、自己吸収の割合を減らして内部損失を小さくしている。 To generally crystalline by increasing the In composition ratio decreases, the proportion of self-absorption are considered internal loss increases to increase, the invention as described above, the crystallinity is lowered easily well layer since the total number of laminated layers is set to 2 or less, and reduce the internal loss by reducing the proportion of self-absorption.

【0010】以上のように、本発明者は、しきい値電流密度を低減するために、利得の増加と損失の低減について種々検討した結果、In組成比の程度、特に420n [0010] As described above, the present inventors, in order to reduce the threshold current density, a result of various studies for reducing the increase in the loss of gain, the degree of In composition ratio, in particular 420n
m以上となるようなIn組成比と、420nmより短波長の場合のIn組成比とでは、In組成不均一の程度に大きな違いが生じることを見出した。 And In composition ratio such that above m, with the In composition ratio in the case of shorter than 420 nm, and found that a large difference in the degree of In composition non-uniform. そして、理論による推考と実験を重ねることで、発振波長が420nm以上となる高In組成比では井戸層の全積層数を2以下としても大きな利得が得られ、しかも井戸層の積層数の減少で内部損失が低減され、その結果、しきい値電流密度の低下を達成している。 Then, by overlaying the experiment inferred by theory, the high In composition ratio oscillation wavelength is equal to or greater than 420nm all number of stacked well layers even larger gain obtained as 2 or less, yet in the number of stacked reduction of the well layer internal loss is reduced, as a result, have achieved a reduction in the threshold current density. また更に、本発明は、しきい値電流密度の低下に対して、予想以上に寿命特性が向上しており、恐らく大きなIn組成不均一が素子の劣化の防止に何らかの好影響を与えているのではないかと予想される。 Furthermore, the present invention is the relative reduction in the threshold current density, has improved life characteristics than expected, probably large In composition heterogeneity has given some positive impact on the prevention of deterioration of the element it is expected that it is the.

【0011】ちなみに、400nm付近の発振が可能な程度のIn組成比の場合は、420nm以上の発振が可能な場合と同様に、In組成不均一が生じているが、I [0011] Incidentally, in the case of the In composition ratio of the degree capable of oscillating around 400 nm, as in the case capable of oscillation than 420 nm, although the In composition nonuniformity occurs, I
n組成不均一の程度が小さく、この小さなIn組成不均一により形成される局在準位による量子ドット的効果は小さいため、420nm以上としたとき得られる大きな利得が、400nm付近では得られないと推測される。 n composition non degree of uniformity is small, and therefore small In content quantum dots effect by localized level formed by the non-uniform is small, a large gain obtained when the 420nm or higher, if not obtained in the vicinity of 400nm It is estimated.

【0012】更に、本発明において、レーザ素子の発振波長を430nm以上とし、活性層が井戸層の全積層数が1である単一量子井戸構造であると、しきい値電流密度の低下、および素子の寿命特性の向上の点で好ましい。 Furthermore, in the present invention, the oscillation wavelength of the laser element and above 430 nm, the total stacking number of the active layer is well layer is a single quantum well structure is one, reduction in the threshold current density, and preferable in terms of improvement in life characteristics of the device. 更に、本発明において、活性層の量子井戸構造を形成する障壁層が、n型不純物を1×10 19 /cm 2以下、好ましくは5×10 18 /cm 2以下含んでなると、 Further, in the present invention, the barrier layer forming a quantum well structure of the active layer, the n-type impurity 1 × 10 19 / cm 2 or less, and preferably comprises 5 × 10 18 / cm 2 or less,
しきい値電流密度を低下させ、寿命特性を向上させる点で好ましい。 It lowers the threshold current density, preferred from the viewpoint of improving the life characteristics. また更に、本発明において、井戸層が、n Furthermore, in the present invention, the well layer is, n
型不純物を1×10 18 /cm 2以下含んでなると、しきい値電流密度を低下させ、寿命特性を向上させる点で好ましい。 When the impurity comprises 1 × 10 18 / cm 2 or less, to lower the threshold current density, preferred from the viewpoint of improving the life characteristics. また更に、本発明において、井戸層が、膜厚4 Furthermore, in the present invention, the well layer, thickness 4
0オングストローム以下、好ましくは、膜厚が30オングストローム以下であると、InGaNの結晶性を損なうことなく、しきい値電流密度を低下させ、寿命特性を向上させる点で好ましい。 0 angstroms or less, preferably, the film thickness is less than 30 Angstroms, without impairing the crystallinity of the InGaN, reduces the threshold current density is preferable in terms of improving the life characteristics. また更に、本発明において、 Furthermore, in the present invention,
活性層の量子井戸構造が、井戸層と障壁層から形成され、該障壁層が、100オングストローム以上、好ましくは100〜200オングストロームの膜厚であると、 Quantum well structure of the active layer is formed from well layers and barrier layers, the barrier layer is 100 angstroms or more, and preferably is a thickness of 100-200 Å,
寿命特性の向上の点で好ましい。 Preferable in terms of improvement in life characteristics.

【0013】また更に、本発明において、窒化物半導体レーザ素子が、窒化物半導体と異なる材料よりなる異種基板又は窒化物半導体基板上に、窒化物半導体の横方向の成長を利用して成長させてなる窒化物半導体(以下E [0013] Further, in the present invention, a nitride semiconductor laser device, the foreign substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor, is grown by using the lateral growth of the nitride semiconductor comprising a nitride semiconductor (hereinafter E
LOG成長によるELOG基板、又は単にELOG基板とする)上に成長されてなると、転位の低減された窒化物半導体を基板とするので、転位の少ない素子構造を形成することができ、特にIn組成比の大きな井戸層の結晶性を良好にすることができ、しきい値電流密度の低減及び寿命特性の向上の点で好ましい。 ELOG substrate by LOG growth, or simply formed by growing on a ELOG substrate), since a reduced nitride semiconductor dislocations and the substrate, it is possible to form a small element structure dislocation, particularly the In composition ratio can to improve the crystallinity of the large well layer, preferable in the respect of improving the reduction and life characteristics of the threshold current density.

【0014】また、以下に、本発明の好ましいその他の形態について記載する。 [0014] The following describes the preferred other embodiment of the present invention. 本発明において、ELOG基板が用いられ、ELOG基板上に成長させるn型コンタクト層が、Al a Ga 1-a N(0<a<1、好ましくは0. In the present invention, ELOG substrate is used, n-type contact layer which is grown ELOG substrate is, Al a Ga 1-a N (0 <a <1, preferably 0.
01≦a≦0.05)からなると、n型コンタクト層と熱膨張係数が異なる傾向があるELOG基板上に、n型コンタクト層を形成しても内部の微細なクラックの発生が防止でき、しきい値電流密度の低下及び寿命特性の向上の点で好ましい。 01 to consist ≦ a ≦ 0.05), the n-type contact layer and the ELOG substrate thermal expansion coefficient tend to differ, an n-type contact layer can be prevented the occurrence of an internal fine cracks, teeth preferable in terms of improvement of the reduction and life characteristics threshold current density. n型コンタクト層上には、レーザ素子の種々の機能を有する複数の層を成長させるため、n The n-type contact layer, for growing a plurality of layers having various functions of the laser element, n
型コンタクト層の結晶性が良好であればあるほど、結晶性の良好な素子を作製することができ、素子特性の向上を達成することができる。 As crystalline type contact layer is if satisfactory, it is possible to produce good devices crystallinity, it is possible to achieve an improvement in device characteristics. また、本発明において、EL Further, in the present invention, EL
OG基板を成長させるための、異種基板が、サファイアのC面がステップ状にオフアングルされているものであると、転位の低減及び良好な面状態を得る点で好ましく、このようなELOG基板上に成長される素子構造も良好となり、本発明の効果を得る点で好ましい。 For growing OG substrate, different substrate, the C-plane of sapphire is one that is off-angled stepwise, preferably in order to increase the reduction and good surface state of dislocations, such ELOG substrate device structure to be grown also becomes excellent, preferable from the viewpoint of obtaining the effects of the present invention. 更に、 In addition,
ステップ状にオフアングルされているサファイア基板のオフアングル角が、0.1°〜0.3°であるとELO Off-angle angle of the sapphire substrate which is off-angled stepwise is, is 0.1 ° to 0.3 ° when ELO
G基板を良好に成長させることができ、しきい値電流密度の低下及び寿命特性の向上の点で好ましい。 The G substrate can be satisfactorily grown, preferred in terms of improvement of the reduction and life characteristics of the threshold current density.

【0015】 [0015]

【発明の実施の形態】以下に、本発明の窒化物半導体レーザ素子について更に詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, will be explained in more detail nitride semiconductor laser device of the present invention. 本発明の窒化物半導体レーザ素子は、基板上に、少なくともn型窒化物半導体、Inを含んでなる井戸層を有する量子井戸構造の活性層、及びp型窒化物半導体を順に積層されてなる素子であって、活性層が井戸層の全積層数を2以下として形成され、更に、発振波長が420nm以上となるように井戸層のIn組成比が調整されてなる。 The nitride semiconductor laser device of the present invention, on a substrate, at least n-type nitride semiconductor, the active layer of a quantum well structure having a well layer comprising In, and p-type nitride semiconductor and formed by laminating in this order element a is formed all stacking number of the active layer is well layer as 2 or less, further, in composition ratio of the well layer so that the oscillation wavelength is equal to or greater than 420nm is adjusted. 以下に素子構造を形成する。 Forming a device structure below.

【0016】(活性層)本発明において、活性層としては、少なくとも井戸層にInを含んでなるIn [0016] In (active layer) the present invention, the active layer comprises an In at least the well layer In b Ga 1-b b Ga 1-b
N(0≦b<1)からなる量子井戸構造である。 A quantum well structure consisting of N (0 ≦ b <1). そして、量子井戸構造の活性層は、発振波長が420nm以上となるようにIn組成比が調整されている。 Then, the active layer of quantum well structure, In composition ratio so that the oscillation wavelength is equal to or greater than 420nm is adjusted. 活性層のIn組成比の調整としては、井戸層のIn組成比を、発振波長が420nm以上となるように調整する。 The adjustment of the In composition ratio of the active layer, the In composition ratio in the well layer is adjusted so that the oscillation wavelength is equal to or greater than 420 nm. 井戸層のIn組成比としては、発振波長が420nm以上となるIn組成比であれば特に限定されず、具体的な値としては、例えば下記の理論値の計算式から求められる値を近似的な値として挙げることができる。 The In composition ratio in the well layer, the oscillation wavelength is not particularly limited as long as the In composition ratio equal to or greater than 420 nm, as a specific value, for example, a approximate value obtained from the calculation formula of theory below it can be mentioned as a value. しかし、実際にレーザ素子を動作させて得られる発振波長は、量子井戸構造をとる量子準位が形成されるため、発振波長のエネルギー(Eλ)がInGaNのバンドギャップエネルギー(Eg)よりも図2のように大きくなり、計算式などから求められる発振波長より、短波長側へシフトする傾向がある。 However, the oscillation wavelength obtained by actually operating the laser device, since the quantum level to take a quantum well structure is formed, Fig than the energy (Eλ) is InGaN band gap energy (Eg) of the oscillation wavelength 2 increases and as, than the oscillation wavelength obtained from such equation tends to shift to the shorter wavelength side.

【0017】[理論値の計算式] Eg=(1−χ)3.40+1.95χ−Bχ(1− [0017] [calculation formula of theory] Eg = (1-χ) 3.40 + 1.95χ-Bχ (1-
χ) 波長(nm)=1240/Eg Eg:InGaN井戸層のバンドギャップエネルギー χ:Inの組成比 3.40(eV):GaNのバンドギャップエネルギー 1.95(eV):InNのバンドギャップエネルギー B:ボーイングパラメーターを示し、1〜6eVとする。 chi) Wavelength (nm) = 1240 / Eg Eg: bandgap energy of the InGaN well layer chi: an In composition ratio 3.40 (eV): GaN band gap energy 1.95 (eV): InN bandgap energy B : it shows the Boeing parameters, and 1~6eV. このようにボーイングパラメータが変動するのは、 Thus the bowing parameter fluctuates,
最近の研究では、SIMS分析などから、従来は結晶に歪みがないと仮定して1eVとされていたが、In組成比の割合や膜厚が薄い場合等により歪みの生じる程度が異なり、1eV以上となることが明らかとなってきているためである。 Recent studies from such SIMS analysis, has been conventionally set to 1eV assuming that there is no distortion in the crystal, unlike the degree of occurrence of distortion due or when the proportion and thickness of the In composition ratio is thin, more 1eV it is that this is because it has become clear.

【0018】上記のように井戸層のSIMS分析などから求められる具体的なIn組成比から考えられる発振波長と、実際に発振させたときの発振波長とには、やや相違があるものの、実際の発振波長が420nm以上となる場合に、活性層の井戸層の全積層数を2以下とすると、しきい値電流密度の低下と寿命特性の向上が可能となり、高信頼性の得られるレーザ素子を提供することができる。 The oscillation wavelength is considered from the concrete In composition ratio determined from such SIMS analysis of the well layer as described above, the oscillation wavelength obtained while actually oscillated, although slightly there are differences, the actual If the oscillation wavelength is equal to or greater than 420 nm, when the total number of stacked well active layer layer 2 or less, it is possible to improve the reduction and lifetime characteristics of the threshold current density, the laser device capable of obtaining high reliability it is possible to provide. この理由は定かではないが、恐らく、発振波長が400nm付近の場合には得られなかったが、発振波長が420nmとなる素子の場合、In組成不均一が大きくなり深い局在準位が形成されそれが量子ドット的効果を得るために、井戸層の全積層数が2以下であっても大きな利得が得られ、その結果、しきい値電流密度の低下が可能となると考えられる。 The reason is not clear, presumably, the oscillation wavelength can not be obtained if in the vicinity of 400 nm, when the element the oscillation wavelength is 420 nm, an In composition nonuniformity becomes large and deep localized levels are formed for it to obtain the quantum dot effect, the total number of stacked well layers is not more than 2 is also large gain is obtained, as a result, is considered to be possible to decrease the threshold current density. 更に、井戸層の積層数を2以下にすると、障壁層の膜厚を100オングストローム以上、好ましくは100〜200オングストロームと、厚めにした方が寿命が長くなる傾向がある。 Further, when the number of stacked well layers 2 or less, the thickness of the barrier layer 100 Å or more, preferably tends to the 100 to 200 angstroms, it is better to thicker longer life. このことから、しきい値電流密度の低下と寿命特性の向上が可能となる。 Therefore, it is possible to improve the reduction and life characteristics of the threshold current density. 更に、しきい値電流密度の低下の程度より良好な寿命特性が得られることから、大きなIn組成不均一が素子劣化の防止に何らかの好影響を与えているためではないかと考えられる。 Furthermore, since the better life characteristics than the degree of reduction in the threshold current density is obtained, a large In composition nonuniformity is considered or not to have given some positive impact on the prevention of element degradation.

【0019】活性層の量子井戸構造を形成する井戸層の全積層数は、発振波長が420nm以上では2又は1であり、より好ましくは発振波長が430nm以上では1 The total number of stacked well layers forming a quantum well structure of the active layer is 2 or 1 in the oscillation wavelength 420nm or more, 1 is more preferably an oscillation wavelength of more than 430nm
である。 It is. このように発振波長によるIn組成比の変化と、井戸層の積層数の調整とにより、しきい値電流密度を良好に低下させ得ることができる。 This and the change in the In composition ratio by oscillating wavelength as by a number of stacked adjustment of the well layer can be obtained satisfactorily reduce the threshold current density. 図1(a)に発振波長が420nmの場合の井戸層の積層数としきい値電流密度の関係を示し、図1(b)に発振波長が430n FIGS. 1 (a) to show the relationship between the number of stacked layers and the threshold current density of the well layer when the oscillation wavelength is 420 nm, the oscillation wavelengths in FIG. 1 (b) 430n
mの場合についてグラフを示す。 It shows a graph for the case of m. まず図1(a)に示すように、発振波長が420nmの場合は、井戸層の積層数が1と2が最もしきい値電流密度が低下し、井戸層の積層数を3及び4とすると急激に上昇する傾向がある。 First, as shown in FIG. 1 (a), if the oscillation wavelength is 420 nm, the number of stacked well layers 1 and 2 and most threshold current density decreases, the number of stacked well layers and 3 and 4 there is a tendency to rapidly increase.
また、図1(b)に示すように、発振波長が430nm Further, as shown in FIG. 1 (b), the oscillation wavelength of 430nm
では、井戸層の積層数が1の場合が最もしきい値電流密度が低下し、井戸層の積層数を2、3などと増やすとしきい値電流密度の上昇が見られる。 In the case the number of stacked well layers is set to 1, most the threshold current density decreases, the increase in the threshold current density is observed when increasing the number of stacked well layers 2, 3 and the like. また、430nmより長波長の場合も430nmの場合と同様に井戸層の積層数が1の場合、しきい値電流密度が最小値となる。 Further, when the number of stacked cases 430nm in the case of longer wavelength than 430nm as well as the well layer is 1, the threshold current density is the minimum value.

【0020】本発明において、井戸層は、アンドープでも、不純物をドープされていてもよいが、好ましくは結晶性を損なわない点で、アンドープ、または不純物をドープする場合でも不純物(例えばSiなど)を1×10 [0020] In the present invention, the well layer is also undoped, impurity may be doped, but preferably in that it does not impair the crystallinity, the impurity even when doping an undoped or impurities, (e.g., Si, etc.) 1 × 10
18 /cm 2以下含有されてなるものが好ましい。 18 / cm 2 made is contained less. 井戸層の結晶性が良好であれば、しきい値電流密度の低下や寿命特性の向上の点で好ましい。 If the good crystallinity of the well layer, preferable in the respect of improving the degradation or lifetime characteristics of the threshold current density. 井戸層の膜厚は、特に限定されないが、しきい値電流密度の低下の点で、40オングストローム以下、好ましくは30オングストローム以下である。 Thickness of the well layer is not particularly limited, in terms of reduction in the threshold current density, 40 angstroms or less, preferably 30 angstroms or less. また井戸層の膜厚の下限値は、特に限定されないが、10オングストローム程度である。 The lower limit of the film thickness of the well layer is not particularly limited, is about 10 Angstroms.

【0021】また、活性層の量子井戸を形成する障壁層としては、特に限定されないが、少なくとも井戸層よりバンドギャップエネルギーが大きい組成のものが挙げられ、例えば具体的には、In b Ga 1-b N(0≦b<0. Further, as the barrier layer to form the quantum well active layer is not particularly limited, include those compositions bandgap energy than at least the well layer is large, for example, specifically, an In b Ga 1- b N (0 ≦ b <0 .
1)で示される窒化物半導体が挙げられる。 It includes nitride semiconductor represented by 1). 障壁層は、 The barrier layer,
アンドープでも、不純物をドープされていてもよいが、 Even in undoped, impurities may be doped. However,
好ましくはしきい値電流密度を低下させるために、不純物(例えばSiなど)を1×10 19 /cm 2以下、好ましくは5×10 18 /cm 2以下含有されてなるものが好ましい。 Preferably in order to lower the threshold current density, impurity (e.g., Si, etc.) 1 × 10 19 / cm 2 or less, preferably preferably made is contained 5 × 10 18 / cm 2 or less. 障壁層の膜厚としては、特に限定されないが、 The thickness of the barrier layer is not particularly limited,
100オングストローム以上、好ましくは100〜20 100 angstroms or more, preferably 100 to 20
0オングストロームである。 0 angstroms. このような膜厚であると、 When such film is thick,
素子が劣化しにくくなり寿命特性の向上の点で好ましい。 Element is preferred in terms of improvement of the result life characteristics hardly deteriorate.

【0022】活性層の井戸層の積層数が2の場合、少なくとも井戸層が2層積層されていればよく、障壁層から始まり井戸層で終わっても、障壁層から始まり障壁層で終わっても、井戸層から始まり障壁層で終わっても、また井戸層から始まり井戸層で終わってもよい。 [0022] When the number of laminated layers of the active layer of the well layer is 2, only to be laminated at least the well layer is two layers, even end with beginning the well layer from the barrier layer, even end with beginning the barrier layer from the barrier layer , even if done from the well layer at the beginning barrier layer, or may be done at the beginning well layer from the well layer. 好ましくは障壁層で始まり障壁層で終わると、しきい値電流密度を低下させ寿命特性を向上させるのに好ましい。 Preferably the ending with barrier layers in the barrier layer, preferably for improving the life characteristics to reduce the threshold current density. また、 Also,
活性層が井戸層の積層数が1である単一量子井戸構造の場合は、障壁層は井戸層を挟むように形成されるのが好ましい。 If the active layer is a single quantum well structure is a number of stacked well layers 1, the barrier layer is preferably formed so as to sandwich the well layer. 単一量子井戸構造の場合、障壁層が形成されていると、しきい値電流密度の低下及び寿命特性の向上の点で好ましい。 For a single quantum well structure, the barrier layer is formed, preferable in view of improving the reduction and life characteristics of the threshold current density. また、活性層が単一量子井戸構造の場合、障壁層を設けない素子構造とすることもできる。 Further, if the active layer is a single quantum well structure may be a device structure without the barrier layer.

【0023】本発明の窒化物半導体レーザ素子は、少なくとも、上記のように井戸層の全積層数と420nm以上の発振波長が得られるようにIn組成比の調整された活性層を有していればよく、その他の素子構造としては特に限定されないが、例えば具体的な一実施の形態としては、図5に示す素子構造のレーザ素子を挙げることができる。 The nitride semiconductor laser device of the present invention, at least, only to have an active layer which is adjusted in the In composition ratio as the total number of stacked and 420nm or more oscillation wavelength of the well layer as described above can be obtained Bayoku is not particularly restricted but includes other device structures, for example, as one particular embodiment, may be mentioned laser device of device structure shown in FIG. レーザ素子が、図5に示す素子構造と、上記の井戸層等の特定された活性層と組み合わせると、しきい値電流密度の低下及び寿命特性の向上の点で好ましい。 Laser element, the element structure shown in FIG. 5, when combined with the identified active layer such as the well layer, preferable in the respect of improving the reduction and life characteristics of the threshold current density.
しかし、本発明はこれに限定されない。 However, the present invention is not limited thereto.

【0024】図5は、本発明の一実施の形態である窒化物半導体レーザ素子を示す模式的断面図である。 FIG. 5 is a schematic sectional view showing a nitride semiconductor laser device according to an embodiment of the present invention. 図5には、サファイア等の異種基板上にELOG成長させた窒化物半導体基板1上に、n型不純物(例えばSi)をドープしてなるAl a Ga 1-a N(0<a<1)よりなるn 5 shows, on the nitride semiconductor substrate 1 which has been ELOG growth foreign substrates such as sapphire, by doping the n-type impurity (e.g., Si) Al a Ga 1-a N (0 <a <1) become more n
型コンタクト層2、SiドープのIn g Ga 1-g N(0. -Type contact layer 2, Si doped In g Ga 1-g N ( 0.
05≦g≦0.2)よりなるクラック防止層3、Al e 05 ≦ g ≦ 0.2) crack preventing layer 3 made of, Al e
Ga 1-e N(0.12≦e<0.15)を含んでなる多層膜のn型クラッド層4、アンドープのGaNからなるn型ガイド層5、In b Ga 1-b N(0≦b<1)からなる量子井戸構造の活性層6、MgドープのAl d Ga 1-d Ga 1-e N (0.12 ≦ e <0.15) multilayer n-type cladding layer 4 of comprising, n-type guide layer 5 made of undoped GaN, In b Ga 1-b N (0 ≦ b <1) composed of the active layer of the quantum well structure 6, Mg-doped Al d Ga 1-d
N(0<d≦1)からなる少なくとも1層以上のp型電子閉じ込め層7、アンドープのGaNからなるp型ガイド層8、Al f Ga 1-f N(0<f≦1)を含んでなる多層膜のp型クラッド層9、MgドープのGaNからなるp型コンタクト層10からなるリッジ形状のストライプを有する窒化物半導体レーザ素子が示されている。 N (0 <d ≦ 1) at least one layer of p-type electron confinement layer 7 made of, including p-type guide layer 8 made of undoped GaN, Al f Ga 1-f N (0 <f ≦ 1) multilayer film of the p-type cladding layer 9, Mg-doped nitride semiconductor laser device having a stripe ridge shape composed of p-type contact layer 10 made of GaN is shown comprising. また、p電極は、リッジ形状のストライプの最上層に形成され、n電極はn型コンタクト層上に形成される。 Further, p electrode is formed on the uppermost layer of the stripe ridge, n electrode is formed on the n-type contact layer. 以下に、基板や各層等について更に詳細に説明する。 Hereinafter, more detailed description of the substrate and the layers or the like.

【0025】(ELOG成長)まず、ELOG成長について以下に説明する。 [0025] (ELOG growth) will first be described below ELOG growth. 本発明において、用いることのできるELOG成長としては、窒化物半導体の縦方向の成長を少なくとも部分的に一時的止めて、横方向の成長を利用して転位を抑制することのできる成長方法であれば特に限定されない。 In the present invention, the ELOG growth that can be used, any longitudinal growth of the nitride semiconductor at least partially temporarily stopped at a growth method using the lateral growth capable of suppressing the dislocation if not particularly limited.

【0026】例えば具体例としては、窒化物半導体と異なる材料からなる異種基板上に、窒化物半導体が成長しないかまたは成長しにくい材料からなる保護膜を部分的に形成し、その上から窒化物半導体を成長させることにより、保護膜が形成されていない部分から窒化物半導体が成長し、成長を続けることにより保護膜上に向かって横方向に成長することにより厚膜の窒化物半導体(EL [0026] Examples for example, the foreign substrate made of a material different from the nitride semiconductor, a protective film nitride semiconductor is made of either no or grown material hardly grow partially formed, nitride thereon by growing a semiconductor, the nitride semiconductor is grown from the portion where the protective film is not formed, the nitride semiconductor (EL thick film by towards the protective film by growing grows laterally
OG基板)が得られる成長方法が挙げられる。 OG substrate) include growth method obtained. このような成長方法としては、例えば特願平10−275826 Such a growth method, for example, Japanese Patent Application No. 10-275826
号、特願平10−119377号、特願平10−146 Patent, Japanese Patent Application No. 10-119377, Japanese Patent Application No. 10-146
431号、特願平11−37826号、各明細書に記載の方法が挙げられる。 431 No., Japanese Patent Application 11-37826, and a method described in the specification.

【0027】また、その他の具体例としては、保護膜を用いない方法であり、窒化物半導体と異なる材料からなる異種基板上に成長させた窒化物半導体上に、凹凸を形成し、この上から再び窒化物半導体を成長させてなる窒化物半導体(ELOG基板)が得られる成長方法が挙げられる。 Further, as other examples, a method that does not use a protective film, the nitride semiconductor different from nitride grown on a hetero substrate composed of a material on a semiconductor, to form an uneven, over the It includes nitride semiconductor (ELOG substrate) growth method obtained comprising by growing a nitride semiconductor again. また、保護膜を用いず、窒化物半導体の表面を部分的に改質して窒化物半導体の横方向の成長を意図的に行わせる方法が挙げられる。 Further, without using the protective film, and a method for the surface of the nitride semiconductor partially reforming the lateral growth of the nitride semiconductor intentionally performed. このような成長方法としては、例えば特願平11−378227号、特願平11 Such a growth method, for example, Japanese Patent Application No. 11-378227, Japanese Patent Application No. 11
−168079号、特願平11−142400号、各明細書に記載の方法が挙げられる。 No. -168079, Japanese Patent Application 11-142400, include the methods described in the specifications.

【0028】また更に、上記のようなELOG成長等により得られた窒化物半導体を基板とし、この窒化物半導体上に、上記に示したような保護膜を用いて行う又は凹凸を形成する等のELOG成長を繰り返して転位を良好に低減される窒化物半導体を得る成長方法が挙げられる。 [0028] Furthermore, the ELOG was nitride semiconductor obtained by the growth or the like as described above and the substrate, this nitride semiconductor, such as to form a performing or irregularities with a protective film as indicated above growth method to obtain a nitride semiconductor repeat ELOG growth is reduced well dislocations and the like. このような成長方法としては、例えば特願平11− Such a growth method, for example, Japanese Patent Application No. 11-
80288号明細書に記載の方法が挙げられる。 It includes a method described in 80 288 A1.

【0029】上記したELOG成長として好ましくは保護膜を用いないで成長させる方法、及び窒化物半導体上にELOG成長させる方法である。 [0029] a method is preferably an ELOG growth above method of growing without a protective layer, and is ELOG grown on the nitride semiconductor. このような方法で行うと転位の低減の点で好ましく、さらには転位の低減されたELOG基板上に素子構造を形成すると、しきい値電流密度の低減及び寿命特性の向上の点で好ましい。 Preferable in terms of reduction of the dislocation to perform in this manner, further to form a reduced ELOG device structure on a substrate of dislocations, preferable in the respect of improving the reduction and life characteristics of the threshold current density. 上記に挙げたELOG成長方法についての詳細は、上記列記した各号明細書の記載の通りであるが、好ましい一例を以下に示す。 For more information on ELOG growth method listed above, but is as described in the Pat described above listed shows a preferred example below. しかし、本発明はこれに限定されない。 However, the present invention is not limited thereto.

【0030】以下に、本発明に用いることのできる好ましいELOG成長の一実施の形態を図4を用いて説明する。 [0030] Hereinafter, an embodiment of a preferred ELOG growth which can be used in the present invention will be described with reference to FIG. 図4(a−1〜a−4)は、窒化物半導体の成長方法の一実施の形態を段階的に示した模式図である。 Figure 4 (a-1~a-4) is a schematic diagram showing stepwise an embodiment of a method for growing a nitride semiconductor. まず、図4(a−1)の第1の工程において、異種基板4 First, in the first step of FIG. 4 (a-1), foreign substrate 4
1上に第1の窒化物半導体42を成長させ、図4(a− 1 a first nitride semiconductor 42 is grown on, FIG. 4 (a-
2)の第2の工程において、第1の窒化物半導体42に凹凸を形成し、続いて図4(a−3)の第3の工程において、凹凸の形成された第1の窒化物半導体42上に、 In the second step of the two), the irregularities formed on the first nitride semiconductor 42, Subsequently, in the third step of FIG. 4 (a-3), a first nitride semiconductor formed of irregularities 42 above,
常圧以上の圧力条件下で、第2の窒化物半導体43を成長させる。 Under pressure conditions on normal pressure, growing a second nitride semiconductor 43.

【0031】以下に上記各工程ごとに図4を用いて更に詳細に説明する。 [0031] will be described in more detail with reference to FIG. 4 for each of the steps below. (第1の工程)図4(a−1)は異種基板41上に、第1の窒化物半導体42を成長させる第1の工程を行った模式的段面図である。 (First step) FIG 4 (a-1) is formed on the heterogeneous substrate 41 is a schematic-sectional view of performing the first step of growing the first nitride semiconductor 42. この第1の工程において、用いることのできる異種基板41としては、例えば、C面、R In this first step, the heterogeneous substrate 41 which can be used, for example, C-plane, R-
面、及びA面のいずれかを主面とするサファイア、スピネル(MgA1 24 )のような絶縁性基板、SiC(6 Surface, and sapphire to either the main surface of the surface A, the insulating substrate such as spinel (MgA1 2 O 4), SiC (6
H、4H、3Cを含む)、ZnS、ZnO、GaAs、 H, 4H, including 3C), ZnS, ZnO, GaAs,
Si、及び窒化物半導体と格子整合する酸化物基板等、 Si, and the oxide substrate or the like to the nitride semiconductor and the lattice matching,
従来知られている窒化物半導体と異なる基板材料を用いることができる。 It is possible to use a substrate material different from the nitride semiconductor known in the art. 好ましい異種基板としては、サファイア、スピネルが挙げられる。 Preferred heterogeneous substrate, sapphire, spinel and the like. 異種基板としてサファイアを用いる場合、サファイアの主面をどの面にするかにより、凹凸を形成した時の凸部上部と凹部側面の窒化物半導体の面方位が特定される傾向があり、その面方位によって、窒化物半導体の成長速度がやや異なることから、 When using a sapphire substrate different tend by either any plane sapphire main surface, a nitride semiconductor of the plane orientation of the convex portion top and concave side when forming the unevenness is identified, the plane orientation the growth rate of the nitride semiconductor from a slightly different,
凹部側面に成長し易い面方位がくるように主面を選択してもよい。 It may be selected principal surface so that tends plane orientation was grown in the recess side surface.

【0032】また、第1の工程において、異種基板41 [0032] In the first step, different type of substrate 41
上に第1の窒化物半導体42を成長させる前に、異種基板41上にバッファ層(図示されていない)を形成してもよい。 Prior to growing the first nitride semiconductor 42 above, the buffer layer on the foreign substrate 41 (not shown) may be formed. バッファ層としては、AlN、GaN、AlG The buffer layer, AlN, GaN, AlG
aN、InGaN等が用いられる。 aN, InGaN, or the like is used. バッファ層は、90 Buffer layer, 90
0℃以下300℃以上の温度で、膜厚0.5μm〜10 0 ℃ below 300 ° C. or higher, the film thickness 0.5μm~10
オングストロームで成長される。 It is grown in angstroms. このように異種基板1 In this way the heterogeneous substrate 1
上にバッファ層を900℃以下の温度で形成すると、異種基板41と第1の窒化物半導体42との格子定数不正を緩和し、第1の窒化物半導体42の結晶欠陥が少なくなる傾向にある。 When a buffer layer is formed at 900 ° C. below the temperature above mitigate unauthorized lattice constant between the substrate different 41 and the first nitride semiconductor 42, there is a tendency that crystal defects of the first nitride semiconductor 42 is reduced .

【0033】第1の工程において、異種基板41上に形成される第1の窒化物半導体42としては、アンドープ(不純物をドープしない状態、undope)のGaN、S [0033] In the first step, the first nitride semiconductor 42 formed on the heterogeneous substrate 41, GaN undoped (no impurity doped, undope), S
i、Ge、及びS等のn型不純物をドープしたGaNを用いることができる。 i, Ge, and an n-type impurity S and the like can be used doped GaN. 第1の窒化物半導体42は、高温、具体的には約900℃より高温〜1100℃、好ましくは1050℃で異種基板41上に成長される。 The first nitride semiconductor 42, a high temperature, specifically about 900 ° C. higher temperatures C. to 1100 ° C., and preferably grown on a heterogeneous substrate 41 at 1050 ° C.. このような温度で成長させると、第1の窒化物半導体42は単結晶となる。 Is grown at such a temperature, the first nitride semiconductor 42 becomes a single crystal. 第1の窒化物半導体42の膜厚は特に限定しないが、凹部内部での縦方向の成長を抑えて、横方向の成長が促進できるように、凹凸の形状を調整することが可能な膜厚であることが好ましく、少なくとも50 Although not thickness limited particularly in the first nitride semiconductor 42, by suppressing the vertical growth inside the recess, so lateral growth can be promoted, which can adjust the shape of the uneven thickness it is preferably at least 50
0オングストローム以上、好ましくは5μm以上、より好ましくは10μm以上の膜厚で形成する。 0 angstroms, preferably 5μm or more, more preferably formed with a thickness of more than 10 [mu] m.

【0034】(第2の工程)次に、図4(a−2)は異種基板41上に第1の窒化物半導体42を成長させた後、第1の窒化物半導体42に部分的に第1の窒化物半導体42がわずかに残る程度の深さで凹凸を形成して、 [0034] (second step) Next, FIG. 4 (a-2) after growing the first nitride semiconductor 42 on the heterogeneous substrate 41, partially the first nitride semiconductor 42 by forming irregularities on the order of a depth that remains first nitride semiconductor 42 slightly,
凹部側面に第1の窒化物半導体42を露出させてなる模式的断面図である。 It is a schematic cross-sectional view formed by exposing the first nitride semiconductor 42 in the recess side surface.

【0035】第2の工程において、部分的に凹凸を形成するとは、少なくとも凹部側面に第1の窒化物半導体4 [0035] In the second step, it is to form a partially uneven, the first nitride semiconductor 4 to at least the recess side surface
2が露出されるように、第1の窒化物半導体42の表面から異種基板41方向に窪みを形成してあればよく、第1の窒化物半導体42にいずれの形状で凹凸を設けてもよく、例えば、ランダムな窪み、ストライプ状、碁盤目状、ドット状に形成できる。 As 2 is exposed, it may be any form depressions on foreign substrate 41 direction from the surface of the first nitride semiconductor 42 may be provided with irregularities in any shape to the first nitride semiconductor 42 , for example, random depressions, stripes, grid form, can be formed in a dot shape. 好ましい形状としては、ストライプ状であり、この形状とすると、異常成長が少なく、より平坦に埋まり好ましい。 The preferred shape is a stripe shape, when this shape, abnormal growth less, preferably filled flatter. 第1の窒化物半導体4 The first nitride semiconductor 4
2に部分的に設けられた凹凸は、第1の窒化物半導体4 Partially provided with irregularities 2, first nitride semiconductor 4
2の途中まで、又は異種基板に達する深さで形成され、 Until 2 in the middle, or is formed with a depth reaching the substrate different
好ましくは異種基板が露出する程度の深さが好ましい。 Preferably preferably deep enough to expose the foreign substrate.
凹部底部に異種基板が露出されていると、凹部底部からの成長が抑制されやすくなり、凹部開口部から厚膜に成長する第2の窒化物半導体43の転位を低減し易くなり好ましい。 When heterogeneous substrate in the recess bottom is exposed, growth from the recess bottom is easily suppressed, Nari easily reduced dislocations of the second nitride semiconductor 43 grown on thick from the recess opening preferred.

【0036】凹凸の形状は、凹部側面の長さや、凸部上部の幅と凹部底部の幅などは、特に限定されないが、少なくとも凹部内での縦方向の成長が抑制され、凹部開口部から厚膜に成長する第2の窒化物半導体43が凹部側面から横方向に成長したものとなるように調整されていることが好ましい。 The uneven shape, the length of and concave sides, and widths of the concave bottom of the convex portion upper is not particularly limited, the vertical growth in at least the recess is suppressed, the thickness from the recess opening it is preferred that the second nitride semiconductor 43 grown on film is adjusted so as grown laterally from the recess side surface. 凹凸の形状をストライプ状とする場合、ストライプの形状として特に限定されないが、例えばストライプ幅(凸部上部の幅)を1〜20μm、好ましくは1〜10μmであり、ストライプ間隔(凹部底部の幅)を3〜20μm、好ましくは10〜19μmであるものを形成することができる。 If the shape of the unevenness and stripes, but are not limited to the shape of stripes, for example 1~20μm stripe width (width of the convex portion top), preferably 1 to 10 [mu] m, the stripe interval (width of the recess bottom) the 3 to 20 [mu] m, preferably to form what is 10~19Myuemu. このようなストライプ形状を有していると、転位の低減と面状態を良好にする点で好ましい。 When has such a stripe shape is preferable in terms of improving the reduction and surface state of dislocation. 凹部開口部から成長する第2の窒化物半導体43の部分を多くするには、凹部底部の幅を広くし、凸部上部の幅を狭くすることで可能となり、このようにすると転位の低減された部分を多くすることができる。 To increase the portion of the second nitride semiconductor 43 grown from the recess opening to widen the width of the recess bottom, it can do by narrowing the width of the convex portion upper, thus a reduced dislocation in part it is possible to increase the. 凹部底部の幅を広くした場合には、凹部の深さを深めにすることが、凹部底部から成長する可能性のある縦方向の成長を防止するのに好ましい。 When the width of the recess bottom, be a deeper depth of the recess, preferably to prevent longitudinal growth that may grow from the recess bottom.

【0037】第2の工程で凹凸を設ける方法としては、 [0037] As a method for providing irregularities in the second step,
第1の窒化物半導体42を一部分取り除くことができる方法であればいずれの方法でもよく、例えばエッチング、ダイシング等が挙げられる。 As long as the method can remove a portion of the first nitride semiconductor 42 may be any method, for example etching, dicing and the like. エッチングにより、第1の窒化物半導体42に部分的(選択的)に凹凸を形成する場合は、フォトリソグラフィー技術における種々の形状のマスクパターンを用いて、ストライプ状、碁盤目状等のフォトマスクを作製し、レジストパターンを第1 By etching, when forming the uneven part on the first nitride semiconductor 42 (optionally), using the mask pattern of various shapes in the photolithography technique, stripe, a photomask tessellated like were prepared, a resist pattern first
の窒化物半導体2に形成してエッチングすることにより形成できる。 Formed in the nitride semiconductor 2 it can be formed by etching the. フォトマスクは、エッチングして凹凸を形成後に除去される。 The photomask is removed after forming the unevenness by etching. また、ダイシングで行う場合は、例えば、ストライプ状や碁盤目状に形成できる。 When performing the dicing, for example, it can be formed in a stripe shape or a grid pattern.

【0038】第2の工程において窒化物半導体をエッチングする方法には、ウエットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。 [0038] The method of etching a nitride semiconductor in the second step, wet etching, there is a method such as dry etching, to form a smooth surface is preferably a dry etching. ドライエッチングには、例えば反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)、イオンビームエッチング等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングしてできる。 The dry etching, for example reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), there are devices such as ion beam etching, by any appropriately selecting the etching gas, the nitride semiconductor can be etched. 例えば、本出願人が先に出願した特開平8−17803号公報記載の窒化物半導体の具体的なエッチング手段を用いることができる。 For example, the present applicant can be used nitride semiconductor of a specific etching means of JP-A-8-17803 JP filed earlier. また、エッチングによって凹凸を形成する場合、エッチング面(凹部側面)が、図4(a− In the case of forming the unevenness by etching, the etching surface (concave side) of FIG. 4 (a-
2)に示すように異種基板に対して端面がほぼ垂直となる形状、又は順メサ形状や逆メサ形状でもよく、あるいは階段状になるように形成された形状等がある。 Shape end face against foreign substrate as shown in 2) is substantially vertical, or forward mesa and reverse mesa shape may be, or may formed shape such as to be stepwise. 好ましくは転位の低減や面状態の良好性などの点から、垂直、 Preferably from the viewpoint of excellent properties reduced and the surface state of dislocation, vertical,
逆メサ、順メサであり、より好ましくは垂直である。 Inverted mesa, a normal mesa, and more preferably is vertical.

【0039】(第3の工程)次に、図4(a−3)は、 Next (third step), FIG 4 (a-3) is
エッチングにより凹凸を有する第1の窒化物半導体42 The first nitride semiconductor 42 having an uneven by etching
上に、常圧以上の加圧条件下で、第2の窒化物半導体4 Above, in pressurized condition on normal pressure, the second nitride semiconductor 4
3を成長させる第3の工程を行った模式的断面図である。 3 is a schematic cross-sectional view of performing a third step of growing. 第2の窒化物半導体43としては、前記第1の窒化物半導体42と同様のものを用いることができる。 As the second nitride semiconductor 43 may be the same as the first nitride semiconductor 42. 第2 The second
の窒化物半導体43の成長温度は、第1の窒化物半導体42を成長させる場合と同様であり、このような温度で成長させる第2の窒化物半導体43は単結晶となる。 The growth temperature of the nitride semiconductor 43 is similar to the case of growing the first nitride semiconductor 42, the second nitride semiconductor 43 grown at such temperatures becomes a single crystal. また、第2の窒化物半導体43を成長させる際に、不純物(例えばSi、Ge、Sn、Be、Zn、Mn、Cr、 Moreover, when growing a second nitride semiconductor 43, impurities (e.g. Si, Ge, Sn, Be, Zn, Mn, Cr,
及びMg等)をドープして成長さる、または窒化物半導体の原料となるIII族とV族の成分のモル比(III And growth monkey etc.) by doping Mg or a nitride semiconductor material group III and group V component molar ratio of, (III
/Vのモル比)を調整して成長させる等により、横方向の成長を縦方向の成長に比べて促進させ転位を低減させる点で好ましく、さらに第2の窒化物半導体43の表面の面状態を良好にする点で好ましい。 The / molar ratio of V) adjusted to such growing, preferred in view of reducing the dislocations is promoted as compared to the lateral growth in the longitudinal direction of growth, further surface state of the surface of the second nitride semiconductor 43 a preferred in terms of good.

【0040】上記の常圧以上の加圧条件とは、常圧(意図的に圧力を加えない状態の圧力)から、装置などを調整し意図的に圧力を加えて加圧条件にした状態で反応を行うことである。 [0040] The pressurizing conditions for the normal pressure of above, the atmospheric pressure (pressure state without added intentionally pressure), while the addition of intentional pressure and adjusting the device to a pressurized condition reaction is to do. 具体的な圧力としては、常圧以上の圧力であれば特に限定されないが、好ましくは常圧(ほぼ1気圧)〜2.5気圧であり、好ましい圧力としては、 Specific pressure, but it if not particularly limited pressure on normal pressure, preferably normal pressure (approximately 1 atm) to 2.5 atm, a preferred pressure,
常圧〜1.5気圧である。 Is a normal pressure to 1.5 atm. このような圧力の条件下で第2の窒化物半導体を成長させると、第2の窒化物半導体の表面の面状態を良好にする点で好ましい。 When grown to the second nitride semiconductor under the conditions of such a pressure, preferably in terms of improving the surface state of the second nitride semiconductor surface.

【0041】また、第3の工程において、凹部内部では凹部の側面から横方向に成長するものと、凹部底部から縦方向に成長するものとがあると思われるが、成長し続ける過程で、凹部側面から成長した第2の窒化物半導体同士が接合し、凹部底部からの成長を抑制する。 [0041] In the third step, and those grown in the lateral direction from the side surface of the recess within the recess, but seems to be as to grow in the vertical direction from the recess bottom, the process continues to grow, the recess second nitride grown from the side semiconductor each other by bonding, inhibit the growth of the recess bottom. その結果、凹部開口部から成長した第2の窒化物半導体には転位がほとんど見られない。 As a result, the second nitride semiconductor grown from the concave opening hardly observed dislocation. 凹部底部からの縦方向の成長は、凹部側面からの横方向の成長に比べ、成長速度が遅いと思われる。 Vertical growth from the recess bottom, compared with the lateral growth from the recess side surface, the growth rate seems to slow. また、凹部底部の表面が、サファイアなどの異種基板であると、凹部底部からの第2の窒化物半導体の成長が抑制され、凹部側面からの第2の窒化物半導体の成長が良好となり、転位の低減の点で好ましい。 The surface of the recess bottom, if it is a heterogeneous substrate such as sapphire, is the second nitride semiconductor growth suppression of the recess bottom, the second nitride semiconductor growth from the recess side is improved, dislocation preferable in terms of the reduction.

【0042】一方、凸部上部から成長した第2の窒化物半導体部分には、凹部開口部から成長するものに比べてやや多めの転位が見られるが、凸部上部に縦方向に成長を始める窒化物半導体も、縦方向に成長する速度よりも、凹部開口部に向かって横方向に成長する傾向があり、凹凸を形成しないで縦方向に成長させた場合に比べれば転位が低減する。 On the other hand, in the second nitride semiconductor portions grown from the convex upper part, is slightly larger amount of dislocation is observed as compared to those grown from the recess opening, begin to grow longitudinally protrusion upper nitride semiconductors, than the rate of growth in the vertical direction, tend to grow laterally toward the recess opening, the dislocation is reduced compared to when grown in the vertical direction without forming irregularities. また、本発明の第2及び第3の工程を繰り返すことで、凸部上部の転位をなくすことができる。 Further, by repeating the second and third step of the present invention, it is possible to eliminate the dislocation of the protrusion top. また、凸部上部と凹部内部から成長した第2の窒化物半導体は、成長の過程で接合し、図4(a−4)のようになる。 The second nitride semiconductor grown from the internal protrusion top and recesses joined in the course of growth, is as shown in FIG. 4 (a-4).

【0043】更に、第3の工程において、第2の窒化物半導体を成長させる際に、圧力を常圧以上の加圧条件に調整することにより、第2の窒化物半導体の表面が異常成長の少ない平坦な良好な面状態となる。 [0043] Further, in the third step, when growing a second nitride semiconductor, by adjusting the pressure in the pressurized condition on the normal pressure, the surface of the second nitride semiconductor is abnormal growth It becomes less flat good surface state.

【0044】また、本発明において、第2及び第3の工程を繰り返す場合、図4(b−1)に示すように、第1 [0044] In the present invention, when repeating the second and third step, as shown in FIG. 4 (b-1), the first
の窒化物半導体に形成した凹部上部に凸部が、第1の窒化物半導体に形成した凸部上部に凹部が、それぞれ位置するように第2の窒化物半導体に部分的に凹凸を形成する。 Of the protrusion into the recess upper formed in the nitride semiconductor, the recess formed by the protrusion upper on the first nitride semiconductor, partially forming irregularities to be located respectively on the second nitride semiconductor. そして凹凸を形成された第2の窒化物半導体上に第3の窒化物半導体4を成長させる。 And growing a third nitride semiconductor 4 to the second nitride semiconductor formed irregularities. 第3の窒化物半導体4は、全体的に転位の少ない窒化物半導体となり好ましい。 The third nitride semiconductor 4 is preferable because generally few dislocations nitride semiconductor. 第3の窒化物半導体としては第2の窒化物半導体と同様のものを成長させる。 The third nitride semiconductor is grown are the same as those of the second nitride semiconductor. また、第2及び第3の工程を繰り返す場合、第2の窒化物半導体の膜厚を、繰り返さない場合に比べて、やや薄く成長させ、第2の窒化物半導体に形成される凹部底部がサファイアなどの異種基板面となるように第2の窒化物半導体をエッチングすると、転位のより少ない面状態の良好な第3の窒化物半導体が得られ好ましい。 Also, when repeating the second and third step, the second nitride semiconductor film thickness, compared with the case of no repeated somewhat thinner grown, recess bottom formed in the second nitride semiconductor sapphire When etching the second nitride semiconductor to be a heterogeneous substrate surface, such as, preferred good third nitride semiconductor of less surface state of dislocation can be obtained.

【0045】また、第2の窒化物半導体43は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板を予め除去してから行う場合と、異種基板等を残して行う場合がある。 Further, the second nitride semiconductor 43 is a substrate for growing a nitride semiconductor which becomes the device structure thereon, carried out after previously removing the foreign substrate to form a device structure the case, there is the case of leaving a heterogeneous substrate, or the like. また、素子構造を形成した後で異種基板を除去する場合もある。 In some cases, removing the foreign substrate after forming the element structure. 異種基板等を除去する場合の第2の窒化物半導体5の膜厚は、50μm以上、好ましくは100μ Second thickness of the nitride semiconductor 5 in case of removing the foreign substrate or the like, 50 [mu] m or more, preferably 100μ
m以上、好ましくは500μm以下である。 m or more, and preferably 500μm or less. この範囲であると異種基板及び保護膜等を研磨除去しても、第2の窒化物半導体43が割れにくくハンドリングが容易となり好ましい。 Be polished removing foreign substrate and the protective film and the like In this range, the preferred second nitride semiconductor 43 is hard to break handling is facilitated.

【0046】また異種基板等を残して行う場合の第2の窒化物半導体43の膜厚は、特に限定されないが、10 [0046] The thickness of the second nitride semiconductor 43 for performing leaving heterogeneous substrate like is not particularly limited, 10
0μm以下、好ましくは50μm以下、より好ましくは20μm以下である。 0μm or less, preferably 50μm or less, more preferably 20μm or less. この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第2の窒化物半導体45の上に素子構造となる窒化物半導体を良好に成長させることができる。 Within this range it is possible to prevent warping of the wafer due to thermal expansion coefficient difference heterogeneous substrate and the nitride semiconductor, good growing a nitride semiconductor which further a device structure on the second nitride semiconductor 45 serving as the element substrate it can be.

【0047】本発明の窒化物半導体の成長方法において、第1の窒化物半導体42、及び第2の窒化物半導体43を成長させる方法としては、特に限定されないが、 [0047] In the nitride semiconductor growth method of the present invention, the method of the first nitride semiconductor 42, and the second nitride semiconductor 43 grown, but are not limited to,
MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、M MOVPE (metal organic vapor phase epitaxy), HVPE (hydride vapor phase epitaxy), MBE (molecular beam epitaxy), M
OCVD(有機金属化学気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 MOCVD (metal organic chemical vapor deposition) or the like, can be applied to all of the methods known for growing nitride semiconductor. 好ましい成長方法としては、膜厚が100μm以下ではMOCVD法を用いると成長速度をコントロールし易い。 Preferred growth method is easy to control the growth rate film thickness used MOCVD method at 100μm or less. また膜厚が100μm以下ではHVPEでは成長速度が速くてコントロールが難しい。 Also it is difficult to control with fast HVPE at a growth rate in the 100μm or less thickness.

【0048】また本発明において、第2の窒化物半導体43上には、素子構造となる窒化物半導体を形成することができるので、明細書内において第2の窒化物半導体を素子基板又は窒化物半導体基板と言う場合がある。 [0048] In the present invention, on the second nitride semiconductor 43, it is possible to form a nitride semiconductor as a device structure, the second nitride semiconductor element substrate or nitride in the specification there is a case to say that the semiconductor substrate.

【0049】また第1の工程における前記異種基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いたほうが好ましい。 [0049] Moreover, the substrate obtained by off-angle of the main surface of the hetero-substrate to become the material in the first step, further preferably more using the substrate obtained by off-angle stepwise. オフアングルさせた基板を用いると、表面に3次元成長が見られず、ステップ成長があらわれ表面が平坦になり易い。 With the substrate having off-angle, three-dimensional growth is not observed on the surface, is easily flattened step growth appeared surface. 更にステップ状にオフアングルされているサファイア基板のステップに沿う方向(段差方向)が、サファイアのA面に対して垂直に形成されていると、窒化物半導体のステップ面がレーザの共振器方向と一致し、 Further along the step of the sapphire substrate which is off-angled stepwise (step direction), when are formed perpendicular to the sapphire A plane, the step surface of the nitride semiconductor and the resonator direction of the laser match,
レーザ光が表面粗さにより乱反射されることが少なくなり好ましい。 Preferred laser beam Nari less be irregularly reflected by the surface roughness.

【0050】更に好ましい異種基板としては、(000 [0050] More preferred dissimilar substrates (000
1)面[C面]を主面とするサファイア、(112−0) 1) plane sapphire to [C plane] main surface, (1120)
面[A面]を主面とするサファイア、又は(111)面を主面とするスピネルである。 Sapphire a principal surface [A surface], or (111) plane spinel having a major surface. ここで異種基板が、(00 Here in the foreign substrate is, (00
01)面[C面]を主面とするサファイアであるとき、前記第1の窒化物半導体等に形成される凹凸のストライプ形状が、そのサファイアの(112−0)面[A面]に対して垂直なストライプ形状を有していること[窒化物半導体の(101−0)[M面]に平行方向にストライプを形成すること]が好ましく、また、オフアングルのオフ角θ(図7に示すθ)は0.1°〜0.5°、好ましくは0.1°〜0.2°が好ましい。 When 01) plane [C plane is a sapphire having the principal, stripe-shaped unevenness formed on the first nitride semiconductor and the like, for that sapphire (1120) plane [A surface] preferably [to form a stripe in a direction parallel to the nitride semiconductor (101-0) [M plane] to have a vertical stripe shape Te, also off-angle of the off-angle theta (in Fig. 7 shown theta) is 0.1 ° to 0.5 °, preferably preferably 0.1 ° to 0.2 °. また(112−0) The (1120)
面[A面]を主面とするサファイアであるとき、前記凹凸のストライプ形状はそのサファイアの(11−02)面 Surface when [A surface] of a sapphire having the principal, stripe shape of the irregularities (11-02) plane of the sapphire
[R面]に対して垂直なストライプ形状を有していることが好ましく、また(111)面を主面とするスピネルであるとき、前記凹凸のストライプ形状はそのスピネルの(110)面に対して垂直なストライプ形状を有していることが好ましい。 Preferably has a vertical stripe shape with respect to [R plane, and (111) plane when a spinel having a major stripe shape of the asperities to (110) plane of spinel that Te has a vertical stripe shape is preferred. ここでは、凹凸がストライプ形状の場合について記載したが、本発明においてサファイアのA面及びR面、スピネルの(110)面に窒化物半導体が横方向に成長し易いので、これらの面に第1の窒化物半導体の端面が形成されるように第1の窒化物半導体2 Although irregularities were described for the stripe, A plane and the R plane of the sapphire in the present invention, since the (110) nitride surface semiconductor spinel laterally grown easily, first to these surfaces the in so that the end face of the nitride semiconductor is formed first nitride semiconductor 2
に段差を形成するために保護膜の形成を考慮することが好ましい。 It is preferable to consider the formation of a protective film to form a step on.

【0051】本発明に用いられる異種基板について図を用いて更に詳細に説明する。 It will be described in more detail with reference to the drawings heterogeneous substrate used in the [0051] present invention. 図6はサファイアの結晶構造を示すユニットセル図である。 6 is a unit cell showing the crystal structure of sapphire. まず本発明の方法において、C面を主面とするサファイアを用い、凹凸はサファイアA面に対して垂直なストライプ形状とする場合について説明する。 First, in the method of the present invention, a sapphire having the principal C-plane, unevenness will be described a case where a vertical stripe shape with respect to the sapphire A plane. 例えば、図8は主面側のサファイア基板の平面図である。 For example, FIG. 8 is a plan view of the sapphire substrate main surface. この図はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA面としている。 This figure is a principal sapphire C plane and the A plane orientation flat (orientation flat) surface. この図に示すように凹凸のストライプをA The unevenness of the stripe as shown in Figure A
面に対して垂直方向で、互いに平行なストライプを形成する。 In a direction perpendicular to the plane, to form a parallel stripes each other. 図8に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA As shown in FIG. 8, when the nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor plane A
面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。 Easily grown in the direction parallel to the plane, in a direction perpendicular in the growth tends to be difficult. 従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図4 Thus the provision of the stripe in a direction perpendicular to the A plane, led a nitride semiconductor between the stripes and the stripe tends to grow, 4
に示したような結晶成長が容易に可能となると考えられるが詳細は定かではない。 Believed crystal growth as shown is readily possible but detail is not clear to.

【0052】次に、A面を主面とするサファイア基板を用いた場合、上記C面を主面とする場合と同様に、例えばオリフラ面をR面とすると、R面に対して垂直方向に、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。 Next, the case of using a sapphire substrate whose principal surface A, as in the case of a principal the C plane, for example, the orientation flat when the R-plane, in a direction perpendicular to the R plane by forming parallel stripes each other, since the nitride semiconductor relative to the stripe width direction is in a growing tendency, it is possible to grow a small nitride semiconductor layer crystal defects.

【0053】また次に、スピネル(MgAl 24 )に対しても、窒化物半導体の成長は異方性があり、窒化物半導体の成長面を(111)面とし、オリフラ面を(11 [0053] Further next, spinel against (MgAl 2 O 4), a nitride semiconductor growth has anisotropy, the growth plane of the nitride semiconductor and (111) plane, the orientation flat surface (11
0)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向がある。 When 0) plane, the nitride semiconductor tends to easily grow in a direction parallel to the (110) plane. 従って、(11 Therefore, (11
0)面に対して垂直方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。 0) nitride semiconductor adjacent to each other with the nitride semiconductor layer to form a stripe in a direction perpendicular to the surface is connected by the top of the protective layer can be grown with less crystal crystal defects. なおスピネルは四方晶であるため特に図示していない。 The spinel is not shown in particular because there is a four-way crystallization.

【0054】また、以下に、オフアングルされたサファイア基板のステップに沿う方向が、サファイア基板のA [0054] Also, in the following, the direction along the step of the sapphire substrate which is off-angle, the sapphire substrate A
面に対して垂直に形成されてなる場合について図7を用いて説明する。 It will be described with reference to FIG. 7 for the case in which a formed perpendicular to the plane. ステップ状にオフアングルしたサファイアなどの異種基板は、図7に示すようにほぼ水平なテラス部分Aと、段差部分Bとを有している。 Heterogeneous substrate such as a stepwise off-angle sapphire has a generally horizontal terrace portion A as shown in FIG. 7, a step portion B. テラス部分A Terrace part A
の表面凹凸は少なく、ほぼ規則正しく形成されている。 Surface roughness of less are substantially regularly formed.
このようなオフ角θを有するステップ状部分は、基板全体にわたって連続して形成されていることが望ましいが、特に部分的に形成されていてもよい。 Stepped portions having such off-angle θ is desirably are formed continuously across the substrate, it may be especially partially formed. なおオフ角θ It should be noted that the off-angle θ
とは、図7に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を示すものとする。 And, as shown in FIG. 7, a straight line connecting the bottom of the plurality of steps, as indicating the angle between the horizontal plane of the uppermost step. また異種基板はオフ角が0.1°〜0.5°、好ましくは0.1°〜0.2°である。 The substrate different off angle 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. オフ角を上記範囲とすると、第1の窒化物半導体42表面は細かな筋状のモフォロジーとなり、エピタキシャル成長表面(第2の窒化物半導体43表面)は波状のモフォロジーとなり、 When the off angle in the above range, the first nitride semiconductor 42 surface becomes fine streaky morphology, epitaxial growth surface (the second nitride semiconductor 43 surface) becomes wavy morphology,
この基板を用いて得られる窒化物半導体素子は平滑で、 Nitride semiconductor device obtained by using the substrate is smooth,
特性も長寿命、高効率、高出力、歩留まりの向上したものが得られる。 Characteristics long life, high efficiency, high output, those with improved yield is obtained.

【0055】またさらに、上記のELOG成長等により得られた窒化物半導体基板上に更にELOG成長を行って得られる窒化物半導体を素子構造の基板とすると、転位の低減及び反りの低減などが良好となり、本発明の効果を得るのに好ましい。 [0055] Furthermore, when the nitride semiconductor obtained by performing further ELOG growth on the nitride semiconductor substrate obtained by the ELOG growth, etc. of the substrate of the device structure, excellent and reduction and the warp reduction of dislocation next, it preferred to obtain the effect of the present invention. この好ましい一実施の形態としては、特願平11−80288号明細書に記載されている内容が挙げられる。 The preferred one embodiment, include the contents described in Japanese Patent Application No. 11-80288 specification. 例えば好ましい一例として、上記の図4に示された工程により得られた第2の窒化物半導体43上に更に、例えばHVPEなどによって厚膜、例えば80〜500μmの第3の窒化物半導体を成長させ、その後、異種基板などを除去して第3の窒化物半導体のみとし、この第3の窒化物半導体の異種基板除去面とは反対の面上に、HVPE等により第4の窒化物半導体を成長させる。 As example one preferred example, further on the second nitride semiconductor 43 obtained by the process shown in FIG. 4 above, e.g., a thick film such as by HVPE, for example by growing a third nitride semiconductor of 80~500μm , subsequent growth, such as by removing the foreign substrate and only the third nitride semiconductor, the third on the opposite surface to the heterogeneous substrate removal surface of the nitride semiconductor, a fourth nitride semiconductor by the HVPE, etc. make. 第4の窒化物半導体の膜厚は、第3の窒化物半導体の膜厚と、第4の窒化物半導体の膜厚の合計が、例えば好ましくは400〜80μm程度の膜厚となるように調整される。 Fourth nitride semiconductor film thickness, the thickness of the third nitride semiconductor, the total thickness of the fourth nitride semiconductor, for example, preferably adjusted to have a thickness of about 400~80μm It is. このような第3及び第4の窒化物半導体からなる窒化物半導体上にELOG成長を繰り返すと転位が良好に低減された窒化物半導体基板を得ることができ、本発明の効果を得るのに好ましい。 The third and fourth repeats ELOG growth on the nitride semiconductor formed of a nitride semiconductor and dislocations can be obtained satisfactorily reduced nitride semiconductor substrate, preferably to obtain the effects of the present invention .

【0056】上記のような、転位の少ない窒化物半導体を基板とし、この基板上に素子構造を形成すれば結晶性の良好な素子が得られ、しきい値電流密度の低減及び寿命特性の向上の点で好ましい。 [0056] as described above, fewer nitride semiconductor dislocation and the substrate, this by forming the element structure on a substrate crystallinity favorable element is obtained, improving the reduction and life characteristics of the threshold current density preferred in terms of.

【0057】上記のようなELOG成長により得られた窒化物半導体基板1上に、素子構造を成長させる。 [0057] on the nitride semiconductor substrate 1 obtained by the ELOG growth as described above, growing the device structure. (n型コンタクト層2)まず、n型コンタクト層2を窒化物半導体基板1上に成長させる。 (N-type contact layer 2) First, to grow the n-type contact layer 2 on the nitride semiconductor substrate 1. n型コンタクト層としては、n型不純物(好ましくはSi)をドープされたAl a Ga 1-a N(0<a<1)を成長させ、好ましくはaが0.01〜0.05のAl a Ga 1-a Nを成長させる。 The n-type contact layer, n-type impurity (preferably Si) is grown doped Al a Ga 1-a N ( 0 <a <1) , and preferably a is 0.01 to 0.05 Al to grow a Ga 1-a N. n型コンタクト層がAlを含む3元混晶で形成されると、窒化物半導体基板1に微細なクラックが発生していても、微細なクラックの伝播を防止することができ、 When n-type contact layer is formed by a ternary mixed crystal containing Al, even fine cracks in the nitride semiconductor substrate 1 has occurred, it is possible to prevent the propagation of microscopic cracks,
更に従来の問題点であった窒化物半導体基板1とn型コンタクト層との格子定数及び熱膨張係数の相違によるn n by further difference in lattice constant and thermal expansion coefficient between a conventional nitride was a problem semiconductor substrate 1 and the n-type contact layer
型コンタクト層への微細なクラックの発生を防止することができ好ましい。 Preferably it is possible to prevent the occurrence of fine cracks in the mold contact layer. n型不純物のドープ量としては、1 The doping amount of n-type impurity, 1
×10 18 /cm 3 〜5×10 18 /cm 3である。 × is 10 18 / cm 3 ~5 × 10 18 / cm 3. このn型コンタクト層2にn電極が形成される。 n electrode is formed on the n-type contact layer 2. n型コンタクト層2の膜厚としては、1〜10μmである。 The thickness of the n-type contact layer 2, which is 1 to 10 [mu] m. また、窒化物半導体基板1とn型コンタクト層2との間に、アンドープのAl Further, between the nitride semiconductor substrate 1 and the n-type contact layer 2, an undoped Al a Ga 1-a N(0<a<1)を成長させてもよく、このアンドープの層を成長させると結晶性が良好となり、寿命特性を向上させるのに好ましい。 a Ga 1-a N (0 <a <1) may be grown, crystallinity is improved and growing a layer of undoped, preferred for improving the life characteristics. アンドープn型コンタクト層の膜厚は、数μmである。 The film thickness of the undoped n-type contact layer is several [mu] m.

【0058】(クラック防止層3)次に、クラック防止層3をn型コンタクト層2上に成長させる。 [0058] (crack preventing layer 3) then grown crack preventing layer 3 on the n-type contact layer 2. クラック防止層3としては、SiドープのIn g Ga 1-g N(0.0 The crack preventing layer 3, the Si-doped In g Ga 1-g N ( 0.0
5≦g≦0.2)を成長させ、好ましくはgが0.05 5 ≦ g ≦ 0.2) is grown, preferably g 0.05
〜0.08のIn g Ga 1-g Nを成長させる。 Growing to 0.08 of In g Ga 1-g N. このクラック防止層3は、省略することができるが、クラック防止層3をn型コンタクト層2上に形成すると、素子内のクラックの発生を防止するのに好ましい。 The crack preventing layer 3 can be omitted, if the crack preventing layer 3 is formed on the n-type contact layer 2, preferably to prevent the generation of cracks in the device. Siのドープ量としては、5×10 18 /cm 3である。 The doping amount of Si, is 5 × 10 18 / cm 3. また、クラック防止層3を成長させる際に、Inの混晶比を大きく(x Further, when growing the crack preventing layer 3, increasing the mixed crystal ratio of In (x
≧0.1)すると、クラック防止層3が、活性層6から発光しn型クラッド層4から漏れ出した光を吸収することができ、レーザ光のファーフィールドパターンの乱れを防止することができ好ましい。 ≧ 0.1) Then, crack preventing layer 3, can absorb light leaked from the light-emitting and n-type cladding layer 4 from the active layer 6, it is possible to prevent the disturbance of the far field pattern of the laser beam preferable. クラック防止層の膜厚としては、結晶性を損なわない程度の厚みであり、例えば具体的には0.05〜0.3μmである。 The thickness of the crack preventing layer, a thickness of an extent that does not impair the crystallinity, for example, specifically a 0.05 to 0.3 m.

【0059】(n型クラッド層4)次に、n型クラッド層4をクラック防止層3上に成長させる。 [0059] (n-type cladding layer 4) is then grown a n-type cladding layer 4 on the crack preventing layer 3. n型クラッド層4としては、Al e Ga 1-e N(0.12≦e<0.1 The n-type cladding layer 4, Al e Ga 1-e N (0.12 ≦ e <0.1
5)を含む窒化半導体を有する多層膜の層として形成される。 5) is formed as a layer of a multilayer film having a nitride semiconductor including. 多層膜とは、互いに組成が異なる窒化物半導体層を積層した多層膜構造を示し、例えば、Al e Ga 1-e The multilayer film shows a multilayer structure obtained by laminating nitride semiconductor layers having different compositions from each other, for example, Al e Ga 1-e N
(0.12≦e<0.15)層と、このAl e Ga 1-e And (0.12 ≦ e <0.15) layer, the Al e Ga 1-e N
と組成の異なる窒化物半導体、例えばAlの混晶比の異なるもの、Inを含んでなる3元混晶のもの、又はGa Different nitride semiconductor compositions, for example those having different mixed crystal ratio of Al, a three-element mixed crystal comprising In, or Ga
N等からなる層とを組み合わせて積層してなるものである。 Those obtained by laminating a combination of a layer comprising the N or the like. この中で好ましい組み合わせとしては、Al e Ga Preferred combinations in this, Al e Ga
1-e NとGaNとを積層してなる多層膜とすると、同一温度で結晶性の良い窒化物半導体層が積層でき好ましい。 When a multilayer film formed by laminating a 1-e N and GaN, preferably be excellent crystallinity nitride semiconductor layer is laminated at the same temperature. より好ましい多層膜としは、アンドープのAl e And more preferred multilayer film, undoped Al e G
1-e Nとn型不純物(例えばSi)ドープのGaNとを積層してなる組み合わせである。 by laminating a GaN of a 1-e N and n-type impurity (e.g., Si) doped a combination of. n型不純物は、Al n-type impurity, Al
e Ga 1-e Nにドープされてもよい。 It may be doped to e Ga 1-e N. n型不純物のドープ量は、4×10 18 /cm 3 〜5×10 18 /cm 3である。 doping amount of n-type impurity is 4 × 10 18 / cm 3 ~5 × 10 18 / cm 3.
n型不純物がこの範囲でドープされていると抵抗率を低くでき且つ結晶性を損なわない。 n-type impurities are not impaired and crystallinity can be lowered and the resistivity is doped in this range. このような多層膜は、 Such a multilayer film,
単一層の膜厚が100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは40オングストローム以下、好ましくは10オングストローム以上の膜厚の窒化物半導体層を積層してなる。 The thickness of a single layer of 100 angstroms or less, preferably 70 angstroms or less, more preferably 40 angstroms or less, preferably formed by laminating a nitride semiconductor layer having a thickness of at least 10 angstroms. 単一の膜厚が100オングストローム以下であるとn型クラッド層が超格子構造となり、Alを含有しているにもかかわらず、クラックの発生を防止でき結晶性を良好にすることができる。 When a single film thickness is 100 angstroms or less n-type cladding layer is a super lattice structure, even though containing Al, it is possible to improve the crystallinity can be prevented the occurrence of cracks. また、n型クラッド層4の総膜厚としては、0.7〜2μmである。 As the total thickness of the n-type cladding layer 4, a 0.7~2Myuemu. またn型クラッド層の全体のAlの平均組成は、0.05〜0.1である。 The average composition of the entire Al in n-type cladding layer is 0.05 to 0.1. Alの平均組成がこの範囲であると、クラックを発生させない程度の組成比で、且つ充分にレーザ導波路との屈折率の差を得るのに好ましい組成比である。 When the average composition of Al is within this range, the composition ratio of a degree that does not generate cracks, the preferred composition ratio for obtaining a difference in refractive index between and sufficiently laser waveguide.

【0060】(n型ガイド層)次に、n型ガイド層5をn型クラッド層4上に成長させる。 [0060] (n-type guide layer) Next, to grow the n-type guide layer 5 on the n-type cladding layer 4. n型ガイド層5としては、アンドープのGaNからなる窒化物半導体を成長させる。 The n-type guide layer 5, growing a nitride semiconductor of undoped GaN. n型ガイド層5の膜厚としては、0.15〜 The thickness of the n-type guide layer 5, 0.15
0.07μmであるとしきい値が低下し好ましい。 If it is 0.07μm threshold is lowered preferred. n型ガイド層4をアンドープとすることで、レーザ導波路内の伝搬損失が減少し、しきい値が低くなり好ましい。 The n-type guide layer 4 by an undoped, reduced propagation loss in the laser waveguide, preferably threshold Nari low.

【0061】(活性層6)次に、活性層6をn型ガイド層5上に成長させる。 [0061] (active layer 6) Next, growing the active layer 6 on the n-type guide layer 5. 活性層6としては、上記に記載の発振波長が420nm以上となるようにIn組成比が調整されたInGaNからなる井戸層を2層又は1層、積層してなる量子井戸構造の活性層である。 The active layer 6, the two layers or one layer of the well layer oscillation wavelength is made of InGaN that In composition ratio is adjusted to be above 420nm according is the active layer of quantum well structure formed by laminating .

【0062】(p型電子閉じ込め層6)次に、p型電子閉じ込め層7を活性層6上に成長させる。 [0062] (p-type electron confinement layer 6) is then grown a p-type electron confinement layer 7 on the active layer 6. p型電子閉じ込め層7としては、MgドープのAl d Ga 1-d N(0< The p-type electron confinement layer 7, Al d Ga 1-d N (0 Mg-doped <
d≦1)からなる少なくとも1層以上を成長させてなるものである。 d ≦ 1) is grown over at least one layer made of those formed by. 好ましくはdが0.1〜0.5のMgドープのAl d Ga 1-d Nである。 Preferably is Al d Ga 1-d N and d is 0.1 to 0.5 Mg-doped. p型電子閉じ込め層7の膜厚は、10〜1000オングストローム、好ましくは5 The film thickness of the p-type electron confinement layer 7, 10 to 1000 angstroms, preferably 5
0〜200オングストロームである。 Is 0 to 200 angstroms. 膜厚が上記範囲であると、活性層6内の電子を良好に閉じ込めることができ、且つバルク抵抗も低く抑えることができ好ましい。 A thickness within the above range, it is possible to confine electrons in the active layer 6 good, and can be kept lower bulk resistance preferable.
またp型電子閉じ込め層7のMgのドープ量は、1×1 The doping amount of Mg in the p-type electron confinement layer 7, 1 × 1
19 /cm 3 〜1×10 21 /cm 3である。 0 19 / cm 3 is ~1 × 10 21 / cm 3. ドープ量がこの範囲であると、バルク抵抗を低下させることに加えて、後述のアンドープで成長させるp型ガイド層へMg When the doping amount is in this range, in addition to reducing the bulk resistance, Mg into the p-type guide layer is grown undoped later
が良好に拡散され、薄膜層であるp型ガイド層8にMg Is satisfactorily diffused, Mg in the p-type guide layer 8 is a thin film layer
を1×10 16 /cm 3 〜1×10 18 /cm 3の範囲で含有させることができる。 May be contained in a range of 1 × 10 16 / cm 3 ~1 × 10 18 / cm 3. またp型電子閉じ込め層7は、低温、例えば850〜950℃程度の活性層を成長させる温度と同様の温度で成長させると活性層の分解を防止することができ好ましい。 The p-type electron confinement layer 7, a low temperature, for example, it is possible to prevent degradation of the grown active layer at the same temperature and the temperature of growing the active layer of about 850 to 950 ° C. preferred. またp型電子閉じ込め層7は、 The p-type electron confinement layer 7,
低温成長の層と、高温、例えば活性層の成長温度より1 A layer of low temperature growth, than the growth temperature of the high temperature, for example, the active layer 1
00℃程度の温度で成長させる層との2層から構成されていてもよい。 00 may be composed of two layers of a layer grown at ℃ about temperature. このように、2層で構成されていると、 Thus, if is composed of two layers,
低温成長の層が活性層の分解を防止し、高温成長の層がバルク抵抗を低下させるので、全体的に良好となる。 A layer of low-temperature growth prevents the degradation of the active layer, since the layer of high temperature growth reduces the bulk resistance, the overall good. またp型電子閉じ込め層7が2層から構成される場合の各層の膜厚は、特に限定されないが、低温成長層は10〜 The thickness of each layer when the p-type electron confinement layer 7 is comprised of two layers is not particularly limited, low temperature growth layer 10
50オングストローム、高温成長層は50〜150オングストロームが好ましい。 50 Å, high temperature growth layer is preferably 50 to 150 angstroms.

【0063】(p型ガイド層8)次に、p型ガイド層8 [0063] (p-type guide layer 8) Next, p-type guide layer 8
をp型電子閉じ込め層7上に成長させる。 Is grown on the p-type electron confinement layer 7. p型ガイド層8としては、アンドープのGaNからなる窒化物半導体層として成長させてなるものである。 The p-type guide layer 8 is made by growing a nitride semiconductor layer made of undoped GaN. 膜厚は0.15〜 The film thickness 0.15
0.07μmであり、この範囲であるとしきい値が低くなり好ましい。 A 0.07 .mu.m, preferably Nari low threshold Within this range. また上記したように、p型ガイド層はアンドープ層として成長させるが、p型電子閉じ込め層7 Also as described above, the p-type guide layer is grown as an undoped layer, p-type electron confinement layer 7
にドープされているMgが拡散して、1×10 16 /cm Diffuse the Mg doped in, 1 × 10 16 / cm
3 〜1×10 18 /cm 3の範囲でMgが含有される。 Mg is contained in a range of 3 ~1 × 10 18 / cm 3 .

【0064】(p型クラッド層9)次に、p型クラッド層9をp型ガイド層8に成長させる。 [0064] (p-type cladding layer 9) is then grown a p-type cladding layer 9 to the p-type guide layer 8. p型クラッド層としては、Al f Ga 1-f N(0<f≦1)を含んでなる窒化物半導体層、好ましくはAl f Ga 1-f N(0.05≦ The p-type cladding layer, Al f Ga 1-f N (0 <f ≦ 1) comprising a nitride semiconductor layer, preferably Al f Ga 1-f N ( 0.05 ≦
f≦0.15)を含んでなる窒化物半導体層を有する多層膜の層として形成される。 It is formed as a layer of a multilayer film having a nitride semiconductor layer comprising f ≦ 0.15). 多層膜とは、互いに組成が異なる窒化物半導体層を積層した多層膜構造であり、例えば、Al f Ga 1-f N層と、Al f Ga 1-f Nと組成の異なる窒化物半導体、例えばAlの混晶比の異なるもの、 The multilayer film, a multilayer film structure obtained by laminating nitride semiconductor layers having different compositions from each other, for example, Al f Ga 1-f N layer and, Al f Ga 1-f N different nitride semiconductor compositions, e.g. different ones of the mixed crystal ratio of Al,
Inを含んでなる3元混晶のもの、又はGaN等からなる層とを組み合わせて積層してなるものである。 A three-element mixed crystal comprising In, or those obtained by laminating a combination of a layer made of GaN or the like. この中で好ましい組み合わせとしては、Al f Ga 1-f NとGa Preferred combinations in this, Al f Ga 1-f N and Ga
Nとを積層してなる多層膜とすると、同一温度で結晶性の良い窒化物半導体層が積層でき好ましい。 When a multilayer film formed by laminating a N, preferably be excellent crystallinity nitride semiconductor layer is laminated at the same temperature. より好ましい多層膜としは、アンドープのAl f Ga 1-f Nとp型不純物(例えばMg)ドープのGaNとを積層してなる組み合わせである。 And more preferred multilayer film is a combination formed by laminating a GaN undoped Al f Ga 1-f N and p-type impurities (e.g., Mg) doped. p型不純物は、Al f Ga 1-f Nにドープされてもよい。 p-type impurity may be doped in the Al f Ga 1-f N. p型不純物のドープ量は、1×10 17 doping amount of p-type impurity, 1 × 10 17
/cm 3 〜1×10 19 /cm 3である。 / Cm 3 is to 1 × 10 19 / cm 3. p型不純物がこの範囲でドープされていると結晶性を損なわない程度のドープ量で且つバルク抵抗が低くなり好ましい。 And Nari bulk resistance is low preferred doping amount to the extent that the p-type impurity does not impair the crystallinity is doped with this range. このような多層膜は、単一層の膜厚が100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは40オングストローム以下、好ましくは10オングストローム以上の膜厚の窒化物半導体層を積層してなる。 Such multi-layer film, the film thickness of the single layer is 100 angstroms or less, preferably 70 angstroms or less, more preferably 40 angstroms or less, preferably formed by laminating a nitride semiconductor layer having a thickness of at least 10 angstroms. 単一の膜厚が100オングストローム以下であるとn型クラッド層が超格子構造となり、Alを含有しているにもかかわらず、クラックの発生を防止でき結晶性を良好にすることができる。 When a single film thickness is 100 angstroms or less n-type cladding layer is a super lattice structure, even though containing Al, it is possible to improve the crystallinity can be prevented the occurrence of cracks. p型クラッド層9の総膜厚としては、0.4〜0.5μmであり、この範囲であると順方向電圧(Vf)を低減するために好ましい。 The total thickness of the p-type cladding layer 9, a 0.4 to 0.5 [mu] m, preferably in order to reduce the forward voltage (Vf) Within this range. またp The p
型クラッド層の全体のAlの平均組成は、0.05〜 The average composition of the entire Al type cladding layer is 0.05
0.1である。 0.1. この値は、クラックの発生を抑制し且つレーザ導波路との屈折率差を得るのに好ましい。 This value is preferred for obtaining a refractive index difference between the and the laser waveguide to suppress the occurrence of cracks.

【0065】(p型コンタクト層10)次に、p型コンタクト層10をp型クラッド層9上に成長させる。 [0065] (p-type contact layer 10) is then grown a p-type contact layer 10 on the p-type cladding layer 9. p型コンタクト層としては、MgドープのGaNからなる窒化物半導体層を成長させてなるものである。 The p-type contact layer is made by growing a nitride semiconductor layer made of Mg-doped GaN. 膜厚は10 The thickness of 10
〜200オングストロームである。 It is a 200 angstrom. Mgのドープ量は1 Doping amount of Mg 1
×10 19 /cm 3 〜1×10 22 /cm 3である。 × is 10 19 / cm 3 ~1 × 10 22 / cm 3. このよう膜厚とMgのドープ量を調整することにより、p型コンタクト層のキャリア濃度が上昇し、p電極とのオーミックがとりやすくなる。 By adjusting the doping amount of such thickness and Mg, the carrier concentration of the p-type contact layer is increased, the ohmic and p electrode is likely to take.

【0066】本発明の素子において、リッジ形状のストライプは、p型コンタクト層からエッチングされてp型コンタクト層よりも下側(基板側)までエッチングされることにより形成される。 [0066] In the device of the present invention, the stripe ridge shape is formed by etching up to the lower side (substrate side) of the etched from the p-type contact layer p-type contact layer. 例えば図5に示すようなp型コンタクト層10からp型クラッド層9の途中までエッチングしてなるストライプ、又はp型コンタクト層10 For example midway stripe formed by etching the p-type cladding layer 9 of p-type contact layer 10 as shown in FIG. 5, or p-type contact layer 10
からn型コンタクト層2までエッチングしてなるストライプなどが挙げられる。 Such as formed by etching until the n-type contact layer 2 from the stripe and the like.

【0067】エッチングして形成されたリッジ形状のストライプの側面やその側面に連続した窒化物半導体層の平面に、例えば図5に示すように、レーザ導波路領域の屈折率より小さい値を有する絶縁膜が形成されている。 [0067] to the plane of the etched continuously to the side surface and the side surface of the stripe ridge shape formed nitride semiconductor layer, for example, as shown in FIG. 5, an insulating having a refractive index lower than values ​​of the laser waveguide region film is formed.
ストライプの側面等に形成される絶縁膜としては、例えば、屈折率が約1.6〜2.3付近の値を有する、S As the insulating film formed on the side surface or the like of stripes, for example, the refractive index has a value in the vicinity of about 1.6 to 2.3, S
i、V、Zr、Nb、Hf、Taよりなる群から選択された少なくとも一種の元素を含む酸化物や、BN、Al i, V, Zr, Nb, Hf, or oxides containing at least one element selected from the group consisting of Ta, BN, Al
N等が挙げられ、好ましくは、Zr及びHfの酸化物のいずれか1種以上の元素や、BNである。 N and the like, preferably, or any one or more elements of the oxides of Zr and Hf, a BN. さらにこの絶縁膜を介してストライプの最上層にあるp型コンタクト層10の表面にp電極が形成される。 p electrode is formed on the further surface of the p-type contact layer 10 at the uppermost layer of the stripe via the insulating film. エッチングして形成されるリッジ形状のストライプの幅としては、0.5 The width of the stripe of the etched ridge formed by, 0.5
〜4μm、好ましくは1〜3μmである。 ~4μm, preferably 1~3μm. ストライプの幅がこの範囲であると、水平横モードが単一モードになり易く好ましい。 If the width of the stripe is in this range, easy horizontal transverse mode is a single mode preferred. また、エッチングがp型クラッド層9 Further, etching the p-type cladding layer 9
とレーザ導波路領域との界面よりも基板側にかけてなされていると、アスペクト比を1に近づけるのに好ましい。 And when being made toward the substrate side from the interface between the laser waveguide region, preferably to approximate the aspect ratio 1. 以上のように、リッジ形状のストライプのエッチング量や、ストライプ幅、さらにストライプの側面の絶縁膜の屈折率などを特定すると、単一モードのレーザ光が得られ、さらにアスペクト比を円形に近づけられ、レーザビームやレンズ設計が容易となり好ましい。 As described above, the etching amount and the stripe ridge stripe width, and more particularly to such refractive index of the insulating film side of the stripe, the laser beam of single mode can be obtained, it is further brought close to the aspect ratio in a circle preferably it is easy laser beam and lens design. また、リッジ形状のストライプを形成する際、素子構造を形成するための基板がELOG基板である場合、ELOG成長が保護膜を用いて行う場合は保護膜の上方部に、ELO Further, when forming the stripe of the ridge, when the substrate for forming the device structure is ELOG substrate, the upper portion of the protective film if the ELOG growth performed using a protective film, ELO
G成長が凹凸を設けて行う場合は凹部上方部に、リッジ形状のストライプが形成されることが素子の信頼性の向上の点で好ましい。 The recess upper part if G growth performed by providing an uneven, the stripe ridge is formed is preferable from the viewpoint of improving the reliability of the device. また、保護膜の中心部、凹部の中心部のそれぞれの上部を避けることが信頼性の点で好ましい。 The center portion of the protective film, it is preferable in view of reliability to avoid each of the upper central portion of the recess. また本発明の素子において、p電極やn電極等は従来公知の種々のものを適宜選択して用いることができる。 Also in the device of the present invention, p electrode and n electrode like it can be appropriately selected and used those conventionally known various.

【0068】以上のような不純物濃度、膜厚、組成などを調整された各素子構造、幅の狭いリッジ形状のストライプなどを組み合わせると、しきい値電流密度の低下と寿命特性の向上の点で好ましい。 [0068] The impurity concentration as described above, the film thickness, the device structure is adjusted such composition, the combination of such stripe narrow ridge width, in terms of improvement of the reduction and the life characteristics of the threshold current density preferable.

【0069】 [0069]

【実施例】以下に本発明の一実施の形態である実施例を示す。 It shows an embodiment which is an embodiment of the present invention to EXAMPLES below. しかし本発明はこれに限定されない。 However, the present invention is not limited thereto. また、本実施例はMOVPE(有機金属気相成長法)について示すものであるが、本発明の方法は、MOVPE法に限るものではなく、例えばHVPE(ハライド気相成長法)、 Although this example illustrates the MOVPE (metal organic vapor phase epitaxy), the method of the present invention is not limited to the MOVPE method, for example, HVPE (halide vapor phase epitaxy),
MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 MBE (Molecular beam vapor deposition) method or the like, can be applied to all of the methods known for growing nitride semiconductor. また、 Also,
発明の詳細な説明に記載したように、In組成比の理論値の計算式の値と、量子井戸構造をとる量子準位の形成による短波長へのシフトなどによる実際の発振波長とは異なるために、実施例の活性層のIn組成比は近似的な値である。 As described in the detailed description of the invention, the value of the formula for the theoretical value of the In composition ratio, differs from the actual oscillation wavelength due to shift to a shorter wavelength due to the formation of a quantum level to take a quantum well structure to, the in composition ratio of the active layer embodiments are approximate values.

【0070】[実施例1]実施例1として、図5に示される本発明の一実施の形態である窒化物半導体レーザ素子を製造する。 [0070] [Example 1] Example 1, to produce a nitride semiconductor laser device according to an embodiment of the present invention shown in FIG.

【0071】異種基板41として、図7に示すようにステップ状にオフアングルされたC面を主面とし、オフアングル角θ=0.15°、ステップ段差およそ20オングストローム、テラス幅Wおよそ800オングストロームであり、オリフラ面をA面とし、ステップがA面に垂直であるサファイア基板を用意する。 [0071] As the heterogeneous substrate 41, an off-angle has been C-plane main surface as stepwise 7, off-angle angle theta = 0.15 °, step step approximately 20 Angstroms, the terrace width W approximately 800 Å , and the the a-plane orientation flat surface, the step is prepared a sapphire substrate is perpendicular to the a plane. このサファイア基板を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板上にGa Set this sapphire substrate into the reaction vessel, and the temperature to 510 ° C., using hydrogen, the raw material gas and ammonia and TMG (trimethylgallium) as a carrier gas, Ga on a sapphire substrate
Nよりなる低温成長のバッファ層を200オングストロームの膜厚で成長させる。 A buffer layer grown at low temperature consisting N is grown to the thickness of 200 angstroms. バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃ After the buffer layer growth, it stopped only TMG, the temperature was raised to 1050 ° C., 1050 ° C.
になったら、原料ガスにTMG、アンモニアを用い、アンドープのGaNからなる第1の窒化物半導体層を2μ Once turned, TMG, and ammonia used as a raw material gas, 2.mu. the first nitride semiconductor layer made of undoped GaN
mの膜厚で成長させる。 It is grown to the thickness of m. 次に、第1の窒化物半導体層を積層したウェーハ上にストライプ状のフォトマスクを形成し、スパッタ装置によりストライプ幅(凸部の上部になる部分)5μm、ストライプ間隔(凹部底部となる部分)10μmにパターニングされたSiO 2膜を形成し、続いて、RIE装置によりSiO 2膜の形成されていない部分の第1の窒化物半導体層をサファイアが露出するまでエッチングして凹凸を形成することにより、凹部側面に第1の窒化物半導体層を露出させる。 Next, the first stripe-shaped photomask to form a nitride semiconductor layer on laminated wafer, the stripe width by a sputtering apparatus (the upper portion becomes the portion of the convex portion) 5 [mu] m, the stripe interval (portion to be the concave bottom) patterned SiO 2 film is formed on 10 [mu] m, followed by forming the unevenness by etching until the first nitride semiconductor layer in a portion not formed with the SiO 2 film is sapphire by RIE apparatus to expose to expose the first nitride semiconductor layer in the recess side surface. 凹凸を形成後に、凸部上部のSiO 2膜を除去する。 Irregularities after the formation, removing the SiO 2 film of the convex portion top. なおストライプ方向は、図8に示すように、オリフラ面に対して垂直な方向で形成する。 Note stripe direction, as shown in FIG. 8, formed in a direction perpendicular to the orientation flat. 次に、反応容器にセットし、常圧で、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第2の窒化物半導体層を15μmの膜厚で成長させ窒化物半導体基板1とする。 Then, set in the reaction vessel, at atmospheric pressure, using TMG, ammonia as a source gas, to grow a second nitride semiconductor layer made of undoped GaN with a thickness of 15μm and the nitride semiconductor substrate 1. 得られた窒化物半導体を窒化物半導体基板1として以下の素子構造を積層成長させる。 The resulting following device structure are stacked growing the nitride semiconductor as the nitride semiconductor substrate 1.

【0072】(アンドープn型コンタクト層)[図5には図示されていない] 窒化物半導体基板1上に、1050℃で原料ガスにTM [0072] (undoped n-type contact layer) [not shown in FIG. 5 on the nitride semiconductor substrate 1, TM the raw material gas at 1050 ° C.
A(トリメチルアルミニウム)、TMG、アンモニアガスを用いアンドープのAl 0.05 Ga 0.95 Nよりなるn型コンタクト層を1μmの膜厚で成長させる。 A (trimethyl aluminum), TMG, an n-type contact layer made of undoped Al 0.05 Ga 0.95 N using ammonia gas is grown to the thickness of 1 [mu] m. (n型コンタクト層2)次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアガスを用い、不純物ガスにシランガス(SiH 4 )を用い、Siを3×10 18 (N-type contact layer 2) Next, at the same temperature, TMA, TMG and ammonia gas used as a raw material gas, a silane gas (SiH 4) in the impurity gas, 3 a Si × 10 18
/cm 3ドープしたAl 0.05 Ga 0.95 Nよりなるn型コンタクト層2を3μmの膜厚で成長させる。 / Cm 3 and n-type contact layer 2 made of doped Al 0.05 Ga 0.95 N is grown to the thickness of 3 [mu] m. 成長されたn型コンタクト層2には、微細なクラックが発生しておらず、微細なクラックの発生が良好に防止されている。 The grown n-type contact layer 2, no fine cracks are generated, the generation of minute cracks are prevented well.
また、窒化物半導体基板1に微細なクラックが生じていても、n型コンタクト層2を成長させることで微細なクラックの伝播を防止でき結晶性の良好な素子構造を成長さることができる。 Further, even if caused fine cracks in the nitride semiconductor substrate 1, an n-type contact layer 2 can be prevented by fine cracks propagation growing good crystallinity device structure can grow monkey that. 結晶性の改善は、n型コンタクト層2のみの場合より、上記のようにアンドープn型コンタクト層を成長させることによりより良好となる。 Improvement of crystallinity, than the case of n-type contact layer 2 only, becomes better by growing an undoped n-type contact layer as described above.

【0073】(クラック防止層3)次に、温度を800 [0073] (crack preventing layer 3) Next, the temperature 800
℃にして、原料ガスにTMG、TMI(トリメチルインジウム)及びアンモニアを用い、不純物ガスにシランガスを用い、Siを5×10 In the ° C., TMG, and TMI (trimethyl indium) and ammonia used as a raw material gas, a silane gas impurity gas, an Si 5 × 10 18 /cm 3ドープしたIn 18 / cm 3 doped with In
0.08 Ga 0.92 Nよりなるクラック防止層3を0.15μ 0.08 Ga 0.92 0.15 micron anti-cracking layer 3 made of N
mの膜厚で成長させる。 It is grown to the thickness of m.

【0074】(n型クラッド層4)次に、温度を105 [0074] (n-type cladding layer 4) Subsequently, the temperature 105
0℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl 0.14 Ga 0.86 NよりなるA層を25オングストロームの膜厚で成長させ、続いて、T In the 0 ° C., using TMA, TMG and ammonia as raw material gases, the A layer made of undoped Al 0.14 Ga 0.86 N is grown to the thickness of 25 Å, followed by, T
MAを止め、不純物ガスとしてシランガスを用い、Si Stop the MA, using a silane gas as an impurity gas, Si
を5×10 18 /cm 3ドープしたGaNよりなるB層を25オングストロームの膜厚で成長させる。 The 5 × 10 18 / cm 3 doped layer B made of GaN is grown to the thickness of 25 angstroms. そして、この操作をそれぞれ160回繰り返してA層とB層の積層し、総膜厚8000オングストロームの多層膜(超格子構造)よりなるn型クラッド層4を成長させる。 Then, lamination of A and B layers is repeated 160 times this operation, respectively, to grow the n-type cladding layer 4 made of a total thickness of 8000 angstroms multilayer film (superlattice structure).

【0075】(n型ガイド層5)次に、同様の温度で、 [0075] (n-type guide layer 5) Next, at the same temperature,
原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるn型ガイド層を0.075μmの膜厚で成長させる。 Using TMG and ammonia as a source gas to grow the n-type guide layer of undoped GaN with a thickness of 0.075 .mu.m.

【0076】(活性層6)次に、温度を800℃にして、原料ガスにTMI、TMG及びアンモニアを用い、 [0076] (active layer 6) Next, the temperature to 800 ° C., TMI, TMG and ammonia used as a raw material gas,
不純物ガスとしてシランガスを用い、Siを5×10 18 Using a silane gas as an impurity gas, an Si 5 × 10 18
/cm 3ドープしたIn 0.01 Ga 0.99 Nよりなる障壁層を120オングストロームの膜厚で成長させる。 / Cm 3 doped with an In 0.01 Ga of 0.99 barrier layer made of N is grown with a thickness of 120 angstroms. 続いて、シランガスを止め、In 0.1 Ga 0.9 Nよりなる井戸層を20オングストロームの膜厚で成長させる。 Then, stop the silane gas, the well layer made of In 0.1 Ga 0.9 N is grown to the thickness of 20 angstroms. この操作を1回繰り返し、最後に障壁層を積層した総膜厚40 This operation was repeated once, the total film thickness 40 to the last laminating a barrier layer
0オングストロームの多重量子井戸構造(MQW)の活性層6を成長させる。 0 angstroms multiple quantum well structure active layer 6 of (MQW) grown.

【0077】(p型電子閉じ込め層7)次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアを用い、不純物ガスとしてCp 2 Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×10 19 /cm 3ドープしたAl 0.4 Ga 0.6 Nよりなるp型電子閉じ込め層7を100オングストロームの膜厚で成長させる。 [0077] (p-type electron confinement layer 7) Next, at the same temperature, TMA, TMG and ammonia used as a raw material gas, using a Cp 2 Mg (cyclopentadienyl magnesium) as the impurity gas, 1 × a Mg 10 19 / cm 3 p-type electron confinement layer 7 made of doped Al 0.4 Ga 0.6 N is grown to the thickness of 100 angstroms.

【0078】(p型ガイド層8)次に、温度を1050 [0078] Next (p-type guide layer 8), the temperature of 1050
℃にして、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるp型ガイド層8を0.075 In the ° C., using TMG and ammonia as material gas, the p-type guide layer 8 made of undoped GaN 0.075
μmの膜厚で成長させる。 It is grown to the thickness of μm. このp型ガイド層8は、アンドープとして成長させるが、p型電子閉じ込め層7からのMgの拡散により、Mg濃度が5×10 16 /cm 3となりp型を示す。 The p-type guide layer 8 is grown as an undoped, by diffusion of Mg from the p-type electron confinement layer 7, Mg concentration indicates 5 × 10 16 / cm 3 next p-type.

【0079】(p型クラッド層9)次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアを用い、 [0079] (p-type cladding layer 9) Next, at the same temperature, using TMA, TMG and ammonia as the raw material gas,
アンドープのAl 0.1 Ga 0.9 NよりなるA層を25オングストロームの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてCp 2 Mgを用い、Mgを5×1 The A layer made of undoped Al 0.1 Ga 0.9 N is grown to the thickness of 25 Å, followed by stopping the TMA, using Cp 2 Mg as an impurity gas, an Mg 5 × 1
18 /cm 3ドープしたGaNよりなるB層を25オングストロームの膜厚で成長させる。 0 18 / cm 3 doped layer B made of GaN is grown to the thickness of 25 angstroms. そして、この操作をそれぞれ100回繰り返してA層とB層の積層し、総膜厚5000オングストロームの多層膜(超格子構造)よりなるp型クラッド層9を成長させる。 Then, lamination of A and B layers by this operation was repeated 100 times, respectively, to grow a p-type cladding layer 9 made of a total thickness of 5000 angstroms multilayer film (superlattice structure).

【0080】(p型コンタクト層10)次に、同様の温度で、原料ガスにTMG及びアンモニアを用い、不純物ガスとしてCp 2 Mgを用い、Mgを1×10 20 /cm 3 [0080] (p-type contact layer 10) Next, at the same temperature, using TMG and ammonia as material gas, using a Cp 2 Mg as an impurity gas, an Mg 1 × 10 20 / cm 3
ドープしたGaNよりなるp型コンタクト層10を15 The p-type contact layer 10 made of doped GaN 15
0オングストロームの膜厚で成長させる。 0 Angstroms of film is grown in thickness.

【0081】反応終了後、反応容器内において、ウエハを窒素雰囲気中、700℃でアニーリングを行い、p型層を更に低抵抗化する。 [0081] After the reaction, the reaction vessel in a nitrogen atmosphere wafer, subjected to annealing at 700 ° C., further reduce the resistance of the p-type layer. アニーリング後、ウエハを反応容器から取り出し、最上層のp側コンタクト層の表面にSiO 2よりなる保護膜を形成して、RIE(反応性イオンエッチング)を用いSiCl 4ガスによりエッチングし、図9に示すように、n電極を形成すべきn側コンタクト層2の表面を露出させる。 After annealing, the wafer is taken out from the reaction vessel, to form a protective film made of SiO 2 on the surface of the uppermost p-side contact layer was etched by SiCl 4 gas using RIE (reactive ion etching), in FIG. 9 as shown, to expose the n-side surface of the contact layer 2 to be formed an n-electrode. 次に図9(a)に示すように、最上層のp側コンタクト層10のほぼ全面に、 Next, as shown in FIG. 9 (a), substantially the entire surface of the p-side contact layer 10 of the uppermost layer,
PVD装置により、Si酸化物(主として、SiO 2 The PVD system, Si oxide (mainly, SiO 2)
よりなる第1の保護膜61を0.5μmの膜厚で形成した後、第1の保護膜61の上に所定の形状のマスクをかけ、フォトレジストよりなる第3の保護膜63を、ストライプ幅1.8μm、厚さ1μmで形成する。 After forming the first protective film 61 made of a more a film thickness of 0.5 [mu] m, multiplied by the mask of a predetermined shape on the first protection film 61, the third protective film 63 made of photoresist, stripes width 1.8 .mu.m, is formed with a thickness of 1 [mu] m. 次に、図9(b)に示すように第3の保護膜63形成後、RIE Next, the third protective film 63 after the formation, as shown in FIG. 9 (b), RIE
(反応性イオンエッチング)装置により、CF 4ガスを用い、第3の保護膜63をマスクとして、前記第1の保護膜をエッチングして、ストライプ状とする。 The (reactive ion etching) apparatus, using CF 4 gas, a third protective film 63 as a mask, by etching the first protective film, a stripe shape. その後エッチング液で処理してフォトレジストのみを除去することにより、図9(c)に示すようにp側コンタクト層1 By then removing only the photo was treated with an etchant resist, p-side contact layer 1 as shown in FIG. 9 (c)
0の上にストライプ幅1.8μmの第1の保護膜61が形成できる。 The first protective film 61 of stripe width 1.8μm on the 0 can be formed.

【0082】さらに、図9(d)に示すように、ストライプ状の第1の保護膜61形成後、再度RIEによりS [0082] Further, as shown in FIG. 9 (d), the first protective film 61 after formation striped, S again by RIE
iCl 4ガスを用いて、p側コンタクト層10、およびp側クラッド層9をエッチングして、ストライプ幅1. using LiCl 4 gas, p-side contact layer 10, and the p-side cladding layer 9 are etched, stripe width 1.
8μmのリッジ形状のストライプを形成する。 To form a stripe of the ridge shape of 8μm. 但し、リッジ形状のストライプは、図5に示すように、ELOG However, the stripe ridge shape, as shown in FIG. 5, ELOG
成長を行う際に形成した凹部の上部で且つ凹部の中心部分を避けるように形成される。 And at the top of the recess formed in performing growth it is formed so as to avoid the central portion of the recess. リッジストライプ形成後、ウェーハをPVD装置に移送し、図9(e)に示すように、Zr酸化物(主としてZrO 2 )よりなる第2 After the ridge stripe formation, and transfer the wafer to the PVD apparatus, FIG. 9 as shown in (e), Zr oxides second to (mainly ZrO 2) consisting of
の保護膜62を、第1の保護膜61の上と、エッチングにより露出されたp側クラッド層9の上に0.5μmの膜厚で連続して形成する。 The protective film 62, and on the first protective film 61 is formed continuously in a thickness of 0.5μm on the p-side cladding layer 9 exposed by etching. このようにZr酸化物を形成すると、p−n面の絶縁をとるためと、横モードの安定を図ることができ好ましい。 With this form Zr oxide, and to take the insulation of p-n plane, preferably it is possible to achieve the transverse mode stability. 次に、ウェーハをフッ酸に浸漬し、図9(f)に示すように、第1の保護膜61をリフトオフ法により除去する。 Next, by immersing the wafer in hydrofluoric acid, as shown in FIG. 9 (f), the first protective film 61 is removed by the lift-off method.

【0083】次に図9(g)に示すように、p側コンタクト層10の上の第1の保護膜61が除去されて露出したそのp側コンタクト層の表面にNi/Auよりなるp [0083] Next, as shown in FIG. 9 (g), p the first protective film 61 on the p-side contact layer 10 is formed of the surface Ni / Au of the p-side contact layer was exposed by removing
電極20を形成する。 Forming the electrode 20. 但しp電極20は100μmのストライプ幅として、この図に示すように、第2の保護膜62の上に渡って形成する。 Where p electrode 20 as a stripe width of 100 [mu] m, as shown in the figure, is formed over the top of the second protective film 62. 第2の保護膜62形成後、 After the second protective film 62 is formed,
図5に示されるように露出させたn側コンタクト層2の表面にはTi/Alよりなるn電極21をストライプと平行な方向で形成する。 The exposed so the n-side contact layer 2 of the surface as shown in FIG. 5 to form an n electrode 21 made of Ti / Al in stripe direction parallel.

【0084】以上のようにして、n電極とp電極とを形成したウェーハのサファイア基板を研磨して70μmとした後、ストライプ状の電極に垂直な方向で、基板側からバー状に劈開し、劈開面(11−00面、六角柱状の結晶の側面に相当する面=M面)に共振器を作製する。 [0084] As described above, after a 70μm is polished sapphire substrate of the wafer to form the n electrode and the p-electrode, in a direction perpendicular to the stripe electrodes, cleaved from the substrate side into bars, cleavage plane (11-00 face, surface = M surface corresponding to the side surface of the hexagonal columnar crystals) making resonator.
共振器面にSiO 2とTiO 2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断して図5に示すようなレーザ素子とする。 A dielectric multilayer film made of SiO 2 and TiO 2 was formed on the cavity end face, the end in a direction parallel to the p-electrode, and cutting the bar to a laser device as shown in FIG. なお共振器長は30 Note resonator length 30
0〜500μmとすることが望ましい。 It is desirable that the 0~500μm. 得られたレーザ素子をヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みた。 The laser device obtained was placed in the heat sink, each of the electrodes by wire bonding was attempted lasing at room temperature. その結果、得られたレーザ素子は、50℃、しきい値電流密度5kA/cm 2 、出力5mW、発振波長420nmの連続発振が確認され、300時間以上の寿命を示す。 As a result, the laser device thus obtained is, 50 ° C., the threshold current density of 5 kA / cm 2, the output 5 mW, continuous oscillation of an oscillation wavelength 420nm was confirmed, indicating the 300 hours of life.

【0085】[実施例2]実施例1において、活性層6 [0085] In Example 2 Example 1, the active layer 6
を下記のように、発振波長を430nmとなるようにI The as described below, I the oscillation wavelength so that the 430nm
n組成比を調整し、井戸層の積層数を調整する他は同様にして窒化物半導体レーザ素子を作製する。 Adjust the n composition ratio, in addition to adjusting the number of stacked well layers is to produce a semiconductor laser element nitride in a similar manner. (活性層6)次に、温度を800℃にして、原料ガスにTMI、TMG及びアンモニアを用い、不純物ガスとしてシランガスを用い、Siを5×10 18 /cm 3ドープしたIn 0.01 Ga 0.99 Nよりなる障壁層を160オングストロームの膜厚で成長させる。 (Active layer 6) Next, the temperature to 800 ° C., TMI raw material gas, using TMG and ammonia, using a silane gas as an impurity gas, a Si than 5 × 10 18 / cm 3 doped with In 0.01 Ga 0.99 N the composed barrier layer is grown to the thickness of 160 angstroms. 続いて、シランガスを止め、In 0.12 Ga 0.88 Nよりなる井戸層を20オングストロームの膜厚で成長させる。 Then, stop the silane gas, the well layer made of In 0.12 Ga 0.88 N is grown to the thickness of 20 angstroms. 続いて、最後に上記と同様の障壁層を積層した総膜厚340オングストロームの単一量子井戸構造(SQW)の活性層6を成長させる。 Then, growing the active layer 6 of the last laminating a barrier layer similar to the above was a total thickness of 340 angstroms for a single quantum well structure (SQW). 得られたレーザ素子は、実施例1と同様の条件でレーザ発振させたところ、実施例1とほぼ同等に、しきい値電流密度が低く良好な寿命特性を有する。 Laser device obtained is was allowed to laser oscillation under the same conditions as in Example 1, almost as in Example 1, the threshold current density with good life characteristics lower.

【0086】[実施例3]実施例2において、活性層の井戸層のIn組成比を、発振波長が450nmとなるように調整する他は同様にしてレーザ素子を作製する。 [0086] In Example 3 Example 2, the In composition ratio in the well of the active layer layer, other to adjust so that the oscillation wavelength becomes 450nm to produce a laser device in the same manner. 得られるレーザ素子は、実施例2と同様の条件でレーザ発振させたところ、実施例2とほぼ同等の良好な結果である。 Laser device obtained is was allowed to laser oscillation under the same conditions as in Example 2, a good result of approximately equal to Example 2.

【0087】 [0087]

【発明の効果】本発明は、発振波長が420nm以上となるような高In組成比とし、さらに井戸層の全積層数を2以下とすることにより、しきい値電流密度を低下させ、寿命特性の向上が可能な窒化物半導体レーザ素子を提供することができる。 The present invention exhibits, by the oscillation wavelength and high In composition ratio such that above 420 nm, further a total number of stacked well layers and 2 or less, to lower the threshold current density, the life characteristics it can improve to provide a nitride semiconductor laser device capable.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】図1は、本発明のレーザ素子の活性層の井戸層の積層数と、しきい値電流密度の関係を示すグラフである。 [1] Figure 1 is a graph showing the number of stacked active layer of the well layer of the laser element, the relationship between the threshold current density of the present invention.

【図2】図2は、InGaN井戸層のバンドギャップエネルギー(Eg)と、量子準位の形成による発振波長のエネルギー(Eλ)とを示した模式的断面図である。 Figure 2 is a band-gap energy of the InGaN well layer (Eg), it is a schematic sectional view showing the energy (Eλ) of the oscillation wavelength due to the formation of quantum level.

【図3】図3は、従来のレーザ素子の活性層の井戸層の積層数と、しきい値電流密度の関係を示すグラフである。 Figure 3 is a stacking number of the active layers of the well layer of the conventional laser device, it is a graph showing the relationship between the threshold current density.

【図4】図4は、本発明で用いることのできるELOG Figure 4, ELOG that can be used in the present invention
成長の一実施の形態の各工程の構造を示す模式的断面図である。 It is a schematic cross-sectional view showing the structure of each step of an embodiment of the growth.

【図5】図5は、本発明の一実施の形態である窒化物半導体レーザ素子を示す模式的断面図である。 Figure 5 is a schematic sectional view showing a nitride semiconductor laser device according to an embodiment of the present invention.

【図6】図6は、サファイアの面方位を示すユニットセル図である。 Figure 6 is a unit cell showing the plane orientation of the sapphire.

【図7】図7は、オフアングルした異種基板の部分的な形状を示す模式的断面図である。 Figure 7 is a schematic sectional view showing a partial configuration of a heterogeneous substrate having off-angle.

【図8】図8は、凹凸のストライプ方向を説明するための基板主面側の平面図である。 Figure 8 is a plan view of the substrate main surface side for illustrating the stripe direction of the unevenness.

【図9】図9は、リッジ形状のストライプを形成する一実施の形態である方法の各工程におけるウエハの部分的な構造を示す模式的断面図である。 Figure 9 is a schematic sectional view showing a partial structure of the wafer in each step of the method according to an embodiment for forming the stripe of the ridge.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・窒化物半導体基板 2・・・n型コンタクト層 3・・・クラック防止層 4・・・n型クラッド層 5・・・n型ガイド層 6・・・活性層 7・・・p型電子閉じ込め層 8・・・p型ガイド層 9・・・p型クラッド層 10・・・p型コンタクト層 1 ... nitride semiconductor substrate 2, ... n-type contact layer 3 ... crack preventing layer 4, ... n-type cladding layer 5, ... n-type guide layer 6 ... active layer 7 ... p type electron confinement layer 8 · · · p-type guide layer 9 · · · p-type cladding layer 10 · · · p-type contact layer

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に、少なくともn型窒化物半導体、Inを含んでなる井戸層を有する量子井戸構造の活性層、及びp型窒化物半導体を順に積層してなる窒化物半導体レーザ素子において、該活性層が、井戸層の全積層数が2以下である量子井戸構造であり、更に、発振波長が420nm以上であることを特徴とする窒化物半導体レーザ素子。 To 1. A substrate, at least n-type nitride semiconductor, the active layer of a quantum well structure having a well layer comprising In, and p-type nitride semiconductor in the nitride semiconductor laser device formed by laminating in this order , the active layer is a quantum well structure total number of stacked well layers is 2 or less, further, a nitride semiconductor laser device, wherein the oscillation wavelength of 420nm or more.
  2. 【請求項2】 前記活性層が、井戸層の全積層数が1である単一量子井戸構造であり、更に、発振波長が430 Wherein said active layer is a single quantum well structure total number of stacked well layers is 1, and further, the oscillation wavelength is 430
    nm以上であることを特徴とする請求項1に記載の窒化物半導体レーザ素子。 The nitride semiconductor laser device according to claim 1, characterized in that nm or more.
  3. 【請求項3】 前記活性層の量子井戸構造が、井戸層と障壁層とから形成され、該障壁層が、n型不純物濃度を1×10 19 /cm 2以下含んでなることを特徴とする請求項1又は2に記載の窒化物半導体レーザ素子。 3. A quantum well structure of the active layer is formed from a well layer and a barrier layer, the barrier layer, characterized in that it comprises a n-type impurity concentration of 1 × 10 19 / cm 2 or less the nitride semiconductor laser device according to claim 1 or 2.
  4. 【請求項4】 前記障壁層が、n型不純物を5×10 18 Wherein said barrier layer is an n-type impurity 5 × 10 18
    /cm 2以下含んでなることを特徴とする請求項3に記載の窒化物半導体レーザ素子。 The nitride semiconductor laser device according to claim 3, wherein the / cm 2 to comprise less.
  5. 【請求項5】 前記井戸層が、n型不純物を1×10 18 Wherein said well layer, the n-type impurity 1 × 10 18
    /cm 2以下含んでなることを特徴とする請求項1〜4 / Cm 2 claims 1 to 4, characterized in that it comprises the following
    のいずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one of.
  6. 【請求項6】 前記井戸層が、膜厚40オングストローム以下であることを特徴とする請求項1〜5のいずれか1項に記載の窒化物半導体レーザ素子。 Wherein said well layer, a nitride semiconductor laser device according to any one of claims 1 to 5, characterized in that the thickness 40 Å or less.
  7. 【請求項7】 前記井戸層が、膜厚30オングストローム以下であることを特徴とする請求項1〜6に記載の窒化物半導体レーザ素子。 Wherein said well layer, a nitride semiconductor laser device according to claim 1, characterized in that the film thickness is 30 angstroms or less.
  8. 【請求項8】 前記活性層の量子井戸構造が、井戸層と障壁層から形成され、該障壁層が、100オングストローム以上の膜厚であることを特徴とする請求項1〜7に記載の窒化物半導体レーザ素子。 8. A quantum well structure of the active layer is formed from well layers and barrier layers, nitride according to claim 1 to 7, said barrier layer, characterized in that a film thickness of 100 angstroms or more things semiconductor laser element.
  9. 【請求項9】 前記障壁層が、100〜200オングストロームの膜厚であることを特徴とする請求項8に記載の窒化物半導体レーザ素子。 Wherein said barrier layer is a nitride semiconductor laser device according to claim 8, characterized in that a film thickness of 100 to 200 angstroms.
  10. 【請求項10】 前記窒化物半導体レーザ素子が、窒化物半導体と異なる材料よりなる異種基板又は窒化物半導体基板上に、窒化物半導体の横方向の成長を利用して成長させてなる窒化物半導体上に成長されてなることを特徴とする請求項1〜9のいずれか1項に記載の窒化物半導体レーザ素子。 Wherein said nitride semiconductor laser device, the foreign substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor, a nitride semiconductor comprising grown using lateral growth of the nitride semiconductor the nitride semiconductor laser device according to any one of claims 1 to 9, characterized by being grown thereon.
JP17284099A 1999-06-18 1999-06-18 Nitride semiconductor laser element Pending JP2001007447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17284099A JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17284099A JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2001007447A true JP2001007447A (en) 2001-01-12

Family

ID=15949316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17284099A Pending JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2001007447A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103062A1 (en) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Gallium nitride compound semiconductor device and manufacturing method
WO2006131990A1 (en) * 2005-06-09 2006-12-14 Sumitomo Chemical Company, Limited Nitride semiconductor light emitting element and method for manufacturing same
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
JP5036907B2 (en) * 2009-08-24 2012-09-26 パナソニック株式会社 Gallium nitride compound semiconductor light emitting device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
WO2003103062A1 (en) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Gallium nitride compound semiconductor device and manufacturing method
US7372066B2 (en) 2002-06-04 2008-05-13 Nitride Semiconductors Co., Ltd. Gallium nitride compound semiconductor device and manufacturing method
US9219112B2 (en) 2005-05-17 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8519436B2 (en) 2005-05-17 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9431243B2 (en) 2005-05-17 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8987028B2 (en) 2005-05-17 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8629477B2 (en) 2005-05-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8796734B2 (en) 2005-05-17 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2006131990A1 (en) * 2005-06-09 2006-12-14 Sumitomo Chemical Company, Limited Nitride semiconductor light emitting element and method for manufacturing same
US10074536B2 (en) 2006-03-24 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9318325B2 (en) 2006-09-07 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9818819B2 (en) 2006-09-07 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9559712B2 (en) 2006-09-27 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8629047B2 (en) 2006-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8860160B2 (en) 2006-09-27 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US9105522B2 (en) 2006-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US9853176B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9543472B2 (en) 2007-04-09 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9853118B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9449868B2 (en) 2007-04-09 2016-09-20 Taiwan Semiconductor Manufacutring Company, Ltd. Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films
US9231073B2 (en) 2007-04-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9040331B2 (en) 2007-04-09 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9780190B2 (en) 2007-06-15 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US10002981B2 (en) 2007-09-07 2018-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US9365949B2 (en) 2008-06-03 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9640395B2 (en) 2008-07-01 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9356103B2 (en) 2008-07-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8629045B2 (en) 2008-07-01 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8994070B2 (en) 2008-07-01 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9607846B2 (en) 2008-07-15 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9287128B2 (en) 2008-07-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material
US9934967B2 (en) 2008-09-19 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of devices by epitaxial layer overgrowth
US8809106B2 (en) 2008-09-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor sensor structures with reduced dislocation defect densities
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US9105549B2 (en) 2008-09-24 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US9455299B2 (en) 2008-09-24 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for semiconductor sensor structures with reduced dislocation defect densities
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9029908B2 (en) 2009-01-09 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US9576951B2 (en) 2009-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US9299562B2 (en) 2009-04-02 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8648350B2 (en) 2009-08-24 2014-02-11 Panasonic Corporation Gallium nitride compound semiconductor light-emitting device
JP5036907B2 (en) * 2009-08-24 2012-09-26 パナソニック株式会社 Gallium nitride compound semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US6172382B1 (en) Nitride semiconductor light-emitting and light-receiving devices
CN1292458C (en) Nitride semiconductor growth method, nitride semiconductor substrate and device
JP4432180B2 (en) The method of manufacturing Iii nitride compound semiconductor, iii nitride compound semiconductor device and iii nitride compound semiconductor
US8017932B2 (en) Light-emitting device
US7211822B2 (en) Nitride semiconductor device
JP4352473B2 (en) A method of manufacturing a semiconductor device
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
US20030179793A1 (en) Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
US6891268B2 (en) Nitride semiconductor laser
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US7813397B2 (en) Nitride semiconductor laser device
US7664151B2 (en) Nitride semiconductor laser diode
KR100902109B1 (en) Gallium nitride compound semiconductor element
CN1157804C (en) Nitride semiconductor device and its manufacturing method
JP5118392B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7057211B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP3988018B2 (en) Crystal film, crystal substrate and a semiconductor device
JP4388720B2 (en) The method of manufacturing a semiconductor light emitting element
JP4412827B2 (en) Nitride semiconductor thick film substrate
JP5434882B2 (en) GaN-based III-V compound semiconductor light emitting device
JP3876518B2 (en) Production method and a nitride semiconductor substrate of the nitride semiconductor substrate
JP2007067454A (en) Nitride semiconductor device
JP2009081374A (en) Semiconductor light-emitting device
JP3515974B2 (en) Nitride semiconductor, manufacturing method thereof and a nitride semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050421

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050708