JP2001007447A - Nitride semiconductor laser element - Google Patents

Nitride semiconductor laser element

Info

Publication number
JP2001007447A
JP2001007447A JP17284099A JP17284099A JP2001007447A JP 2001007447 A JP2001007447 A JP 2001007447A JP 17284099 A JP17284099 A JP 17284099A JP 17284099 A JP17284099 A JP 17284099A JP 2001007447 A JP2001007447 A JP 2001007447A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
grown
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17284099A
Other languages
Japanese (ja)
Inventor
Shinichi Nagahama
慎一 長濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP17284099A priority Critical patent/JP2001007447A/en
Publication of JP2001007447A publication Critical patent/JP2001007447A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance lifetime characteristics by employing a quantum well structure having a specified total number of well layers in an active layer and specifying the oscillation wavelength thereby lowering the threshold current density. SOLUTION: An n-type contact layer 2 is grown on an nitride semiconductor substrate 1, an anti-clad layer 3 is grown thereon and an n-type clad layer 4 is grown further thereon. Subsequently, an n-type guide layer 5 is grown on the n-type clad layer 4. An nitride semiconductor layer of undoped GaN is grown as the n-type guide layer. Thereafter, an active layer 6 is grown on the n-type guide layer 5. The active layer 6 is a quantum well structure active layer comprising one or two well layers of InGaN having an In compositional ratio adjusted such that the oscillation wavelength will be 420 nm or longer. Finally, a p-type electron confinement layer 7 is grown on the active layer 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、発光ダイオード、
レーザダイオード等の発光素子、又は太陽電池、光セン
サー等の受光素子に使用される窒化物半導体(InX
YGa1-X-YN、0≦X、0≦Y、X+Y≦1)よりなる窒
化物半導体レーザ素子に関し、特にしきい値電流密度が
低く、寿命特性が向上する発振波長420nm以上の窒
化物半導体レーザ素子に関する。
The present invention relates to a light emitting diode,
A nitride semiconductor (In X A) used for a light emitting element such as a laser diode or a light receiving element such as a solar cell or an optical sensor.
1 Y Ga 1 -XYN , 0 ≦ X, 0 ≦ Y, X + Y ≦ 1) A nitride semiconductor laser device having an oscillation wavelength of 420 nm or more, in which the threshold current density is low and the life characteristics are improved. The present invention relates to a semiconductor laser device.

【0002】[0002]

【従来の技術】近年、窒化物半導体からなるレーザ素子
は、波長400nm付近の青色レーザ素子として実用可
能なレベルまで研究が進んでいる。例えば、本発明者を
含む研究者等は、Japanese Journal of Aplide Physic
s.Vol.37(1998)pp.L1020-L1022に、ELOG(Epitaxia
lly laterally overgrownGaN)を基板とし、この基板上
に素子構造を形成し、約400nmの波長の光を、50
℃の環境温度の条件下、5mWの出力で約160時間連
続発振させることが可能な窒化物半導体レーザ素子を発
表している。
2. Description of the Related Art In recent years, research on a laser device made of a nitride semiconductor has been advanced to a practical level as a blue laser device having a wavelength of about 400 nm. For example, researchers including the present inventor have described the Japanese Journal of Aplide Physic
s.Vol.37 (1998) pp.L1020-L1022, ELOG (Epitaxia
lly laterally overgrown GaN) as a substrate, an element structure is formed on the substrate, and light having a wavelength of
A nitride semiconductor laser device capable of continuously oscillating at an output of 5 mW for about 160 hours under an environment temperature of ° C. has been announced.

【0003】また、本発明者は、レーザディスプレイや
カラーコピー等への用途のある発振波長が420nm以
上のレーザ素子の研究を行っている。発振波長が420
nm以上のレーザ光を得るためには、活性層であるIn
GaN層の井戸層のIn組成比を上げ、バンドギャップ
エネルギーを小さくする必要がある。
Further, the present inventor has been studying a laser device having an oscillation wavelength of 420 nm or more, which is used for a laser display, color copying, and the like. Oscillation wavelength is 420
In order to obtain a laser beam of nm or more, the active layer In
It is necessary to increase the In composition ratio of the well layer of the GaN layer and reduce the band gap energy.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、一般的
に、InGaNのIn組成比を大きくすると、その結晶
性が劣化し、レーザ素子においては自己吸収の割合が大
きくなり、且つ量子効率も低下するため、しきい値電流
密度が大きくなり、高信頼性を有するレーザ素子ができ
なかった。
However, in general, when the In composition ratio of InGaN is increased, its crystallinity is deteriorated, and the self-absorption ratio is increased in a laser device, and the quantum efficiency is also reduced. As a result, the threshold current density was increased, and a laser device having high reliability could not be obtained.

【0005】そこで、本発明の目的は、高信頼性を有す
る発振波長が420nm以上のレーザ素子を得るため、
しきい値電流密度を低下させ、寿命特性の向上が可能な
窒化物半導体レーザ素子を提供することである。
Accordingly, an object of the present invention is to obtain a highly reliable laser device having an oscillation wavelength of 420 nm or more.
An object of the present invention is to provide a nitride semiconductor laser device capable of lowering the threshold current density and improving the life characteristics.

【0006】[0006]

【課題を解決するための手段】即ち、本発明は、下記
(1)〜(8)の構成により、本発明の目的を達成する
ことができる。 (1) 基板上に、少なくともn型窒化物半導体、In
を含んでなる井戸層を有する量子井戸構造の活性層、及
びp型窒化物半導体を順に積層してなる窒化物半導体レ
ーザ素子において、該活性層が、井戸層の全積層数が2
以下である量子井戸構造であり、更に、発振波長が42
0nm以上であることを特徴とする窒化物半導体レーザ
素子。 (2) 前記活性層が、井戸層の全積層数が1である単
一量子井戸構造であり、更に、発振波長が430nm以
上であることを特徴とする前記(1)に記載の窒化物半
導体レーザ素子。 (3) 前記活性層の量子井戸構造が、井戸層と障壁層
とから形成され、該障壁層が、n型不純物濃度を1×1
19/cm2以下含んでなることを特徴とする前記
(1)又は(2)に記載の窒化物半導体レーザ素子。 (4) 前記障壁層が、n型不純物を5×1018/cm
2以下含んでなることを特徴とする前記(3)に記載の
窒化物半導体レーザ素子。 (5) 前記井戸層が、n型不純物を1×1018/cm
2以下含んでなることを特徴とする前記(1)〜(4)
のいずれか1項に記載の窒化物半導体素子。 (6) 前記井戸層が、膜厚40オングストローム以下
であることを特徴とする前記(1)〜(5)のいずれか
1項に記載の窒化物半導体レーザ素子。 (7) 前記井戸層が、膜厚30オングストローム以下
であることを特徴とする前記(1)〜(6)に記載の窒
化物半導体レーザ素子。 (8) 前記活性層の量子井戸構造が、井戸層と障壁層
から形成され、該障壁層が、100オングストローム以
上の膜厚であることを特徴とする前記(1)〜(7)に
記載の窒化物半導体レーザ素子。 (9) 前記障壁層が、100〜200オングストロー
ムの膜厚であることを特徴とする前記(8)に記載の窒
化物半導体レーザ素子。 (10) 前記窒化物半導体レーザ素子が、窒化物半導
体と異なる材料よりなる異種基板又は窒化物半導体基板
上に、窒化物半導体の横方向の成長を利用して成長させ
てなる窒化物半導体上に成長されてなることを特徴とす
る前記(1)〜(9)のいずれか1項に記載の窒化物半
導体レーザ素子。
That is, the present invention can achieve the object of the present invention by the following constitutions (1) to (8). (1) At least an n-type nitride semiconductor, In
In a nitride semiconductor laser device in which an active layer having a quantum well structure having a well layer containing and a p-type nitride semiconductor are sequentially stacked, the active layer has a total number of well layers of 2
And the oscillation wavelength is 42
A nitride semiconductor laser device having a thickness of 0 nm or more. (2) The nitride semiconductor according to (1), wherein the active layer has a single quantum well structure in which the total number of well layers is 1, and further has an oscillation wavelength of 430 nm or more. Laser element. (3) The quantum well structure of the active layer is formed of a well layer and a barrier layer, and the barrier layer has an n-type impurity concentration of 1 × 1.
The nitride semiconductor laser device according to the above (1) or (2), wherein the content is 0 19 / cm 2 or less. (4) The barrier layer has an n-type impurity of 5 × 10 18 / cm.
2. The nitride semiconductor laser device according to the above (3), wherein the nitride semiconductor laser device comprises 2 or less. (5) The well layer has an n-type impurity of 1 × 10 18 / cm.
(1) to (4), characterized by comprising 2 or less.
The nitride semiconductor device according to any one of the above. (6) The nitride semiconductor laser device according to any one of (1) to (5), wherein the well layer has a thickness of 40 Å or less. (7) The nitride semiconductor laser device according to any one of (1) to (6), wherein the well layer has a thickness of 30 Å or less. (8) The quantum well structure of the active layer is formed of a well layer and a barrier layer, and the barrier layer has a thickness of 100 Å or more. Nitride semiconductor laser device. (9) The nitride semiconductor laser device according to (8), wherein the barrier layer has a thickness of 100 to 200 Å. (10) The nitride semiconductor laser device is formed on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from that of the nitride semiconductor by using lateral growth of the nitride semiconductor. The nitride semiconductor laser device according to any one of the above (1) to (9), which is grown.

【0007】つまり、本発明は、発振波長が420nm
以上となるように井戸層のIn組成比が調整された量子
井戸構造を有する活性層を、井戸層の全積層数を2以下
として形成することにより、低しきい値電流密度で長時
間の連続発振が可能な窒化物半導体レーザ素子を提供す
ることができる。
That is, according to the present invention, the oscillation wavelength is 420 nm.
By forming an active layer having a quantum well structure in which the In composition ratio of the well layer is adjusted as described above with the total number of well layers being 2 or less, continuous operation for a long time at a low threshold current density can be achieved. It is possible to provide a nitride semiconductor laser device that can oscillate.

【0008】前記のJ.J.A.P.に記載の技術で
は、井戸層の積層数を2とするとしきい値電流密度が最
も低下することが記載されているが、井戸層の積層数を
1とするとしきい値電流密度が急激に増加していること
が示されており、発振波長が400nm付近の場合で
は、井戸層の積層数を減らすことでは利得が得られ難い
ことが示唆されている。図3に、発振波長が400nm
付近のレーザ素子におけるしきい値電流密度と井戸層の
積層数の関係を示すグラフを示す。
[0008] In the above J.P. J. A. P. Describes that the threshold current density decreases most when the number of stacked layers is two, but the threshold current density increases sharply when the number of stacked layers is one. This indicates that when the oscillation wavelength is around 400 nm, it is difficult to obtain a gain by reducing the number of stacked well layers. FIG. 3 shows that the oscillation wavelength is 400 nm.
4 is a graph showing the relationship between the threshold current density and the number of stacked well layers in a nearby laser element.

【0009】これに対して、本発明は、上記の如く、結
晶性の低下が予想される高In組成比であって、且つキ
ャリアの閉じ込めをする井戸層の積層数を減らしたにも
かかわらず、しきい値電流密度を低下させ、良好な寿命
特性を達成させることができる。このように井戸層の積
層数を減らしても大きな利得が得られる理由は、恐ら
く、発振波長が420nm以上となるようにIn組成比
を高くすると、発振波長が約400nmとなるIn組成
比の場合には得られない、良好なキャリアの閉じ込めが
可能となるためではないかと考えられる。つまり、In
組成比が大きいと、InGaNの組成分離によるIn組
成不均一が大きくなり、深い局在準位が形成され、それ
が量子ドット的効果を得るために大きな利得が得られ易
くなると思われる。また、活性層内の損失については、
一般的にIn組成比を大きくすれば結晶性が低下するた
めに、自己吸収の割合が大きくなり内部損失が増加する
と考えられるが、本発明は上記の如く、結晶性が低下し
易い井戸層の全積層数を2以下としているので、自己吸
収の割合を減らして内部損失を小さくしている。
On the other hand, according to the present invention, as described above, despite the high In composition ratio at which crystallinity is expected to decrease, and the number of stacked well layers for confining carriers is reduced. In addition, the threshold current density can be reduced, and good life characteristics can be achieved. The reason why a large gain can be obtained even when the number of stacked well layers is reduced is probably that if the In composition ratio is increased so that the oscillation wavelength becomes 420 nm or more, the In composition ratio where the oscillation wavelength becomes about 400 nm is obtained. It is thought that good carrier confinement, which cannot be obtained, can be achieved. That is, In
If the composition ratio is large, the In composition non-uniformity due to the compositional separation of InGaN becomes large, and a deep localized level is formed. It is considered that a large gain is easily obtained in order to obtain a quantum dot effect. Also, regarding the loss in the active layer,
Generally, it is considered that if the In composition ratio is increased, the crystallinity is reduced, so that the self-absorption ratio is increased and the internal loss is increased. However, as described above, the present invention relates to a well layer in which the crystallinity is easily reduced. Since the total number of layers is set to 2 or less, the ratio of self-absorption is reduced to reduce the internal loss.

【0010】以上のように、本発明者は、しきい値電流
密度を低減するために、利得の増加と損失の低減につい
て種々検討した結果、In組成比の程度、特に420n
m以上となるようなIn組成比と、420nmより短波
長の場合のIn組成比とでは、In組成不均一の程度に
大きな違いが生じることを見出した。そして、理論によ
る推考と実験を重ねることで、発振波長が420nm以
上となる高In組成比では井戸層の全積層数を2以下と
しても大きな利得が得られ、しかも井戸層の積層数の減
少で内部損失が低減され、その結果、しきい値電流密度
の低下を達成している。また更に、本発明は、しきい値
電流密度の低下に対して、予想以上に寿命特性が向上し
ており、恐らく大きなIn組成不均一が素子の劣化の防
止に何らかの好影響を与えているのではないかと予想さ
れる。
As described above, the present inventor has conducted various studies on the increase in the gain and the reduction in the loss in order to reduce the threshold current density.
It has been found that there is a great difference in the degree of non-uniformity of the In composition ratio between the In composition ratio of not less than m and the In composition ratio at a wavelength shorter than 420 nm. By repeating the theory and experiments based on theory, a large gain can be obtained even when the total number of well layers is 2 or less at a high In composition ratio where the oscillation wavelength is 420 nm or more. The internal loss is reduced, and as a result, the threshold current density is reduced. Furthermore, in the present invention, the life characteristics are improved more than expected with respect to the decrease in the threshold current density, and probably the large non-uniform In composition has some positive effect on the prevention of the deterioration of the device. It is expected.

【0011】ちなみに、400nm付近の発振が可能な
程度のIn組成比の場合は、420nm以上の発振が可
能な場合と同様に、In組成不均一が生じているが、I
n組成不均一の程度が小さく、この小さなIn組成不均
一により形成される局在準位による量子ドット的効果は
小さいため、420nm以上としたとき得られる大きな
利得が、400nm付近では得られないと推測される。
Incidentally, when the In composition ratio is such that oscillation near 400 nm is possible, the In composition becomes non-uniform as in the case where oscillation above 420 nm is possible.
Since the degree of n composition non-uniformity is small, and the effect of the localized level formed by the small In composition non-uniformity is small, a large gain obtained at 420 nm or more cannot be obtained near 400 nm. Guessed.

【0012】更に、本発明において、レーザ素子の発振
波長を430nm以上とし、活性層が井戸層の全積層数
が1である単一量子井戸構造であると、しきい値電流密
度の低下、および素子の寿命特性の向上の点で好まし
い。更に、本発明において、活性層の量子井戸構造を形
成する障壁層が、n型不純物を1×1019/cm2
下、好ましくは5×1018/cm2以下含んでなると、
しきい値電流密度を低下させ、寿命特性を向上させる点
で好ましい。また更に、本発明において、井戸層が、n
型不純物を1×1018/cm2以下含んでなると、しき
い値電流密度を低下させ、寿命特性を向上させる点で好
ましい。また更に、本発明において、井戸層が、膜厚4
0オングストローム以下、好ましくは、膜厚が30オン
グストローム以下であると、InGaNの結晶性を損な
うことなく、しきい値電流密度を低下させ、寿命特性を
向上させる点で好ましい。また更に、本発明において、
活性層の量子井戸構造が、井戸層と障壁層から形成さ
れ、該障壁層が、100オングストローム以上、好まし
くは100〜200オングストロームの膜厚であると、
寿命特性の向上の点で好ましい。
Further, in the present invention, when the oscillation wavelength of the laser element is 430 nm or more and the active layer has a single quantum well structure in which the total number of well layers is 1, the threshold current density is reduced, and This is preferable from the viewpoint of improving the life characteristics of the device. Further, in the present invention, when the barrier layer forming the quantum well structure of the active layer contains an n-type impurity of 1 × 10 19 / cm 2 or less, preferably 5 × 10 18 / cm 2 or less,
This is preferable in that the threshold current density is reduced and the life characteristics are improved. Still further, in the present invention, the well layer is formed of n
It is preferable to include the type impurity of 1 × 10 18 / cm 2 or less in that the threshold current density is reduced and the life characteristics are improved. Furthermore, in the present invention, the well layer has a thickness of 4
A thickness of 0 Å or less, preferably 30 Å or less, is preferable in that the threshold current density is reduced and the life characteristics are improved without impairing the crystallinity of InGaN. Still further, in the present invention,
When the quantum well structure of the active layer is formed of a well layer and a barrier layer, and the barrier layer has a thickness of 100 Å or more, preferably 100 to 200 Å,
This is preferable from the viewpoint of improving the life characteristics.

【0013】また更に、本発明において、窒化物半導体
レーザ素子が、窒化物半導体と異なる材料よりなる異種
基板又は窒化物半導体基板上に、窒化物半導体の横方向
の成長を利用して成長させてなる窒化物半導体(以下E
LOG成長によるELOG基板、又は単にELOG基板
とする)上に成長されてなると、転位の低減された窒化
物半導体を基板とするので、転位の少ない素子構造を形
成することができ、特にIn組成比の大きな井戸層の結
晶性を良好にすることができ、しきい値電流密度の低減
及び寿命特性の向上の点で好ましい。
Still further, according to the present invention, the nitride semiconductor laser device is grown on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor by utilizing the lateral growth of the nitride semiconductor. Nitride semiconductor (hereinafter E
When grown on an ELOG substrate or simply an ELOG substrate by LOG growth), a nitride semiconductor with reduced dislocations is used as a substrate, so that an element structure with few dislocations can be formed. Can improve the crystallinity of a well layer having a large thickness, which is preferable in terms of reduction in threshold current density and improvement in life characteristics.

【0014】また、以下に、本発明の好ましいその他の
形態について記載する。本発明において、ELOG基板
が用いられ、ELOG基板上に成長させるn型コンタク
ト層が、AlaGa1-aN(0<a<1、好ましくは0.
01≦a≦0.05)からなると、n型コンタクト層と
熱膨張係数が異なる傾向があるELOG基板上に、n型
コンタクト層を形成しても内部の微細なクラックの発生
が防止でき、しきい値電流密度の低下及び寿命特性の向
上の点で好ましい。n型コンタクト層上には、レーザ素
子の種々の機能を有する複数の層を成長させるため、n
型コンタクト層の結晶性が良好であればあるほど、結晶
性の良好な素子を作製することができ、素子特性の向上
を達成することができる。また、本発明において、EL
OG基板を成長させるための、異種基板が、サファイア
のC面がステップ状にオフアングルされているものであ
ると、転位の低減及び良好な面状態を得る点で好まし
く、このようなELOG基板上に成長される素子構造も
良好となり、本発明の効果を得る点で好ましい。更に、
ステップ状にオフアングルされているサファイア基板の
オフアングル角が、0.1°〜0.3°であるとELO
G基板を良好に成長させることができ、しきい値電流密
度の低下及び寿命特性の向上の点で好ましい。
Further, other preferred embodiments of the present invention will be described below. In the present invention, an ELOG substrate is used, and the n-type contact layer grown on the ELOG substrate is made of Al a Ga 1-a N (0 <a <1, preferably 0.
01 ≦ a ≦ 0.05), even if an n-type contact layer is formed on an ELOG substrate, which tends to have a different coefficient of thermal expansion from that of the n-type contact layer, it is possible to prevent generation of minute cracks inside. This is preferable in terms of lowering the threshold current density and improving the life characteristics. In order to grow a plurality of layers having various functions of the laser element on the n-type contact layer, n
The better the crystallinity of the mold contact layer is, the more an element having good crystallinity can be manufactured, and the element characteristics can be improved. In the present invention, EL
When a heterogeneous substrate for growing an OG substrate is one in which the C-plane of sapphire is off-angled in a stepwise manner, it is preferable in terms of reducing dislocations and obtaining a good surface state. The element structure grown on the substrate is also favorable, which is preferable in that the effects of the present invention can be obtained. Furthermore,
If the off-angle angle of the sapphire substrate that is off-angled in a step shape is 0.1 ° to 0.3 °, ELO is performed.
The G substrate can be satisfactorily grown, which is preferable in terms of reduction in threshold current density and improvement in life characteristics.

【0015】[0015]

【発明の実施の形態】以下に、本発明の窒化物半導体レ
ーザ素子について更に詳細に説明する。本発明の窒化物
半導体レーザ素子は、基板上に、少なくともn型窒化物
半導体、Inを含んでなる井戸層を有する量子井戸構造
の活性層、及びp型窒化物半導体を順に積層されてなる
素子であって、活性層が井戸層の全積層数を2以下とし
て形成され、更に、発振波長が420nm以上となるよ
うに井戸層のIn組成比が調整されてなる。以下に素子
構造を形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The nitride semiconductor laser device according to the present invention will be described below in more detail. The nitride semiconductor laser device of the present invention is a device in which at least an n-type nitride semiconductor, an active layer having a quantum well structure having a well layer containing In, and a p-type nitride semiconductor are sequentially stacked on a substrate. In this case, the active layer is formed with the total number of well layers being 2 or less, and the In composition ratio of the well layer is adjusted so that the oscillation wavelength becomes 420 nm or more. An element structure is formed below.

【0016】(活性層)本発明において、活性層として
は、少なくとも井戸層にInを含んでなるIn bGa1-b
N(0≦b<1)からなる量子井戸構造である。そし
て、量子井戸構造の活性層は、発振波長が420nm以
上となるようにIn組成比が調整されている。活性層の
In組成比の調整としては、井戸層のIn組成比を、発
振波長が420nm以上となるように調整する。井戸層
のIn組成比としては、発振波長が420nm以上とな
るIn組成比であれば特に限定されず、具体的な値とし
ては、例えば下記の理論値の計算式から求められる値を
近似的な値として挙げることができる。しかし、実際に
レーザ素子を動作させて得られる発振波長は、量子井戸
構造をとる量子準位が形成されるため、発振波長のエネ
ルギー(Eλ)がInGaNのバンドギャップエネルギ
ー(Eg)よりも図2のように大きくなり、計算式など
から求められる発振波長より、短波長側へシフトする傾
向がある。
(Active Layer) In the present invention, the active layer
Means that at least the well layer contains In. bGa1-b
It is a quantum well structure composed of N (0 ≦ b <1). Soshi
Therefore, the active layer having the quantum well structure has an oscillation wavelength of 420 nm or less.
The In composition ratio is adjusted to be above. Active layer
In adjusting the In composition ratio, the In composition ratio of the well layer is adjusted.
The vibration wavelength is adjusted to be 420 nm or more. Well layer
As for the In composition ratio, the oscillation wavelength is 420 nm or more.
There is no particular limitation as long as the In composition ratio is
For example, the value obtained from the following formula
It can be cited as an approximate value. But actually
The oscillation wavelength obtained by operating the laser element is
Because a quantum level with a structure is formed, the energy of the oscillation wavelength
Energy (Eλ) is the band gap energy of InGaN
-It becomes larger than (Eg) as shown in Fig. 2,
From the oscillation wavelength calculated from
There is a direction.

【0017】[理論値の計算式] Eg=(1−χ)3.40+1.95χ−Bχ(1−
χ) 波長(nm)=1240/Eg Eg:InGaN井戸層のバンドギャップエネルギー χ:Inの組成比 3.40(eV):GaNのバンドギャップエネルギー 1.95(eV):InNのバンドギャップエネルギー B:ボーイングパラメーターを示し、1〜6eVとす
る。このようにボーイングパラメータが変動するのは、
最近の研究では、SIMS分析などから、従来は結晶に
歪みがないと仮定して1eVとされていたが、In組成
比の割合や膜厚が薄い場合等により歪みの生じる程度が
異なり、1eV以上となることが明らかとなってきてい
るためである。
[Calculation formula of theoretical value] Eg = (1-χ) 3.40 + 1.95χ-Bχ (1-
χ) wavelength (nm) = 1240 / Eg Eg: band gap energy of InGaN well layer χ: composition ratio of In 3.40 (eV): band gap energy of GaN 1.95 (eV): band gap energy of InN B : Indicates a bowing parameter, which is 1 to 6 eV. The variation of the Boeing parameter like this is
In recent studies, from SIMS analysis and the like, it has been conventionally assumed that the crystal has no distortion, but it is set to 1 eV. It is becoming clear that

【0018】上記のように井戸層のSIMS分析などか
ら求められる具体的なIn組成比から考えられる発振波
長と、実際に発振させたときの発振波長とには、やや相
違があるものの、実際の発振波長が420nm以上とな
る場合に、活性層の井戸層の全積層数を2以下とする
と、しきい値電流密度の低下と寿命特性の向上が可能と
なり、高信頼性の得られるレーザ素子を提供することが
できる。この理由は定かではないが、恐らく、発振波長
が400nm付近の場合には得られなかったが、発振波
長が420nmとなる素子の場合、In組成不均一が大
きくなり深い局在準位が形成されそれが量子ドット的効
果を得るために、井戸層の全積層数が2以下であっても
大きな利得が得られ、その結果、しきい値電流密度の低
下が可能となると考えられる。更に、井戸層の積層数を
2以下にすると、障壁層の膜厚を100オングストロー
ム以上、好ましくは100〜200オングストローム
と、厚めにした方が寿命が長くなる傾向がある。このこ
とから、しきい値電流密度の低下と寿命特性の向上が可
能となる。更に、しきい値電流密度の低下の程度より良
好な寿命特性が得られることから、大きなIn組成不均
一が素子劣化の防止に何らかの好影響を与えているため
ではないかと考えられる。
Although there is a slight difference between the oscillation wavelength considered from the specific In composition ratio obtained from the SIMS analysis of the well layer and the like as described above and the oscillation wavelength when actually oscillated, the actual oscillation wavelength is slightly different. When the lasing wavelength is 420 nm or more, if the total number of the active layer well layers is 2 or less, the threshold current density can be reduced and the life characteristics can be improved. Can be provided. Although the reason for this is not clear, it was probably not obtained when the oscillation wavelength was around 400 nm. However, in the case of an element having an oscillation wavelength of 420 nm, the non-uniform In composition became large and a deep localized level was formed. It is considered that a large gain can be obtained even if the total number of well layers is 2 or less in order to obtain a quantum dot effect, and as a result, the threshold current density can be reduced. Further, when the number of stacked well layers is two or less, the lifetime tends to be longer when the thickness of the barrier layer is set to be 100 Å or more, preferably 100 to 200 Å. Thus, the threshold current density can be reduced and the life characteristics can be improved. Furthermore, since a better life characteristic than the degree of decrease in the threshold current density is obtained, it is considered that the large non-uniformity of the In composition has some positive effect on the prevention of device deterioration.

【0019】活性層の量子井戸構造を形成する井戸層の
全積層数は、発振波長が420nm以上では2又は1で
あり、より好ましくは発振波長が430nm以上では1
である。このように発振波長によるIn組成比の変化
と、井戸層の積層数の調整とにより、しきい値電流密度
を良好に低下させ得ることができる。図1(a)に発振
波長が420nmの場合の井戸層の積層数としきい値電
流密度の関係を示し、図1(b)に発振波長が430n
mの場合についてグラフを示す。まず図1(a)に示す
ように、発振波長が420nmの場合は、井戸層の積層
数が1と2が最もしきい値電流密度が低下し、井戸層の
積層数を3及び4とすると急激に上昇する傾向がある。
また、図1(b)に示すように、発振波長が430nm
では、井戸層の積層数が1の場合が最もしきい値電流密
度が低下し、井戸層の積層数を2、3などと増やすとし
きい値電流密度の上昇が見られる。また、430nmよ
り長波長の場合も430nmの場合と同様に井戸層の積
層数が1の場合、しきい値電流密度が最小値となる。
The total number of the well layers forming the quantum well structure of the active layer is 2 or 1 when the oscillation wavelength is 420 nm or more, and more preferably 1 when the oscillation wavelength is 430 nm or more.
It is. As described above, the threshold current density can be favorably reduced by changing the In composition ratio due to the oscillation wavelength and adjusting the number of stacked well layers. FIG. 1A shows the relationship between the number of stacked well layers and the threshold current density when the oscillation wavelength is 420 nm, and FIG.
A graph is shown for the case of m. First, as shown in FIG. 1A, when the oscillation wavelength is 420 nm, the threshold current density is lowest when the number of stacked well layers is 1 and 2, and when the number of stacked well layers is 3 and 4. It tends to rise sharply.
Further, as shown in FIG. 1B, the oscillation wavelength is 430 nm.
The threshold current density decreases most when the number of stacked well layers is one, and increases when the number of stacked well layers is increased to two or three. Also, when the wavelength is longer than 430 nm, as in the case of 430 nm, when the number of stacked well layers is 1, the threshold current density becomes the minimum value.

【0020】本発明において、井戸層は、アンドープで
も、不純物をドープされていてもよいが、好ましくは結
晶性を損なわない点で、アンドープ、または不純物をド
ープする場合でも不純物(例えばSiなど)を1×10
18/cm2以下含有されてなるものが好ましい。井戸層
の結晶性が良好であれば、しきい値電流密度の低下や寿
命特性の向上の点で好ましい。井戸層の膜厚は、特に限
定されないが、しきい値電流密度の低下の点で、40オ
ングストローム以下、好ましくは30オングストローム
以下である。また井戸層の膜厚の下限値は、特に限定さ
れないが、10オングストローム程度である。
In the present invention, the well layer may be undoped or doped with an impurity. However, it is preferable that the well layer be doped with an impurity (eg, Si) even when undoped or doped with an impurity, so as not to impair the crystallinity. 1 × 10
Those containing 18 / cm 2 or less are preferable. If the well layer has good crystallinity, it is preferable in terms of lowering the threshold current density and improving the life characteristics. The thickness of the well layer is not particularly limited, but is not more than 40 Å, preferably not more than 30 Å from the viewpoint of reduction in threshold current density. The lower limit of the thickness of the well layer is not particularly limited, but is about 10 angstroms.

【0021】また、活性層の量子井戸を形成する障壁層
としては、特に限定されないが、少なくとも井戸層より
バンドギャップエネルギーが大きい組成のものが挙げら
れ、例えば具体的には、InbGa1-bN(0≦b<0.
1)で示される窒化物半導体が挙げられる。障壁層は、
アンドープでも、不純物をドープされていてもよいが、
好ましくはしきい値電流密度を低下させるために、不純
物(例えばSiなど)を1×1019/cm2以下、好ま
しくは5×1018/cm2以下含有されてなるものが好
ましい。障壁層の膜厚としては、特に限定されないが、
100オングストローム以上、好ましくは100〜20
0オングストロームである。このような膜厚であると、
素子が劣化しにくくなり寿命特性の向上の点で好まし
い。
The barrier layer forming the quantum well of the active layer is not particularly limited, but may be a barrier layer having a composition having a band gap energy larger than at least the well layer. For example, specifically, In b Ga 1− b N (0 ≦ b <0.
The nitride semiconductor shown in 1) is mentioned. The barrier layer is
It may be undoped or doped with impurities,
Preferably, in order to lower the threshold current density, an impurity (for example, Si or the like) containing 1 × 10 19 / cm 2 or less, preferably 5 × 10 18 / cm 2 or less is preferable. The thickness of the barrier layer is not particularly limited,
100 angstrom or more, preferably 100 to 20
0 Angstrom. With such a film thickness,
The element is less likely to deteriorate, which is preferable from the viewpoint of improving the life characteristics.

【0022】活性層の井戸層の積層数が2の場合、少な
くとも井戸層が2層積層されていればよく、障壁層から
始まり井戸層で終わっても、障壁層から始まり障壁層で
終わっても、井戸層から始まり障壁層で終わっても、ま
た井戸層から始まり井戸層で終わってもよい。好ましく
は障壁層で始まり障壁層で終わると、しきい値電流密度
を低下させ寿命特性を向上させるのに好ましい。また、
活性層が井戸層の積層数が1である単一量子井戸構造の
場合は、障壁層は井戸層を挟むように形成されるのが好
ましい。単一量子井戸構造の場合、障壁層が形成されて
いると、しきい値電流密度の低下及び寿命特性の向上の
点で好ましい。また、活性層が単一量子井戸構造の場
合、障壁層を設けない素子構造とすることもできる。
When the number of the well layers of the active layer is two, at least two well layers need only be stacked, and the well layer may start from the barrier layer and end at the well layer, or may start from the barrier layer and end at the barrier layer. It may start with a well layer and end with a barrier layer, or start with a well layer and end with a well layer. Preferably, starting at the barrier layer and ending at the barrier layer is preferable for lowering the threshold current density and improving the life characteristics. Also,
When the active layer has a single quantum well structure in which the number of stacked well layers is 1, the barrier layer is preferably formed so as to sandwich the well layer. In the case of a single quantum well structure, it is preferable to form a barrier layer in terms of lowering threshold current density and improving life characteristics. In the case where the active layer has a single quantum well structure, an element structure without a barrier layer may be used.

【0023】本発明の窒化物半導体レーザ素子は、少な
くとも、上記のように井戸層の全積層数と420nm以
上の発振波長が得られるようにIn組成比の調整された
活性層を有していればよく、その他の素子構造としては
特に限定されないが、例えば具体的な一実施の形態とし
ては、図5に示す素子構造のレーザ素子を挙げることが
できる。レーザ素子が、図5に示す素子構造と、上記の
井戸層等の特定された活性層と組み合わせると、しきい
値電流密度の低下及び寿命特性の向上の点で好ましい。
しかし、本発明はこれに限定されない。
The nitride semiconductor laser device of the present invention has at least an active layer whose In composition ratio is adjusted so as to obtain the total number of well layers and an oscillation wavelength of 420 nm or more as described above. Other device structures are not particularly limited, but a specific embodiment is, for example, a laser device having the device structure shown in FIG. It is preferable that the laser element be combined with the element structure shown in FIG. 5 and the specified active layer such as the above-mentioned well layer in terms of reduction of threshold current density and improvement of life characteristics.
However, the present invention is not limited to this.

【0024】図5は、本発明の一実施の形態である窒化
物半導体レーザ素子を示す模式的断面図である。図5に
は、サファイア等の異種基板上にELOG成長させた窒
化物半導体基板1上に、n型不純物(例えばSi)をド
ープしてなるAlaGa1-aN(0<a<1)よりなるn
型コンタクト層2、SiドープのIngGa1-gN(0.
05≦g≦0.2)よりなるクラック防止層3、Ale
Ga1-eN(0.12≦e<0.15)を含んでなる多
層膜のn型クラッド層4、アンドープのGaNからなる
n型ガイド層5、InbGa1-bN(0≦b<1)からな
る量子井戸構造の活性層6、MgドープのAldGa1-d
N(0<d≦1)からなる少なくとも1層以上のp型電
子閉じ込め層7、アンドープのGaNからなるp型ガイ
ド層8、AlfGa1-fN(0<f≦1)を含んでなる多
層膜のp型クラッド層9、MgドープのGaNからなる
p型コンタクト層10からなるリッジ形状のストライプ
を有する窒化物半導体レーザ素子が示されている。ま
た、p電極は、リッジ形状のストライプの最上層に形成
され、n電極はn型コンタクト層上に形成される。以下
に、基板や各層等について更に詳細に説明する。
FIG. 5 is a schematic sectional view showing a nitride semiconductor laser device according to one embodiment of the present invention. FIG. 5 shows Al a Ga 1-a N (0 <a <1) obtained by doping an n-type impurity (for example, Si) on a nitride semiconductor substrate 1 grown by ELOG on a heterogeneous substrate such as sapphire. Consisting of n
Type contact layer 2, Si-doped In g Ga 1-g N (0.
05 ≦ g ≦ 0.2), crack prevention layer 3, Al e
N - type cladding layer 4 of a multilayer film containing Ga 1-e N (0.12 ≦ e <0.15), n-type guide layer 5 made of undoped GaN, In b Ga 1-b N (0 ≦ b <1), an active layer 6 having a quantum well structure and Mg-doped Al d Ga 1 -d
At least one or more p-type electron confinement layers 7 made of N (0 <d ≦ 1), a p-type guide layer 8 made of undoped GaN, and Al f Ga 1 -fN (0 <f ≦ 1) A nitride semiconductor laser device having a ridge-shaped stripe composed of a p-type cladding layer 9 of a multilayer film and a p-type contact layer 10 of Mg-doped GaN is shown. The p-electrode is formed on the uppermost layer of the ridge-shaped stripe, and the n-electrode is formed on the n-type contact layer. Hereinafter, the substrate and each layer will be described in more detail.

【0025】(ELOG成長)まず、ELOG成長につ
いて以下に説明する。本発明において、用いることので
きるELOG成長としては、窒化物半導体の縦方向の成
長を少なくとも部分的に一時的止めて、横方向の成長を
利用して転位を抑制することのできる成長方法であれば
特に限定されない。
(ELOG Growth) First, ELOG growth will be described below. In the present invention, as the ELOG growth that can be used, any growth method that can at least partially temporarily stop vertical growth of a nitride semiconductor and suppress dislocations by using horizontal growth can be used. It is not particularly limited.

【0026】例えば具体例としては、窒化物半導体と異
なる材料からなる異種基板上に、窒化物半導体が成長し
ないかまたは成長しにくい材料からなる保護膜を部分的
に形成し、その上から窒化物半導体を成長させることに
より、保護膜が形成されていない部分から窒化物半導体
が成長し、成長を続けることにより保護膜上に向かって
横方向に成長することにより厚膜の窒化物半導体(EL
OG基板)が得られる成長方法が挙げられる。このよう
な成長方法としては、例えば特願平10−275826
号、特願平10−119377号、特願平10−146
431号、特願平11−37826号、各明細書に記載
の方法が挙げられる。
For example, as a specific example, a protective film made of a material on which a nitride semiconductor does not grow or hardly grows is partially formed on a heterogeneous substrate made of a material different from that of a nitride semiconductor. By growing the semiconductor, the nitride semiconductor grows from a portion where the protective film is not formed, and by continuing to grow laterally toward the protective film, a thick nitride semiconductor (EL) is formed.
(OG substrate) can be obtained. As such a growth method, for example, Japanese Patent Application No. 10-275826
No., Japanese Patent Application No. 10-119377, Japanese Patent Application No. 10-146
431, Japanese Patent Application No. 11-37826, and the methods described in each specification.

【0027】また、その他の具体例としては、保護膜を
用いない方法であり、窒化物半導体と異なる材料からな
る異種基板上に成長させた窒化物半導体上に、凹凸を形
成し、この上から再び窒化物半導体を成長させてなる窒
化物半導体(ELOG基板)が得られる成長方法が挙げ
られる。また、保護膜を用いず、窒化物半導体の表面を
部分的に改質して窒化物半導体の横方向の成長を意図的
に行わせる方法が挙げられる。このような成長方法とし
ては、例えば特願平11−378227号、特願平11
−168079号、特願平11−142400号、各明
細書に記載の方法が挙げられる。
Another specific example is a method that does not use a protective film, in which irregularities are formed on a nitride semiconductor grown on a heterogeneous substrate made of a material different from that of the nitride semiconductor. A growth method for obtaining a nitride semiconductor (ELOG substrate) by growing a nitride semiconductor again is given. In addition, there is a method in which the surface of the nitride semiconductor is partially modified without using a protective film so that the lateral growth of the nitride semiconductor is intentionally performed. As such a growth method, for example, Japanese Patent Application Nos. 11-378227 and 11-378227.
168080, Japanese Patent Application No. 11-142400, and the method described in each specification.

【0028】また更に、上記のようなELOG成長等に
より得られた窒化物半導体を基板とし、この窒化物半導
体上に、上記に示したような保護膜を用いて行う又は凹
凸を形成する等のELOG成長を繰り返して転位を良好
に低減される窒化物半導体を得る成長方法が挙げられ
る。このような成長方法としては、例えば特願平11−
80288号明細書に記載の方法が挙げられる。
Further, a nitride semiconductor obtained by the above-described ELOG growth or the like is used as a substrate, and the above-described protective film is used on the nitride semiconductor, or a method such as forming unevenness is used. There is a growth method for obtaining a nitride semiconductor in which dislocation is favorably reduced by repeating ELOG growth. As such a growth method, for example, Japanese Patent Application No.
80288.

【0029】上記したELOG成長として好ましくは保
護膜を用いないで成長させる方法、及び窒化物半導体上
にELOG成長させる方法である。このような方法で行
うと転位の低減の点で好ましく、さらには転位の低減さ
れたELOG基板上に素子構造を形成すると、しきい値
電流密度の低減及び寿命特性の向上の点で好ましい。上
記に挙げたELOG成長方法についての詳細は、上記列
記した各号明細書の記載の通りであるが、好ましい一例
を以下に示す。しかし、本発明はこれに限定されない。
The above-mentioned ELOG growth is preferably a method of growing without using a protective film, and a method of growing ELOG on a nitride semiconductor. Such a method is preferable in terms of reducing dislocations, and it is preferable to form an element structure on an ELOG substrate in which dislocations are reduced in terms of reduction in threshold current density and improvement in life characteristics. The details of the ELOG growth method mentioned above are as described in the above-listed specifications, but a preferred example is shown below. However, the present invention is not limited to this.

【0030】以下に、本発明に用いることのできる好ま
しいELOG成長の一実施の形態を図4を用いて説明す
る。図4(a−1〜a−4)は、窒化物半導体の成長方
法の一実施の形態を段階的に示した模式図である。ま
ず、図4(a−1)の第1の工程において、異種基板4
1上に第1の窒化物半導体42を成長させ、図4(a−
2)の第2の工程において、第1の窒化物半導体42に
凹凸を形成し、続いて図4(a−3)の第3の工程にお
いて、凹凸の形成された第1の窒化物半導体42上に、
常圧以上の圧力条件下で、第2の窒化物半導体43を成
長させる。
An embodiment of a preferred ELOG growth that can be used in the present invention will be described below with reference to FIG. FIG. 4 (a-1 to a-4) is a schematic view illustrating stepwise an embodiment of a nitride semiconductor growing method. First, in the first step of FIG.
1 is grown on the first nitride semiconductor 42, and FIG.
In the second step of 2), irregularities are formed on the first nitride semiconductor 42. Subsequently, in the third step of FIG. 4A-3, the first nitride semiconductor 42 having the irregularities is formed. above,
The second nitride semiconductor 43 is grown under normal pressure or higher pressure conditions.

【0031】以下に上記各工程ごとに図4を用いて更に
詳細に説明する。 (第1の工程)図4(a−1)は異種基板41上に、第
1の窒化物半導体42を成長させる第1の工程を行った
模式的段面図である。この第1の工程において、用いる
ことのできる異種基板41としては、例えば、C面、R
面、及びA面のいずれかを主面とするサファイア、スピ
ネル(MgA124)のような絶縁性基板、SiC(6
H、4H、3Cを含む)、ZnS、ZnO、GaAs、
Si、及び窒化物半導体と格子整合する酸化物基板等、
従来知られている窒化物半導体と異なる基板材料を用い
ることができる。好ましい異種基板としては、サファイ
ア、スピネルが挙げられる。異種基板としてサファイア
を用いる場合、サファイアの主面をどの面にするかによ
り、凹凸を形成した時の凸部上部と凹部側面の窒化物半
導体の面方位が特定される傾向があり、その面方位によ
って、窒化物半導体の成長速度がやや異なることから、
凹部側面に成長し易い面方位がくるように主面を選択し
てもよい。
Hereinafter, each of the above steps will be described in more detail with reference to FIG. (First Step) FIG. 4A-1 is a schematic step view in which a first step of growing a first nitride semiconductor 42 on a heterogeneous substrate 41 is performed. In the first step, as the heterogeneous substrate 41 that can be used, for example,
Surface, and sapphire to either the main surface of the surface A, the insulating substrate such as spinel (MgA1 2 O 4), SiC (6
H, 4H, 3C), ZnS, ZnO, GaAs,
Si, and oxide substrates lattice-matched with nitride semiconductors, etc.
A substrate material different from a conventionally known nitride semiconductor can be used. Preferred heterosubstrates include sapphire and spinel. When sapphire is used as a dissimilar substrate, the orientation of the nitride semiconductor on the upper portion of the projection and the side surface of the depression when the unevenness is formed tends to be specified depending on which surface is the main surface of the sapphire. Because the growth rate of nitride semiconductors is slightly different,
The main surface may be selected such that a plane orientation that facilitates growth is provided on the side surface of the concave portion.

【0032】また、第1の工程において、異種基板41
上に第1の窒化物半導体42を成長させる前に、異種基
板41上にバッファ層(図示されていない)を形成して
もよい。バッファ層としては、AlN、GaN、AlG
aN、InGaN等が用いられる。バッファ層は、90
0℃以下300℃以上の温度で、膜厚0.5μm〜10
オングストロームで成長される。このように異種基板1
上にバッファ層を900℃以下の温度で形成すると、異
種基板41と第1の窒化物半導体42との格子定数不正
を緩和し、第1の窒化物半導体42の結晶欠陥が少なく
なる傾向にある。
Further, in the first step, the heterogeneous substrate 41
Before growing the first nitride semiconductor 42 thereon, a buffer layer (not shown) may be formed on the heterogeneous substrate 41. AlN, GaN, AlG
aN, InGaN or the like is used. The buffer layer is 90
At a temperature of 0 ° C. or less and 300 ° C. or more, a film thickness of 0.5 μm to 10 μm
Growing in Angstrom. Thus, the heterogeneous substrate 1
When the buffer layer is formed thereon at a temperature of 900 ° C. or lower, the lattice constant between the heterogeneous substrate 41 and the first nitride semiconductor 42 is reduced, and the crystal defects of the first nitride semiconductor 42 tend to be reduced. .

【0033】第1の工程において、異種基板41上に形
成される第1の窒化物半導体42としては、アンドープ
(不純物をドープしない状態、undope)のGaN、S
i、Ge、及びS等のn型不純物をドープしたGaNを
用いることができる。第1の窒化物半導体42は、高
温、具体的には約900℃より高温〜1100℃、好ま
しくは1050℃で異種基板41上に成長される。この
ような温度で成長させると、第1の窒化物半導体42は
単結晶となる。第1の窒化物半導体42の膜厚は特に限
定しないが、凹部内部での縦方向の成長を抑えて、横方
向の成長が促進できるように、凹凸の形状を調整するこ
とが可能な膜厚であることが好ましく、少なくとも50
0オングストローム以上、好ましくは5μm以上、より
好ましくは10μm以上の膜厚で形成する。
In the first step, as the first nitride semiconductor 42 formed on the heterogeneous substrate 41, undoped (undoped) GaN, S
GaN doped with n-type impurities such as i, Ge, and S can be used. The first nitride semiconductor 42 is grown on the heterogeneous substrate 41 at a high temperature, specifically, higher than about 900 ° C. to 1100 ° C., preferably 1050 ° C. When grown at such a temperature, first nitride semiconductor 42 becomes a single crystal. Although the thickness of the first nitride semiconductor 42 is not particularly limited, the thickness of the first nitride semiconductor 42 can be adjusted so that the growth in the vertical direction inside the concave portion can be suppressed and the growth in the horizontal direction can be promoted. And preferably at least 50
The film is formed to have a thickness of 0 Å or more, preferably 5 μm or more, more preferably 10 μm or more.

【0034】(第2の工程)次に、図4(a−2)は異
種基板41上に第1の窒化物半導体42を成長させた
後、第1の窒化物半導体42に部分的に第1の窒化物半
導体42がわずかに残る程度の深さで凹凸を形成して、
凹部側面に第1の窒化物半導体42を露出させてなる模
式的断面図である。
(Second Step) Next, FIG. 4A-2 shows that after the first nitride semiconductor 42 is grown on the heterogeneous substrate 41, the first nitride semiconductor 42 is partially formed on the first nitride semiconductor 42. Forming unevenness at a depth such that the first nitride semiconductor 42 slightly remains;
FIG. 4 is a schematic cross-sectional view in which a first nitride semiconductor 42 is exposed on a side surface of a concave portion.

【0035】第2の工程において、部分的に凹凸を形成
するとは、少なくとも凹部側面に第1の窒化物半導体4
2が露出されるように、第1の窒化物半導体42の表面
から異種基板41方向に窪みを形成してあればよく、第
1の窒化物半導体42にいずれの形状で凹凸を設けても
よく、例えば、ランダムな窪み、ストライプ状、碁盤目
状、ドット状に形成できる。好ましい形状としては、ス
トライプ状であり、この形状とすると、異常成長が少な
く、より平坦に埋まり好ましい。第1の窒化物半導体4
2に部分的に設けられた凹凸は、第1の窒化物半導体4
2の途中まで、又は異種基板に達する深さで形成され、
好ましくは異種基板が露出する程度の深さが好ましい。
凹部底部に異種基板が露出されていると、凹部底部から
の成長が抑制されやすくなり、凹部開口部から厚膜に成
長する第2の窒化物半導体43の転位を低減し易くなり
好ましい。
In the second step, forming the unevenness partially means that the first nitride semiconductor 4 is formed on at least the side surface of the concave portion.
A recess may be formed in the direction of the heterogeneous substrate 41 from the surface of the first nitride semiconductor 42 so that 2 is exposed. Irregularities may be provided in the first nitride semiconductor 42 in any shape. For example, they can be formed in random depressions, stripes, grids, or dots. A preferable shape is a stripe shape, and this shape is preferable because it has less abnormal growth and is buried more flat. First nitride semiconductor 4
2 are partially provided on the first nitride semiconductor 4.
2 or formed at a depth reaching the heterogeneous substrate,
Preferably, the depth is such that the heterogeneous substrate is exposed.
When the heterogeneous substrate is exposed at the bottom of the recess, the growth from the bottom of the recess is easily suppressed, and the dislocation of the second nitride semiconductor 43 that grows to a thick film from the opening of the recess is easily reduced, which is preferable.

【0036】凹凸の形状は、凹部側面の長さや、凸部上
部の幅と凹部底部の幅などは、特に限定されないが、少
なくとも凹部内での縦方向の成長が抑制され、凹部開口
部から厚膜に成長する第2の窒化物半導体43が凹部側
面から横方向に成長したものとなるように調整されてい
ることが好ましい。凹凸の形状をストライプ状とする場
合、ストライプの形状として特に限定されないが、例え
ばストライプ幅(凸部上部の幅)を1〜20μm、好ま
しくは1〜10μmであり、ストライプ間隔(凹部底部
の幅)を3〜20μm、好ましくは10〜19μmであ
るものを形成することができる。このようなストライプ
形状を有していると、転位の低減と面状態を良好にする
点で好ましい。凹部開口部から成長する第2の窒化物半
導体43の部分を多くするには、凹部底部の幅を広く
し、凸部上部の幅を狭くすることで可能となり、このよ
うにすると転位の低減された部分を多くすることができ
る。凹部底部の幅を広くした場合には、凹部の深さを深
めにすることが、凹部底部から成長する可能性のある縦
方向の成長を防止するのに好ましい。
The shape of the unevenness is not particularly limited, such as the length of the side surface of the concave portion, the width of the upper portion of the convex portion, and the width of the bottom portion of the concave portion. At least growth in the vertical direction in the concave portion is suppressed, and It is preferable that the second nitride semiconductor 43 grown in the film is adjusted so as to grow laterally from the side surface of the concave portion. When the shape of the unevenness is a stripe shape, the shape of the stripe is not particularly limited. For example, the stripe width (width of the upper portion of the convex portion) is 1 to 20 μm, preferably 1 to 10 μm, and the stripe interval (width of the lower portion of the concave portion). Having a thickness of 3 to 20 μm, preferably 10 to 19 μm. Having such a stripe shape is preferable in terms of reducing dislocations and improving the surface state. Increasing the portion of the second nitride semiconductor 43 that grows from the opening of the concave portion can be achieved by increasing the width of the bottom portion of the concave portion and decreasing the width of the upper portion of the convex portion, thereby reducing dislocations. Can be more. When the width of the bottom of the recess is increased, it is preferable to increase the depth of the recess in order to prevent the growth in the vertical direction that may grow from the bottom of the recess.

【0037】第2の工程で凹凸を設ける方法としては、
第1の窒化物半導体42を一部分取り除くことができる
方法であればいずれの方法でもよく、例えばエッチン
グ、ダイシング等が挙げられる。エッチングにより、第
1の窒化物半導体42に部分的(選択的)に凹凸を形成
する場合は、フォトリソグラフィー技術における種々の
形状のマスクパターンを用いて、ストライプ状、碁盤目
状等のフォトマスクを作製し、レジストパターンを第1
の窒化物半導体2に形成してエッチングすることにより
形成できる。フォトマスクは、エッチングして凹凸を形
成後に除去される。また、ダイシングで行う場合は、例
えば、ストライプ状や碁盤目状に形成できる。
As a method of providing the unevenness in the second step,
Any method may be used as long as the first nitride semiconductor 42 can be partially removed, and examples thereof include etching and dicing. When unevenness is formed partially (selectively) on the first nitride semiconductor 42 by etching, using a mask pattern of various shapes in photolithography technology, a photomask such as a stripe shape or a grid shape is used. Fabricate the resist pattern first
Formed on the nitride semiconductor 2 and then etched. The photomask is removed after etching to form irregularities. When dicing is performed, for example, it can be formed in a stripe shape or a grid shape.

【0038】第2の工程において窒化物半導体をエッチ
ングする方法には、ウエットエッチング、ドライエッチ
ング等の方法があり、平滑な面を形成するには、好まし
くはドライエッチングを用いる。ドライエッチングに
は、例えば反応性イオンエッチング(RIE)、反応性
イオンビームエッチング(RIBE)、電子サイクロト
ロンエッチング(ECR)、イオンビームエッチング等
の装置があり、いずれもエッチングガスを適宜選択する
ことにより、窒化物半導体をエッチングしてできる。例
えば、本出願人が先に出願した特開平8−17803号
公報記載の窒化物半導体の具体的なエッチング手段を用
いることができる。また、エッチングによって凹凸を形
成する場合、エッチング面(凹部側面)が、図4(a−
2)に示すように異種基板に対して端面がほぼ垂直とな
る形状、又は順メサ形状や逆メサ形状でもよく、あるい
は階段状になるように形成された形状等がある。好まし
くは転位の低減や面状態の良好性などの点から、垂直、
逆メサ、順メサであり、より好ましくは垂直である。
The method of etching the nitride semiconductor in the second step includes wet etching, dry etching and the like, and dry etching is preferably used to form a smooth surface. Dry etching includes, for example, devices such as reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and ion beam etching. It can be formed by etching a nitride semiconductor. For example, a specific nitride semiconductor etching means described in Japanese Patent Application Laid-Open No. H8-17803 previously filed by the present applicant can be used. In the case where the unevenness is formed by etching, the etched surface (the side surface of the concave portion) is formed as shown in FIG.
As shown in 2), there may be a shape in which the end face is substantially perpendicular to the heterogeneous substrate, a forward mesa shape or an inverted mesa shape, or a shape formed in a step shape. Preferably, from the viewpoint of reduction of dislocation and good surface condition,
Inverse mesas, forward mesas, and more preferably vertical.

【0039】(第3の工程)次に、図4(a−3)は、
エッチングにより凹凸を有する第1の窒化物半導体42
上に、常圧以上の加圧条件下で、第2の窒化物半導体4
3を成長させる第3の工程を行った模式的断面図であ
る。第2の窒化物半導体43としては、前記第1の窒化
物半導体42と同様のものを用いることができる。第2
の窒化物半導体43の成長温度は、第1の窒化物半導体
42を成長させる場合と同様であり、このような温度で
成長させる第2の窒化物半導体43は単結晶となる。ま
た、第2の窒化物半導体43を成長させる際に、不純物
(例えばSi、Ge、Sn、Be、Zn、Mn、Cr、
及びMg等)をドープして成長さる、または窒化物半導
体の原料となるIII族とV族の成分のモル比(III
/Vのモル比)を調整して成長させる等により、横方向
の成長を縦方向の成長に比べて促進させ転位を低減させ
る点で好ましく、さらに第2の窒化物半導体43の表面
の面状態を良好にする点で好ましい。
(Third Step) Next, FIG.
First nitride semiconductor 42 having irregularities by etching
On top of the second nitride semiconductor 4
FIG. 13 is a schematic cross-sectional view showing a state where a third step of growing a third layer is performed. As the second nitride semiconductor 43, the same as the first nitride semiconductor 42 can be used. Second
The growth temperature of the nitride semiconductor 43 is the same as that for growing the first nitride semiconductor 42, and the second nitride semiconductor 43 grown at such a temperature is a single crystal. Further, when growing the second nitride semiconductor 43, impurities (for example, Si, Ge, Sn, Be, Zn, Mn, Cr,
And Mg, etc.), or the molar ratio of the group III and group V components (III
/ Molar ratio) is preferred in that the growth in the lateral direction is promoted as compared with the growth in the vertical direction to reduce dislocations, and the surface state of the surface of the second nitride semiconductor 43 is further improved. Is preferable in that the

【0040】上記の常圧以上の加圧条件とは、常圧(意
図的に圧力を加えない状態の圧力)から、装置などを調
整し意図的に圧力を加えて加圧条件にした状態で反応を
行うことである。具体的な圧力としては、常圧以上の圧
力であれば特に限定されないが、好ましくは常圧(ほぼ
1気圧)〜2.5気圧であり、好ましい圧力としては、
常圧〜1.5気圧である。このような圧力の条件下で第
2の窒化物半導体を成長させると、第2の窒化物半導体
の表面の面状態を良好にする点で好ましい。
The above-mentioned pressurizing condition above normal pressure is a condition in which the device is adjusted from normal pressure (pressure in which no pressure is intentionally applied) to intentionally apply pressure to obtain a pressurizing condition. To perform the reaction. The specific pressure is not particularly limited as long as it is equal to or higher than normal pressure, but is preferably from normal pressure (approximately 1 atm) to 2.5 atm.
Normal pressure to 1.5 atm. It is preferable to grow the second nitride semiconductor under such a pressure condition in that the surface state of the surface of the second nitride semiconductor is improved.

【0041】また、第3の工程において、凹部内部では
凹部の側面から横方向に成長するものと、凹部底部から
縦方向に成長するものとがあると思われるが、成長し続
ける過程で、凹部側面から成長した第2の窒化物半導体
同士が接合し、凹部底部からの成長を抑制する。その結
果、凹部開口部から成長した第2の窒化物半導体には転
位がほとんど見られない。凹部底部からの縦方向の成長
は、凹部側面からの横方向の成長に比べ、成長速度が遅
いと思われる。また、凹部底部の表面が、サファイアな
どの異種基板であると、凹部底部からの第2の窒化物半
導体の成長が抑制され、凹部側面からの第2の窒化物半
導体の成長が良好となり、転位の低減の点で好ましい。
In the third step, the inside of the concave portion may grow laterally from the side surface of the concave portion, and may grow vertically from the bottom portion of the concave portion. The second nitride semiconductors grown from the side surfaces are bonded to each other to suppress the growth from the bottom of the concave portion. As a result, almost no dislocation is seen in the second nitride semiconductor grown from the opening of the concave portion. The growth rate in the vertical direction from the bottom of the concave portion seems to be slower than that in the lateral direction from the side surface of the concave portion. In addition, when the surface of the bottom of the concave portion is a heterogeneous substrate such as sapphire, the growth of the second nitride semiconductor from the bottom of the concave portion is suppressed, and the growth of the second nitride semiconductor from the side surface of the concave portion is improved. It is preferable in terms of reduction of the amount.

【0042】一方、凸部上部から成長した第2の窒化物
半導体部分には、凹部開口部から成長するものに比べて
やや多めの転位が見られるが、凸部上部に縦方向に成長
を始める窒化物半導体も、縦方向に成長する速度より
も、凹部開口部に向かって横方向に成長する傾向があ
り、凹凸を形成しないで縦方向に成長させた場合に比べ
れば転位が低減する。また、本発明の第2及び第3の工
程を繰り返すことで、凸部上部の転位をなくすことがで
きる。また、凸部上部と凹部内部から成長した第2の窒
化物半導体は、成長の過程で接合し、図4(a−4)の
ようになる。
On the other hand, in the second nitride semiconductor portion grown from the upper portion of the convex portion, dislocations slightly larger than those grown from the opening portion of the concave portion are found, but the vertical growth starts in the upper portion of the convex portion. The nitride semiconductor also tends to grow in the lateral direction toward the opening of the concave portion rather than in the vertical direction, and dislocations are reduced as compared with the case where the nitride semiconductor is grown in the vertical direction without forming irregularities. Further, by repeating the second and third steps of the present invention, dislocations at the upper portion of the convex portion can be eliminated. In addition, the second nitride semiconductor grown from the upper portion of the convex portion and the inside of the concave portion is joined during the growth process, and becomes as shown in FIG.

【0043】更に、第3の工程において、第2の窒化物
半導体を成長させる際に、圧力を常圧以上の加圧条件に
調整することにより、第2の窒化物半導体の表面が異常
成長の少ない平坦な良好な面状態となる。
Further, in the third step, when growing the second nitride semiconductor, the pressure is adjusted to a pressure condition equal to or higher than the normal pressure, so that the surface of the second nitride semiconductor becomes abnormally grown. A good and flat surface state is obtained.

【0044】また、本発明において、第2及び第3の工
程を繰り返す場合、図4(b−1)に示すように、第1
の窒化物半導体に形成した凹部上部に凸部が、第1の窒
化物半導体に形成した凸部上部に凹部が、それぞれ位置
するように第2の窒化物半導体に部分的に凹凸を形成す
る。そして凹凸を形成された第2の窒化物半導体上に第
3の窒化物半導体4を成長させる。第3の窒化物半導体
4は、全体的に転位の少ない窒化物半導体となり好まし
い。第3の窒化物半導体としては第2の窒化物半導体と
同様のものを成長させる。また、第2及び第3の工程を
繰り返す場合、第2の窒化物半導体の膜厚を、繰り返さ
ない場合に比べて、やや薄く成長させ、第2の窒化物半
導体に形成される凹部底部がサファイアなどの異種基板
面となるように第2の窒化物半導体をエッチングする
と、転位のより少ない面状態の良好な第3の窒化物半導
体が得られ好ましい。
In the present invention, when the second and third steps are repeated, as shown in FIG.
The second nitride semiconductor is partially formed with projections and depressions such that the projections are located above the depressions formed in the nitride semiconductor and the depressions are located above the projections formed in the first nitride semiconductor. Then, the third nitride semiconductor 4 is grown on the second nitride semiconductor having the unevenness. The third nitride semiconductor 4 is preferably a nitride semiconductor having few dislocations as a whole. As the third nitride semiconductor, the same as the second nitride semiconductor is grown. Further, when the second and third steps are repeated, the second nitride semiconductor is grown slightly thinner than when it is not repeated, and the bottom of the concave portion formed in the second nitride semiconductor is made of sapphire. Etching the second nitride semiconductor so as to form a heterogeneous substrate surface such as that described above is preferable because a third nitride semiconductor having less dislocations and a good surface state can be obtained.

【0045】また、第2の窒化物半導体43は、この上
に素子構造となる窒化物半導体を成長させるための基板
となるが、素子構造を形成するには異種基板を予め除去
してから行う場合と、異種基板等を残して行う場合があ
る。また、素子構造を形成した後で異種基板を除去する
場合もある。異種基板等を除去する場合の第2の窒化物
半導体5の膜厚は、50μm以上、好ましくは100μ
m以上、好ましくは500μm以下である。この範囲で
あると異種基板及び保護膜等を研磨除去しても、第2の
窒化物半導体43が割れにくくハンドリングが容易とな
り好ましい。
The second nitride semiconductor 43 serves as a substrate on which a nitride semiconductor having an element structure is grown. The formation of the element structure is performed after removing a different kind of substrate in advance. In some cases, the process is performed while leaving a different substrate or the like. In some cases, the heterogeneous substrate is removed after the element structure is formed. The thickness of the second nitride semiconductor 5 when removing a heterogeneous substrate or the like is 50 μm or more, preferably 100 μm or more.
m, preferably 500 μm or less. When the thickness is in this range, the second nitride semiconductor 43 is less likely to be broken even when the heterogeneous substrate, the protective film, and the like are polished and removed, so that handling is preferable.

【0046】また異種基板等を残して行う場合の第2の
窒化物半導体43の膜厚は、特に限定されないが、10
0μm以下、好ましくは50μm以下、より好ましくは
20μm以下である。この範囲であると異種基板と窒化
物半導体の熱膨張係数差によるウエハの反りが防止で
き、更に素子基板となる第2の窒化物半導体45の上に
素子構造となる窒化物半導体を良好に成長させることが
できる。
The thickness of the second nitride semiconductor 43 in the case of performing the process while leaving a heterogeneous substrate or the like is not particularly limited.
It is 0 μm or less, preferably 50 μm or less, more preferably 20 μm or less. Within this range, warpage of the wafer due to the difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor can be prevented, and a nitride semiconductor having an element structure can be favorably grown on the second nitride semiconductor 45 serving as an element substrate. Can be done.

【0047】本発明の窒化物半導体の成長方法におい
て、第1の窒化物半導体42、及び第2の窒化物半導体
43を成長させる方法としては、特に限定されないが、
MOVPE(有機金属気相成長法)、HVPE(ハライ
ド気相成長法)、MBE(分子線エピタキシー法)、M
OCVD(有機金属化学気相成長法)等、窒化物半導体
を成長させるのに知られている全ての方法を適用でき
る。好ましい成長方法としては、膜厚が100μm以下
ではMOCVD法を用いると成長速度をコントロールし
易い。また膜厚が100μm以下ではHVPEでは成長
速度が速くてコントロールが難しい。
In the method for growing a nitride semiconductor of the present invention, the method for growing the first nitride semiconductor 42 and the second nitride semiconductor 43 is not particularly limited.
MOVPE (metalorganic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), M
All methods known for growing nitride semiconductors, such as OCVD (metal organic chemical vapor deposition), can be applied. As a preferable growth method, when the film thickness is 100 μm or less, the growth rate can be easily controlled by using the MOCVD method. When the film thickness is less than 100 μm, HVPE has a high growth rate and is difficult to control.

【0048】また本発明において、第2の窒化物半導体
43上には、素子構造となる窒化物半導体を形成するこ
とができるので、明細書内において第2の窒化物半導体
を素子基板又は窒化物半導体基板と言う場合がある。
In the present invention, a nitride semiconductor having an element structure can be formed on the second nitride semiconductor 43. Therefore, in the specification, the second nitride semiconductor is referred to as an element substrate or a nitride. It may be called a semiconductor substrate.

【0049】また第1の工程における前記異種基板とな
る材料の主面をオフアングルさせた基板、さらにステッ
プ状にオフアングルさせた基板を用いたほうが好まし
い。オフアングルさせた基板を用いると、表面に3次元
成長が見られず、ステップ成長があらわれ表面が平坦に
なり易い。更にステップ状にオフアングルされているサ
ファイア基板のステップに沿う方向(段差方向)が、サ
ファイアのA面に対して垂直に形成されていると、窒化
物半導体のステップ面がレーザの共振器方向と一致し、
レーザ光が表面粗さにより乱反射されることが少なくな
り好ましい。
Further, it is preferable to use a substrate in which the main surface of the material to be the heterogeneous substrate in the first step is off-angled, and further a substrate whose stepped off-angle is used. When a substrate with an off-angle is used, three-dimensional growth is not observed on the surface, and step growth appears, so that the surface tends to be flat. Furthermore, when the direction (step direction) along the step of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A-plane of sapphire, the step surface of the nitride semiconductor is aligned with the cavity direction of the laser. Matches,
This is preferable because laser light is less likely to be irregularly reflected due to surface roughness.

【0050】更に好ましい異種基板としては、(000
1)面[C面]を主面とするサファイア、(112−0)
面[A面]を主面とするサファイア、又は(111)面を
主面とするスピネルである。ここで異種基板が、(00
01)面[C面]を主面とするサファイアであるとき、前
記第1の窒化物半導体等に形成される凹凸のストライプ
形状が、そのサファイアの(112−0)面[A面]に対
して垂直なストライプ形状を有していること[窒化物半
導体の(101−0)[M面]に平行方向にストライプを
形成すること]が好ましく、また、オフアングルのオフ
角θ(図7に示すθ)は0.1°〜0.5°、好ましく
は0.1°〜0.2°が好ましい。また(112−0)
面[A面]を主面とするサファイアであるとき、前記凹凸
のストライプ形状はそのサファイアの(11−02)面
[R面]に対して垂直なストライプ形状を有していること
が好ましく、また(111)面を主面とするスピネルで
あるとき、前記凹凸のストライプ形状はそのスピネルの
(110)面に対して垂直なストライプ形状を有してい
ることが好ましい。ここでは、凹凸がストライプ形状の
場合について記載したが、本発明においてサファイアの
A面及びR面、スピネルの(110)面に窒化物半導体
が横方向に成長し易いので、これらの面に第1の窒化物
半導体の端面が形成されるように第1の窒化物半導体2
に段差を形成するために保護膜の形成を考慮することが
好ましい。
More preferred heterogeneous substrates include (000
1) Sapphire whose main surface is plane [C-plane], (112-0)
Sapphire whose main surface is the [A-plane] or spinel whose main surface is the (111) plane. Here, the heterogeneous substrate is (00
01) When the sapphire has the [C-plane] as the main surface, the uneven stripe shape formed on the first nitride semiconductor or the like is different from the (112-0) -plane [A-plane] of the sapphire. [It is preferable to form a stripe in a direction parallel to the (101-0) [M plane] of the nitride semiconductor], and the off angle off angle θ (see FIG. 7). Θ) shown is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. Also (112-0)
When the sapphire is a sapphire whose main surface is the plane [A-plane], the stripe shape of the irregularities is (11-02) plane of the sapphire.
It is preferable that the spinel has a stripe shape perpendicular to the [R-plane]. When the spinel has a (111) plane as a main surface, the uneven stripe shape is in relation to the (110) plane of the spinel. And preferably have a vertical stripe shape. Here, the case where the irregularities are in the form of stripes is described. However, in the present invention, the nitride semiconductor easily grows in the lateral direction on the A and R planes of sapphire and the (110) plane of spinel. Nitride semiconductor 2 such that an end face of the first nitride semiconductor is formed.
In order to form a step, it is preferable to consider formation of a protective film.

【0051】本発明に用いられる異種基板について図を
用いて更に詳細に説明する。図6はサファイアの結晶構
造を示すユニットセル図である。まず本発明の方法にお
いて、C面を主面とするサファイアを用い、凹凸はサフ
ァイアA面に対して垂直なストライプ形状とする場合に
ついて説明する。例えば、図8は主面側のサファイア基
板の平面図である。この図はサファイアC面を主面と
し、オリエンテーションフラット(オリフラ)面をA面
としている。この図に示すように凹凸のストライプをA
面に対して垂直方向で、互いに平行なストライプを形成
する。図8に示すように、サファイアC面上に窒化物半
導体を選択成長させた場合、窒化物半導体は面内ではA
面に対して平行な方向で成長しやすく、垂直な方向では
成長しにくい傾向にある。従ってA面に対して垂直な方
向でストライプを設けると、ストライプとストライプの
間の窒化物半導体がつながって成長しやすくなり、図4
に示したような結晶成長が容易に可能となると考えられ
るが詳細は定かではない。
The heterogeneous substrate used in the present invention will be described in more detail with reference to the drawings. FIG. 6 is a unit cell diagram showing the crystal structure of sapphire. First, in the method of the present invention, a case will be described in which sapphire having a C-plane as a main surface is used, and the unevenness has a stripe shape perpendicular to the sapphire A-plane. For example, FIG. 8 is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C plane is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in FIG.
The stripes are formed parallel to each other in a direction perpendicular to the plane. As shown in FIG. 8, when a nitride semiconductor is selectively grown on a sapphire C plane, the nitride semiconductor is
It tends to grow in a direction parallel to the plane and hard to grow in a direction perpendicular to the plane. Therefore, when the stripes are provided in the direction perpendicular to the A-plane, the nitride semiconductors between the stripes are connected to each other and grow easily.
It is thought that the crystal growth as described in (1) can be easily performed, but the details are not clear.

【0052】次に、A面を主面とするサファイア基板を
用いた場合、上記C面を主面とする場合と同様に、例え
ばオリフラ面をR面とすると、R面に対して垂直方向
に、互いに平行なストライプを形成することにより、ス
トライプ幅方向に対して窒化物半導体が成長しやすい傾
向にあるため、結晶欠陥の少ない窒化物半導体層を成長
させることができる。
Next, when a sapphire substrate having the A surface as the main surface is used, similarly to the case where the C surface is the main surface, for example, if the orientation flat surface is an R surface, the orientation flat surface is perpendicular to the R surface. By forming stripes parallel to each other, a nitride semiconductor tends to grow in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.

【0053】また次に、スピネル(MgAl24)に対
しても、窒化物半導体の成長は異方性があり、窒化物半
導体の成長面を(111)面とし、オリフラ面を(11
0)面とすると、窒化物半導体は(110)面に対して
平行方向に成長しやすい傾向がある。従って、(11
0)面に対して垂直方向にストライプを形成すると窒化
物半導体層と隣接する窒化物半導体同士が保護膜の上部
でつながって、結晶欠陥の少ない結晶を成長できる。な
おスピネルは四方晶であるため特に図示していない。
Next, also for spinel (MgAl 2 O 4 ), the growth of the nitride semiconductor is anisotropic, the growth surface of the nitride semiconductor is (111) plane, and the orientation flat surface is (11).
When the plane is the 0) plane, the nitride semiconductor tends to grow in a direction parallel to the (110) plane. Therefore, (11
When a stripe is formed in the direction perpendicular to the 0) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, and a crystal having few crystal defects can be grown. The spinel is not shown in the figure because it is tetragonal.

【0054】また、以下に、オフアングルされたサファ
イア基板のステップに沿う方向が、サファイア基板のA
面に対して垂直に形成されてなる場合について図7を用
いて説明する。ステップ状にオフアングルしたサファイ
アなどの異種基板は、図7に示すようにほぼ水平なテラ
ス部分Aと、段差部分Bとを有している。テラス部分A
の表面凹凸は少なく、ほぼ規則正しく形成されている。
このようなオフ角θを有するステップ状部分は、基板全
体にわたって連続して形成されていることが望ましい
が、特に部分的に形成されていてもよい。なおオフ角θ
とは、図7に示すように、複数の段差の底部を結んだ直
線と、最上層のステップの水平面との角度を示すものと
する。また異種基板はオフ角が0.1°〜0.5°、好
ましくは0.1°〜0.2°である。オフ角を上記範囲
とすると、第1の窒化物半導体42表面は細かな筋状の
モフォロジーとなり、エピタキシャル成長表面(第2の
窒化物半導体43表面)は波状のモフォロジーとなり、
この基板を用いて得られる窒化物半導体素子は平滑で、
特性も長寿命、高効率、高出力、歩留まりの向上したも
のが得られる。
In the following, the direction along the steps of the sapphire substrate that has been off-angled corresponds to the A of the sapphire substrate.
The case of being formed perpendicular to the plane will be described with reference to FIG. The dissimilar substrate such as sapphire that is off-angled in a step shape has a substantially horizontal terrace portion A and a step portion B as shown in FIG. Terrace part A
Have few surface irregularities and are almost regularly formed.
The step portion having such an off angle θ is desirably formed continuously over the entire substrate, but may be formed particularly partially. Note that the off angle θ
Means the angle between the straight line connecting the bottoms of the plurality of steps and the horizontal plane of the uppermost step, as shown in FIG. The off-angle of the heterogeneous substrate is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. When the off angle is in the above range, the surface of the first nitride semiconductor 42 has a fine streak morphology, and the epitaxial growth surface (the surface of the second nitride semiconductor 43) has a wavy morphology.
The nitride semiconductor device obtained using this substrate is smooth,
Characteristics with long life, high efficiency, high output, and improved yield can be obtained.

【0055】またさらに、上記のELOG成長等により
得られた窒化物半導体基板上に更にELOG成長を行っ
て得られる窒化物半導体を素子構造の基板とすると、転
位の低減及び反りの低減などが良好となり、本発明の効
果を得るのに好ましい。この好ましい一実施の形態とし
ては、特願平11−80288号明細書に記載されてい
る内容が挙げられる。例えば好ましい一例として、上記
の図4に示された工程により得られた第2の窒化物半導
体43上に更に、例えばHVPEなどによって厚膜、例
えば80〜500μmの第3の窒化物半導体を成長さ
せ、その後、異種基板などを除去して第3の窒化物半導
体のみとし、この第3の窒化物半導体の異種基板除去面
とは反対の面上に、HVPE等により第4の窒化物半導
体を成長させる。第4の窒化物半導体の膜厚は、第3の
窒化物半導体の膜厚と、第4の窒化物半導体の膜厚の合
計が、例えば好ましくは400〜80μm程度の膜厚と
なるように調整される。このような第3及び第4の窒化
物半導体からなる窒化物半導体上にELOG成長を繰り
返すと転位が良好に低減された窒化物半導体基板を得る
ことができ、本発明の効果を得るのに好ましい。
Further, when a nitride semiconductor obtained by further performing ELOG growth on the nitride semiconductor substrate obtained by the above-described ELOG growth or the like is used as a substrate having an element structure, reduction of dislocation and reduction of warpage are excellent. Which is preferable for obtaining the effects of the present invention. A preferred embodiment of the present invention is described in Japanese Patent Application No. 11-80288. For example, as a preferable example, a thick film, for example, a third nitride semiconductor having a thickness of, for example, 80 to 500 μm is further grown on the second nitride semiconductor 43 obtained by the process shown in FIG. After that, the heterogeneous substrate is removed to make only the third nitride semiconductor, and a fourth nitride semiconductor is grown by HVPE or the like on the surface of the third nitride semiconductor opposite to the surface from which the heterogeneous substrate is removed. Let it. The thickness of the fourth nitride semiconductor is adjusted so that the sum of the thickness of the third nitride semiconductor and the thickness of the fourth nitride semiconductor is, for example, preferably about 400 to 80 μm. Is done. Repeated ELOG growth on such a nitride semiconductor composed of the third and fourth nitride semiconductors can provide a nitride semiconductor substrate with reduced dislocations, which is preferable for obtaining the effects of the present invention. .

【0056】上記のような、転位の少ない窒化物半導体
を基板とし、この基板上に素子構造を形成すれば結晶性
の良好な素子が得られ、しきい値電流密度の低減及び寿
命特性の向上の点で好ましい。
When a nitride semiconductor having few dislocations as described above is used as a substrate and an element structure is formed on this substrate, an element having good crystallinity can be obtained, and the threshold current density can be reduced and the life characteristics can be improved. It is preferred in terms of.

【0057】上記のようなELOG成長により得られた
窒化物半導体基板1上に、素子構造を成長させる。 (n型コンタクト層2)まず、n型コンタクト層2を窒
化物半導体基板1上に成長させる。n型コンタクト層と
しては、n型不純物(好ましくはSi)をドープされた
AlaGa1-aN(0<a<1)を成長させ、好ましくは
aが0.01〜0.05のAlaGa1-aNを成長させ
る。n型コンタクト層がAlを含む3元混晶で形成され
ると、窒化物半導体基板1に微細なクラックが発生して
いても、微細なクラックの伝播を防止することができ、
更に従来の問題点であった窒化物半導体基板1とn型コ
ンタクト層との格子定数及び熱膨張係数の相違によるn
型コンタクト層への微細なクラックの発生を防止するこ
とができ好ましい。n型不純物のドープ量としては、1
×1018/cm3〜5×1018/cm3である。このn型
コンタクト層2にn電極が形成される。n型コンタクト
層2の膜厚としては、1〜10μmである。また、窒化
物半導体基板1とn型コンタクト層2との間に、アンド
ープのAl aGa1-aN(0<a<1)を成長させてもよ
く、このアンドープの層を成長させると結晶性が良好と
なり、寿命特性を向上させるのに好ましい。アンドープ
n型コンタクト層の膜厚は、数μmである。
Obtained by ELOG growth as described above
An element structure is grown on the nitride semiconductor substrate 1. (N-type contact layer 2) First, the n-type contact layer 2 is nitrided.
Grown on the nitride semiconductor substrate 1. n-type contact layer and
The n-type impurity (preferably Si)
AlaGa1-aGrow N (0 <a <1), preferably
a is 0.01 to 0.05 AlaGa1-aGrow N
You. an n-type contact layer is formed of a ternary mixed crystal containing Al
Then, fine cracks occur in the nitride semiconductor substrate 1.
Can prevent the propagation of fine cracks,
Further, the nitride semiconductor substrate 1 and the n-type
N due to the difference in lattice constant and thermal expansion coefficient from the contact layer
To prevent micro cracks in the mold contact layer
This is preferable. The doping amount of the n-type impurity is 1
× 1018/ CmThree~ 5 × 1018/ CmThreeIt is. This n-type
An n-electrode is formed on contact layer 2. n-type contact
The thickness of the layer 2 is 1 to 10 μm. Also, nitriding
Between the semiconductor substrate 1 and the n-type contact layer 2
Al aGa1-aN (0 <a <1) may be grown
When this undoped layer is grown, good crystallinity is obtained.
This is preferable for improving the life characteristics. Undoped
The thickness of the n-type contact layer is several μm.

【0058】(クラック防止層3)次に、クラック防止
層3をn型コンタクト層2上に成長させる。クラック防
止層3としては、SiドープのIngGa1-gN(0.0
5≦g≦0.2)を成長させ、好ましくはgが0.05
〜0.08のIngGa1-gNを成長させる。このクラッ
ク防止層3は、省略することができるが、クラック防止
層3をn型コンタクト層2上に形成すると、素子内のク
ラックの発生を防止するのに好ましい。Siのドープ量
としては、5×1018/cm3である。また、クラック
防止層3を成長させる際に、Inの混晶比を大きく(x
≧0.1)すると、クラック防止層3が、活性層6から
発光しn型クラッド層4から漏れ出した光を吸収するこ
とができ、レーザ光のファーフィールドパターンの乱れ
を防止することができ好ましい。クラック防止層の膜厚
としては、結晶性を損なわない程度の厚みであり、例え
ば具体的には0.05〜0.3μmである。
(Crack prevention layer 3) Next, the crack prevention layer 3 is grown on the n-type contact layer 2. As the crack prevention layer 3, Si-doped In g Ga 1 -g N (0.0
5 ≦ g ≦ 0.2), and preferably g is 0.05
Growing to 0.08 of In g Ga 1-g N. Although the crack preventing layer 3 can be omitted, it is preferable to form the crack preventing layer 3 on the n-type contact layer 2 to prevent cracks from occurring in the device. The doping amount of Si is 5 × 10 18 / cm 3 . Further, when growing the crack prevention layer 3, the mixed crystal ratio of In is increased (x
When ≧ 0.1), the crack prevention layer 3 can absorb the light emitted from the active layer 6 and leaked from the n-type cladding layer 4, and can prevent the disturbance of the far field pattern of the laser light. preferable. The thickness of the crack prevention layer is a thickness that does not impair the crystallinity, and is specifically, for example, 0.05 to 0.3 μm.

【0059】(n型クラッド層4)次に、n型クラッド
層4をクラック防止層3上に成長させる。n型クラッド
層4としては、AleGa1-eN(0.12≦e<0.1
5)を含む窒化半導体を有する多層膜の層として形成さ
れる。多層膜とは、互いに組成が異なる窒化物半導体層
を積層した多層膜構造を示し、例えば、AleGa1-e
(0.12≦e<0.15)層と、このAleGa1-e
と組成の異なる窒化物半導体、例えばAlの混晶比の異
なるもの、Inを含んでなる3元混晶のもの、又はGa
N等からなる層とを組み合わせて積層してなるものであ
る。この中で好ましい組み合わせとしては、AleGa
1-eNとGaNとを積層してなる多層膜とすると、同一
温度で結晶性の良い窒化物半導体層が積層でき好まし
い。より好ましい多層膜としは、アンドープのAle
1-eNとn型不純物(例えばSi)ドープのGaNと
を積層してなる組み合わせである。n型不純物は、Al
eGa1-eNにドープされてもよい。n型不純物のドープ
量は、4×1018/cm3〜5×1018/cm3である。
n型不純物がこの範囲でドープされていると抵抗率を低
くでき且つ結晶性を損なわない。このような多層膜は、
単一層の膜厚が100オングストローム以下、好ましく
は70オングストローム以下、さらに好ましくは40オ
ングストローム以下、好ましくは10オングストローム
以上の膜厚の窒化物半導体層を積層してなる。単一の膜
厚が100オングストローム以下であるとn型クラッド
層が超格子構造となり、Alを含有しているにもかかわ
らず、クラックの発生を防止でき結晶性を良好にするこ
とができる。また、n型クラッド層4の総膜厚として
は、0.7〜2μmである。またn型クラッド層の全体
のAlの平均組成は、0.05〜0.1である。Alの
平均組成がこの範囲であると、クラックを発生させない
程度の組成比で、且つ充分にレーザ導波路との屈折率の
差を得るのに好ましい組成比である。
(N-type cladding layer 4) Next, the n-type cladding layer 4 is grown on the crack preventing layer 3. As the n-type cladding layer 4, Al e Ga 1 -e N (0.12 ≦ e <0.1
5) It is formed as a layer of a multilayer film containing a nitride semiconductor including the above. The multilayer film refers to a multilayer structure in which nitride semiconductor layers having different compositions are stacked, for example, Al e Ga 1 -e N
(0.12 ≦ e <0.15) layer and this Al e Ga 1-e N
Semiconductors having different compositions from each other, for example, those having a different mixed crystal ratio of Al, those having a ternary mixed crystal containing In, or Ga.
It is formed by combining and laminating layers made of N or the like. Among them, a preferable combination is Al e Ga
A multilayer film formed by laminating 1-eN and GaN is preferable because a nitride semiconductor layer having good crystallinity can be laminated at the same temperature. More preferred multilayer film is undoped Al e G
This is a combination of a 1 -e N and GaN doped with an n-type impurity (for example, Si). The n-type impurity is Al
e Ga 1 -e N may be doped. The doping amount of the n-type impurity is 4 × 10 18 / cm 3 to 5 × 10 18 / cm 3 .
When the n-type impurity is doped in this range, the resistivity can be lowered and the crystallinity is not impaired. Such a multilayer film,
A single layer is formed by stacking nitride semiconductor layers having a thickness of 100 Å or less, preferably 70 Å or less, more preferably 40 Å or less, preferably 10 Å or more. If the single film thickness is less than 100 angstroms, the n-type cladding layer has a superlattice structure, so that cracks can be prevented and the crystallinity can be improved irrespective of containing Al. The total thickness of the n-type cladding layer 4 is 0.7 to 2 μm. The average composition of Al in the entire n-type cladding layer is 0.05 to 0.1. When the average composition of Al is within this range, the composition ratio is such that cracks are not generated, and is a preferable composition ratio for sufficiently obtaining a difference in refractive index from the laser waveguide.

【0060】(n型ガイド層)次に、n型ガイド層5を
n型クラッド層4上に成長させる。n型ガイド層5とし
ては、アンドープのGaNからなる窒化物半導体を成長
させる。n型ガイド層5の膜厚としては、0.15〜
0.07μmであるとしきい値が低下し好ましい。n型
ガイド層4をアンドープとすることで、レーザ導波路内
の伝搬損失が減少し、しきい値が低くなり好ましい。
(N-Type Guide Layer) Next, an n-type guide layer 5 is grown on the n-type clad layer 4. As the n-type guide layer 5, a nitride semiconductor made of undoped GaN is grown. The thickness of the n-type guide layer 5 is 0.15 to
When the thickness is 0.07 μm, the threshold value decreases, which is preferable. By making the n-type guide layer 4 undoped, propagation loss in the laser waveguide is reduced, and the threshold value is lowered, which is preferable.

【0061】(活性層6)次に、活性層6をn型ガイド
層5上に成長させる。活性層6としては、上記に記載の
発振波長が420nm以上となるようにIn組成比が調
整されたInGaNからなる井戸層を2層又は1層、積
層してなる量子井戸構造の活性層である。
(Active Layer 6) Next, the active layer 6 is grown on the n-type guide layer 5. The active layer 6 is an active layer having a quantum well structure formed by laminating two or one well layers of InGaN whose In composition ratio is adjusted so that the above-mentioned oscillation wavelength is 420 nm or more. .

【0062】(p型電子閉じ込め層6)次に、p型電子
閉じ込め層7を活性層6上に成長させる。p型電子閉じ
込め層7としては、MgドープのAldGa1-dN(0<
d≦1)からなる少なくとも1層以上を成長させてなる
ものである。好ましくはdが0.1〜0.5のMgドー
プのAldGa1-dNである。p型電子閉じ込め層7の膜
厚は、10〜1000オングストローム、好ましくは5
0〜200オングストロームである。膜厚が上記範囲で
あると、活性層6内の電子を良好に閉じ込めることがで
き、且つバルク抵抗も低く抑えることができ好ましい。
またp型電子閉じ込め層7のMgのドープ量は、1×1
19/cm3〜1×1021/cm3である。ドープ量がこ
の範囲であると、バルク抵抗を低下させることに加え
て、後述のアンドープで成長させるp型ガイド層へMg
が良好に拡散され、薄膜層であるp型ガイド層8にMg
を1×1016/cm3〜1×1018/cm3の範囲で含有
させることができる。またp型電子閉じ込め層7は、低
温、例えば850〜950℃程度の活性層を成長させる
温度と同様の温度で成長させると活性層の分解を防止す
ることができ好ましい。またp型電子閉じ込め層7は、
低温成長の層と、高温、例えば活性層の成長温度より1
00℃程度の温度で成長させる層との2層から構成され
ていてもよい。このように、2層で構成されていると、
低温成長の層が活性層の分解を防止し、高温成長の層が
バルク抵抗を低下させるので、全体的に良好となる。ま
たp型電子閉じ込め層7が2層から構成される場合の各
層の膜厚は、特に限定されないが、低温成長層は10〜
50オングストローム、高温成長層は50〜150オン
グストロームが好ましい。
(P-type electron confinement layer 6) Next, a p-type electron confinement layer 7 is grown on the active layer 6. As the p-type electron confinement layer 7, Mg-doped Al d Ga 1 -d N (0 <
At least one layer of d ≦ 1) is grown. Preferably, it is Mg-doped Al d Ga 1 -dN having d of 0.1 to 0.5. The thickness of the p-type electron confinement layer 7 is 10 to 1000 angstroms, preferably 5 to 1000 angstroms.
0 to 200 angstroms. When the film thickness is in the above range, electrons in the active layer 6 can be satisfactorily confined, and the bulk resistance can be suppressed low, which is preferable.
The doping amount of Mg in the p-type electron confinement layer 7 is 1 × 1
0 19 / cm 3 to 1 × 10 21 / cm 3 . When the doping amount is within this range, in addition to lowering the bulk resistance, Mg is added to the p-type guide layer grown by undoping described later.
Is diffused well, and Mg is added to the p-type guide layer 8 which is a thin film layer.
Can be contained in the range of 1 × 10 16 / cm 3 to 1 × 10 18 / cm 3 . The p-type electron confinement layer 7 is preferably grown at a low temperature, for example, at a temperature similar to the temperature at which the active layer is grown at about 850 to 950 ° C., because decomposition of the active layer can be prevented. The p-type electron confinement layer 7 is
A layer grown at a low temperature and a high temperature, for example, 1
It may be composed of two layers, a layer grown at a temperature of about 00 ° C. In this way, if it is composed of two layers,
The overall growth is better because the low temperature grown layer prevents the decomposition of the active layer and the high temperature grown layer reduces the bulk resistance. When the p-type electron confinement layer 7 is composed of two layers, the thickness of each layer is not particularly limited.
The thickness of the high-temperature growth layer is preferably 50 to 150 angstroms.

【0063】(p型ガイド層8)次に、p型ガイド層8
をp型電子閉じ込め層7上に成長させる。p型ガイド層
8としては、アンドープのGaNからなる窒化物半導体
層として成長させてなるものである。膜厚は0.15〜
0.07μmであり、この範囲であるとしきい値が低く
なり好ましい。また上記したように、p型ガイド層はア
ンドープ層として成長させるが、p型電子閉じ込め層7
にドープされているMgが拡散して、1×1016/cm
3〜1×1018/cm3の範囲でMgが含有される。
(P-type guide layer 8) Next, the p-type guide layer 8
Is grown on the p-type electron confinement layer 7. The p-type guide layer 8 is grown as a nitride semiconductor layer made of undoped GaN. The film thickness is 0.15
The thickness is preferably 0.07 μm, and within this range, the threshold value is lowered. Further, as described above, the p-type guide layer is grown as an undoped layer, but the p-type electron confinement layer 7 is formed.
Is diffused, and 1 × 10 16 / cm
Mg is contained in the range of 3 to 1 × 10 18 / cm 3 .

【0064】(p型クラッド層9)次に、p型クラッド
層9をp型ガイド層8に成長させる。p型クラッド層と
しては、AlfGa1-fN(0<f≦1)を含んでなる窒
化物半導体層、好ましくはAlfGa1-fN(0.05≦
f≦0.15)を含んでなる窒化物半導体層を有する多
層膜の層として形成される。多層膜とは、互いに組成が
異なる窒化物半導体層を積層した多層膜構造であり、例
えば、AlfGa1-fN層と、AlfGa1-fNと組成の異
なる窒化物半導体、例えばAlの混晶比の異なるもの、
Inを含んでなる3元混晶のもの、又はGaN等からな
る層とを組み合わせて積層してなるものである。この中
で好ましい組み合わせとしては、AlfGa1-fNとGa
Nとを積層してなる多層膜とすると、同一温度で結晶性
の良い窒化物半導体層が積層でき好ましい。より好まし
い多層膜としは、アンドープのAlfGa1-fNとp型不
純物(例えばMg)ドープのGaNとを積層してなる組
み合わせである。p型不純物は、AlfGa1-fNにドー
プされてもよい。p型不純物のドープ量は、1×1017
/cm3〜1×1019/cm3である。p型不純物がこの
範囲でドープされていると結晶性を損なわない程度のド
ープ量で且つバルク抵抗が低くなり好ましい。このよう
な多層膜は、単一層の膜厚が100オングストローム以
下、好ましくは70オングストローム以下、さらに好ま
しくは40オングストローム以下、好ましくは10オン
グストローム以上の膜厚の窒化物半導体層を積層してな
る。単一の膜厚が100オングストローム以下であると
n型クラッド層が超格子構造となり、Alを含有してい
るにもかかわらず、クラックの発生を防止でき結晶性を
良好にすることができる。p型クラッド層9の総膜厚と
しては、0.4〜0.5μmであり、この範囲であると
順方向電圧(Vf)を低減するために好ましい。またp
型クラッド層の全体のAlの平均組成は、0.05〜
0.1である。この値は、クラックの発生を抑制し且つ
レーザ導波路との屈折率差を得るのに好ましい。
(P-type cladding layer 9) Next, the p-type cladding layer 9 is grown on the p-type guide layer 8. As the p-type cladding layer, a nitride semiconductor layer containing Al f Ga 1-f N (0 <f ≦ 1), preferably Al f Ga 1-f N (0.05 ≦ f)
f ≦ 0.15) is formed as a layer of a multilayer film having a nitride semiconductor layer. The multilayer film is a multilayer film structure in which nitride semiconductor layers having different compositions are stacked, for example, an Al f Ga 1-f N layer and a nitride semiconductor having a different composition from Al f Ga 1-f N, for example, Those having different mixed crystal ratios of Al,
A ternary mixed crystal containing In or a layer obtained by combining and stacking layers with GaN or the like. Preferred combinations in this, Al f Ga 1-f N and Ga
A multilayer film formed by laminating N is preferable because a nitride semiconductor layer having good crystallinity can be laminated at the same temperature. And more preferred multilayer film is a combination formed by laminating a GaN undoped Al f Ga 1-f N and p-type impurities (e.g., Mg) doped. p-type impurity may be doped in the Al f Ga 1-f N. The doping amount of the p-type impurity is 1 × 10 17
/ Cm 3 to 1 × 10 19 / cm 3 . It is preferable that the p-type impurity is doped in this range because the doping amount is such that the crystallinity is not impaired and the bulk resistance is low. Such a multilayer film is formed by stacking nitride semiconductor layers each having a single layer thickness of 100 Å or less, preferably 70 Å or less, more preferably 40 Å or less, and preferably 10 Å or more. If the single film thickness is less than 100 angstroms, the n-type cladding layer has a superlattice structure, so that cracks can be prevented and the crystallinity can be improved irrespective of containing Al. The total thickness of the p-type cladding layer 9 is 0.4 to 0.5 μm, and is preferably in this range in order to reduce the forward voltage (Vf). Also p
The average composition of Al in the entire mold cladding layer is 0.05 to
0.1. This value is preferable for suppressing the occurrence of cracks and obtaining a difference in refractive index from the laser waveguide.

【0065】(p型コンタクト層10)次に、p型コン
タクト層10をp型クラッド層9上に成長させる。p型
コンタクト層としては、MgドープのGaNからなる窒
化物半導体層を成長させてなるものである。膜厚は10
〜200オングストロームである。Mgのドープ量は1
×1019/cm3〜1×1022/cm3である。このよう
膜厚とMgのドープ量を調整することにより、p型コン
タクト層のキャリア濃度が上昇し、p電極とのオーミッ
クがとりやすくなる。
(P-type contact layer 10) Next, the p-type contact layer 10 is grown on the p-type cladding layer 9. The p-type contact layer is formed by growing a nitride semiconductor layer made of Mg-doped GaN. The film thickness is 10
~ 200 angstroms. Mg doping amount is 1
× 10 19 / cm 3 to 1 × 10 22 / cm 3 . By adjusting the film thickness and the doping amount of Mg in this manner, the carrier concentration of the p-type contact layer increases, and ohmic contact with the p-electrode is easily obtained.

【0066】本発明の素子において、リッジ形状のスト
ライプは、p型コンタクト層からエッチングされてp型
コンタクト層よりも下側(基板側)までエッチングされ
ることにより形成される。例えば図5に示すようなp型
コンタクト層10からp型クラッド層9の途中までエッ
チングしてなるストライプ、又はp型コンタクト層10
からn型コンタクト層2までエッチングしてなるストラ
イプなどが挙げられる。
In the device of the present invention, the ridge-shaped stripe is formed by being etched from the p-type contact layer to the lower side (substrate side) than the p-type contact layer. For example, a stripe formed by etching from the p-type contact layer 10 to the middle of the p-type cladding layer 9 as shown in FIG.
To the n-type contact layer 2.

【0067】エッチングして形成されたリッジ形状のス
トライプの側面やその側面に連続した窒化物半導体層の
平面に、例えば図5に示すように、レーザ導波路領域の
屈折率より小さい値を有する絶縁膜が形成されている。
ストライプの側面等に形成される絶縁膜としては、例え
ば、屈折率が約1.6〜2.3付近の値を有する、S
i、V、Zr、Nb、Hf、Taよりなる群から選択さ
れた少なくとも一種の元素を含む酸化物や、BN、Al
N等が挙げられ、好ましくは、Zr及びHfの酸化物の
いずれか1種以上の元素や、BNである。さらにこの絶
縁膜を介してストライプの最上層にあるp型コンタクト
層10の表面にp電極が形成される。エッチングして形
成されるリッジ形状のストライプの幅としては、0.5
〜4μm、好ましくは1〜3μmである。ストライプの
幅がこの範囲であると、水平横モードが単一モードにな
り易く好ましい。また、エッチングがp型クラッド層9
とレーザ導波路領域との界面よりも基板側にかけてなさ
れていると、アスペクト比を1に近づけるのに好まし
い。以上のように、リッジ形状のストライプのエッチン
グ量や、ストライプ幅、さらにストライプの側面の絶縁
膜の屈折率などを特定すると、単一モードのレーザ光が
得られ、さらにアスペクト比を円形に近づけられ、レー
ザビームやレンズ設計が容易となり好ましい。また、リ
ッジ形状のストライプを形成する際、素子構造を形成す
るための基板がELOG基板である場合、ELOG成長
が保護膜を用いて行う場合は保護膜の上方部に、ELO
G成長が凹凸を設けて行う場合は凹部上方部に、リッジ
形状のストライプが形成されることが素子の信頼性の向
上の点で好ましい。また、保護膜の中心部、凹部の中心
部のそれぞれの上部を避けることが信頼性の点で好まし
い。また本発明の素子において、p電極やn電極等は従
来公知の種々のものを適宜選択して用いることができ
る。
On the side surface of the ridge-shaped stripe formed by etching or on the plane of the nitride semiconductor layer continuous with the side surface, for example, as shown in FIG. 5, an insulating material having a value smaller than the refractive index of the laser waveguide region is provided. A film is formed.
As the insulating film formed on the side surface of the stripe or the like, for example, S has a refractive index of about 1.6 to 2.3.
an oxide containing at least one element selected from the group consisting of i, V, Zr, Nb, Hf, and Ta, BN, Al
N and the like, and preferably one or more elements of oxides of Zr and Hf, and BN. Further, a p-electrode is formed on the surface of the p-type contact layer 10 at the uppermost layer of the stripe via the insulating film. The width of the ridge-shaped stripe formed by etching is 0.5
44 μm, preferably 1-3 μm. When the width of the stripe is in this range, the horizontal / lateral mode is easily changed to a single mode, which is preferable. Further, the etching is performed in the p-type cladding layer 9.
It is preferable to make the aspect ratio close to 1 when the distance is set to be closer to the substrate than the interface between the laser waveguide region and the laser waveguide region. As described above, when the etching amount of the ridge-shaped stripe, the stripe width, and the refractive index of the insulating film on the side surface of the stripe are specified, a single-mode laser beam can be obtained, and the aspect ratio can be made closer to a circle. This is preferable because the design of the laser beam and the lens becomes easy. When forming a ridge-shaped stripe, if the substrate for forming the element structure is an ELOG substrate, and if ELOG growth is performed using a protective film, an ELO substrate is provided above the protective film.
When G growth is performed with irregularities, a ridge-shaped stripe is preferably formed above the concave portion from the viewpoint of improving the reliability of the device. In addition, it is preferable in terms of reliability to avoid the respective upper portions of the central portion of the protective film and the central portion of the concave portion. In the device of the present invention, various types of conventionally known p-electrodes and n-electrodes can be appropriately selected and used.

【0068】以上のような不純物濃度、膜厚、組成など
を調整された各素子構造、幅の狭いリッジ形状のストラ
イプなどを組み合わせると、しきい値電流密度の低下と
寿命特性の向上の点で好ましい。
Combining the above-described element structures with adjusted impurity concentration, film thickness, composition, etc., narrow ridge-shaped stripes, etc., can reduce the threshold current density and improve the life characteristics. preferable.

【0069】[0069]

【実施例】以下に本発明の一実施の形態である実施例を
示す。しかし本発明はこれに限定されない。また、本実
施例はMOVPE(有機金属気相成長法)について示す
ものであるが、本発明の方法は、MOVPE法に限るも
のではなく、例えばHVPE(ハライド気相成長法)、
MBE(分子線気相成長法)等、窒化物半導体を成長さ
せるのに知られている全ての方法を適用できる。また、
発明の詳細な説明に記載したように、In組成比の理論
値の計算式の値と、量子井戸構造をとる量子準位の形成
による短波長へのシフトなどによる実際の発振波長とは
異なるために、実施例の活性層のIn組成比は近似的な
値である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment which is an embodiment of the present invention will be described below. However, the present invention is not limited to this. In addition, although the present embodiment shows MOVPE (metal organic chemical vapor deposition), the method of the present invention is not limited to MOVPE, for example, HVPE (halide vapor phase epitaxy),
All known methods for growing nitride semiconductors, such as MBE (Molecular Beam Epitaxy), can be applied. Also,
As described in the detailed description of the invention, the value of the formula for calculating the theoretical value of the In composition ratio differs from the actual oscillation wavelength due to a shift to a short wavelength due to the formation of a quantum level having a quantum well structure. The In composition ratio of the active layer of the example is an approximate value.

【0070】[実施例1]実施例1として、図5に示さ
れる本発明の一実施の形態である窒化物半導体レーザ素
子を製造する。
Example 1 As Example 1, a nitride semiconductor laser device according to an embodiment of the present invention shown in FIG. 5 is manufactured.

【0071】異種基板41として、図7に示すようにス
テップ状にオフアングルされたC面を主面とし、オフア
ングル角θ=0.15°、ステップ段差およそ20オン
グストローム、テラス幅Wおよそ800オングストロー
ムであり、オリフラ面をA面とし、ステップがA面に垂
直であるサファイア基板を用意する。このサファイア基
板を反応容器内にセットし、温度を510℃にして、キ
ャリアガスに水素、原料ガスにアンモニアとTMG(ト
リメチルガリウム)とを用い、サファイア基板上にGa
Nよりなる低温成長のバッファ層を200オングストロ
ームの膜厚で成長させる。バッファ層成長後、TMGの
み止めて、温度を1050℃まで上昇させ、1050℃
になったら、原料ガスにTMG、アンモニアを用い、ア
ンドープのGaNからなる第1の窒化物半導体層を2μ
mの膜厚で成長させる。次に、第1の窒化物半導体層を
積層したウェーハ上にストライプ状のフォトマスクを形
成し、スパッタ装置によりストライプ幅(凸部の上部に
なる部分)5μm、ストライプ間隔(凹部底部となる部
分)10μmにパターニングされたSiO2膜を形成
し、続いて、RIE装置によりSiO2膜の形成されて
いない部分の第1の窒化物半導体層をサファイアが露出
するまでエッチングして凹凸を形成することにより、凹
部側面に第1の窒化物半導体層を露出させる。凹凸を形
成後に、凸部上部のSiO2膜を除去する。なおストラ
イプ方向は、図8に示すように、オリフラ面に対して垂
直な方向で形成する。次に、反応容器にセットし、常圧
で、原料ガスにTMG、アンモニアを用い、アンドープ
のGaNよりなる第2の窒化物半導体層を15μmの膜
厚で成長させ窒化物半導体基板1とする。得られた窒化
物半導体を窒化物半導体基板1として以下の素子構造を
積層成長させる。
As shown in FIG. 7, the main surface of the heterosubstrate 41 is a stepwise off-angled C-plane, an off-angle angle θ = 0.15 °, a step height of about 20 angstroms, and a terrace width W of about 800 angstroms. A sapphire substrate having an orientation flat surface as an A surface and a step perpendicular to the A surface is prepared. The sapphire substrate was set in a reaction vessel, the temperature was raised to 510 ° C., hydrogen was used as a carrier gas, ammonia and TMG (trimethylgallium) were used as source gases, and Ga was placed on the sapphire substrate.
A low-temperature buffer layer of N is grown to a thickness of 200 Å. After the growth of the buffer layer, only TMG was stopped, and the temperature was increased to 1050 ° C.
, The first nitride semiconductor layer made of undoped GaN is formed to a thickness of 2 μm using TMG and ammonia as source gases.
It is grown to a thickness of m. Next, a stripe-shaped photomask is formed on the wafer on which the first nitride semiconductor layer is laminated, and a stripe width (a part to be the upper part of the convex part) 5 μm and a stripe interval (a part to be the concave part bottom part) by a sputtering apparatus. By forming an SiO 2 film patterned to 10 μm, and then etching the first nitride semiconductor layer in a portion where the SiO 2 film is not formed by RIE until sapphire is exposed to form irregularities. Then, the first nitride semiconductor layer is exposed on the side surface of the concave portion. After forming the irregularities, the SiO 2 film on the convex portions is removed. The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG. Next, the substrate is set in a reaction vessel, and a second nitride semiconductor layer made of undoped GaN is grown at a normal pressure using TMG and ammonia as source gases to a thickness of 15 μm to obtain a nitride semiconductor substrate 1. Using the obtained nitride semiconductor as a nitride semiconductor substrate 1, the following element structure is stacked and grown.

【0072】(アンドープn型コンタクト層)[図5に
は図示されていない] 窒化物半導体基板1上に、1050℃で原料ガスにTM
A(トリメチルアルミニウム)、TMG、アンモニアガ
スを用いアンドープのAl0.05Ga0.95Nよりなるn型
コンタクト層を1μmの膜厚で成長させる。 (n型コンタクト層2)次に、同様の温度で、原料ガス
にTMA、TMG及びアンモニアガスを用い、不純物ガ
スにシランガス(SiH4)を用い、Siを3×1018
/cm3ドープしたAl0.05Ga0.95Nよりなるn型コ
ンタクト層2を3μmの膜厚で成長させる。成長された
n型コンタクト層2には、微細なクラックが発生してお
らず、微細なクラックの発生が良好に防止されている。
また、窒化物半導体基板1に微細なクラックが生じてい
ても、n型コンタクト層2を成長させることで微細なク
ラックの伝播を防止でき結晶性の良好な素子構造を成長
さることができる。結晶性の改善は、n型コンタクト層
2のみの場合より、上記のようにアンドープn型コンタ
クト層を成長させることによりより良好となる。
(Undoped n-type contact layer) [not shown in FIG. 5] On the nitride semiconductor substrate 1, a source gas of TM
An n-type contact layer made of undoped Al 0.05 Ga 0.95 N is grown to a thickness of 1 μm using A (trimethylaluminum), TMG, and ammonia gas. (N-type contact layer 2) Next, at the same temperature, TMA, TMG and ammonia gas are used as source gases, silane gas (SiH 4 ) is used as impurity gas, and Si is 3 × 10 18.
An n-type contact layer 2 made of Al 0.05 Ga 0.95 N doped with / cm 3 is grown to a thickness of 3 μm. Fine cracks are not generated in the grown n-type contact layer 2, and the generation of fine cracks is well prevented.
In addition, even if a fine crack is generated in the nitride semiconductor substrate 1, the growth of the n-type contact layer 2 can prevent the propagation of the fine crack and grow an element structure having good crystallinity. The improvement in the crystallinity can be improved by growing the undoped n-type contact layer as described above, as compared with the case where only the n-type contact layer 2 is used.

【0073】(クラック防止層3)次に、温度を800
℃にして、原料ガスにTMG、TMI(トリメチルイン
ジウム)及びアンモニアを用い、不純物ガスにシランガ
スを用い、Siを5×10 18/cm3ドープしたIn
0.08Ga0.92Nよりなるクラック防止層3を0.15μ
mの膜厚で成長させる。
(Crack prevention layer 3) Next, the temperature was set to 800
℃, TMG, TMI (trimethyl in
Silane and ammonia as impurity gas
5 × 10 18/ CmThreeDoped In
0.08Ga0.920.15 μm of crack prevention layer 3 made of N
It is grown to a thickness of m.

【0074】(n型クラッド層4)次に、温度を105
0℃にして、原料ガスにTMA、TMG及びアンモニア
を用い、アンドープのAl0.14Ga0.86NよりなるA層
を25オングストロームの膜厚で成長させ、続いて、T
MAを止め、不純物ガスとしてシランガスを用い、Si
を5×1018/cm3ドープしたGaNよりなるB層を
25オングストロームの膜厚で成長させる。そして、こ
の操作をそれぞれ160回繰り返してA層とB層の積層
し、総膜厚8000オングストロームの多層膜(超格子
構造)よりなるn型クラッド層4を成長させる。
(N-type cladding layer 4) Next, the temperature was set to 105
At 0 ° C., a layer A of undoped Al 0.14 Ga 0.86 N is grown to a thickness of 25 Å using TMA, TMG and ammonia as source gases,
Stop MA, use silane gas as impurity gas, Si
Is grown at a thickness of 25 angstroms from a B layer made of GaN doped with 5 × 10 18 / cm 3 . This operation is repeated 160 times to laminate the A layer and the B layer to grow the n-type cladding layer 4 composed of a multilayer film (superlattice structure) having a total film thickness of 8000 Å.

【0075】(n型ガイド層5)次に、同様の温度で、
原料ガスにTMG及びアンモニアを用い、アンドープの
GaNよりなるn型ガイド層を0.075μmの膜厚で
成長させる。
(N-type guide layer 5) Next, at the same temperature,
Using TMG and ammonia as source gases, an n-type guide layer made of undoped GaN is grown to a thickness of 0.075 μm.

【0076】(活性層6)次に、温度を800℃にし
て、原料ガスにTMI、TMG及びアンモニアを用い、
不純物ガスとしてシランガスを用い、Siを5×1018
/cm3ドープしたIn0.01Ga0.99Nよりなる障壁層
を120オングストロームの膜厚で成長させる。続い
て、シランガスを止め、In0.1Ga0.9Nよりなる井戸
層を20オングストロームの膜厚で成長させる。この操
作を1回繰り返し、最後に障壁層を積層した総膜厚40
0オングストロームの多重量子井戸構造(MQW)の活
性層6を成長させる。
(Active Layer 6) Next, the temperature was raised to 800 ° C., and TMI, TMG and ammonia were used as raw material gases.
Using silane gas as an impurity gas, Si is 5 × 10 18
A barrier layer of In 0.01 Ga 0.99 N doped with / cm 3 is grown to a thickness of 120 Å. Subsequently, the silane gas is stopped, and a well layer made of In 0.1 Ga 0.9 N is grown to a thickness of 20 Å. This operation was repeated once, and finally, a total film thickness of 40
An active layer 6 having a multiple quantum well structure (MQW) of 0 Å is grown.

【0077】(p型電子閉じ込め層7)次に、同様の温
度で、原料ガスにTMA、TMG及びアンモニアを用
い、不純物ガスとしてCp2Mg(シクロペンタジエニ
ルマグネシウム)を用い、Mgを1×1019/cm3
ープしたAl0.4Ga0.6Nよりなるp型電子閉じ込め層
7を100オングストロームの膜厚で成長させる。
(P-type electron confinement layer 7) Next, at the same temperature, TMA, TMG and ammonia are used as source gases, Cp 2 Mg (cyclopentadienyl magnesium) is used as an impurity gas, and Mg is reduced to 1 ×. A p-type electron confinement layer 7 of 10 19 / cm 3 doped Al 0.4 Ga 0.6 N is grown to a thickness of 100 Å.

【0078】(p型ガイド層8)次に、温度を1050
℃にして、原料ガスにTMG及びアンモニアを用い、ア
ンドープのGaNよりなるp型ガイド層8を0.075
μmの膜厚で成長させる。このp型ガイド層8は、アン
ドープとして成長させるが、p型電子閉じ込め層7から
のMgの拡散により、Mg濃度が5×1016/cm3
なりp型を示す。
(P-type guide layer 8) Next, the temperature was set to 1050
° C, and using TMG and ammonia as source gases, a p-type guide layer 8 made of undoped GaN was set to 0.075.
It is grown to a thickness of μm. The p-type guide layer 8 is grown as undoped, but the Mg concentration becomes 5 × 10 16 / cm 3 due to the diffusion of Mg from the p-type electron confinement layer 7, indicating p-type.

【0079】(p型クラッド層9)次に、同様の温度
で、原料ガスにTMA、TMG及びアンモニアを用い、
アンドープのAl0.1Ga0.9NよりなるA層を25オン
グストロームの膜厚で成長させ、続いて、TMAを止
め、不純物ガスとしてCp2Mgを用い、Mgを5×1
18/cm3ドープしたGaNよりなるB層を25オン
グストロームの膜厚で成長させる。そして、この操作を
それぞれ100回繰り返してA層とB層の積層し、総膜
厚5000オングストロームの多層膜(超格子構造)よ
りなるp型クラッド層9を成長させる。
(P-type cladding layer 9) Next, at the same temperature, using TMA, TMG and ammonia
An A layer made of undoped Al 0.1 Ga 0.9 N is grown to a thickness of 25 Å, followed by stopping TMA, using Cp 2 Mg as an impurity gas, and adding 5 × 1 Mg.
A B layer of GaN doped with 0 18 / cm 3 is grown to a thickness of 25 Å. This operation is repeated 100 times to stack the A layer and the B layer, thereby growing the p-type cladding layer 9 composed of a multilayer film (superlattice structure) having a total thickness of 5000 Å.

【0080】(p型コンタクト層10)次に、同様の温
度で、原料ガスにTMG及びアンモニアを用い、不純物
ガスとしてCp2Mgを用い、Mgを1×1020/cm3
ドープしたGaNよりなるp型コンタクト層10を15
0オングストロームの膜厚で成長させる。
(P-type contact layer 10) Next, at the same temperature, TMG and ammonia are used as source gases, Cp 2 Mg is used as an impurity gas, and Mg is 1 × 10 20 / cm 3.
The p-type contact layer 10 made of doped GaN is
It is grown to a thickness of 0 Å.

【0081】反応終了後、反応容器内において、ウエハ
を窒素雰囲気中、700℃でアニーリングを行い、p型
層を更に低抵抗化する。アニーリング後、ウエハを反応
容器から取り出し、最上層のp側コンタクト層の表面に
SiO2よりなる保護膜を形成して、RIE(反応性イ
オンエッチング)を用いSiCl4ガスによりエッチン
グし、図9に示すように、n電極を形成すべきn側コン
タクト層2の表面を露出させる。次に図9(a)に示す
ように、最上層のp側コンタクト層10のほぼ全面に、
PVD装置により、Si酸化物(主として、SiO2
よりなる第1の保護膜61を0.5μmの膜厚で形成し
た後、第1の保護膜61の上に所定の形状のマスクをか
け、フォトレジストよりなる第3の保護膜63を、スト
ライプ幅1.8μm、厚さ1μmで形成する。次に、図
9(b)に示すように第3の保護膜63形成後、RIE
(反応性イオンエッチング)装置により、CF4ガスを
用い、第3の保護膜63をマスクとして、前記第1の保
護膜をエッチングして、ストライプ状とする。その後エ
ッチング液で処理してフォトレジストのみを除去するこ
とにより、図9(c)に示すようにp側コンタクト層1
0の上にストライプ幅1.8μmの第1の保護膜61が
形成できる。
After the reaction, the wafer is annealed in a nitrogen atmosphere at 700 ° C. in a reaction vessel to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, a protective film made of SiO 2 is formed on the surface of the uppermost p-side contact layer, and is etched by SiCl 4 gas using RIE (reactive ion etching). As shown, the surface of the n-side contact layer 2 where the n-electrode is to be formed is exposed. Next, as shown in FIG. 9A, almost the entire surface of the uppermost p-side contact layer 10 is
Si oxide (mainly SiO 2 ) by PVD equipment
After forming a first protective film 61 of 0.5 μm in thickness, a mask of a predetermined shape is applied on the first protective film 61, and a third protective film 63 of a photoresist is It is formed with a width of 1.8 μm and a thickness of 1 μm. Next, as shown in FIG. 9B, after forming the third protective film 63, RIE is performed.
(Reactive ion etching) The first protective film is etched into a stripe shape by using a CF 4 gas with the third protective film 63 as a mask. Thereafter, the photoresist is removed by treating with an etching solution, thereby forming the p-side contact layer 1 as shown in FIG.
A first protective film 61 having a stripe width of 1.8 μm can be formed on the first protective film 61.

【0082】さらに、図9(d)に示すように、ストラ
イプ状の第1の保護膜61形成後、再度RIEによりS
iCl4ガスを用いて、p側コンタクト層10、および
p側クラッド層9をエッチングして、ストライプ幅1.
8μmのリッジ形状のストライプを形成する。但し、リ
ッジ形状のストライプは、図5に示すように、ELOG
成長を行う際に形成した凹部の上部で且つ凹部の中心部
分を避けるように形成される。リッジストライプ形成
後、ウェーハをPVD装置に移送し、図9(e)に示す
ように、Zr酸化物(主としてZrO2)よりなる第2
の保護膜62を、第1の保護膜61の上と、エッチング
により露出されたp側クラッド層9の上に0.5μmの
膜厚で連続して形成する。このようにZr酸化物を形成
すると、p−n面の絶縁をとるためと、横モードの安定
を図ることができ好ましい。次に、ウェーハをフッ酸に
浸漬し、図9(f)に示すように、第1の保護膜61を
リフトオフ法により除去する。
Further, as shown in FIG. 9D, after forming the first protection film 61 in the form of a stripe, S is again formed by RIE.
The p-side contact layer 10 and the p-side cladding layer 9 are etched using iCl 4 gas to obtain a stripe width of 1.
An 8 μm ridge-shaped stripe is formed. However, as shown in FIG.
It is formed so as to avoid the central portion of the recess above the recess formed during the growth. After the formation of the ridge stripe, the wafer is transferred to a PVD apparatus and, as shown in FIG. 9E, a second layer of Zr oxide (mainly ZrO 2 ) is formed.
Is formed continuously on the first protective film 61 and on the p-side cladding layer 9 exposed by etching with a thickness of 0.5 μm. The formation of the Zr oxide in this way is preferable because the pn plane is insulated and the transverse mode can be stabilized. Next, the wafer is immersed in hydrofluoric acid, and as shown in FIG. 9F, the first protective film 61 is removed by a lift-off method.

【0083】次に図9(g)に示すように、p側コンタ
クト層10の上の第1の保護膜61が除去されて露出し
たそのp側コンタクト層の表面にNi/Auよりなるp
電極20を形成する。但しp電極20は100μmのス
トライプ幅として、この図に示すように、第2の保護膜
62の上に渡って形成する。第2の保護膜62形成後、
図5に示されるように露出させたn側コンタクト層2の
表面にはTi/Alよりなるn電極21をストライプと
平行な方向で形成する。
Next, as shown in FIG. 9 (g), the first protective film 61 on the p-side contact layer 10 is removed and the exposed surface of the p-side contact layer is made of Ni / Au.
An electrode 20 is formed. However, the p-electrode 20 has a stripe width of 100 μm and is formed over the second protective film 62 as shown in FIG. After forming the second protective film 62,
As shown in FIG. 5, on the exposed surface of the n-side contact layer 2, an n-electrode 21 made of Ti / Al is formed in a direction parallel to the stripe.

【0084】以上のようにして、n電極とp電極とを形
成したウェーハのサファイア基板を研磨して70μmと
した後、ストライプ状の電極に垂直な方向で、基板側か
らバー状に劈開し、劈開面(11−00面、六角柱状の
結晶の側面に相当する面=M面)に共振器を作製する。
共振器面にSiO2とTiO2よりなる誘電体多層膜を形
成し、最後にp電極に平行な方向で、バーを切断して図
5に示すようなレーザ素子とする。なお共振器長は30
0〜500μmとすることが望ましい。得られたレーザ
素子をヒートシンクに設置し、それぞれの電極をワイヤ
ーボンディングして、室温でレーザ発振を試みた。その
結果、得られたレーザ素子は、50℃、しきい値電流密
度5kA/cm2、出力5mW、発振波長420nmの
連続発振が確認され、300時間以上の寿命を示す。
After the sapphire substrate of the wafer on which the n-electrode and the p-electrode have been formed is polished to 70 μm as described above, the wafer is cleaved in a bar shape from the substrate side in a direction perpendicular to the stripe-shaped electrodes. A resonator is formed on a cleavage plane (11-00 plane, a plane corresponding to the side surface of a hexagonal columnar crystal = M plane).
A dielectric multilayer film made of SiO 2 and TiO 2 is formed on the cavity surface, and finally, the bar is cut in a direction parallel to the p-electrode to obtain a laser device as shown in FIG. The resonator length is 30
It is desirable to set it to 0 to 500 μm. The obtained laser element was set on a heat sink, and the respective electrodes were wire-bonded, and laser oscillation was attempted at room temperature. As a result, the obtained laser element was confirmed to have a continuous oscillation of 50 ° C., a threshold current density of 5 kA / cm 2 , an output of 5 mW, and an oscillation wavelength of 420 nm, and showed a life of 300 hours or more.

【0085】[実施例2]実施例1において、活性層6
を下記のように、発振波長を430nmとなるようにI
n組成比を調整し、井戸層の積層数を調整する他は同様
にして窒化物半導体レーザ素子を作製する。 (活性層6)次に、温度を800℃にして、原料ガスに
TMI、TMG及びアンモニアを用い、不純物ガスとし
てシランガスを用い、Siを5×1018/cm3ドープ
したIn0.01Ga0.99Nよりなる障壁層を160オング
ストロームの膜厚で成長させる。続いて、シランガスを
止め、In0.12Ga0.88Nよりなる井戸層を20オング
ストロームの膜厚で成長させる。続いて、最後に上記と
同様の障壁層を積層した総膜厚340オングストローム
の単一量子井戸構造(SQW)の活性層6を成長させ
る。得られたレーザ素子は、実施例1と同様の条件でレ
ーザ発振させたところ、実施例1とほぼ同等に、しきい
値電流密度が低く良好な寿命特性を有する。
[Embodiment 2] In the embodiment 1, the active layer 6
As described below so that the oscillation wavelength becomes 430 nm.
A nitride semiconductor laser device is manufactured in the same manner except that the n composition ratio is adjusted and the number of stacked well layers is adjusted. (Active Layer 6) Next, the temperature was set to 800 ° C., TMI, TMG and ammonia were used as source gases, silane gas was used as an impurity gas, and In 0.01 Ga 0.99 N doped with 5 × 10 18 / cm 3 of Si was used. A barrier layer is grown to a thickness of 160 Å. Subsequently, the silane gas is stopped, and a well layer made of In 0.12 Ga 0.88 N is grown to a thickness of 20 Å. Subsequently, an active layer 6 having a single quantum well structure (SQW) having a total film thickness of 340 Å in which barrier layers similar to the above are stacked is grown. When the laser element thus obtained was oscillated under the same conditions as in Example 1, the threshold current density was low and good life characteristics were obtained, almost as in Example 1.

【0086】[実施例3]実施例2において、活性層の
井戸層のIn組成比を、発振波長が450nmとなるよ
うに調整する他は同様にしてレーザ素子を作製する。得
られるレーザ素子は、実施例2と同様の条件でレーザ発
振させたところ、実施例2とほぼ同等の良好な結果であ
る。
Example 3 A laser device is manufactured in the same manner as in Example 2, except that the In composition ratio of the well layer of the active layer is adjusted so that the oscillation wavelength becomes 450 nm. When the laser device obtained was oscillated under the same conditions as in Example 2, the results were almost the same as those in Example 2.

【0087】[0087]

【発明の効果】本発明は、発振波長が420nm以上と
なるような高In組成比とし、さらに井戸層の全積層数
を2以下とすることにより、しきい値電流密度を低下さ
せ、寿命特性の向上が可能な窒化物半導体レーザ素子を
提供することができる。
According to the present invention, the threshold current density is reduced by setting the high In composition ratio so that the oscillation wavelength becomes 420 nm or more, and further reducing the total number of the well layers to 2 or less, thereby reducing the lifetime characteristic. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明のレーザ素子の活性層の井戸層
の積層数と、しきい値電流密度の関係を示すグラフであ
る。
FIG. 1 is a graph showing the relationship between the number of stacked active layers of the active layer of the laser device of the present invention and the threshold current density.

【図2】図2は、InGaN井戸層のバンドギャップエ
ネルギー(Eg)と、量子準位の形成による発振波長の
エネルギー(Eλ)とを示した模式的断面図である。
FIG. 2 is a schematic cross-sectional view showing band gap energy (Eg) of an InGaN well layer and energy (Eλ) of an oscillation wavelength due to formation of a quantum level.

【図3】図3は、従来のレーザ素子の活性層の井戸層の
積層数と、しきい値電流密度の関係を示すグラフであ
る。
FIG. 3 is a graph showing the relationship between the number of stacked active layers of the active layer of the conventional laser device and the threshold current density.

【図4】図4は、本発明で用いることのできるELOG
成長の一実施の形態の各工程の構造を示す模式的断面図
である。
FIG. 4 shows an ELOG that can be used in the present invention.
It is a typical sectional view showing the structure of each process of one embodiment of growth.

【図5】図5は、本発明の一実施の形態である窒化物半
導体レーザ素子を示す模式的断面図である。
FIG. 5 is a schematic cross-sectional view showing a nitride semiconductor laser device according to one embodiment of the present invention.

【図6】図6は、サファイアの面方位を示すユニットセ
ル図である。
FIG. 6 is a unit cell diagram showing a plane orientation of sapphire.

【図7】図7は、オフアングルした異種基板の部分的な
形状を示す模式的断面図である。
FIG. 7 is a schematic cross-sectional view showing a partial shape of an off-angled heterogeneous substrate.

【図8】図8は、凹凸のストライプ方向を説明するため
の基板主面側の平面図である。
FIG. 8 is a plan view of the main surface of the substrate for explaining the stripe direction of the unevenness.

【図9】図9は、リッジ形状のストライプを形成する一
実施の形態である方法の各工程におけるウエハの部分的
な構造を示す模式的断面図である。
FIG. 9 is a schematic cross-sectional view showing a partial structure of a wafer in each step of a method according to an embodiment for forming a ridge-shaped stripe.

【符号の説明】[Explanation of symbols]

1・・・窒化物半導体基板 2・・・n型コンタクト層 3・・・クラック防止層 4・・・n型クラッド層 5・・・n型ガイド層 6・・・活性層 7・・・p型電子閉じ込め層 8・・・p型ガイド層 9・・・p型クラッド層 10・・・p型コンタクト層 DESCRIPTION OF SYMBOLS 1 ... Nitride semiconductor substrate 2 ... N-type contact layer 3 ... Crack prevention layer 4 ... N-type cladding layer 5 ... N-type guide layer 6 ... Active layer 7 ... p -Type electron confinement layer 8 ... p-type guide layer 9 ... p-type cladding layer 10 ... p-type contact layer

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、少なくともn型窒化物半導
体、Inを含んでなる井戸層を有する量子井戸構造の活
性層、及びp型窒化物半導体を順に積層してなる窒化物
半導体レーザ素子において、該活性層が、井戸層の全積
層数が2以下である量子井戸構造であり、更に、発振波
長が420nm以上であることを特徴とする窒化物半導
体レーザ素子。
1. A nitride semiconductor laser device comprising a substrate in which an n-type nitride semiconductor, an active layer having a quantum well structure having a well layer containing In, and a p-type nitride semiconductor are sequentially stacked on a substrate. A nitride semiconductor laser device in which the active layer has a quantum well structure in which the total number of well layers is 2 or less, and has an oscillation wavelength of 420 nm or more.
【請求項2】 前記活性層が、井戸層の全積層数が1で
ある単一量子井戸構造であり、更に、発振波長が430
nm以上であることを特徴とする請求項1に記載の窒化
物半導体レーザ素子。
2. The active layer has a single quantum well structure in which the total number of stacked well layers is 1, and further has an oscillation wavelength of 430.
2. The nitride semiconductor laser device according to claim 1, wherein the thickness is not less than nm.
【請求項3】 前記活性層の量子井戸構造が、井戸層と
障壁層とから形成され、該障壁層が、n型不純物濃度を
1×1019/cm2以下含んでなることを特徴とする請
求項1又は2に記載の窒化物半導体レーザ素子。
3. The quantum well structure of the active layer is formed of a well layer and a barrier layer, and the barrier layer has an n-type impurity concentration of 1 × 10 19 / cm 2 or less. The nitride semiconductor laser device according to claim 1.
【請求項4】 前記障壁層が、n型不純物を5×1018
/cm2以下含んでなることを特徴とする請求項3に記
載の窒化物半導体レーザ素子。
4. The barrier layer according to claim 1, wherein said barrier layer contains n × 5 × 10 18
4. The nitride semiconductor laser device according to claim 3, wherein the content of the nitride semiconductor laser device is not more than / cm 2 .
【請求項5】 前記井戸層が、n型不純物を1×1018
/cm2以下含んでなることを特徴とする請求項1〜4
のいずれか1項に記載の窒化物半導体素子。
5. The semiconductor device according to claim 1, wherein said well layer contains 1 × 10 18 n-type impurities.
/ Cm 2 or less.
The nitride semiconductor device according to any one of the above.
【請求項6】 前記井戸層が、膜厚40オングストロー
ム以下であることを特徴とする請求項1〜5のいずれか
1項に記載の窒化物半導体レーザ素子。
6. The nitride semiconductor laser device according to claim 1, wherein said well layer has a thickness of 40 Å or less.
【請求項7】 前記井戸層が、膜厚30オングストロー
ム以下であることを特徴とする請求項1〜6に記載の窒
化物半導体レーザ素子。
7. The nitride semiconductor laser device according to claim 1, wherein said well layer has a thickness of 30 Å or less.
【請求項8】 前記活性層の量子井戸構造が、井戸層と
障壁層から形成され、該障壁層が、100オングストロ
ーム以上の膜厚であることを特徴とする請求項1〜7に
記載の窒化物半導体レーザ素子。
8. The nitride according to claim 1, wherein the quantum well structure of the active layer is formed of a well layer and a barrier layer, and the barrier layer has a thickness of 100 Å or more. Semiconductor laser device.
【請求項9】 前記障壁層が、100〜200オングス
トロームの膜厚であることを特徴とする請求項8に記載
の窒化物半導体レーザ素子。
9. The nitride semiconductor laser device according to claim 8, wherein said barrier layer has a thickness of 100 to 200 Å.
【請求項10】 前記窒化物半導体レーザ素子が、窒化
物半導体と異なる材料よりなる異種基板又は窒化物半導
体基板上に、窒化物半導体の横方向の成長を利用して成
長させてなる窒化物半導体上に成長されてなることを特
徴とする請求項1〜9のいずれか1項に記載の窒化物半
導体レーザ素子。
10. A nitride semiconductor, wherein the nitride semiconductor laser device is grown on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from that of the nitride semiconductor by utilizing lateral growth of the nitride semiconductor. The nitride semiconductor laser device according to claim 1, wherein the nitride semiconductor laser device is grown thereon.
JP17284099A 1999-06-18 1999-06-18 Nitride semiconductor laser element Pending JP2001007447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17284099A JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17284099A JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2001007447A true JP2001007447A (en) 2001-01-12

Family

ID=15949316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17284099A Pending JP2001007447A (en) 1999-06-18 1999-06-18 Nitride semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2001007447A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103062A1 (en) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Gallium nitride compound semiconductor device and manufacturing method
WO2006131990A1 (en) * 2005-06-09 2006-12-14 Sumitomo Chemical Company, Limited Nitride semiconductor light emitting element and method for manufacturing same
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
JP5036907B2 (en) * 2009-08-24 2012-09-26 パナソニック株式会社 Gallium nitride compound semiconductor light emitting device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
WO2003103062A1 (en) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Gallium nitride compound semiconductor device and manufacturing method
US7372066B2 (en) 2002-06-04 2008-05-13 Nitride Semiconductors Co., Ltd. Gallium nitride compound semiconductor device and manufacturing method
US10522629B2 (en) 2005-05-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8629477B2 (en) 2005-05-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US11251272B2 (en) 2005-05-17 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8987028B2 (en) 2005-05-17 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8796734B2 (en) 2005-05-17 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9219112B2 (en) 2005-05-17 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9431243B2 (en) 2005-05-17 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8519436B2 (en) 2005-05-17 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2006131990A1 (en) * 2005-06-09 2006-12-14 Sumitomo Chemical Company, Limited Nitride semiconductor light emitting element and method for manufacturing same
US10074536B2 (en) 2006-03-24 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9818819B2 (en) 2006-09-07 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9318325B2 (en) 2006-09-07 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9559712B2 (en) 2006-09-27 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8629047B2 (en) 2006-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US9105522B2 (en) 2006-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8860160B2 (en) 2006-09-27 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US10468551B2 (en) 2006-10-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US9543472B2 (en) 2007-04-09 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9231073B2 (en) 2007-04-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US10680126B2 (en) 2007-04-09 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9449868B2 (en) 2007-04-09 2016-09-20 Taiwan Semiconductor Manufacutring Company, Ltd. Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films
US9853118B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9040331B2 (en) 2007-04-09 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9853176B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US9780190B2 (en) 2007-06-15 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US10002981B2 (en) 2007-09-07 2018-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US9365949B2 (en) 2008-06-03 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US10961639B2 (en) 2008-06-03 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8629045B2 (en) 2008-07-01 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9356103B2 (en) 2008-07-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8994070B2 (en) 2008-07-01 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9640395B2 (en) 2008-07-01 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9607846B2 (en) 2008-07-15 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9287128B2 (en) 2008-07-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US9934967B2 (en) 2008-09-19 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of devices by epitaxial layer overgrowth
US9105549B2 (en) 2008-09-24 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US9455299B2 (en) 2008-09-24 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for semiconductor sensor structures with reduced dislocation defect densities
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8809106B2 (en) 2008-09-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor sensor structures with reduced dislocation defect densities
US9029908B2 (en) 2009-01-09 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9576951B2 (en) 2009-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US9299562B2 (en) 2009-04-02 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8648350B2 (en) 2009-08-24 2014-02-11 Panasonic Corporation Gallium nitride compound semiconductor light-emitting device
JPWO2011024385A1 (en) * 2009-08-24 2013-01-24 パナソニック株式会社 Gallium nitride compound semiconductor light emitting device
JP5036907B2 (en) * 2009-08-24 2012-09-26 パナソニック株式会社 Gallium nitride compound semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP4288743B2 (en) Nitride semiconductor growth method
JP3770014B2 (en) Nitride semiconductor device
JP4005275B2 (en) Nitride semiconductor device
JP3372226B2 (en) Nitride semiconductor laser device
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP3346735B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2001007447A (en) Nitride semiconductor laser element
JP4033644B2 (en) Gallium nitride light emitting device
JP3659050B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP2000277437A5 (en)
JPH11312825A (en) Method for growing nitride semiconductor and nitride semiconductor element
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3446660B2 (en) Nitride semiconductor light emitting device
JP2002270971A (en) Nitride semiconductor element
JP4529215B2 (en) Nitride semiconductor growth method
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP4625998B2 (en) Nitride semiconductor laser device
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP3794530B2 (en) Nitride semiconductor laser device
JP3329753B2 (en) Nitride semiconductor laser device
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2008028375A (en) Nitride semiconductor laser device
JP3438675B2 (en) Method for growing nitride semiconductor
JP3589185B2 (en) Method for growing nitride semiconductor and nitride semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050421

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050708