KR20010039916A - 반도체회로의 제조방법 - Google Patents

반도체회로의 제조방법 Download PDF

Info

Publication number
KR20010039916A
KR20010039916A KR1020000056023A KR20000056023A KR20010039916A KR 20010039916 A KR20010039916 A KR 20010039916A KR 1020000056023 A KR1020000056023 A KR 1020000056023A KR 20000056023 A KR20000056023 A KR 20000056023A KR 20010039916 A KR20010039916 A KR 20010039916A
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
manufacturing
semiconductor circuit
channel region
Prior art date
Application number
KR1020000056023A
Other languages
English (en)
Other versions
KR100488889B1 (ko
Inventor
이토미노루
나카무라다카후미
하라다마사노리
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010039916A publication Critical patent/KR20010039916A/ko
Application granted granted Critical
Publication of KR100488889B1 publication Critical patent/KR100488889B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Welding Or Cutting Using Electron Beams (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 문턱치가 다른 입자가 존재하는 TFT가 형성된 경우에, 그러한 입자가 존재하는 TFT의 이상동작을 제한하도록 된 반도체회로의 제조방법을 제공하기 위한 것이다.
이를 위해 본 발명에 있어서는, 유리기판상에 비결정실리콘층을 성막한 후, 열처리 등을 행하여, 비결정실리콘층을 다결정실리콘층으로 변환한다. 그 때, 유리기판내의 이물의 영향을 받아서, 다결정실리콘층 중에 이상입경의 입자가 생성되어, TFT에 문턱치가 다른 이상영역이 형성될 우려가 있다. 이 경우, 이상입경의 입자에 레이저를 조사해서 입자를 과립화하여 그 주위를 고저항화하는 것으로, 문턱치가 다른 입자가 존재하는 TFT의 이상영역의 동작을 제한할 수 있으므로, 본래의 TFT의 오프시에 리크전류가 흐르지 않게 되고, 표시특성이 향상된다.

Description

반도체회로의 제조방법 {MANUFACTURING METHOD OF SEMICONDUCTOR CIRCUIT}
본 발명은 절연기판상에 형성된 비정질층(非晶質層)을 결정화하는 과정에서 생긴 결정성(結晶性)의 흐트러짐을 보상하는 기술에 관한 것으로, 특히, 액정표시장치의 신호선구동용 아날로그 스위치 등의 리페어 기술(Repair 技術)에 관한 것이다.
액정표시장치는 고화질, 박형경량, 저소비전력이라는 큰 이점을 갖고 있기 때문에, 노트형 컴퓨터나 휴대전자기기 등에 폭넓게 이용되고 있다. 특히, 최근에는 이동도(移動度)가 높은 다결정실리콘에 의한 박막트랜지스터(이하, TFT라 칭함)를 화소표시용 스위칭소자나 신호선구동용 스위칭소자로 이용한 액정표시장치의 개발연구가 왕성하게 행하여지고 있다.
이런 종류의 액정표시장치는 유리기판(Glass 基板)의 상면에 비정질실리콘층을 성막(成膜)한 후, 열처리 등을 행하여 비정질실리콘층을 다결정실리콘층으로 변환하고, 이 다결정실리콘층의 일부를 TFT의 채널영역으로 이용하고 있다.
다결정실리콘에 의한 TFT는 소자의 사이즈를 작게 할 수 있기 때문에, 고집적화가 가능하여 고해상도의 액정표시장치를 실현할 수 있다. 또한, 이동도가 높기 때문에, 구동회로용의 TFT로서도 이용할 수 있어서 화소 어레이부와 구동회로를 동일기판상에 일체적으로 형성할 수 있다는 이점도 있다.
다결정실리콘에 의한 TFT를 대면적에 걸쳐 균일하게 형성함에는, 유리기판상에 성막한 비정질실리콘층 등의 반도체층을 고상성장(固相成長)시켜서 결정화하는 결정화 프로세스가 필요하게 된다. 그런데, 유리기판에는 돌기나 유리구멍 등의 이물(異物)이 다수 포함되어 있기 때문에, 결정화 프로세스를 행한 때에, 다결정실리콘층의 입자형상이 불균일하게 되어, 이상입경(異常粒徑)의 입자가 생성되어 버리는 일이 있다. 그 결과, 채널영역에 국소적으로 문턱치가 다른 입자가 존재하는 TFT가 형성된다는 문제가 있다.
특히, 비디오 버스 상의 화소신호를 영상신호선에 기입하는 아날로그 스위치는 대전류를 필요로 하므로 채널폭 W를 크게 하고 있음으로 인해, 유리기판내의 이물 등에 의한 영향을 받기 쉽게 되어 있기 때문에, 국소적으로 문턱치가 다른 입자가 존재하는 TFT가 형성되기 쉽다.
아날로그 스위치를 구성하는 TFT에 상술한 문턱치가 다른 입자가 존재하는 TFT가 형성되면, 오프상태를 유지해야 할 때에 리크전류(Leak 電流)를 발생시키기 때문에 아놀로그 스위치를 완전히 오프시킬 수 없게 되어, 표시특성을 열화시켜 버리게 된다.
이러한 유리기판내의 이물이나 미소 유리구멍 등에 의한 문턱치 변동은 유리표면의 세정방법의 개선이나, 유리의 제조방법의 개선에 의해 어느 정도 억제할 수 있다. 그런데, 스핀형(Spin型)의 세정방법에서는 회전시에 세정액이 미소한 액체, 즉 안개형상으로 되어, 세정중의 어떤 시기에 재강하해서 표면을 오염시켜 버린다는 문제가 있는 바, 안개의 발생이나 재강하 그 어느 쪽도 완전히 방지할 수는 없다.
또한, 유리의 제조방법을 개선하는 것은 비용이 꽤 드는 것으로 예상되어, 액정표시장치의 코스트 다운이 어려워진다.
한편, 일본국 특허 제 2746411호 공보에는 액정디스플레이소자의 표시상태를 평가하고, 그 평가결과에 기초한 조사량(照射量)의 광 빔을 문턱치가 표류하고 있는 박막트랜지스터 전체(전영역)에 조사하여, TFT 드레인전류에 의한 조정을 행함으로써, TFT의 문턱치 전압의 균일화를 꾀하는 기술이 개시되어 있다.
그런데, 이 방법은 공간전하에 의한 TFT의 문턱치 전압 표류의 조정방법으로서, 상술한 이상입경의 입자가 존재하는 것에 의한 TFT 드레인전류의 리크(누설)를 수정하는 방법과는 다른 것이다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은, 문턱치가 다른 입자가 존재하는 TFT가 형성된 경우에는, 그러한 입자가 존재하는 TFT 이상영역의 동작을 제한하도록 하여, 제조수율의 향상을 도모할 수 있도록 된 반도체회로의 제조방법을 제공하는 것에 있다.
도 1은 본 발명의 한 실시예에 관한 액정표시장치내의 TFT를 유리기판의 뒷쪽으로부터 본 도면(아날로그 스위치부의 확대도),
도 2는 도 1의 A-A선 단면도,
도 3(a)~(c)는 TFT의 제조공정을 나타낸 도면,
도 4는 실험에 이용한 레이저 리페어장치의 개략적인 구성을 나타낸 블록도,
도 5(a), (b)는 레이저의 조사 전후에 있어서의 TFT의 이면의 모양을 나타낸 도면,
도 6은 최적의 레이저 강도 및 레이저 조사 길이의 레이저를 조사하기 전후에서의 TFT의 Vg-Id특성을 나타낸 도면,
도 7은 FIB장치의 개략적인 구성을 나타낸 블록도이다.
상기 목적을 달성하기 위해, 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
상기 소스영역에 전기적으로 접속되는 소스전극,
상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
상기 반도체층의 상기 채널영역의 일부영역에 선택적으로 에너지선을 조사함으로써 결정성을 변화시키는 공정을 갖추고 있다.
또한, 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
상기 소스영역에 전기적으로 접속되는 소스전극,
상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
상기 반도체층의 상기 채널영역의 일부영역을 선택적으로 고저항화하는 공정을 갖추고 있다.
또한, 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
상기 소스영역에 전기적으로 접속되는 소스전극,
상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
상기 반도체층의 상기 채널영역의 일부영역을 선택적으로 제거하는 공정을 갖추고 있다.
이러한 본 발명에 의하면, 트랜지스터의 활성층에 레이저를 조사하여 활성층의 결정성을 변화시키도록 했기 때문에, 절연기판내의 이물의 영향을 받아서 활성층 중에 이상입경의 입자가 생성되어 그러한 입자의 주위에 문턱치가 다른 영역이 생성되어도, 그 트랜지스터 중, 문턱치가 다른 영역의 동작을 제한할 수 있다. 즉, 문턱치가 다른 이상영역이 본래의 트랜지스터의 동작에 악영향을 줄 우려가 없어진다.
특히, 신호선구동용 아날로그 스위치를 구성하는 트랜지스터에 있어서는, 대전류를 흘리도록 그 채널폭을 크게 하고 있고, 그 만큼 절연기판내의 이물의 영향을 받기 쉬워져서 채널영역에 이상입경의 입자가 생성되기 쉬운데, 만약에 생성되었다 해도, 이물이 혼입된 영역에 레이저를 조사함으로써, 그 영역의 동작을 국소적으로 제한할 수 있으므로, 화소표시용 트랜지스터가 오프인 때에 리크전류가 흐르지 않게 되어, 표시특성이 좋아진다.
이하, 본 발명에 관한 반도체회로의 제조방법에 대해, 도면을 참조하면서 구체적으로 설명한다. 이하에서는 반도체회로의 제조방법의 일례로서, 다결정실리콘에 의한 TFT를 이용한 액티브 매트릭스 액정표시장치의 제조방법에 대해 설명한다.
＜제1 실시형태＞
도 1은 본 발명의 한 실시예에 관한 액정표시장치내의 TFT를 유리기판의 뒷쪽으로부터 본 도면으로, 일례로 액정표시장치의 어레이기판상에 형성되는 아날로그 스위치용 TFT를 나타낸 것이다. 그리고 도 2는 도 1의 A-A선 단면도이다.
도 1에 나타낸 것처럼, 소스영역(51)과 드레인영역(52)내에는 각각 복수의 콘택트(53, 54)가 형성되어 있고, 이들 콘택트(53, 54)를 매개하여, 소스영역(51)은 소스전극(10)에 접속되며, 드레인영역(52)은 드레인전극(11)에 접속되어 있다.
또한, 소스영역(51)과 드레인영역(52)의 사이, 즉 게이트전극(4; 도 1에는 도시되지 않았음)의 바로 아래에는, 채널영역(55)이 형성되어 있다. 도 1은 유리기판(1)내의 이물의 영향에 의해 채널영역(55)내에 이상입경의 입자(57)가 생성된 예를 나타내고 있다.
본 실시형태는 이하에 상술하는 것처럼, 이상입경의 입자(57)의 주위(점선 58로 나타낸 범위)에 레이저를 조사(照射)함으로써, 이상입경의 입자(57)를 과립형상으로 하여, 입자(57)에 의해 생성된 문턱치가 다른 영역의 TFT의 동작을 제한하는 점에 특징이 있다.
다음으로, 도 3을 이용하여 액정표시장치의 제조공정에 대해 설명한다.
우선, 유리기판(1)상에, 예컨대 플라즈마 CVD법에 의해, 막두께 30nm~100nm의 비결정실리콘을 성막한다. 다음으로, 에너지 조사(Energy 照射), 예컨대 엑시머 레이저 어닐법에 의해, 비결정실리콘층을 다결정실리콘층으로 변환한 후, 포토리소그래피공정에 의해 다결정실리콘층을 섬 모양으로 에칭가공하여 반도체층(2)을 형성한다[도 3(a)].
다음으로, 반도체층(2)의 상면을 게이트절연막(3)으로 덮는다. 게이트절연막(3)은 예컨대 플라즈마 CVD법에 의해 형성되는 막두께 100nm 정도의 산화실리콘막이다.
다음으로, 게이트절연막(3)의 상면에, 스퍼터링법에 의해, 제1배선층으로 되는 MoW합금을 성막한다. 이 MoW합금을 포토리소그래피공정에 의해 에칭가공하고, 레지스트 박리를 행하여 게이트전극(4)을 형성한다[도 3(b)].
다음으로, 제1배선층의 게이트전극(4)을 마스크로 하여, 예컨대 보론(B)의 고농도 도핑을 행한다. 도핑으로서는, 예컨대 이온 주입을 행하고, 도즈량은 2x1015~ 5x1016/㎠ 정도가 가장 적당하다. 이 이온 주입에 의해 반도체층(2)내에 소스영역(5)과 드레인영역(6)이 형성된다[도 3(b)].
다음으로, 게이트전극(4)과 게이트절연막(3)의 상면을, 산화실리콘 등을 재료로 하는 층간절연막(7)으로 덮는다.
다음으로, 소스영역(5)과 드레인영역(6)의 상방의 게이트절연막(3)의 일부 영역과, 층간절연막(7)의 일부 영역을 포토리소그래피공정에 의해 에칭제거하여, 콘택트 홀(8, 9)을 형성한다[도 3(c)].
다음으로, 층간절연막(7)의 상면에, 제2배선층으로서, 스퍼터링에 의해 알루미늄 Al을 막두께 500nm 정도로 성막하고, 포토리소그래피공정에 의해 에칭가공하여, 소스전극(10), 드레인전극(11) 및 신호배선을 형성한다.
소스전극(10)은 콘택트 홀(8)을 매개하여 소스영역(5)에 접속되고, 드레인전극(11)은 콘택트 홀(9)을 매개하여 드레인영역(6)에 접속된다[도 3(c)]. 이와 같이 하여, 화소부의 TFT와 구동회로의 일부의 TFT, 예컨대 아날로그 스위치용 TFT가 유리기판(1)상에 형성된다.
소스전극(10)이나 드레인전극(11)의 상면에는 도 2에 나타낸 것처럼 절연막(12)이 형성되고, 절연막(12)의 상면에는 컬러 필터층(13)이 형성되며, 그 상면에는 오버코트층(14)이 형성되고, 그 상면의 표시영역에 대응되는 부분에는 화소전극이 형성되며, 더욱이 그 상면에는 배향막(16)이 형성된다. 이상에 의해 어레이기판이 완성된다. 어레이기판과 대향하는 대향기판은 유리기판상에 대향전극(17)과 배향막(18)을 갖추고 있고, 이들 기판간은 액정층(19)을 사이에 두고 봉지되어, 액정표시장치가 완성된다.
액정표시장치의 제조가 끝난 후, 검사공정이 행하여진다. 검사공정에서는 표시결함화소의 리페어처리 등이 행하여진다.
상술한 것처럼, 비정질실리콘층을 결정화하는 결정화 프로세스를 행할 때, 유리기판(1)내에 유리구멍 등의 이물이 존재하면, 그 영향을 받아서 다결정실리콘층내에 이상입경의 입자가 생성되고, 그 주위에 문턱치가 다른 영역을 갖는 TFT가 형성되어 버린다.
특히, 신호선구동용 아날로그 스위치를 구성하는 트랜지스터에 있어서는 대전류를 흘리도록 채널폭을 크게 하고 있기 때문에, 유리기판(1)내의 이물의 영향을 잘 받기 쉬우므로, 채널영역에 이상입경의 입자가 생성될 가능성이 높다.
반도체층(2)중의 이상입자의 주위에 레이저를 조사하면, 용융ㆍ재결정화되고 이상입경의 입자가 과립형상으로 되어 이동도가 떨어지는 바, 그 결과, 그 주위가 고저항화된다. 이로써, 국소적으로 형성된 문턱치가 다른 영역의 TFT 동작이 제한되고, 그 결과로 TFT의 오프시의 동작이 안정화되는 것을 본 발명자 등은 실험에 의해 확인했다.
이 실험에서는, 레이저장치로서, 파장 532nm의 YAG 레이저의 제2고조파를 발생시키는 NTN제의 레이저 리페어장치 NRS-45를 이용했다.
도 4는 실험에 이용한 레이저 리페어장치의 개략적인 구성을 나타낸 블록도이다. 도 4의 레이저 리페어장치(20)는 레이저광조사 유니트(21)와, 리페어용 CCD(22), 화상처리용 CCD(23), 화상처리 유니트(24), 광학계이동 유니트(25), 검사 스테이지(26), 패널구동 유니트(27), 시스템제어 유니트(28), 모니터장치(29)를 갖추고 있다.
레이저광조사 유니트(21)는 리페어 대상으로 되는 액정패널(30)에 레이저광을 조사하는 것으로, 그 선단부에는 복수의 대물렌즈가 교환가능하게 배치된 현미경 유니트(31)가 설치되어 있다. 레이저광조사 유니트(21)와 현미경 유니트(31)의 동작은 후술할 시스템제어 유니트(28)에 의해 제어된다.
리페어용 CCD(22)는 현미경 유니트(31)를 매개하여 리페어해야 할 TFT(예컨대, 영상신호선 기입용 아날로그 스위치를 구성하는 TFT)의 배선패턴의 화상을 화상데이터로서 거두어 들이는 화상취입장치이다. 이 리페어용 CCD(22)로 거두어 들인 화상데이터는 화상처리 유니트(24)로 보내진다.
화상처리용 CCD(23)는 액정패널(30)의 점등상태를 화상데이터로서 거두어 들이는 화상취입장치로서, 리페어 전후의 각각의 액정패널(30)의 점등상태를 화상데이터로서 거두어 들인다. 이 화상처리용 CCD(23)로 거두어 들인 화상데이터는 화상처리 유니트(24)로 보내진다.
화상처리 유니트(24)는 화상처리용 CCD(23)로부터 보내져 온 화상데이터를 해석하여 이상입경의 입자의 검출을 행하고, 입자의 위치와 그 종류를 판별한다. 여기에서, 이상입경의 입자의 위치는 위치정보(XY의 좌표치)로, 또한 그 종류는 미리 등록된 입자의 식별정보로 나타내어진다. 이 이상입경의 입자의 위치와 그 종류에 관한 정보는 시스템제어 유니트(28)로 보내진다.
또한, 화상처리 유니트(24)는 화상을 해석하여 이상입경의 입자의 존재를 자동인식한다. 이로써, 어떠한 형상으로 리페어할 것인지가 특정된다. 여기에서 인식된 이상입경의 입자에 관한 정보는 시스템제어 유니트(28)로 보내지고, 레이저광조사 유니트(21)에서는 이 정보를 기초로 레이저광을 조사한다.
광학계이동 유니트(25)는 레이저광조사 유니트(21)와 화상처리용 CCD(23)를 액정패널(30)에 대해 수평방향으로 이동시키기 위한 장치이다. 레이저광조사 유니트(21)와 화상처리용 CCD(23)는 각각의 작업 스텝에 따라 액정패널(30)상에 평면적으로 일치하는 위치에 배치된다. 광학계이동 유니트(25)의 동작은 시스템제어 유니트(28)에 의해 제어되고 있다.
한편, 이 실시형태의 리페어 시스템에서는, 정위치에 지지된 액정패널(30)에 대해, 레이저광조사 유니트(21)와 화상처리용 CCD(23)를 수평방향으로 이동시키도록 구성해도 된다. 또한, 레이저광조사 유니트(21)와 화상처리용 CCD(23)에 대해, 액정패널(30)을 수평방향으로 이동시키도록 구성해도 된다. 또한, 레이저광조사 유니트(21) 및 화상처리용 CCD(23)과 액정패널(30)의 양쪽을 각각 평면적으로 상대이동시키도록 구성해도 된다.
검사스테이지(26)는 액정패널(30)을 정위치에 지지하기 위한 패널지지장치로서, 액정패널(30)을 배면으로부터 비추기 위한 도시하지 않은 백라이트를 내장하고 있다. 액정패널(30)을 검사스테이지(26)에 얹는 수단으로서는, 작업자가 손수 얹는 방법 또는 자동반송기를 이용하는 방법이 있다.
한편, 레이저광조사 유니트(21)와 화상처리용 CCD(23)에 대해, 액정패널(30)을 수평방향으로 이동시키도록 구성하는 경우에는, 검사스테이지(26)에 평면 X-Y방향으로 이동가능한 기구를 설치한다.
패널구동 유니트(27)는 검사스테이지(26)상에 지지된 액정패널(30)의 전극단자에 도시하지 않은 프로브를 접속시켜서 테스트용 신호를 공급하고, 또한, 백라이트를 점등시켜서 액정패널(30)을 점등상태(표시상태)로 하는 점등검사장치이다. 이 패널구동 유니트(27)의 동작은, 후술할 시스템제어 유니트(28)에 의한 검사ㆍ리페어의 동작과 연동하고 있다.
시스템제어 유니트(28)는 이 시스템 전체의 동작을 제어하는 제어장치로서, 레이저광조사 유니트(21), 광학계이동 유니트(25) 및 검사스테이지(26)의 동작을 제어함과 더불어, 화상처리 유니트(24)로부터 보내져 온 화상데이터에 기초하여 리페어의 성부를 판정한다. 시스템제어 유니트(28)의 동작에 대해서는 나중에 상세히 설명한다.
상기 시스템제어 유니트(28)와 화상처리 유니트(24)는 각종 연산처리를 실행하는 CPU와, 이 CPU에서 행하는 처리의 명령이나 데이터 등을 기억하기 위한 ROM, RAM, 자기디스크장치 등의 기억장치로 구성되어 있다.
모니터장치(29)는 화상처리용 CCD(23)와 리페어용 CCD(22)에서 거두어 들인 화상데이터, 혹은 리페어 조건이나 리페어의 판정처리 등을 표시하기 위한 디스플레이장치이다.
다음으로, 상기한 것처럼 구성된 리페어 시스템에 있어서, 액정패널(30)의 리페어를 행하는 경우의 동작에 대해 설명한다.
우선, 수동 또는 자동반송기에 의해, 결함화소를 포함하는 액정패널(30)을 검사스테이지(26)상의 소정위치에 지지시킨다.
패널구동 유니트(27)는 검사스테이지(26)상에 지지된 액정패널(30)의 도시하지 않은 전극단자에 프로브를 접속시켜서 액정패널(30)에 테스트용 신호를 공급함과 더불어, 도시하지 않은 백라이트를 점등시켜서 액정패널(30)을 점등상태로 한다. 한편, 액정패널(30)을 패널구동 유니트(27)에 세트시키는 작업은 최초의 1회만으로 된다.
이어서, 시스템제어 유니트(28)는 광학계이동 유니트(25)를 제어하여 화상처리용 CCD(23)를 액정패널(30)상에 평면적으로 일치하도록 이동시킨다. 다음으로, 화상처리용 CCD(23)는 액정패널(30)의 점등상태를 화상데이터로서 거두어 들여 화상처리 유니트(24)로 보낸다. 이 화상데이터를 받은 화상처리 유니트(24)는 화상데이터를 해석하여 이상입경의 입자의 검출을 행하고, 그 위치와 그 종류에 관한 정보를 시스템제어 유니트(28)로 보낸다.
시스템제어 유니트(28)는 화상처리 유니트(24)로부터 보내진 이상입경의 입자의 위치에 관한 정보를 도시하지 않은 기억장치에 기억시킴과 더불어, 그 위치정보를 기초로 광학계이동 유니트(25)를 제어하여, 레이저광조사 유니트(21)를 액정패널(30)의 이상입경의 입자상에 평면적으로 일치하도록 이동시킨다. 또한, 시스템제어 유니트(28)는 화상처리 유니트(24)로부터 보내진 이상입경의 입자의 종류에 관한 정보를 기초로 레이저광조사 유니트(21)를 제어하여, 레이저 조건(Power, Slit 등)의 설정, 현미경 유니트(31)의 대물렌즈 바꾸기 및, 초점 맞추기 등을 행한다. 여기에서, 이상입경의 입자에 초점이 맞추어지면, 리페어용 CCD(22)는 레이저광조사 유니트(21)의 현미경 유니트(31)를 매개하여 이상입경의 입자의 배선패턴의 화상을 화상데이터로서 거두어 들여서 화상처리 유니트(24)로 보낸다.
화상처리 유니트(24)는 보내져 온 화상패턴을 해석하여, 이상입경의 입자의 존재를 자동인식하고, 여기에서 인식한 정보를 시스템제어 유니트(28)로 보낸다. 시스템제어 유니트(28)는 보내져 온 이상입경의 입자에 관한 정보를 기초로 레이광조사 유니트(21)를 제어하여, 이상입경의 입자에 레이저광을 조사하여 리페어를 행한다. 이 때, 액정패널(30)은 점등상태인채로 하고, 액정패널(30)에 포함되는 모든 이상입경의 입자에 대해 마찬가지의 조작을 반복해서 실행한다.
리페어가 종료되면, 시스템제어 유니트(28)는 레이저광조사 유니트(21)를 제어하여, 화상처리용 CCD(23)를 액정패널(30)상에 평면적으로 일치하도록 이동시킨다. 다음으로, 화상처리용 CCD(23)는 리페어가 종료된 액정패널(30)의 점등상태를 화상데이터로서 거두어 들여서 화상처리 유니트(24)로 보낸다.
화상처리 유니트(24)는 리페어 전과 마찬가지로 화상데이터를 해석하여 이상입경의 입자의 검출을 행하고, 그 위치와 그 종류에 관한 정보를 시스템제어 유니트(28)로 보낸다.
시스템제어 유니트(28)는 리페어 전에 기억한 이상입경의 입자의 위치에 관한 정보와, 리페어 후에 보내져 온 이상입경의 입자의 위치에 관한 정보를 비교하여, 이들이 일치하는가 어떤가를 판정한다.
여기에서, 리페어 전후의 이상입경의 입자의 위치가 일치하는 경우에는 리페어 불성공으로 판정하고, 또한 리페어 전의 입자와 동일한 위치에 입자가 없다면 리페어 성공으로 판정한다. 시스템제어 유니트(28)는 이 판정결과를 리페어 대상으로 된 액정패널(30)과 관련시켜서 모니터장치(29)상에 표시한다.
한편, 모니터장치(29)에 있어서는, 화상처리용 CCD(23) 및 리페어용 CCD(22)에서 거두어 들인 화상데이터나, 시스템제어 유니트(28)로부터 레이저광조사 유니트(21)로 주어진 리페어 조건 등의 정보를 표시하도록 해도 된다.
레이저광조사 유니트(21)로부터 조사되는 레이저의 강도가 너무 강하면, 게이트절연막(3)이 손상되어, 게이트전극(4)과 소스전극(10)간이 단락되어, TFT 자체가 동작하지 않게 되어 버린다. 이 때문에, 본 실시형태에서는, 레이저의 영향이 다결정실리콘의 이면으로부터 하방으로 끼쳐지지 않도록, 레이저의 강도를 매우 약하게 했다. 실험에 의하면, 레이저의 강도를 0.22 μJ ~ 0.06 μJ의 범위내로 설정한 경우에 가장 적합한 결과가 얻어졌다. 한편, 레이저 강도가 0.06 μJ 이하인 경우에는, 국소적으로 형성되는 이상영역의 TFT가 충분히 고저항화되지 않고, 역으로, 레이저 강도가 0.22 μJ 이상인 경우에는 게이트절연막(3)의 파괴가 시작되는 것을 알 수 있었다.
본 발명자 등은, 국소적으로 형성된 이상 영역에 의한 TFT의 문턱치의 이상 동작을 제한시키는 것에 가장 적합한 레이저 조사 길이도 실험에 의해 확인했다.
도 5는 레이저의 조사 전후에 있어서의 아날로그 스위치용 TFT의 이면의 모양을 나타낸 도면으로, 도 5(a)는 레이저의 조사 전, 도 5(b)는 레이저의 조사 후의 모양을 나타낸 것이다. 도 5(a)에 나타낸 것처럼 채널영역(55)에 이상입경의 입자(57)가 생성되면, 그 주위의 프로세스 생성온도가 변화하고, TFT내에 이상입경의 입자가 존재하지 않는 영역과 그것과는 다른 문턱치를 갖는 영역이 생성된다.
한편, 도 5(b)에 나타낸 것처럼, 이상입경의 입자의 주위에 레이저를 조사하면, 입자가 과립화되어 고저항화되고, TFT의 오프시의 동작이 정상화된다. 도 5(b)의 사선으로 나타낸 영역(58)이 레이저를 조사한 범위이다. 본 발명자의 실험에 의하면, 가장 적합한 레이저 조사 길이는 5㎛~15㎛였다.
레이저의 조사 길이가 너무 짧으면, 이상영역에 의한 TFT의 문턱치의 이상동작을 제한할 수 없다. 또한, 조사 길이가 너무 길면, 아날로그 스위치가 정상 특성을 잃어 버린다.
실험에 의해, 가장 적합한 레이저 조사 길이를 알 수 있었기 때문에, 레이저 조사에 의해 드레인-소스간 전류 Ids에 영향이 끼쳐지지 않도록 TFT의 소자 설계를 행하고, 또한, TFT 특성의 어긋남도 고려함으로써, 레이저의 조사에 의해 TFT의 특성이 열화되지 않도록 할 수 있다.
그런데, 레이저를 조사하여 채널영역내의 일부를 고저항화하면, 레이저의 조사위치 주변[도 5(b)의 사선부]은 트랜지스터 동작이 제한된다. 그런데, 아날로그 스위치용 TFT에서는 대전류를 흘리도록 도 5(a)에 나타낸 것처럼 소스, 드레인 콘택트(53, 54)를 복수 설치하고 있기 때문에, 그 일부를 사용할 수 없게 되어도 실질적인 피해는 없다. 또한, TFT를 설계할 때에, 미리 리페어를 예측하여 과잉설계하면, 한층 바람직하다.
도 6은 가장 적합한 레이저 강도 및 레이저 조사 길이의 레이저를 조사하기 전후에서의 TFT의 정특성을 나타낸 도면이다. 도 6의 가는 선 파형이 조사 전의 정특성을 나타내고, 굵은 선 파형이 조사 후의 정특성을 나타낸 것이다. 예컨대 Id2에 대해서는, 도시한 것처럼, 조사 전은, 문턱치(도 6의 Vgs=0V)의 근방에서 10-6A 이상의 오프 전류가 흐르고, 조사 후는 문턱치 근방의 오프 전류가 10-11A가 되어 있는 것을 알 수 있다. 온 전류는, 레이저 조사 전이 95%정도이지만, 대수 그래프이기 때문에 알 수 없게 되어 있다.
이와 같이, 본 실시형태에서는, 유리기판(1)상에 성막된 비정질실리콘층을 다결정실리콘으로 변환하는 결정화 프로세스를 행할 때, 유리기판(1)내의 유리구멍 등의 이물의 영향을 받아서, 다결정실리콘층에 이상입경의 입자가 생성된 경우에, 그 입자를 레이저에 의해 과립화하여 그 주위를 고저항화하도록 했기 때문에, TFT의 오프시의 리크전류를 억제할 수 있고, 표시특성이 좋아진다.
상술한 실시형태에서는, YAG 레이저의 파장 532nm의 제2고조파를 조사하는 예를 설명했지만, 레이저의 종류나 발진파장은 특별히 한정되는 것은 아니다. 다른 레이저의 종류로서, 예컨대, YAG 레이저의 파장 266nm의 제4고조파나, 파장 282nm의 엑시머 레이저 등을 고려할 수 있다. 즉, 레이저의 조사에 의해 채널영역의 결정성이 변화하여 고저항화하는 것이라면, 어떠한 레이저를 이용해도 된다. 단, 사용하는 레이저의 파장에 따라, 가장 적합한 레이저 강도나 레이저 조사 길이를 설정하는 것이 바람직하다.
상술한 실시형태에서는, 액정표시장치의 반도체회로를 이용하여 설명했지만, 본 발명은 이것에 한정되지 않고, EL소자 등을 구성하는 반도체회로에도 적용할 수 있다. 또한, 본 실시형태에서는 유리기판상에 반도체회로를 형성하는 일례를 나타냈지만, 기판은 Si 웨이퍼 등이어도 된다.
또한, 상술한 실시형태에서는, 신호선구동용 아날로그 스위치를 구성하는 TFT를 리페어하는 예에 대해 설명했지만, 액정표시장치내의 다른 TFT(예컨대, 화소표시용 TFT)에 대해서도 마찬가지 수법으로 리페어할 수 있다.
또한, 상술한 실시형태에서는 액정표시장치의 제조방법에 대해 설명했지만, 본 발명은 액정표시장치 이외의 각종 반도체회로의 제조방법에 적용할 수 있다.
＜제2 실시형태＞
제2 실시형태는 반도체회로를 형성하는 기판으로 Si 웨이퍼를 이용한 때의 제조방법에 관한 것으로, 상세하게는 FIB(Focused Ion Beam; 집속 이온 빔)장치로부터 조사된 이온 빔을 이용하여, TFT의 채널영역내의 결함검출영역을 제거하는 기술에 관한 것이다.
FIB장치는 통상, 웨이퍼상에 이온 빔을 조사하여 배선영역의 가공 등을 행하기 위해 이용된다.
본 실시형태의 반도체회로는, 유리는 아니고, 실리콘기판을 이용하는 점을 빼면, 도 3과 마찬가지의 공정으로 제조된다. TFT기판의 제조 후에, 메모리 테스터에 의해 회로 검사가 행하여지고, 그 검사공정 중에, FIB를 이용한 결함 TFT의 리페어 처리가 행하여진다.
도 7은 FIB장치의 개략적인 구성을 나타낸 블록도이다. 도 7의 FIB장치는 이온 빔을 사출하는 이온 총(61)과, 서프레서 전극(62; Suppressor 電極), 인출전극(63), 렌즈전극(64), 블랭킹 플레이트(65; Blanking Plate), 블랭킹 애퍼츄어(66; Blanking Aperture), 옥트 폴 편향기(67; Oct Pole 偏向器), 검출기(68)를 갖추고 있다.
FIB장치의 렌즈로는 정전렌즈(靜電 Lens)가 이용된다. 이온 총(61)의 선단부분에는 니들이 취부되고, 니들의 근원에는 시료탱크가 있으며, 여기에 이온화되는 금속이 비축되어 있다. 이 금속은 가속되어 용융되고 니들 선단에 연속적으로 공급된다. 이 금속을 용융상태를 유재한 채로 에미터 선단까지 끌어 내고, 서프레서 전극(62)에 대해 정(+)전압을 인가하면, 에미터 선단의 액체표면에는 정전계에 의한 부(-)의 압력이 생기고, 이 압력이 표면장력에 의한 수축력을 상회하면, 액체는 원추형상으로 성장한다. 이 원추의 선단 지름은 계속 감소하고, 전계강도가 수십 V/nm가 되면, 전계증발과정에 의해 표면원자가 이온화된다. 이와 같은 원리에 의해, FIB장치는 목표로 하는 위치에 정밀도 좋게 이온 빔을 조사할 수 있다는 특징을 갖는다.
TFT기판의 제조 후에 행하여지는 검사공정에서 전류 이상이 검출되고, FIB를 이용한 리페어 공정에서 TFT의 채널영역내에 도 1과 같은 이상입경의 입자가 검출되면, 이 입자를 향해 도 7의 FIB장치로부터 이온 빔을 조사한다. 이로써, 이 이상입경의 입자가 물리적으로 제거된다.
채널영역의 일부를 FIB장치에 의해 물리적으로 제거하면, 그 부분은 채널영역으로 이용할 수 없게 되지만, 미리 여유를 가지고 채널영역을 넓게 형성해 놓으면, TFT의 동작에 특별한 영향을 끼치지는 않게 된다.
이와 같이, 제2실시형태에서는 FIB장치로부터 조사된 이온 빔에 의해 TFT의 채널영역내의 결함검출영역을 물리적으로 제거하기 때문에, TFT의 문턱치가 복수 존재하는 등의 문제가 일어나지 않게 되고, TFT의 특성이 안정화된다. 또한, FIB장치는 이온 빔을 목적하는 위치에 정밀도 좋게 조사시킬 수 있고, 빔의 지름도 작기 때문에, 이상입경의 입자 부근의 한정된 영역만을 정밀도 좋게 제거할 수 있다.
한편, 상술한 실시형태에서는 실리콘기판상에 TFT를 형성하는 예를 설명했지만, 유리기판 등의 대면적에 대응한 FIB장치를 이용하는 경우에는, 제1 실시형태와 마찬가지로 유리기판상에 형성된 TFT의 결함검출영역에, FIB장치에 의해 이온 빔을 조사하는 것도 가능하다.
이상에서 설명한 것처럼, 본 발명에 의하면, 트랜지스터의 활성층에 레이저를 조사하여 활성층의 결정성을 변화시키도록 했기 때문에, 절연기판내의 이물의 영향을 받아서 활성층 중에 이상입경의 입자가 생성되고, 그 입자의 주위에 문턱치가 다른 영역이 생성되어도, 그 문턱치가 다른 영역의 동작을 제한할 수 있게 되므로, 이상영역이 본래의 트랜지스터의 동작에 악영향을 줄 우려가 없어지게 된다.
특히, 신호선구동용 아날로그 스위치를 구성하는 트랜지스터는 대전류를 흘리도록 채널폭을 크게 하고 있고, 그 만큼, 절연기판내의 이물의 영향을 받기 쉬워져서, 채널영역에 이상입경의 입자가 생성되기 쉬운데, 만약에 생성되었다 해도, 이물이 혼입된 영역에 레이저를 조사함으로써 그 영역의 동작을 국소적으로 제한하여 화소표시용 트랜지스터가 오프인 때에 리크전류가 흐르지 않게 되므로, 표시특성이 좋아지게 된다.

Claims (21)

  1. 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
    상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
    상기 소스영역에 전기적으로 접속되는 소스전극,
    상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
    상기 반도체층의 상기 채널영역의 일부영역에 선택적으로 에너지선을 조사함으로써 결정성을 변화시키는 공정을 갖추고 있는 것을 특징으로 하는 반도체회로의 제조방법.
  2. 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
    상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
    상기 소스영역에 전기적으로 접속되는 소스전극,
    상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
    상기 반도체층의 상기 채널영역의 일부영역을 선택적으로 고저항화하는 공정을 갖추고 있는 것을 특징으로 하는 반도체회로의 제조방법.
  3. 한 주면에 채널영역과, 이 채널영역을 사이에 두고 배치되는 소스 및 드레인영역을 포함하는 반도체층과,
    상기 채널영역과는 절연막을 매개하여 배치되는 게이트전극,
    상기 소스영역에 전기적으로 접속되는 소스전극,
    상기 드레인영역에 전기적으로 접속되는 드레인전극을 갖춘 반도체회로의 제조방법은,
    상기 반도체층의 상기 채널영역의 일부영역을 선택적으로 제거하는 공정을 갖추고 있는 것을 특징으로 하는 반도체회로의 제조방법.
  4. 제1항에 있어서, 상기 결정성을 변화시키는 공정에서는 상기 에너지선의 조사에 의해 상기 채널영역의 문턱치를 제어하는 것을 특징으로 하는 반도체회로의 제조방법.
  5. 제1항에 있어서, 상기 반도체층은 비단결정실리콘이 에너지 조사되어 결정화 된 것임을 특징으로 하는 반도체회로의 제조방법.
  6. 제1항에 있어서, 상기 반도체층의 일부영역은 다른 영역보다도 입자 지름이 큰 영역인 것을 특징으로 하는 반도체회로의 제조방법.
  7. 제1항에 있어서, 상기 반도체층의 상기 일부영역은 상기 에너지선의 조사에 의해 상기 다른 영역보다도 입자 지름이 작게 되는 것을 특징으로 하는 반도체회로의 제조방법.
  8. 제1항에 있어서, 상기 반도체회로는 신호선구동용 아날로그 스위치를 구성하는 박막트랜지스터인 것을 특징으로 하는 반도체회로의 제조방법.
  9. 제1항에 있어서, 상기 에너지선은 레이저인 것을 특징으로 하는 반도체회로의 제조방법.
  10. 제9항에 있어서, 상기 에너지선은 YAG 레이저의 제2고조파, YAG 레이저의 제4고조파, 또는 엑시머 레이저인 것을 특징으로 하는 반도체회로의 제조방법.
  11. 제2항에 있어서, 상기 반도체층은 비단결정 실리콘이 에너지 조사되어 결정화된 것임을 특징으로 하는 반도체회로의 제조방법.
  12. 제2항에 있어서, 상기 반도체층의 일부영역은 다른 영역보다도 입자 지름이 큰 영역인 것을 특징으로 하는 반도체회로의 제조방법.
  13. 제2항에 있어서, 상기 반도체층의 상기 일부영역은 상기 에너지선의 조사에 의해 상기 다른 영역보다도 입자 지름이 작게 되는 것을 특징으로 하는 반도체회로의 제조방법.
  14. 제2항에 있어서, 상기 반도체회로는 신호선구동용 아날로그 스위치를 구성하는 박막트랜지스터인 것을 특징으로 하는 반도체회로의 제조방법.
  15. 제2항에 있어서, 상기 에너지선은 레이저인 것을 특징으로 하는 반도체회로의 제조방법.
  16. 제3항에 있어서, 상기 반도체층은 비단결정 실리콘이 에너지 조사되어 결정화 된 것임을 특징으로 하는 반도체회로의 제조방법.
  17. 제3항에 있어서, 상기 반도체층의 일부영역은 다른 영역보다도 입자 지름이 큰 영역인 것을 특징으로 하는 반도체회로의 제조방법.
  18. 제3항에 있어서, 상기 반도체층의 상기 일부영역은 상기 에너지선의 조사에 의해 상기 다른 영역보다도 입자 지름이 작게 되는 것을 특징으로 하는 반도체회로의 제조방법.
  19. 제3항에 있어서, 상기 반도체회로는 신호선구동용 아날로그 스위치를 구성하는 박막트랜지스터인 것을 특징으로 하는 반도체회로의 제조방법.
  20. 제3항에 있어서, 상기 에너지선은 집속 이온 빔 장치로부터 조사된 이온 빔이고,
    상기 반도체층의 상기 채널영역의 일부영역에 상기 이온 빔을 조사함으로써, 그 영역의 상기 반도체층을 제거하는 것을 특징으로 하는 반도체회로의 제조방법.
  21. 제20항에 있어서, 상기 반도체층은 실리콘기판상에 형성되는 것을 특징으로 하는 반도체회로의 제조방법.
KR10-2000-0056023A 1999-09-24 2000-09-23 반도체회로의 제조방법 KR100488889B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999-271221 1999-09-24
JP27122199 1999-09-24
JP2000-281158 2000-09-18
JP2000281158A JP4675467B2 (ja) 1999-09-24 2000-09-18 半導体回路の製造方法

Publications (2)

Publication Number Publication Date
KR20010039916A true KR20010039916A (ko) 2001-05-15
KR100488889B1 KR100488889B1 (ko) 2005-05-11

Family

ID=26549593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0056023A KR100488889B1 (ko) 1999-09-24 2000-09-23 반도체회로의 제조방법

Country Status (4)

Country Link
US (2) US6372612B1 (ko)
JP (1) JP4675467B2 (ko)
KR (1) KR100488889B1 (ko)
TW (1) TW581903B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508547B2 (ja) * 2002-04-26 2010-07-21 三洋電機株式会社 Ｅｌパネルの減光化方法およびｅｌパネル
EP1426997A1 (en) * 2002-12-06 2004-06-09 ICT, Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik Mbh Field emitter beam source and method for controlling a beam current
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
CN1333447C (zh) * 2003-08-29 2007-08-22 友达光电股份有限公司 形成多晶硅层及多晶硅薄膜晶体管的方法
KR100600341B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
JP4855745B2 (ja) * 2005-09-27 2012-01-18 株式会社 日立ディスプレイズ 表示装置の製造方法
JP4814023B2 (ja) * 2006-09-04 2011-11-09 株式会社ピュアロンジャパン 電子エミッタの駆動方法
US20090165676A1 (en) * 2007-12-26 2009-07-02 E.I. Du Pont De Nemours And Company Bis(n-silylalkyl)aspartimides and processes therefor
KR101846477B1 (ko) * 2017-04-27 2018-04-09 재단법인 대구경북과학기술원 국소 열처리를 통한 트랜지스터 특성 복원방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns
JPS5954217A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP2746411B2 (ja) * 1988-11-01 1998-05-06 三菱電機株式会社 液晶ディスプレイ欠陥修復装置
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100243915B1 (ko) * 1997-08-11 2000-02-01 구본준 박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
US6372612B1 (en) 2002-04-16
US20020098665A1 (en) 2002-07-25
JP4675467B2 (ja) 2011-04-20
TW581903B (en) 2004-04-01
US6596612B2 (en) 2003-07-22
KR100488889B1 (ko) 2005-05-11
JP2001160625A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
US6726768B2 (en) Method of crystallizing amorphous silicon
US7129124B2 (en) Display device, process of fabricating same, and apparatus for fabricating same
KR100554027B1 (ko) 반도체막의레이저어닐방법
US20010040541A1 (en) Semiconductor device having laser-annealed semiconductor device, display device and liquid crystal display device
US20040180274A1 (en) Silicon crystallization method
KR100488889B1 (ko) 반도체회로의 제조방법
US7371286B2 (en) Wiring repair apparatus
US7071082B2 (en) Silicon crystallization method
US6759628B1 (en) Laser annealing apparatus
US7723135B2 (en) Manufacturing method of display device
JPH11102864A (ja) 多結晶薄膜の製造方法
JP2000114174A (ja) 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置
JPH07307304A (ja) 半導体デバイスのレーザー処理方法
CN107195672B (zh) 一种薄膜晶体管及其控制方法
JPH09172181A (ja) 薄膜半導体装置の製造方法
US10026623B2 (en) Thin film transistor substrate, display panel, and laser annealing method
US20060033104A1 (en) Thin film transistor, method of manufacturing thin film transistor, and display device
US20080290892A1 (en) Evaluation device and evaluation method using evaluation device
KR100678737B1 (ko) 다결정실리콘 박막트랜지스터 어레이 기판 제조방법
JP2008262994A (ja) 結晶化方法および結晶化装置
JP4335270B2 (ja) 半導体装置の作製方法
KR101034759B1 (ko) 액정표시장치 육안 검사기
JP3999190B2 (ja) アクティブマトリクス表示装置の作製方法
US20040115337A1 (en) Apparatus and method for inspecting crystal quality of a polysilicon film
KR20050043223A (ko) 다결정 실리콘 박막의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030519

Effective date: 20050128

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee