KR20010036832A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR20010036832A
KR20010036832A KR1019990044006A KR19990044006A KR20010036832A KR 20010036832 A KR20010036832 A KR 20010036832A KR 1019990044006 A KR1019990044006 A KR 1019990044006A KR 19990044006 A KR19990044006 A KR 19990044006A KR 20010036832 A KR20010036832 A KR 20010036832A
Authority
KR
South Korea
Prior art keywords
etching
insulating layer
insulating film
lower metal
semiconductor device
Prior art date
Application number
KR1019990044006A
Other languages
English (en)
Inventor
박태명
이희태
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990044006A priority Critical patent/KR20010036832A/ko
Publication of KR20010036832A publication Critical patent/KR20010036832A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

콘택 홀이나 비어 홀을 형성하기 위한 절연막 식각시, 하지막(예컨대, 하부 금속배선)의 리세스(recess)나 측면 식각이 유발되는 것을 막을 수 있도록 하여 공정 신뢰성을 향상시킬 수 있도록 한 반도체 소자 제조방법이 개시된다.
이를 구현하기 위하여 본 발명에서는, 하부 금속배선이 구비된 반도체 기판 상에 절연막을 형성하는 단계와; 상기 절연막 상에 콘택 홀 형성부를 한정하는 감광막 패턴을 형성하는 단계와; 상기 결과물 상으로 불순물을 이온주입하여, 상기 감광막 패턴에 의해 보호되지 못한 부분의 상기 절연막 내에만 선택적으로 불순물을 도핑하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 상기 절연막을 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 이루어진 반도체 소자 제조방법이 제공된다.

Description

반도체 소자 제조방법{method for fabricating semiconductor device}
본 발명은 반도체 소자 제조방법에 관한 것으로, 콘택 홀이나 비어 홀을 형성하기 위한 절연막 식각시, 하지막(예컨대, 하부 금속배선)의 리세스(recess)나 측면 식각이 유발되는 것을 막을 수 있도록 하여 공정 신뢰성을 향상시킬 수 있도록 한 반도체 소자 제조방법에 관한 것이다.
딥 서브마이크론(deep submicron) 시대로 접어들면서 반도체 소자 제조시 W-플러그, Al-플로우 및, CMP(chemical mechanical polishing) 공정을 조합한 다층 배선 공정의 적용이 필연적으로 요구되고 있다.
이와 같이 다층 배선 공정에 W-플러그 공정을 적용할 경우, 콘택 홀(또는 비어 홀) 형성시 하지막인 하부 금속배선이 손상되는 것을 막기 위하여 절연막의 식각 정도는 크나 금속막의 식각 정도는 극히 낮은 특성의 식각 가스(즉, 금속막에 대해 식각 선택비가 높은 가스)를 채용하여 절연막을 식각해 주어야 한다.
상기 절연막 식각시에는 통상 플라즈마를 채용한 건식식각법이 이용되고 있는데, 이때 플라즈마 파워(plasma power)가 강하면 강할수록 식각된 모양이 수직(vertical)에 가깝게 되므로, 식각 공정 진행시에는 이의 세기 확보가 무엇보다도 중요하다.
그러나, 수직 식각을 위하여 플라즈마 파워를 어느 한도 이상으로 높이게 되면 물리적인 힘에 의한 식각이 이루어지게 되므로 절연막 식각 과정에서 하지막인 하부 금속배선도 일부 함께 리세스(recess)되는 현상이 발생하게 된다. 도 1a에는 상기 불량이 발생된 경우에 있어서의 반도체 소자 구조를 도시한 단면도가 제시되어 있다. 도 1a에서 참조번호 10은 반도체 기판을, 참조번호 12는 하부 금속배선을 그리고 참조번호 14는 절연막을 나타내며, 참조부호 h는 절연막(14)의 건식식각에 의해 형성된 콘택 홀(또는 비어 홀)을 나타낸다.
반면, 이러한 불량 발생을 막기 위하여 플라즈마 파워를 낮추거나 절연막에 대해 식각 선택비가 낮은 식각가스를 선취하여 콘택 홀(h) 형성을 위한 절연막 식각 공정을 진행하게 되면, 측면 식각이 이루어지게 되어 식각면이 수직 형상이 아닌 경사진 구조를 가지게 되므로 단면 프로파일(profile) 불량이 발생하게 된다. 도 1b에는 이러한 불량이 발생된 경우에 있어서의 반도체 소자 구조를 도시한 단면도가 제시되어 있다. 이 경우 역시, 참조번호 10은 반도체 기판을, 참조번호 12는 하부 금속배선을 그리고 참조번호 14는 절연막을 나타내며, 참조부호 h는 절연막(14)의 건식식각에 의해 형성된 콘택 홀(또는 비어 홀)을 나타낸다.
이에 본 발명의 목적은, 콘택 홀이나 비어 홀 형성을 위한 절연막 식각시 마스크 패턴에 의해 보호되지 못한 부분 즉, 식각하고자 하는 부분의 절연막 내에만 선택적으로 As나 P 등의 불순물을 이온주입한 상태하에서 건식식각이 이루어지도록 공정 진행을 변경해 주므로써, 하지막의 리세스(recess)가 발생되는 것을 막고, 플라즈마 파워를 기존보다 낮추더라도 측면 식각이 야기되지 않도록 하여 공정 신뢰성을 향상시킬 수 있도록 한 반도체 소자 제조방법을 제공함에 있다.
도 1a 및 도 1b는 종래의 절연막 식각시 야기되는 공정 불량 발생 형태를 도시한 단면도,
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 절연막 식각방법을 도시한 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 하부 금속배선이 구비된 반도체 기판 상에 절연막을 형성하는 단계와; 상기 절연막 상에 콘택 홀 형성부를 한정하는 감광막 패턴을 형성하는 단계와; 상기 결과물 상으로 불순물을 이온주입하여, 상기 감광막 패턴에 의해 보호되지 못한 부분의 상기 절연막 내에만 선택적으로 불순물을 도핑하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 상기 절연막을 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 이루어진 반도체 소자 제조방법이 제공된다.
상기 공정 수순에 의거하여 반도체 소자를 제조할 경우, 불순물 도핑이 이루어진 부분의 절연막이 그렇지 않은 부분에 비해 식각률(etch rate) 자체가 커지게 되므로, 건식식각시 플라즈마 파워를 기존보다 낮추더라도 식각 시간이 현격하게 줄어든 효과를 얻을 수 있게 되어 측면 식각이 발생하지 않게 되고, 이로 인해 하지막(예컨대, 하부 금속배선) 리세스 없이도 절연막의 선택적 식각이 가능하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에서 제안된 반도체 소자 제조방법을 도시한 공정수순도를 나타낸다. 이를 참조하여 그 제조방법을 제 3 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 2a에 도시된 바와 같이 하부 금속배선(102)이 구비된 반도체 기판(100) 상에 산화막 재질의 절연막(104)을 형성한다.
제 2 단계로서, 도 2b에 도시된 바와 같이 상기 절연막(104) 상에 콘택 홀 형성부를 한정하는 감광막 패턴(106)을 형성하고, 이를 마스크로 이용하여 상기 결과물 상으로 As나 P 등의 불순물을 이온주입한다. 그 결과, 감광막 패턴(106)에 의해 보호되지 못한 부분의 절연막(104) 내에만 선택적으로 불순물 도핑이 이루어지게 된다.
제 3 단계로서, 도 2c에 도시된 바와 같이 상기 감광막 패턴(104)을 마스크로 이용하여 하부 금속배선(102)의 표면이 노출되도록 절연막(104)을 건식식각하여 콘택 홀(h)을 형성하고, 감광막 패턴(106)을 제거해 주므로써, 본 공정 진행을 완료한다.
이와 같이 반도체 소자를 제조할 경우, 불순물 도핑이 이루어진 부분의 절연막(106)이 그렇지 않은 부분에 비해 식각률 자체가 커지게 되므로, 건식식각시 플라즈마 파워를 기존보다 낮추더라도 식각 시간이 현격하게 줄어든 효과를 얻을 수 있게 되어 측면 식각이 발생하지 않게 된다.
뿐만 아니라, 이로 인해 하부 금속배선(102)의 리세스 등과 같은 불량이 유발되는 것을 막을 수 있게 되므로, 절연막만을 선택적으로 제거하는 공정에서 식각되어서는 않되는 막 예컨대, 하부 금속배선(102)이 일부 함께 식각됨으로 인해 야기되는 제품의 특성 저하를 방지할 수 있게 된다.
본 발명에서는 일 예로서, 그 적용 범위를 절연막 식각에 한하여 언급하였으나 상기 기술은 금속막만을 선택적으로 제거하는 공정에서 절연막이 일부 함께 식각되는 경우에도 동일하게 적용 가능하다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 콘택 홀이나 비어 홀 형성을 위한 절연막 식각시 마스크 패턴에 의해 보호되지 못한 부분 즉, 식각하고자 하는 부분의 절연막 내에만 선택적으로 불순물을 이온주입한 상태하에서 건식식각이 이루어지도록 공정 진행을 변경해 주므로써, 플라즈마 파워를 기존보다 낮추더라도 측면 식각이 발생되는 것을 막을 수 있게 되므로, 하부 금속배선의 리세스 또한 방지할 수 있게 되어 반도체 소자의 공정 신뢰성을 향상시킬 수 있게 된다.

Claims (2)

  1. 하부 금속배선이 구비된 반도체 기판 상에 절연막을 형성하는 단계와;
    상기 절연막 상에 콘택 홀 형성부를 한정하는 감광막 패턴을 형성하는 단계와;
    상기 결과물 상으로 불순물을 이온주입하여, 상기 감광막 패턴에 의해 보호되지 못한 부분의 상기 절연막 내에만 선택적으로 불순물을 도핑하는 단계와;
    상기 감광막 패턴을 마스크로 이용하여 상기 절연막을 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1항에 있어서, 상기 불순물로는 As나 P가 이용되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019990044006A 1999-10-12 1999-10-12 반도체 소자 제조방법 KR20010036832A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990044006A KR20010036832A (ko) 1999-10-12 1999-10-12 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044006A KR20010036832A (ko) 1999-10-12 1999-10-12 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
KR20010036832A true KR20010036832A (ko) 2001-05-07

Family

ID=19614944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044006A KR20010036832A (ko) 1999-10-12 1999-10-12 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR20010036832A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919676B1 (ko) * 2007-03-19 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919676B1 (ko) * 2007-03-19 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US8216484B2 (en) 2007-03-19 2012-07-10 Hynix Semiconductor Inc. Method for fabricating capacitor

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
JP2007073979A (ja) 接続構造に対するアライメント許容範囲を増大させる方法
JP2005276931A (ja) 半導体装置およびその製造方法
KR20030086837A (ko) 반도체 소자의 콘택홀 형성 방법
KR100427153B1 (ko) 반도체 장치의 제조 방법
US11488837B2 (en) Method for fabricating high-voltage (HV) transistor
KR20010036832A (ko) 반도체 소자 제조방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR100265561B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
JP2000260871A (ja) 半導体装置の製造方法
KR20040014070A (ko) 반도체 소자의 트랜치 매립 방법
KR20030058634A (ko) 반도체소자의 제조방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR20020002164A (ko) 반도체 소자분리막의 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030059411A (ko) 반도체소자의 소자분리절연막 형성방법
KR20040050629A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050117330A (ko) 반도체소자의 소자분리막 형성방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100244266B1 (ko) 반도체 소자의 격리영역 형성방법
KR20000026686A (ko) 반도체소자의 패턴 형성방법
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980040647A (ko) 반도체 장치의 소자분리방법
KR20030001972A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination