KR20010031089A - 에이지씨 및 온-칩 튜닝을 가지는 수정 발진기 - Google Patents

Abstract

본 발명은 자동이득제어(AGC)을 가지는, 매우 안정된 단일 칩의, 수정 제어 발진기에 관한 것이다. 진폭 검출기(15)는 수정 제어 발진기(12)의 출력을 감시하고, 증폭기(12)의 출력신호에 비례하는 피드백 신호를 생성하여, 시동시에 발진이 유도되도록 보장하고 또한 발진 진폭이 작동 동안에 미리 선택된 값으로 제한되도록 하여 증폭기(12)가 소비하는 전력소비를 절약하도록 보장한다. 증폭기(12)의 입력에 접속된 커패시터 탱크 회로(13)는 전압 가변 커패시터(C_varicap)을 포함하고, 이 커패시터의 양단 전압은 발진 주파수를 미리 선택된 값으로 동조시키도록 제조시에 형성된다. 전압 가변 커패시터(C_varicap) 양단 전압은, 또한 회로(11)의 온도변화를 보상하도록 조정된다.

Description

에이지씨 및 온-칩 튜닝을 가지는 수정 발진기{CRYSTAL OSCILLATOR WITH AGC AND ON-CHIP TUNING}

지난 수 십년간 무선주파수 통신기술은 괄목할만한 진보를 이루어왔다. 예컨대, 무선통신 기술의 응용은 많은 분야로 증가되었고, 이러한 무선통신을 사용하는 가입자의 수는 엄청나게 성장하였다. 시분할 다중 액세스(TDMA)와 코드분할 다중 액세스(CDMA)와 같은, 증가된 디지탈 변조기술과 함께, 이들 변조기술을 사용하는 시스템들에 대한 통신밀도의 성장은, 보다 밀접한 반송주파수 간격과 감소된 변조 대역폭을 필요로 한다. 이러한 환경에서 기준 발진기의 주파수 안정성이 점점 더 중요하게 되었다.

지난 수 십년 동안에, 전자시스템에서 주파수 기준으로서 수정-제어 발진기들이 사용되었지만, 이러한 발진기들은, 다양한 부하와, 온도와 전원공급 상태에 따라, 출력파형, 주파수 안정성 및 진폭 안정성과 같은 여러 상이한 특성들이 폭 넓게 변한다. 이러한 많은 발진기들은 활성 소자(active element)로서 바이폴라 트랜지스터를 사용하여 구현하였다. 그러나, 오늘날 집적회로의 공정에 사용하는 주요 기술은 CMOS이고, 이러한 기술로 높은 안정성의 수정 발진기를 만드는 설계 기술은 잘 공지되어 있지 않다.

상기에서 설명한 바와 같이, 고성능 무선 전기통신장치는 매우 정확한 주파수 기준원을 필요로 한다. 일반적으로, 발진기의 정확성과 주파수 안정성은 제조, 온도 및 에이징(aging) 변화와 같은 다양한 요인들에 의해 영향을 받는데, 주파수 변화를 보상하여야만 한다. 보상회로를 가지는 대부분의 선행기술 발진기회로 구성은, 발진기 그 자체를 포함하는 집적회로 외부에 보상회로들을 포함한다. 이는 제조 관점에서 보면 비용이 많이 들 뿐만 아니라 소형화 추세 비추어 봐도 그 크기가 덜 작아지는데, 이는 무선장치의 최신 설계에서 가장 중요한 요인이다.

높은 안정성의 수정발진기 회로의 설계에서 두 가지 중요한 요인은, 발진가가 소비하는 전력소모의 제어와, 사용 동안에 생산 변수와 온도 변수에 대해 발진기의 주파수 보상이다. 와타나비(Watanabi) 외의 미합중국특허 제5,548,252호에 기재된 것과 같은 선행기술은 이러한 문제점들을 해결하고자 하였다. 이 특허는, 주파수가 안정된 수정발진기에 관련된 소정의 특성을 포함하는 디지탈 온도보상 수정발진기를 기재하고 있다. 그러나, 셀룰러 가입자 단말기와 같은 무선통신장치에 사용하는 수정발진기의 설계에서 가장 중요한 요인인, 전력소비제어에 사용하는 기술과, 주파수 보상 기술들은, 본 발명의 발진기에 사용하는 것과는 상당이 상이하고 또한 보다 적은 잇점을 가진다.

본 발명은 수정 발진기에 관한 것으로서, 특히 자동 이득 제어를 가지는, 매우 안정된, 단일-칩 전압제어 수정 발진기에 관한 것이다.

도 1은 본 발명의 수정 발진기의 부품들을 보여주는 개략적인 블록도.

도 2는 NMOS 트랜지스터에 대한, 커패시턴스와 전압 의존 간의 일반적인 관계를 보여주는 그래프도.

도 3은 기생 커패시턴스의 함수로서, 전체 커패시턴스 범위를 보여주는 그래프도.

도 4는 본 발명의 회로에 사용되는, 4-비트 세그먼트 디코딩과 4-비트 전류 가중치 부여를 가지는 D-A 변환기의 블록도.

본 발명의 한 특징은, 입력과 출력을 가지는 발진기 증폭기를 포함하는 수정-제어 발진기회로를 포함한다. 입력은, 규정된 주파수범위에서 발진을 이루는 수정 공진기에 연결된다. 발진기 출력의 출력신호를 정류하고 또한 정류된 상기 신호를 저역통과 필터링ㅎ기 위해 진폭 검출기가 발진 증폭기의 출력에 용량적으로 결합되어, 출력 진폭레벨에 비례하는 d.c. 신호를 생성한다. 피드백 루프가 상기 d.c.신호를 상기 진폭 검출기에서 발진 증폭기의 전류원으로 다시 연결시켜, 발진기 출력의 진폭 레벨을 미리 선택한 값으로 조정하여, 발진기회로의 전력소모를 제한한다.

본 발명의 다른 특징은, 입력과 출력을 가지는 발진 증폭기를 포함하는 수정-제어 발진기회로를 포함한다. 규정된 주파수범위에서 발진을 이루는 수정 공진기에 상기 입력이 연결된다. 또한 공진기 탱크(tank) 커패시터회로가 발진 증폭기의 입력에 연결되고 그리고 커패시터 값을 증폭기의 발진 주파수를 규정된 값으로 동조시킨다. 상기 탱크 커패시터회로는 적어도 하나의 전압 가변 커패시터를 포함하고, 전압 가변 커패시터 양단에 걸쳐 초기 전압값이 형성되어 공진기 탱크 커패시터회로를 미리 선택된 발진 주파수로 동조시켜, 발진 증폭기를 상기 미리 선택된 발진 주파수로 동조시키게 된다. 상기 초기 전압값은, 디지탈 수(digital number)를 생성하고, 상기 디지탈 수에 비례하는 아날로그 값으로 디지탈 수를 변환하고 그리고 아날로그 전류값을 아날로그 전류값에 비례하는 전압값으로 변환시킴으로써 형성된다.

본 발명의 이해와 본 발명의 다른 목적과 장점의 이해를 위해, 첨부도면과 함께 이루어진 다음의 상세한 설명을 참조할 수 있다.

본 발명의 수정 발진기는, 수정 진동자의 수정의 제외한 모든 부품들이 단일 집적회로 기판에 집적화되는, 제어회로를 수정 발진기 증폭기를 포함한다. 본 발명의 수정 제어 발진기의 CMOS 설계는, 자동 이득제어(AGC)와 온-칩 동조와 온-칩 온도보상(PTAT)를 가지는 전압제어 수정 발진기를 포함한다. 본 발명의 발진기회로의 두 가지 주요 장점은 발진기의 전력소비를 현저히 감소시키는 자동 이득 제어회로 구성과, 제조와 온도 변수 둘 다에 대해 온-칩 주파수 보상을 하는 회로구성이다.

고성능 디지탈 무선통신회로의 설계에 있어서, 매우 정확하고 매우 높은 안정성의 주파수 기준원을 상당히 필요로 한다. 이외에도, 주어진 제약 조건하에서, 단일 기판 상에 가능한 많은 부품을 집적화할 수 있어야 하고 또한 회로를 가능한 작게 또한 가능한 저렴하게 만들수 있어야 한다. 셀룰러 무선 가입자국과 같은 현태의 무선통신장치는 배터리로 구동되기 때문에, 기준 수정 발진기를 포함한, 장치의 모든 회로의 전력소비는 매우 중요하다.

도 1을 참조하여 보면, 본 발명의 수정-제어 발진기 디자인의 블록도가 도시되어 있다. 상기 설계는, 단일 칩(11)과, 부하 커패시터(13)의 어레이에 연결되는 발진 증폭기(12)와 중심 발진주파수를 형성하는 외부 수정 진동자(14)를 포함한다. 표준 피어스(Pierce) 발진기를 포함할 수 있는 발진 증폭기(12)의 출력은 진폭 검출기(15)에 연결되고, 진폭 검출기의 출력은 자동 이득제어(AGC) 루프(16)로 발진 증폭기(12)에 다시 연결된다.

부하 커패시터(13)는 제1 및 제2탱크 회로(tank circuit) 커패시터(C₁및 C₂). 전압 가변 커패시터(C_varicap)에 고정(Fixed) 커패시터(C₂)가 직렬로 연결된다. 상기 전압 가변 커패시터(C_varicap)는 합산회로(17)의 출력에 연결되고, 상기 합산회로의 한 입력은, 절대온도에 비례하는 보상회로(PTAT)(19)에 연결된다. 전류-전압 변환기(18)의 입력은, 수 발생기(a number generator)(22)로부터 디지탈 입력신호를 수신하는 디지탈-아날로그(D/A) 변환기(21)에 의해 구동된다. I-V 변환기(18)와 PTAT 회로(19)의 출력 전압들은 회로(17)에서 합산되고, 전압 가변 커패시터 (C_varicap)를 구동하도록 연결되어, 커패시턴스 값을 형성한다. C_varicap의 커패시턴스 값에서 변화는 발진 증폭기(12) 양단에 걸쳐 전체 부하 커패시턴스(13)를 변경시켜, 발진 주파수를 변경시킨다.

도 1의 수정-제어 발진기는, 가상적으로 모든 동작 조건 하에서 주파수와 진폭 둘 다가 상당히 안정된, 매우 정밀한 주파수 기준을 포함한다. 수정 발진기의 주파수는 발진 증폭기(12)에 연결된 부하 커패시턴스(13)에 의해 부분적으로 결정된다. 발진 증폭기(12)에 연결된 전체 부하 커패시턴스(13)를 변경시킴으로써, 예컨대, 가변 커패시터(C_varicap)의 커패시턴스 값을 변경시킴으로써, 발진 증폭기(12)의 발진 주파수를 소정의 주파수로 동조시킬 수 있다. 부품(C_varicap)의 커패시턴스 값은 부품 양단의 전압값으로 결정되고 또한 C_varicap에 인가된 전압은 합산회로(17)에서 두 개의 상이한 전압값들의 합산으로 생성된다. 이들 전압들은, 절대온도에 비례하는, 회로(PTAT)(19)로부터의 전압과, 다지탈-아날로그 변환기(21)로부터의 전류를 전압값으로 변환시키는 트랜스-레지스턴스(trans-resistance) 증폭기(I-V 변환기 18)로부터의 전압을 포함한다. 수정 제어 발진기의 제조 공정 동안에, 제조 초기에 발진기를 소정의 주파수로 교정하는 디지탈 입력(22)으로, 소정의 디지탈 값을 DAC(21)에 기록한다. 이러한 방식으로, 제조 공정 동안에, 제조 변수에 대한 보상을 용이하게 수행할 수 있다. PTAT회로(19)의 동작 동안에, PTAT회로는, 발진기가 구성되어 있는 칩(11)의 주변 온도에 비례하는 전압을 전달하여, 동작 조건 동안에 온도 변화를 보상한다.

진폭 검출기(15)와 AGC루프(16)를 포함하는 자동 이득제어(AGC)회로는, 두 가지 중요한 기능을 수행한다. 첫 번째 기능은, 모든 동작 조건하에서, 발진을 확실히 하기 위하여 초기 동작 동안에 발진 증폭기(12)에 높은 루프 이득을 제공하는 것이다. 발진 증폭기(12)의 출력의 진폭 값은 진폭 검출기(15)가 검출하고, 이 진폭에 비례하는 신호가 AGC 루프(16)로 피드백되어, 증폭기 이득을 제어한다. 발진 증폭기(12)에서, 상기 피드백 신호의 값은 증폭기의 전류를 조절하게 되어, 증폭기의 순방향 이득(forward gain)과 루프 이득을 조절하게 된다.

부하 커패시턴스 회로

발진 증폭기 공진 탱크회로(the oscillator amplifier resonator tank circuit)(13)는 커패시턴스 C₁, C₂및 C_varicap으로 구성된다. 이들 커패시턴스들은, 수정 공진기(14)의 예시적인 설계에 따라, 전체 부하 커패시턴스가 약 20㎊의 범위 내에 들어가도록 설계된다. 수정 진동자가 발진하게 되는 주파수는 부분적으로, 부하 커패시턴스로 결정된다. C₁과 C₂는 기판(11)에 직접 형성된 고정 커패시턴스일 수 있는 반면, C_varicap는 기판(11)에 직접 형성된 전압 제어 커패시턴스일 수 있다. 상기 커패시턴스는 기판(11) 내외의 기생 커패시턴스로 인한 커패시턴스 기여를 전체 부하 커패시턴스에 포함하여야만 한다.

가변 커패시터(C_varicap)는 다음과 같은 변수, 즉 (1) 기판(11)에 형성된 고정 커패시턴스(C₁및 C₂) 의 값들에서 제조공차와; (1)기판(11) 내외의 기생 커패시턴스와; (3) 발진회로의 온도 변동과; (4) 수정 발진기(14)의 공차와 같은 변수들에서 변화를 보상하는데 사용된다. C_varicap보상범위의 값을 보여주는 한 예가 ±35ppm이다. 이는 (20㎊의 전체 커패시턴스를 가정하면) 3.2㎊ 정도의 전체 부하 커패시턴서 변화를 일으키는데, 이는 수정 발진기의 예시적인 트리밍 감도가 10.8ppm/㎊ 정도이기 때문이다.

C_varicap는 NMOS 트랜지스터로서 구현하는 것이 바람직한데, 여기서 트랜지스터의 소오스와 드레인은 한 단자에 접속되고, 다른 단자는 게이트로서 사용된다. NMOS 트랜지스터는 반전영역(inverse region)에 사용되는데, 여기서 커패시턴스는 반전영역이 커짐에 따라 게이트전압과 함께 감소한다. 도 2는 커패시터의 유용 영역을 설명하는, NMOS 트랜지스터에 대한 커패시턴스-전압 종속성의 그래프도이다. NMOS 장치의 산화층 가까이에서, 게이트 금속과 반도체의 상이한 일함수로 인한 얇은 공핍층이 나타난다. 이 공핍영역은 인가된 전압과 함께 증가하고, 그리고 그래프의 좌측부에서 커패시턴스 값의 감소에 원인이 된다. 공핍영역의 중간부에서(즉, 그래프 곡선의 하부), 반도체는 산화층에 진성적으로 가까운 행동을 보이고, 이 지점에서 커패시턴스는 가장 낮은 값에 도달한다. 전압이 더 증가하면, 반도체는 반전모드에 도달하여, 전도층이 나타나고 그리고 커패시턴스를 증가시킴에 따라 나타난 공핍영역의 영향을 한층 더 몰아낸다.

고정 커패시턴스(C₁및 C₂)는 본래 C_varicap와 동일한 방식으로 구성되지만, 게이트 산화층 아래 기판은 무겁게 도핑되어 있어서, 반전층과 전압 종속 커패시터가 이루어진다.

본 발명의 과제를 구성하는 형태의 발진기에서 예시적인 설계는, 20㎊ ±3.2㎊ 정도의 전체 부하 커패시턴스(C_total)를 제공하여, C₁=123㎊; C₂=70㎊; 및 C_varicap=14.5 - 39㎊를 포함하는 원하는 튜닝(동저)범위를 생성한다. 이들 대표적인 값들은 기생 커패시턴스의 영향에 대해 최적화 된다.

도 3은 기생 커패시턴스(C_par)의 함수에 따른 원하는 C_total과 실제 C_total을 나타내는 그래프도이다. C_par이 1.5 - 4㎊의 예시적 범위에 있을 때에 이 함수를 얻을 수 있다. 칩의 기생 커패시턴스는 거의 1㎊인 것으로 추단한다. 기생 오프-칩(off - chip) 커패시턴스는 0.5 - 3.0 ㎊의 범위 내일 수 있는데, 이는 칩이 실장되는 인쇄회로기판 상의 기생 커패시턴스에 대해 본 설계가 상당히 덜 민감하다는 것을 의미한다.

디지탈-아날로그 변환회로

본 발명 수정 제어 발진기의 제조 동안에, 그 주파수는 소정의 값으로 교정된다. 이는 디지탈 워드(word)를 디지탈-아날로그 변환기(DAC)(21)에 기록함으로써 이루어진다. DAC(21)로부터의 전류는 C_varicap에 인가되는 출력전압으로 변환된다. C_varicap의 커패시턴스와, 이에 따른 발진증폭기(12)의 전체 부하 커패시턴스(13)는 변경되고, 발진주파수는 원하는 정확한 값으로 조정된다.

이 응용을 위한 디지탈-아날로그 변환기의 설계는 속도제한, 단조 (monotonicity), 점유 칩면적 및 전력소비를 포함하는, 다양한 사항을 수반한다. 상기 단조는 본 응용에 있어서 중요한데, 이는 DAC가 교정 동안에 루프의 일부이고 또한 출력기능에서 국부적인 최대 및 최소는 교정을 불가능하게 만들 수 있기 때문이다. 또한 전력소비도 중요한데, 발진기를 배터리로 구동하기 때문이다. 전류 기반 DAC(21)은 블록으로 편성된 4-비트 전류 가중 스위치(4-bit current weighted switch)와 4-비트 세그먼트 디코더(32)로 구성된다. 입력(33)에서 디지탈 워드의 입력은 출력(34)에서 상응하는 전류를 생성한다. 도 5에 설명되어 있듯이, 블록 (31)들 각각은 네 개의 최하위 비트(LSB)에 접속된다. 네 개의 최상위 비트(MSB)들은 세크먼트 디코드되어, 블럭들을 보다 높은 입력값들로 활성화시킨다. 보다 높은 디지탈 입력값들로 새로운 전류가 부가된다. 이러한 방식으로, 상기 단조를 도 5에 주어진 회로로 보장한다.

절대온도에 대한 비례회로

절대온도에 대한 비례(PTAT)회로(19)는 기판(11)의 온도변화로 인한 발진기회로의 변화를 보상하는데 사용한다. PTAT회로(19)는 칩온도에 비례하는 전압을 생성한다. 이 전압은 합산기(17)에서, DAC(21)의 출력전류로부터 얻은 전압에 부가되고, 합산은 단자에 인가된다. 그러므로, C_varicap의 값 변화는 국부 커패시터(13)의 전체 커패시턴그를 변경시켜, 발진주파수를 변경시키게 된다. 그러므로, 상기 전체 부하 커패시턴스는 PTAT회로(19)에 의해 변경되어, 발진증폭기(12)의 주파수를 온도변화에 대해 보상한다. PTAT출력전압은 MOS트랜지스터의 온도 의존성을 토대로 하고, 안정된 기준전압을 취하여, 이를, 음의 온도계수를 가지는, 무겁게 도핑된 저항을 포함하는 분압기에 연결함으로써 구성된다.

전류-전압 변환기

전류-전압(I-V) 변환기(18)는 DAC(21)로부터의 전류를 전압으로 변환하여, 이를 PTAT(19)로부터의 전압에 부가한다. I-V 변환기(18) 트랜스-레지스턴스 증폭기로서 구성되고, 출력과 음의 입력 사이에 연결된 레지스턴스를 가지는 이단 연산 증폭기로 구성된다. DAC(21)로부터의 전류는 상기 음의 입력에 인가되고, 상기 PTAT(19)로부터의 전압은 상기 연산증폭기의 다른 입력에 인가된다. 상기 출력은, 상기 두 입력전압들의 합(합산기(17)로서 나타나 있음)이 되고, 이는 C_varicap에 인가된다.

발진 증폭기

발진 증폭기(12)는 쉽게 조정할 수 있는 높은 이득을 제공하는, 단일 출력을 가지는 차동증폭기로서 구성된다. 상기 증폭기는 전압입력을 가지도록 설계되어, 증폭기의 전류원을 제어한다. 이 전류의 크기는 발진기의 루프이득을 결정한다. 자동이득제어(AGC)(16)에 의해 상기 입력에 전압이 인가되고, 루프이득은 AGC(16)에 의해 제어되는 적절한 값으로 조절된다.

시동 동안에, 발진이 없으면, AGC(16)는 증폭기에 피드백 신호를 제공하여, 증폭기에서 최대 전류가 흐르게 한다. 이는, 매우 높은 루프이득이 이루어지게 하여, 증폭기 자체의 잡음으로부터 발진진폭이 성장하도록 한다. 발진진폭이 성장함에 따라, AGC(16)는 발진증폭기의 전류를 감소시켜 루프이득을 감소시킨다. 정상발진시에, AGC(16)는 규정된, 낮은 진폭값에서 발진을 이룬다. 정상 동작시에 전류는 그 임계치 바로 위에 제한되고, 이에 따라 전력소비는 최소값으로 유지된다. 진폭조정 또한, 증폭기에서 비-선형 영향을 제거하는데, 이렇게 하지 않으면, 발진기의 주파수 안정성을 저하시킨다.

AGC Loop

발진 증폭기(12)로부터의 출력신호는 어떠한 D-C 성분을 제거하기 위해 용량(커패시턴스) 결합된 다음에, 정류되고 그리고 저역 필터링되어, 진폭검출기 (15)에서 발진의 진폭에 비례하는 신호를 얻는다. 진폭검출기(15)로부터의 신호는 증폭기의 전류원으로 피드백되어, 회로의 발진진폭을 사전 선택된 값으로 조정하여, 증폭기의 전력소비를 미리 선택된 최소값으로 정확히 제어한다.

상기 설명으로부터 명확히 알 수 있듯이, 본 발명의 수정 발진기는 높은 정밀도와 소형화를 필요로 하는 전자회로에 사용하기 위한 높은 안정성의 수정 제어 발진기에 바람직한 두 가지 특성을 제공한다. 특히, 본 발명의 발진기는 시동시 발진의 확실한 개시와 동작 동안에 발진기에 의한 전력소비의 면밀한 제어를 보장하는 AGC회로를 제공한다. 이외에도, 본 발명의 발진기는, 발진기의 작동 동안 온도변화에 대해서 뿐만 아니라 생산변수에 대해, 발진기의 주파수보상을 위한, 매우 높은 신뢰성의 정확한 수단을 제공한다.

본 발명의 방법과 장치의 바람직한 실시예들을 첨부도면에 도시하였고 또한 상기 상세한 설명에서 설명하였다 하더라도, 본 발명은 이들 실시예에 한정되지 않고, 청구범위에 주어진 본 발명의 사상을 벗어나는 일이 없이, 다양한 재구성과, 개정과 대안이 이루어질 수 있다는 것을 알 것이다.

Claims (23)

1. 미리 선택된 범위에서 발진을 이루기 위해 수정 공진기에 연결되어 있는 입력과 출력을 가지는 발진 증폭기와,

   상기 발진 증폭기로부터의 출력신호를 정류하는 수단과,

   상기 발진 증폭기로부터의 출력을 상기 정류수단에 용량적으로 연결시키는 수단과,

   상기 정류수단으로부터의 출력신호를 저역통과 필터링하여 상기 발진 증폭기의출력의 진폭에 비례하는 d.c. 신호를 생성하는, 저역통과 필터링 수단과,

   상기 진폭 검출기로부터의 상기 d.c. 신호를 상기 발진 증폭기의 전류원에 접속하여 상기 발진기 출력을 진폭레벨을 미티 선택된 값으로 조정하고 또한 상기 발진기회로의 전력소비를 제한하는 피드백 루프를 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
2. 제1항에 있어서, 상기 발진 증폭기는 증폭기의 루프이득을 이루기 위해 증폭기 내 전류원을 제어하는 전압입력을 가지는 차동 증폭기를 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
3. 제1항에 있어서, 상기 피드백 루프는 상기 증폭기 내에 최대 전류가 흐르게 하여 매우 높은 루프이득을 생성하고 또한 상기 증폭기 내에 발진을 유도하는, 시동시 상기 발진 증폭기의 전류원에 신호를 제공하는 것을 특징으로 하는 수정 제어 발진기회로.
4. 제1항에 있어서, 상기 부품들 모두는 단일 기판 상에 구성되는 것을 특징으로 하는 수정 제어 발진기회로.
5. 미리 선택된 주파수 범위 내에 발진을 이루기 위해 수정 공진기에 접속되어 있는 입력과 출력을 가지는 발진 증폭기와;

   상기 발진 증폭기의 입력에 접속되고 또한 상기 증폭기의 발진 주파수를 미리 선택된 값에 동조시키기 위해 선택된 커패시턴스 값을 가지며, 적어도 하나의 전압 가변 커패시터를 포함하는 공진기 탱크 커패시터회로와;

   상기 공진기 탱크 커패시터회로를 동조하여, 상기 발진 증폭기를 미리 선택된 발진 주파수로 동조시키기 위해 상기 전압 가변커패시터 양단에 초기 전압값을 형성하고,

   디지탈 수를 발생시키는 수단과,

   상기 디지탈 수를 상기 디지탈 수의 값에 비례하는 아날로그 전류값으로 변환시키는 수단과,

   상기 아날로그 전류값을 상기 전류값에 비례하는 전압값으로 변환시키는 수단과,

   상기 전압값을 상기 전압 가변커패시터에 결합하여 커패시턴스 값을 형성하는 수단을 포함하는,

   수단을 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
6. 제5항에 있어서,

   회로의 온도변화에 따라 상기 전압 가변 커패시터의 커패시턴스 값을 조정하여, 상기 발진 주파수를 상기 미리 선택된 값에 유지하기 위해 상기 초기 전압값에 온도 보상값을 부가하는 수단을 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
7. 제5항에 있어서,

   합산회로를 통해 커패시턴스 값을 형성하기 위해 상기 전압 가변 커패시터에 상기 초기 전압값을 결합하는 수단과,

   상기 발진기회로의 절대온도에 비례하는 온도 보상값을 발생하는 수단과,

   상기 초기 전압값에 상기 온도 보상전압값을 부가하기 위해 상기 온도 보상값을 상기 합산회로에 접속하는 수단을 더 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
8. 제5항에 있어서, 상기 부품들 모두는 단일 기판 상에 구성되는 것을 특징으로 하는 수정 제어 발진기회로.
9. 미리 선택된 주파수범위 내에 발진을 형성하기 위해 수정 공진기에 접속되어 있는 입력과 출력을 가지는 발진 증폭기와,

   발진기 출력의 진폭 레벨을 검출하여 상기 발진기의 출력 진폭레벨에 비례하는 d.c. 신호를 생성하기 위해 상기 발진 증폭기의 출력에 접속된 진폭 검출기와,

   상기 발진기 출력의 진폭 레벨을 조정하고 또한 상기 발진기회로의 전력소비를 제한하기 위해 상기 진폭 검출기로부터의 d.c. 신호를 상기 발진 증폭기의 전류원에 접속시키는 피드백 루프와,

   상기 발진 증폭기의 입력에 접속되고 또한 상기 증폭기의 발진 주파수를 미리 선택된 값에 동조시키기 위해 선택된 커패시턴스 값을 가지며, 적어도 하나의 전압 가변 커패시터를 포함하는 공진기 탱크 커패시터 회로와,

   상기 탱크 커패시터 회로를 동조시켜, 상기 진폭 증폭기를 미리 선택된 발진 주파수로 동조시키기 위해 상기 전압 가변 커패시터 양단에 초기 전압값을 형성하는 수단을 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
10. 제9항에 있어서,

    회로의 온도변화에 따라 상기 전압 가변 커패시터의 커패시턴스 값을 조정하여 상기 발진 주파수를 상기 미리 선택된 값에 유지하기 위해 상기 초기 전압값에 온도 보상 전압값을 부가하는 수단을 더 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
11. 제10항에 잇어서, 상기 온도 보상전압 부가수단은 회로의 절대온도에 비례하는 전압값을 생성하는 회로를 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
12. 제11항에 있어서,

    회로의 절대온도에 비례하는 전압값을 제공하는 상기 수단은, 음의 온도계수를 가지는, 무겁게 도핑된 저항을 한 소자로서 포함하는 분압기에 접속된 안정된 기준전압을 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
13. 제9항에 있어서,

    상기 진폭 검출기는:

    상기 발진 증폭기로부터의 출력신호를 정류하는 수단과,

    상기 발진 증폭기로부터의 출력을 상기 정류수단에 결합하는 수단과,

    상기 정류수단으로부터의 출력신호를 저역통과 필터링하여 상기 발진 증폭기의 발진 진폭에 비례하는 신호를 생성하는 수단을 포함하고, 그리고

    상기 발진 증폭기는:

    디지탈 수를 생성하는 수단과,

    상기 디지탈 수를 상기 디지탈 수의 값에 비례하는 아날로그 전류값으로 변환시키는 수단과,

    상기 아날로그 전류값을 상기 전류값에 비례하는 전압값으로 변환시키는 수단과,

    상기 전압값을 상기 전압 가변 커패시터에 결합하여 커패시턴스 값을 형성하는 수단을 포함하는 것을 특징으로 하는 수정 제어 발진기회로.
14. 발진기 출력신호를 생성하면서 발진기의 전력소비를 제어하는 방법에 있어서,

    미리 선택된 범위 내에 발진을 형성하기 위해 수정 공진기에 접속되어 있는 입력과 출력을 가지는 발진 증폭기를 제공하는 단계와,

    상기 발진 증폭기로부터의 출력신호를 정류하는 단계와,

    상기 발진 증폭기의 출력을 상기 정류수단에 결합시키는 단계와,

    상기 발진 증폭기의 출력의 진폭에 비례하는 d.c. 신호를 생성하기 위해 상기 정류수단으로부터의 출력신호를 저역통과 필터링하는 단계와,

    상기 발진기 출력의 진폭 레벨을 미리 선택된 값으로 조절하여 상기 발진기 회로의 전력소비를 제한하기 위해 상기 발진 증폭기의 전류원에 상기 진폭 검출기로부터의 피드백 루프 내 상기 d.c. 신호를 접속시키는 단계를 포함하는 것을 특징으로 하는 방법.
15. 제14항에 있어서, 피드백 루프의 d.c. 신호를 접속하는 상기 단계는,

    상기 증폭기 내에 최대 전류가 흐르게 하여 매우 높은 루프 이득을 생성하고 상기 증폭기 내에 발진을 유도하기 위해 시동시에 상기 발진 증폭기의 전류원에 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
16. 미리 선택된 주파수 범위 내에 발진을 형성하기 위해 수정 공진기에 접속되어 있는 입력과 출력을 가지는 발진 증폭기를 제공하는 단계와;

    상기 증폭기의 발진주파수를 미리 선택된 값으로 동조시키기 위해 선택된 커패시턴스 값을 가지고, 적어도 하나의 전압 가변 커패시터를 가지는 공진기 탱크 커패시터회로를 상기 발진 증폭기의 입력에 접속시키는 단계와;

    디지탈 수를 발생시키는 단계,

    상기 디지탈 수를 상기 디지탈 수의 값에 비례하는 아날로그 전류값으로 변환시키는 단계,

    상기 아날로그 전류값을 상기 전류값에 비례하는 전압값으로 변환시키는 단계,

    상기 전압값을 상기 전압 가변 커패시터에 결합시켜 커패시턴스 값을 형성하는 단계들로, 상기 공진기 탱크 커패시터 회로를 동조시켜 상기 발진 증폭기를 미리 선택된 발진 주파수로 동조시키기 위해 상기 전압 가변 커패시터 양단에 초기 전압값을 형성하는 단계를 포함하는 것을 특징으로 하는, 발진신호를 생성하는 방법.
17. 제16항에 있어서,

    회로의 온도변화에 따라 상기 전압 가변 커패시터의 커패시턴스 값을 조정하여 상기 발진 주파수를 상기 미리 선택된 값에 유지하기 위하여 온도 보상 전압값을 상기 초기 전압값에 부가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
18. 제16항에 있어서,

    상기 초기 전압값을 상기 전압 가변 커패시터에 결합하여 커패시턴스 값을 형성하는 단계와,

    상기 발진기 회로의 절대온도에 비례하는 온도 보상 전압값을 발생시키는 단계와,

    상기 온도 보상 전압값을 상기 결합수단에 접속하여 상기 온도 보상 전압값을 상기 초기 전압값에 부가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
19. 발진기 출력신호를 생성하면서 발진기의 전력소비를 제한하는 방법에 있어서,

    미리 선태된 범위 내에 발진을 형성하기 위해 수정 공진기에 접속되어 있는 입력과 출력을 가지는 발진 증폭기를 제공하는 단계와,

    발진기 출력의 진폭 레벨을 검출하여 상기 발진기의 출력 진폭레벨에 비례하는 d.c. 신호를 생성하기 위해 상기 발진 증폭기의 출력에 진폭 검출기를 접속시키는 단계와,

    상기 피드백 루프에서 상기 진폭 검출기로부터의 상기 d.c. 신호를 상기 발진 증폭기의 전류원에 접속하여 발진기 출력의 진폭 레벨을 미리 선택된 값으로 조절하여 상기 발진기 회로의 전력소비를 제한하는 단계와,

    선택된 커패시턴스 값을 가지고, 적어도 하나의 전압 가변 커패시터를 포함하는 공진기 탱크 커패시터 회로를 상기 발진 증폭기의 입력에 접속시켜 상기 증폭기의 발진 주파수를 미리 선택된 값으로 동조시키는 단계와,

    상기 공진기 탱크 커패시터 회로를 동조시켜, 상기 발진 증폭기를 미리 선택된 발진 주파수로 동조시키기 위해 상기 전압 가변 커패시터 양단에 초기 전압값을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
20. 제19항에 있어서,

    회로의 온도변화에 따라 상기 전압 가변 커패시터의 커패시턴스 값을 조정하여 상기 발진 주파수를 상기 미리 선택된 값에 유지하기 위하여 상기 초기 전압값에 온도 보상 전압값을 부가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
21. 제20항에 있어서, 상기 초기 전압값을 부가하는 상기 단계는,

    회로의 절대온도에 비례하는 전압값을 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
22. 제21항에 있어서, 전압값을 생성하는 상기 단계는,

    음의 온도계수를 가지는, 무겁게 도핑된 저항을 하나의 소자로서 포함하는 분압기에 접속된 안정된 기준전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
23. 제19항에 있어서, 진폭 검출기를 접속시키는 상기 단계는,

    상기 발진 증폭기로부터의 출력신호를 정류하는 단계와,

    상기 발진 증폭기의 출력을 상기 정류수단에 용량적으로 결합시키는 단계와,

    상기 정류수단으로부터의 출력신호를 저역통과 필터링하여 상기 발진 증폭기의 발진 진폭에 비례하는 신호를 생성하는 단계를 더 포함하고,

    상기 초기 전압값을 형성하는 상기 단계는,

    디지탈 수를 발생시키는 단계와,

    상기 디지탈 수를 상기 디지탈 수의 값에 비례하는 아날로그 전류값으로 변환시키는 단계와,

    상기 아날로그 전류값을 상기 전류값에 비례하는 전압값으로 변환시키는 단계와,

    상기 전압값을 상기 전압 가변 커패시터에 결합시켜 커패시턴스 값을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.