KR20010030144A - 프로브 구조체 - Google Patents

프로브 구조체 Download PDF

Info

Publication number
KR20010030144A
KR20010030144A KR1020000050195A KR20000050195A KR20010030144A KR 20010030144 A KR20010030144 A KR 20010030144A KR 1020000050195 A KR1020000050195 A KR 1020000050195A KR 20000050195 A KR20000050195 A KR 20000050195A KR 20010030144 A KR20010030144 A KR 20010030144A
Authority
KR
South Korea
Prior art keywords
electrode
probe
plate
secondary electrode
substrate
Prior art date
Application number
KR1020000050195A
Other languages
English (en)
Other versions
KR100373692B1 (ko
Inventor
코우노류우지
나가타타쯔야
시미즈히로야
미야타케토시오
미우라히데오
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010030144A publication Critical patent/KR20010030144A/ko
Application granted granted Critical
Publication of KR100373692B1 publication Critical patent/KR100373692B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은, 프로브 구조체에 관한 것으로서, 프로브를 형성한 주 기재와 기판측과의 사이에 강성이 높은 재질로 구성된 인터포져를 설치하고, 프로브를 형성한 주기재의 2차전극과 기판측 전극을 인터포져를 매개로 전기적으로 접속함으로써, 대영역에 다수의 프로브를 형성하여도 프로브를 형성한 주기재의 2차전극과 기판측 전극과의 전기적 접속이 이루어지고, 결과적으로 웨이퍼 검사공정에 있어서 웨이퍼 내의 다수의 LSI를 일괄적으로 검사할 수 있어, 검사공정의 효율을 향상시키는 프로브 구조체를 제공하는 기술이 제시된다.

Description

프로브 구조체{PROBE STRUCTURE}
본 발명은, 반도체장치의 제조공정 중 전기적 검사에 사용되는 프로브 구조체에 관한 것으로서, 특히 검사 웨이퍼 내의 대영역, 즉 다수의 칩을 일괄적으로 검사하기에 적합한 프로브 구조체의 구조에 관한 것이다.
반도체장치의 제조공정에서는, LSI를 다수 형성한 웨이퍼에 대하여, 소정의 각 패드에 프로브를 접촉시켜 기본적인 전기적 특성을 검사하는 웨이퍼 검사공정이 존재한다. 이 검사공정에서는, 피검 웨이퍼의 각 패드의 레이아웃에 합치시켜 프로브를 다수 배치한 프로브 구조체가 지그로서 이용된다. 상기 지그는 통상적으로 프로브 카드라고도 불린다.
프로브 카드는, 지금까지 예를들어 W(텅스텐) 등을 소재로 하는 가는 침을 개개의 프로브로서 이용하고, 기판에 대하여 이것을 다수 접합고정하는 구조가 도입되어 있다. 그러나, 상기 구조에서는 형성할 수 있는 프로브수에 한계가 있었다. 그래서, 보다 많은 프로브를 형성하는 것을 목적으로, 한 주기재 속에 도금이나 에칭, 혹은 위스커(whisker)성장 등의 방법에 의해 도전성 돌기를 다수 일괄형성하고, 이를 프로브로 하는 방법이 도입되어지게 되었다. 이 중, 특히 주 기재가 폴리이미드 등과 같은 저탄성 유기박막인 경우는 멘브레인(membrane)방식이라 불린다. 멘브레인방식은, 예를들어 일본특허공개 평9-5355호 공보, 일본특허공개 평11-160356호 공보 등에 개시되어 있다. 또한, 주기재가 Si(실리콘)이나 유리 등과 같은 고탄성체인 경우도 있다. 이 방식은, 예를들어 일본특허공개 평8-148533호 공보, 일본특허공개 평10-123174호 공보 등에 개시되어 있다.
한편, 상기한 바와 같은, 한 주기재에 다수의 돌기를 일괄 형성하여 이것을 프로브로 하는 방식에서는, 프로브와 기판을 전기적·기계적으로 접속하기 위하여, 주기재 내에 소정의 각 프로브와 도통된 2차전극을 설치하고, 이것을 기판측 전극에 접속할 필요가 있다. 2차전극의 형성방법은 다음 2가지로 대별할 수 있다.
(1) 주기재 중의 프로브 형성면과 동일한 면에 형성하는 방법.
상기한 공지의 기술 중, 일본특허공개 평9-5355호 공보, 일본특허공개 평10-123174호 공보는 본 방법에 속한다고 할 수 있다. 이 경우는, 2차전극을 기판에 접합시킴과 동시에, 필요에 따라 주기재의 프로브 형성면 반대측에 상응하는 강성을 가지는 부재를 접합시키고, 주기재의 평탄성이나 강도를 확보한다.
(2) 주기재 중의 프로브 형성면과 반대면에 설치하는 방법.
상기한 공지의 기술 중, 일본특허공개 평8-148533호 공보, 일본특허공개 평11-160356호 공보는 본 방법에 속한다고 할 수 있다. 전자는 각 2차전극과 기판을 선재(線材)로 접속시키고, 후자는 일부 장소에만 있는 이방도전성 고무로 접속시키고 있다.
한 주기재에 다수의 돌기를 일괄 형성하여 이것을 프로브로 하는 방식에 있어서, 주기재와 기판의 전기적 접속방법을 상기하였다. 이하, 이들 방법의 문제점을 순서대로 서술하기로 한다.
(1) 2차전극을 주기재 중의 프로브 형성면과 동일한 면에 형성하는 방법.
이 방법에서는, 각 2차전극은 통상의 프로브군 보다도 주기재 외주에 가까운 위치에 형성할 필요가 생긴다. 그 결과, 주기재 외형이 대형화되어 버린다. 또한, 많은 프로브를 형성한 경우, 프로브군 중 중앙부근에 위치하는 프로브는 주위의 프로브의 간격을 누비고 나가 2차전극과의 배선을 설치해야만 하기 때문에, 충분한 배선폭의 확보를 어렵게 함과 동시에, 배선길이의 장대화를 초래해 결과적으로 배선저항을 증대시켜 버리게 된다.
(2) 2차전극을 주기재 중의 프로브 형성면과 반대면에 형성하고, 선재로 2차전극과 기판을 접속하는 방법.
이 방법에서는, 주기재의 역학적인 보강이 어렵기 때문에, 피검 웨이퍼에 대하여 프로브 구조체를 접촉시켰을 때의 하중에 의해, 예를들어 멘브레인방식의 경우는 주기재가 휘어져버려 각 프로브를 균일한 하중으로 웨이퍼에 대해 접촉시킬 수 없게 되고, 또한, 예를 들어 주기재가 Si이나, 유리인 경우는 주기재에 과대한 응력을 발생시켜, 최악의 경우에는 파괴되고 만다.
(3) 2차전극을 주기재 중의 프로브 형성면과 반대면에 형성하고, 이방도전성 고무에 의해 2차전극과 기판을 접속시키는 방법
이 방법에서는, 주기재 중의 2차전극 레이아웃에 합치시킨 기반측의 전극 레이아웃을 준비해 두는 것이 전제가 된다. 그런데, 일반적으로 기판측 전극형성 가능피치는 주기재의 그것 보다도 크기 때문에, 주기재측 전극피치를 이상적으로 작게 하려고 하면, 기판측 전극을 배치할 수 없거나, 혹은 기판측 피치에 맞추면 주기재측 2차전극 형성영역이 커져버려, 결과적으로 많은 프로브를 배치하기가 어려워지게 된다.
또한, 이 방법에서는 주기재의 2차전극 수와 기판측 전극의 수는 항상 동일하게 할 필요가 있기 때문에, 많은 프로브를 형성한 경우 기판측 배선이 복잡해져, 결과적으로 기판의 비용을 증대시키게 된다.
본 발명의 목적은, 대영역에 다수의 프로브를 형성하여도 위에서 언급한 바와 같은 문제점이 발생하지 않으면서 주기재의 2차전극과 기판측 전극과의 전기적 접속이 이루어지고, 결과적으로 웨이퍼 검사공정에 있어서 웨이퍼 내의 다수의 LSI를 일괄적으로 검사할 수 있어, 검사공정의 효율을 향상시키는 프로브 구조체를 제공하는 것에 있다.
상기의 과제는, 예를들어 일주면에 검사용 프로브가 형성된 제 1 판상부재(주기재)와, 상기 제 1 판상부재의 상기 프로브가 형성된 면과 반대측 면에 형성된 상기 프로브와 전기적으로 접속된 제 1 2차전극(주기재에 형성된 2차전극)과, 상기 제 1 판상부재의 상기 제 1 2차전극에 설치된 제 2 판상부재(인터포져)와, 상기 제 2 판상부재의 상기 제 1 2차전극과 대향하는 위치에 형성된 제 1 전극(인터포져의 주기재측에 형성된 전극)과, 상기 제 2 판상부재의 상기 제 1 전극이 형성된 면과 반대측면에 형성된, 상기 제 1 전극과 전기적으로 접속된 제 2 2차전극(인터포져에 형성된 2차전극)과, 상기 제 2 판상부재의 상기 제 1 전극이 형성된 측에 설치된 제 3 판상부재(기판)와, 일단측이 상기 제 3 판상부재에 지지되어 있으며, 타단측이 상기 제 2 2차전극과 전기적으로 접속된 전기접속부재(콘택트 프로브)를 갖춘 프로브 구조체를 이용함으로써 해결되어 진다.
도 1 은 본 발명의 한 실시예에 관한 프로브 구조체의 주요부에 대한 분해단면 사시도이다.
도 2 은 본 발명의 한 실시예에 관한 인터포져의 3면도이다.
도 3 은 본 발명의 한 실시예에 관한 프로브 구조체의 개략단면도이다.
도 4 은 본 발명의 한 실시예에 관한 프로브 구조체에 의한 웨이퍼 검사의 상태를 나타낸 개략단면도이다.
도 5 은 본 발명의 다른 한 실시예에 관한 인터포져의 3면도이다.
도 6 은 본 발명의 다른 한 실시예에 관한 프로브 구조체의 개략단면도이다.
도 7 은 본 발명의 또 다른 한 실시예에 관한 프로브 구조체의 개략단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1a : 웨이퍼 5 : 주기재
5a : 프로브 5b : 배선
5c, 10b : 2차전극 5d : 들보
5e, 8a : 관통구멍 8 : 기판
9 : 콘택트 프로브 10 : 인터포져
10a : 전극 10c : 내부배선
10d : 단차부 11 : 땜납
12 : 스페이서 13 : 틀체
14 : 이방도전성 고무
이하, 본 발명의 구체적인 실시예를 도면을 이용하여 설명하기로 한다.
도 1은 본 발명의 한 실시예를 나타내는 프로브 구조체의 주요부에 대한 단면분해 사시도이다. 도 1에서는, 주기재(5)의 재질에 Si을 이용한 경우를 나타내고 있다. 주기재(5)의 재질에 Si을 이용하는 것은 마이크로 머시닝기술, 웨이퍼 프로세스 기술을 이용한 고정도로 안정된 미세가공을 가능하게 하는 것이며, 다수의 미세 프로브를 일괄 형성하는 데에 있어서 효과적인 수단이다. 본 실시예에 있어서도 에칭 및 도금 등의 메탈라이즈(Metallize) 수법으로 프로브(5a) 및 각 프로브(5a)에 대하여 들보(5d), 나아가 관통구멍(5e)을 사이에 두고 2차전극(5c)이 형성되어 있다. 들보(5d)는 프로브(5a)를 피검 웨이퍼에 접촉시키는 하중을 휘어짐에 의해 적정값으로 제어하는 작용을 가진다. 또한, 도시한 형태에 있어서는 2차전극(5c)은 주기재(5) 중의 프로브(5a) 형성면과 실질적으로 반대면에 설치되어 있다. 이것은 본 발명을 실시하는 데에 있어서 필요한 수단이다.
한편, 본 실시예에서는 상기한 바와 같은 주기재(5)와 기판(8)과의 사이에 인터포져(10)를 두고 있다. 이 인터포져는 통상 세라믹 내지는 유리, 유리에폭시재등 비교적 강성이 높은 재질을 주재로 하여 형성되어 진다. 인터포져(10)는 2차전극(5c)의 레이아웃에 대응하여 전극(10a)이 설치되어 있으며, 각각은 인터포져(10)의 실질 두께방향으로 독립적으로 도통되어, 최종적으로는 인터포져의 반대면에 2차전극(10b)을 형성하고 있다. 주기재(5)와 인터포져(10)는 각각의 대응하는 2차전극(5c)와 전극(10a)끼리 땜납(11)에 의해 전기적 및 기계적으로 접속되어 있다. 또한, 주기재(5) 상측(인터포져측)에는 2차전극(5c)의 형성영역을 피하여 스페이서(12)가 설치되어 있다. 또한, 기판(8)에는 그 관통구멍(8a)에 콘택트 프로브(9)가 삽입·고정되어 있다. 각 콘택트 프로브(9)는 인터포져(10)의 2차전극(10b)의 위치에 합치되어 있으며, 그 양자를 접촉시킴으로써 결과적으로 각 프로브(5a)와 기판(8)과의 전기적인 접속이 이루어진다. 본 실시예에 의하면, 주기재(5)는 인터포져에 의해 보강되어지기 때문에 프로브의 고밀도 형성에 적합한, 주기재중 프로브의 실질적 반대면에 2차전극을 형성하는 방법을 취하였을 때, 프로브(5a)를 피검 웨이퍼(도시생략)에 접속시킬 때의 하중에 대하여 과제의 항에서 설명한 바와 같은 문제를 일으키지 않게 된다.
도 2는 본 발명의 한 실시예를 나타내는 인터포져의 3면도이다. 도2(a)는 기판과의 대향면, (b)는 측단면, (c)는 프로브의 주기재와의 대향면을 나타낸다. 또한, 도2(a), (c)에 나타낸 한점쇄선으로 둘러싼 영역은 피검 웨이퍼의 1칩분의 영역을 나타내고 있다. 즉, 도 2에서는 총 16개의 칩을 일괄 검사하기 위한 형태를 이루고 있다. 본 실시예에서는 우선 전극(10a)과 그의 2차전극(10b)의 레이아웃 및 배치피치가 서로 다르다는 점이 특징이다. 이와 같은 형태는, 인터포져(10)를, 예를 들어 세라믹을 주재로 하여 다층으로 내부배선(10c)을 적층함으로써 이루어진다. 그 결과, 과제의 항에서 설명한 바와 같은 이유로부터 프로브의 주기재와 기판의 각각을 형성할 수 있는 전극의 피치가 서로 달라도, 그 양자를 적절하게 전기적으로 접속할 수 있게 한다. 또한, 이 때 전극(10a)과 2차전극(10b)의 피치의 비 p2/p1은 가능한 한 1에 가깝게 되도록 프로브 구조체를 설계하는 것이 바람직하다. 본 실시예에서는, 다음으로 기판과의 대향면(도2(a))과 프로브의 주기재와의 대향면(도2(c))에서는 면적이 서로 달라, 프로브의 주기재와의 대향면(도2(c)) 면적이 더 작고, 단차가 있다는 점이 특징이다. 이것은 인터포져(10)를 프로브 구조체로 하여 구성할 때 경우에 따라 필요하게 된다. 이것은 도 3을 이용하여 설명하기로 한다.
도 3은 본 발명의 한 실시예의 프로브 구조체에 대한 개략 단면도이다. 본 실시예에 있어서, 인터포져(10)는 도 2에서 설명한 단차부(10d)가 틀체(13)에 의해 지지되어 있으며, 그 결과, 탈락이 방지되어 있다. 이 상태로부터 분명히 알 수 있듯이, 단차부(10d)는 틀체(13)의 두께를 고려하여 설치된 것이다. 그 결과 틀체(13)를 설치하여도 프로브 구조체 중 가장 위치적으로 아래에 있는, 즉 피검 웨이퍼에 대하여 제일 먼저 접촉하는 것은 프로브(5a)가 되며, 원하는 피검 웨이퍼(도시 생략)와 프로브(5a)와의 접촉이 이루어진다. 또한, 도 3이 나타내는 다른 실시예로서 도 1에서 설명한 스페이서(12)가 설치되어 있지 않은 것에 대해 언급하기로 한다. 본 실시예에서는, 개개의 땜납(11)은 그 내부에, 예를들어 Ni(니켈), Cu(동) 등의 고탄성금속을 코어로서 포함하고 있다. 그 결과 프로브(5a)가 피검 웨이퍼에 접함으로써 땜납(11)에 압축방향의 하중이 작용하여도 땜납(12)이 찌그러지는 것을 막을 수 있다.
다음으로 본 발명의 프로브 구조체에 의한 웨이퍼 검사의 상태에 대하여 도 4를 이용하여 설명하기로 한다.
도 4는 본 발명의 한 실시예를 나타내는 프로브 구조체의, 웨이퍼에 접촉시킨 상태에 있어서의 개략 단면도이다. 도 4에 있어서 피검 웨이퍼(1a)로부터의 압력에 의해 인터포져(10)는 틀체(13)로부터 이탈되 있으며, 동시에 콘택트 프로브(9)는 내장된 스프링에 의해 압축되어 있다. 즉, 피검 웨이퍼(1a)로부터의 압력과 콘택트 프로브(9)의 반력이 균형을 이룬 상태에 있다. 이 상태는 인터포져(10) 및 그에 접합된 프로브의 주기재(5)는 피검 웨이퍼(1a)의 면에 따라 자유롭게 방향(각도)을 추종할 수 있는 것을 의미한다. 따라서, 예를들어 웨이퍼(1a) 전면의 칩 모두를 일괄 검사하고자 하는 경우 등, 매우 대영역에 일괄적으로 프로브를 접촉시키고자 하였을 때 문제가 되는 웨이퍼(1a)와 프로브 구조체와의 상대적인 기울기를 웨이퍼(1a)와 접촉된 단계에서 상쇄시킬 수 있는 것을 의미한다.
다음으로 본 발명의 프로브 구조체의 다른 실시예에 대하여 도 5, 도 6을 이용하여 설명하기로 한다.
도 5는 본 발명의 한 실시예를 나타내는 인터포져의 3면도이다. 도 5는, 도 2와 마찬가지로 (a)는 기판과의 대향면, (b)는 측단면, (c)는 프로브의 주기재와의 대향면을 나타낸다. 또한 도 5(a), (c)에 나타낸 한점쇄선으로 둘러싼 영역은 피검 웨이퍼의 1칩분의 영역을 나타내고 있다. 즉, 총 16개의 칩을 일괄 검사하기 위한 형태를 이루고 있다. 도 5에 있어서 특징적인 것은, 도 2에 나타낸 바와 같은 단차부(10d)가 존재하지 않는다는 점이다. 예를들어, 세라믹 등을 본 인터포져의 주재(主材)에 이용하는 경우에는, 그 재질적인 가공성 면에서 이와 같이 가능한 한 형상을 단순화하여 형성하는 것이 바람직하다. 이와 같은 단순형상을 가지는 프로브 구조체의 구조에 대하여 도 6으로 설명하기로 한다.
도 6은 본 발명의 한실시예의 프로브 구조체에 대한 개략 단면도이다. 본 실시예에 있어서 프로브의 주기재(5)와 인터포져(10)의 전기적 및 기계적 접속은 이방도전성 고무(14)에 의해 이루어지고 있다.
또한, 인터포져(10)와 기판(8)의 전기적 및 기계적 접속에 대해서도 마찬가지로 이방도전성 고무(14)에 의해 이루어지고 있다. 즉, 그 결과 도 3, 도 4에서 나타낸 틀체(13)가 필요없어지며, 동시에 인터포져(10)에 있어서의 단차부(13)도 필요없게 된 것이다. 이 때 앞서 설명한 웨이퍼(1a)와 프로브 구조체의 상대적인 기울기는 상기 이방도전성 고무(14) 자체의 신축에 의해 상쇄될 수 있다.
다음으로 본 발명의 프로브 구조체의 다른 실시예에 대하여 도 7을 이용하여 설명하기로 한다.
도 7은 본 발명의 한 실시예를 나타내는 프로브 구조체의 개략 단면도이다. 도 7에 있어서 인터포져(10)의 내부배선(10c)은 인터포져(10)에서 원하는 배선이 단락 또는 절단되어짐으로써, 결과적으로 인터포져의 2차전극(10b)의 수는 전극(10a)의 수보다도 감소되어 있다. 이로써 기판(8) 내의 배선수가 감소되어, 보다 외부의 시스템(도시 생략)에 대한 전기적 접속을 용이하게 할 수 있다.
상기한 각 실시예에서는 주기재의 재질에 Si을 이용한 경우에 한해 도시하였지만, 그 밖에 예를들면 멘브레인방식 등의 경우라도 본 실시예를 적용할 수 있다.
본 발명에 의하면, 프로브를 일괄형성하는 주기재의 외형이나 주기재 중의 배선경로의 장대화를 방지하고, 또한, 주기재의 역학적인 보강이 가능하며, 동시에 주기재의 2차전극과 기판측 전극 상호간의 레이아웃에 엄밀한 제약(레이아웃이나 피치를 서로 맞춘다)을 마련할 필요가 없기 때문에, 상기한 과제를 달성할 수 있다.

Claims (9)

  1. 일주면에 검사용 프로브가 형성된 제 1 판상부재와,
    상기 제 1 판상부재의 상기 프로브가 형성된 면과는 반대측 면에 형성된, 상기 프로브와 전기적으로 접속된 제 1 2차전극과,
    상기 제 1 판상부재의 상기 제 1 2차전극에 설치된 제 2 판상부재와,
    상기 제 2 판상부재의 상기 제 1 2차전극과 대향하는 위치에 형성된 제 1 전극과,
    상기 제 2 판상부재의 상기 제 1 전극이 형성된 면과는 반대측 면에 형성된, 상기 제 1 전극과 전기적으로 접속된 제 2 2차전극과,
    상기 제 2 판상부재의 상기 제 1 전극이 형성된 측에 설치된 제 3 판상부재와,
    일단측이 상기 제 3 판상부재에 지지되어 있고, 타단측이 상기 제 2 2차전극과 전기적으로 접속된 전기접속부재를 갖춘 것을 특징으로 하는 프로브 구조체.
  2. 청구항 1에 있어서,
    상기 제 1 판상부재의 상기 제 2 판상부재측에는 제 4 판상부재가 설치되어 있는 것을 특징으로 하는 프로브 구조체.
  3. 청구항 1에 있어서,
    상기 제 1 전극과 상기 제 2 2차전극은 각각 복수 형성되어 있으며, 상기 제 2 2차전극 배열피치가 상기 제 1 전극 배열피치 보다도 넓은 것을 특징으로 하는 프로브 구조체.
  4. 청구항 1에 있어서,
    상기 제 1 전극과 상기 제 2 2차전극은 각각 복수 형성되어 있으며, 상기 제 2 2차전극의 수가 상기 제 1 전극의 수 보다도 적은 것을 특징으로 하는 프로브 구조체.
  5. 청구항 1에 있어서,
    상기 제 3 판상부재의 상기 제 2 판상부재와는 반대측 면으로부터 가장 멀리 떨어진 위치에 상기 프로브의 콘택트부가 위치하고 있는 것을 특징으로 하는 프로브 구조체.
  6. 일주면에 검사용 프로브가 형성된 제 1 판상부재와 상기 프로브로부터의 전기신호를 외부에 접속하기 위한 전극이 형성된 제 3 판상부재와의 사이에 설치되는 제 2 판상부재에 있어서,
    상기 제 2 판상부재의 상기 제 1 2차전극과 대향하는 위치에는 제 1 전극이 복수 형성되어 있으며,
    상기 제 2 판상부재의 상기 제 1 전극이 형성된 면과 반대측 면에는 상기 제 1 전극과 전기적으로 접속된 제 2 2차전극이 복수 형성된 것을 특징으로 하는 제 2 판상부재.
  7. 청구항 6에 있어서,
    상기 제 2 판상부재 둘레부의 판두께가 상기 제 2 판상부재 중앙부의 판두께 보다도 얇은 것을 특징으로 하는 제 2 판상부재.
  8. 청구항 6에 있어서,
    상기 제 2 2차전극 배열피치가 상기 제 1 전극 배열피치 보다도 넓은 것을 특징으로 하는 제 2 판상부재.
  9. 청구항 6에 있어서,
    상기 제 2 2차전극의 수가 상기 제 1 전극의 수 보다도 적은 것을 특징으로 하는 제 2 판상부재.
KR10-2000-0050195A 1999-09-27 2000-08-28 프로브 구조체 KR100373692B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-271806 1999-09-27
JP27180699A JP2001091540A (ja) 1999-09-27 1999-09-27 プローブ構造体

Publications (2)

Publication Number Publication Date
KR20010030144A true KR20010030144A (ko) 2001-04-16
KR100373692B1 KR100373692B1 (ko) 2003-02-26

Family

ID=17505118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0050195A KR100373692B1 (ko) 1999-09-27 2000-08-28 프로브 구조체

Country Status (4)

Country Link
US (2) US6614246B1 (ko)
JP (1) JP2001091540A (ko)
KR (1) KR100373692B1 (ko)
TW (1) TW516073B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426031B1 (ko) * 2013-08-06 2014-08-04 퀄맥스시험기술 주식회사 켈빈 테스트를 위한 프로브 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462568B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Conductive polymer contact system and test method for semiconductor components
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
JP2004327773A (ja) * 2003-04-25 2004-11-18 Renesas Technology Corp 故障解析装置
TWI240082B (en) * 2003-07-10 2005-09-21 Siliconware Precision Industries Co Ltd Wafer test method
US20080044623A1 (en) * 2006-08-21 2008-02-21 John Caldwell Probe card for testing imaging devices, and methods of fabricating same
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
KR101329813B1 (ko) 2007-05-28 2013-11-15 주식회사 코리아 인스트루먼트 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법
JP5461394B2 (ja) * 2008-05-21 2014-04-02 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
JP4555362B2 (ja) * 2008-06-02 2010-09-29 株式会社アドバンテスト プローブ、電子部品試験装置及びプローブの製造方法
US8004296B2 (en) * 2008-08-19 2011-08-23 Centipede Systems, Inc. Probe head apparatus for testing semiconductors
US20120287591A1 (en) * 2009-11-24 2012-11-15 Nhk Spring Co., Ltd. Connection member
US20170023616A1 (en) * 2015-06-10 2017-01-26 Translarity, Inc. Interdigitized polysymmetric fanouts, and associated systems and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3038665C2 (de) * 1980-10-13 1990-03-29 Riba-Prüftechnik GmbH, 7801 Schallstadt Prüfeinrichtung zum Überprüfen von mit Leiterbahnen versehenen Leiterplatten
US4724383A (en) * 1985-05-03 1988-02-09 Testsystems, Inc. PC board test fixture
US5574382A (en) * 1991-09-17 1996-11-12 Japan Synthetic Rubber Co., Ltd. Inspection electrode unit for printed wiring board
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JPH08148533A (ja) 1994-11-15 1996-06-07 Nec Corp 半導体ウェハの試験装置及び試験方法
JPH095355A (ja) 1995-06-22 1997-01-10 Hoya Corp プローブカード
US5764071A (en) * 1996-01-05 1998-06-09 International Business Machines Corporation Method and system for testing an electronic module mounted on a printed circuit board
JP3099754B2 (ja) 1996-10-23 2000-10-16 日本電気株式会社 プローブカードの製造方法
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JPH11160356A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426031B1 (ko) * 2013-08-06 2014-08-04 퀄맥스시험기술 주식회사 켈빈 테스트를 위한 프로브 장치
WO2015020353A1 (ko) * 2013-08-06 2015-02-12 퀄맥스시험기술 주식회사 켈빈 테스트를 위한 프로브 장치

Also Published As

Publication number Publication date
TW516073B (en) 2003-01-01
US6614246B1 (en) 2003-09-02
US20040145382A1 (en) 2004-07-29
US6977514B2 (en) 2005-12-20
KR100373692B1 (ko) 2003-02-26
JP2001091540A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
KR0151134B1 (ko) 프로우브 장치
JP4540577B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
JP4150695B2 (ja) より大きな基板にばね接触子を定置させるための接触子担体(タイル)
US7898276B2 (en) Probe card with stacked substrate
US7217139B2 (en) Interconnect assembly for a probe card
US20070017093A1 (en) Method of making an interposer with contact structures
KR100373692B1 (ko) 프로브 구조체
JP4006081B2 (ja) 半導体装置の製造方法
US20020118029A1 (en) Probe card and contactor
CN112748268A (zh) 探针卡器件
TW508712B (en) Probe structure and method for manufacturing the same
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
US7474113B2 (en) Flexible head probe for sort interface units
JP4220586B2 (ja) プローブカード
JP2000321303A (ja) プローブカード及びコンタクタ
KR20070009133A (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR20040047532A (ko) 외부전극 접속자
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JP4401627B2 (ja) コンタクトプローブの製造方法
JP2009122123A (ja) コンタクトプローブ
JP2000277576A (ja) 接続用基板及びコンタクタ
JP2004214518A (ja) 半導体素子検査装置及び半導体装置の製造方法
JPH11352152A (ja) 電子部品のコンタクタ
JPH10104274A (ja) コンタクトプローブおよびこれを用いたプローブ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee