KR20010028498A - 접착성 전도체 및 이를 사용한 칩실장구조 - Google Patents

접착성 전도체 및 이를 사용한 칩실장구조 Download PDF

Info

Publication number
KR20010028498A
KR20010028498A KR1019990040767A KR19990040767A KR20010028498A KR 20010028498 A KR20010028498 A KR 20010028498A KR 1019990040767 A KR1019990040767 A KR 1019990040767A KR 19990040767 A KR19990040767 A KR 19990040767A KR 20010028498 A KR20010028498 A KR 20010028498A
Authority
KR
South Korea
Prior art keywords
adhesive
circuit board
printed circuit
chip
adhesive layer
Prior art date
Application number
KR1019990040767A
Other languages
English (en)
Other versions
KR100366409B1 (ko
Inventor
이성규
김용일
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990040767A priority Critical patent/KR100366409B1/ko
Priority to US09/667,008 priority patent/US6509634B1/en
Publication of KR20010028498A publication Critical patent/KR20010028498A/ko
Application granted granted Critical
Publication of KR100366409B1 publication Critical patent/KR100366409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 접착성전도체와 이를 사용한 칩실장구조에 관한 것이다. 본 발명의 접착성 전도체(10,10'10")는 점탄성을 가지는 접착층(20)을 상하로 관통하여 전도성와이어(30)가 소정 피치 간격으로 설치된 것이다. 상기 접착층(20)의 상하면에는 예를 들면 각각 인쇄회로기판(40)과 칩(50)이 접착된다. 이때, 상기 접착층(20)은 상기 인쇄회로기판(40)과 칩(50) 사이의 열팽창계수의 차이에 의한 열충격을 흡수할 수 있는 역할을 하고, 상기 전도성와이어(30)는 상기 인쇄회로기판(40)과 칩(50) 사이의 전기적인 연결을 담당하게 된다. 그리고, 이와 같은 접착성 전도체(10,10'10")는 플립칩(Flip Chip)실장기술 및 MLB등에 사용될 수 있으며, 특히 서로 다른 회로 또는 전도성층간의 상호연결에 유용하게 사용될 수 있다.

Description

접착성 전도체 및 이를 사용한 칩실장구조{conductor and flip chip structure having the same}
본 발명은 접착성 전도체 및 플립칩 실장구조에 관한 것으로, 더욱 상세하게는 인쇄회로기판에 칩을 직접 실장하는 플립칩구조에서 인쇄회로기판과 칩 사이의 전기적 연결을 위한 접착성 전도체와 이를 사용한 플립칩 실장구조에 관한 것이다.
플립칩(flip chip) 기술이란 인쇄회로기판상에 칩을 직접 실장하는 것을 말하는 것으로, 그 구성이 도 1에 도시되어 있다. 이에 따르면, 인쇄회로기판(1)상에 다수개의 패드(3)가 형성된다. 상기 인쇄회로기판(1)에는 아래에서 설명될 칩(5) 외에도 다른 칩이나 부품(도시되지 않음)이 실장된다.
한편, 상기 인쇄회로기판(1) 상에는 칩(5)이 안착된다. 상기 칩(5)의 하면에는 패드(6)가 형성되어 있다. 상기 패드(6)는 인쇄회로기판(1)에 형성된 패드(5)와 함께 칩(5)과 인쇄회로기판(1) 사이를 전기적으로 연결하는 역할을 한다.
그리고, 상기 칩(5)을 상기 인쇄회로기판(1) 상에 안착시키면서 상기 칩(5)과 인쇄회로기판(1)을 전기적으로 연결시키기 위해서는, 페이스트나 필름상태에서 내부에 Z축방향(상기 인쇄회로기판(1)과 칩(5)을 연결하는 방향)으로 일정한 간격을 두고 도전성 파티클(9)을 구비하는 접착제(8)를 사용하게 된다.
상기 접착제(8)로 사용되는 것으로는 ACF(Anisotropic Conductive Film), ACP(Anisotropic Conductive Paste) 및 ICP(Isotropic Conductive Paste)가 있다. 즉 상기 열거한 접착제(8)의 내부에 도전성 파티클(9)을 Z축방향으로 일정한 간격으로 두고 상기 인쇄회로기판(1)과 칩(5)의 사이에서 압력과 열을 가해 상기 패드(3,6)가 서로 연결되게 하는 것이다.
이와 같이 종래 기술의 플립칩 실장구조는 상기 인쇄회로기판(1)의 패드(3)와 칩(5)의 패드(6)의 사이를 볼(도시되지 않음)을 사용하여 전기적으로 연결하는 것에 비해 전체 구조의 경박단소화를 실현할 수 있는 장점과 불필요한 연결회로에 의한 노이즈감소 및 공정비용감소, 생산성향상 등의 장점이 있으나 다음과 같은 문제점을 가지고 있다.
상기 ACF 및 ACP 등의 제조기술상 X-Y축방향으로의 전기적 쇼트 및 오픈이 발생하는 것에 대한 완벽한 해결책이 없다. 즉, 도 2에 잘 도시된 바와 같이 상기 칩(5)을 인쇄회로기판(1)에 압력과 열을 가해 실장하는 과정에서 ACF 및 ACP등과 같은 상기 접착제(8)의 내부에 있는 도전성파티클(9)이 X-Y축 방향으로 흐트러지면서 전기적 쇼트 및 오픈이 발생하게 된다.
따라서, 상기 칩(5)을 인쇄회로기판(1)에 장착하는 과정에서 상기와 같은 전기적인 쇼트 및 오픈이 발생하게 되면 고가의 칩(5)이 손실되는 문제점이 있다.
그리고 상기한 바와 같은 종래 기술에서는 사용중에 상기 인쇄회로기판(1)과 칩(5)의 열팽창계수의 차이로 인한 열충격으로 상기 도전성파티클(9)에 의해 패드(3,6) 사이의 연결이 틀어지게 되는 문제점도 있다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 층으로 형성되는 소자사이를 전기적으로 연결할 수 있는 전도체를 제공하는 것이다.
본 발명의 다른 목적은 층으로 형성되는 소자사이를 전기적으로 연결함에 있어 층 사이의 열팽창계수차이에 의한 열손상(thermal mismatch)을 방지하는 것이다.
본 발명의 또 다른 목적은 상기 전도체를 사용하여 인쇄회로기판상에 칩이 실장되는 플립칩 실장구조를 제공하는 것이다.
도 1은 종래 기술에 의한 플립칩 실장구조의 요부구성을 보인 단면도.
도 2는 종래 기술에 의한 플립칩 실장구조의 문제점을 설명하기 위한 설명도.
도 3은 본 발명에 의한 전도체의 바람직한 실시예의 구성을 보인 부분단면 사시도.
도 4a,4b,4c,4d는 본 발명 실시예 전도체의 변형예의 구성을 보인 부분단면 사시도.
도 5는 본 발명에 의한 전도체의 다른 실시예의 구성을 보인 부분단면 사시도.
도 6은 본 발명에 의한 전도체의 또 다른 실시예의 구성을 보인 부분단면사시도.
도 7은 본 발명에 의한 플립칩 실장구조의 바람직한 실시예의 구성을 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10,10',10": 접착성 전도체 20: 접착층
22: 접착제 30: 전도성 와이어
32: 범프 40: 인쇄회로기판
42: 패드 50: 칩
52: 패드
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 접착성 전도체는 서로 연결되는 층사이의 열팽창계수의 차이에 의한 열충격을 완충할 수 있는 점탄성을 가지는 접착층과, 상기 접착층을 상하로 관통하여 서로 연결되는 층사이를 전기적으로 연결하는 도전성 와이어를 포함하여 구성된다.
상기 접착층은 반경화상태의 실리콘러버 접착제이거나, 상기 접착층은 경화상태의 실리콘의 상하면에 접착성분을 구비하여 구성될 수 있다.
상기 도전성 와이어는 상기 접착층을 상하로 관통하게 직선상으로 형성되거나, 상기 도전성 와이어는 상기 접착층을 상하로 관통하고 다수회 절곡되어 형성될 수 있다.
상기 도전성 와이어의 양단에는 외부와의 연결을 위한 연결부가 더 형성되는 것이 바람직하다.
본 발명의 다른 특징에 따르면, 본 발명의 칩실장구조는 소정의 기능을 수행하는 인쇄회로기판과, 상기 인쇄회로기판 상에 안착되고 소정의 기능을 수행하는 칩과, 상기 인쇄회로기판과 칩을 서로 접착시키고 전기적으로 연결하는 상술한 어느 하나의 접착성 전도체를 포함하여 구성된다.
이하 상기한 바와 같은 본 발명에 의한 접착성 전도체와 이를 사용한 칩실장구조의 바람직한 실시예를 첨부된 도면을 참고하여 상세히 설명한다.
도 3에는 접착성 전도체의 바람직한 실시예가 도시되어 있다. 이에 도시된 바에 따르면, 본 실시예의 접착성 전도체(10)는 접착층(20)과 상기 접착층(20)을 상하로 관통하게 설치된 전도성와이어(30)로 구성된다.
상기 접착층(20)은 실리콘 러버 접착제(silicon rubber adhesive)로 구성된다. 그리고, 상기 접착층(20)은 반경화된 상태이다.
상기 전도성와이어(30)는 도 3에 잘 도시된 바와 같이 상기 접착층(20)을 상하로 관통하여 설치되는 것으로 상기 접착층(20)의 상면과 하면에 각각 접착되는 소자 등을 전기적으로 연결하는 것이다. 이와 같은 전도성와이어(30)는 전기전도성이 좋은 금속재질로 만들어지는 것으로, 예를 들면, 금(Au)이나 금도금된 구리(Cu)가 있다.
상기 전도성와이어(30)는 대략 10μm 이상의 직경을 가지는 것으로, 상기 접착층(20)내에 약 5μm 이상의 피치로 설치되는 것이 바람직하다. 그리고, 도 3에 도시된 전도성와이어(30)는 상기 접착층(20)을 직선으로 관통하여 형성되어 있다. 이와 같이 전도성와이어(30)는 일정 간격으로 다수개가 설치되어 있으나 모두가 접착성 전도체(10)의 상하에 접착되는 소자 사이의 전기적 연결을 담당하는 것은 아니며 각각의 소자의 패드와 동시에 연결되는 것들이 이들 사이의 전기적 연결을 담당하게 된다.
도 4a에서 도 4c에는 상기 실시예의 변형예들이 도시되어 있다. 먼저, 도 4a에는 상기 전도성와이어(30)가 다수번 각이지게 절곡되게 형성되어 있고, 도 4b에는 상기 전도성와이어(30)가 나선형으로 형성되어 있으며, 도 4c에는 상기 전도성와이어(30)가 라운드지게 다수회 절곡되어 있다.
이와 같이 전도성와이어(30)를 형성하게 되면, 그 길이는 길어지게 되나 상기 접착성 전도체(10)의 상하면에 접착되는 소자 등에 의해 발생하는 열충격 및 외부충격에 대응할 수 있다. 즉 상기 접착층(20)의 상하에 접착되어 있는 서로 다른 열팽창계수를 가지는 소자에 의해 열충격이 상기 접착층(20)에 가해져 서로 다른 정도의 변형이 일어나더라도, 상기 전도성와이어(30)의 길이에 어느 정도 여유가 있어 상하층의 소자사이의 전기적 접속이 끊어지지 않게 된다.
도 5에는 접착성 전도체(10')의 다른 실시예가 도시되어 있다. 이에 도시된 바에 따르면, 접착층(20)을 관통하여 설치되는 전도성와이어(30)의 양단부에 각각 범프(Bump)(32)가 형성된다. 상기 범프(32)는 상기 접착성 전도체(10')의 상하면에 각각 접착되는 소자의 패드와 연결되는 부분이다. 상기 범프(32)는 상기 전도성와이어(30)의 직경보다 큰 직경을 가지도록 형성된다. 이와 같은 범프(32)는 상기 패드와 접촉되어 연결되는 면적을 상대적으로 크게 하여 전기적인 연결의 안전성을 높여 주기 위한 것이다.
도 6에는 본 발명의 접착성 전도체(10")의 또 다른 실시예가 도시되어 있다. 본 실시예에서는 상기 접착층(20)을 경화된 실리콘으로 형성하고, 그 상하면에 각각 접착제(22)를 소정 두께로 도포한 것이다.
이와 같은 본 발명에 의한 접착성 전도체(10,10',10")들은 칩과 같은 소자들을 여러층으로 적층하거나 소자를 인쇄회로기판에 실장하는데 사용될 수 있다. 이때, 상기 실리콘재질의 접착층(20)은 점탄성을 가져서 상기 접착되는 소자나 인쇄회로기판 등의 열팽창계수가 달라서 발생할 수 있는 열충격을 흡수하는 댐퍼역할을 하게 된다.
따라서, 사용중에 소자 등에서 발생하는 열에 의해 소자에 열변형이 발생하더라도 상기 접착성 전도체(10,10',10")의 접착층(20)이 이를 완충시켜 줄 수 있게 되어 제품의 신뢰성을 높여줄 수 있는 것이다.
한편 상기와 같은 접착성 전도체(10,10',10")를 사용하여 칩을 인쇄회로기판에 실장하는 구조를 설명한다.
도 7에는 상기 접착성 전도체(10,10',10")를 사용하여 칩(50)을 인쇄회로기판(40)에 실장하는 플립칩(Flip Chip)기술을 설명한다.
인쇄회로기판(40)에는 다수개의 패드(42)가 형성되어 있다. 상기 패드(42)는 아래에서 설명될 칩(50)과의 전기적 연결을 위한 관문 구실을 하는 것이다. 그리고 상기 인쇄회로기판(40)에는 칩(50)외에 다수개의 소자가 실장될 수 있다.
그리고 상기 인쇄회로기판(40)에는 칩(50)이 안착되는데, 상기 칩(50)의 하면에는 상기 인쇄회로기판(40)측과의 전기적 연결을 위한 패드(52)가 구비된다.
여기서 상기 칩(50)을 상기 인쇄회로기판(40)에 실장하는데는 상기 접착성 전도체(10,10',10")가 사용된다. 즉, 상기 접착성 전도체(10,10',10")의 상면은 상기 칩(50)과 접착되고, 하면은 상기 인쇄회로기판(40)과 접착되어 상기 칩(50)을 인쇄회로기판(40)에 안착시키게 된다. 이때, 상기 인쇄회로기판(40)과 칩(50) 사이의 전기적 연결은 상기 접착성 전도체(10,10',10")의 접착층(20)을 상하로 관통하여 설치되어 있는 전도성와이어(30)가 담당한다. 즉, 상기 접착층(20)을 관통하여 설치되어 있는 전도성와이어(30)중 상기 패드(42,52)와 동시에 접촉되는 것들이 각각 상기 인쇄회로기판(40)과 칩(50) 사이의 전기적 연결을 담당하게 된다. 그리고, 나머지 상기 패드(42,52)와 접촉되지 않는 전도성와이어(30)는 전기적 연결의 역할을 하지 않게 된다.
한편, 상기와 같은 구성의 칩실장구조에서는 상기 인쇄회로기판(40) 상에 상기 접착성 전도체(10,10',10")와 칩(50)을 차례로 적층시키고, 적정한 열과 압력을 가해 상기 칩(50)을 상기 접착성 전도체(10,10',10")로 상기 인쇄회로기판(40)에 접착시키게 된다.
물론, 이때 상기 칩(50)의 패드(52)와 상기 인쇄회로기판(40)의 패드(42)는 미리 서로 대응되는 위치에 있도록 설계되어 상기 전도성와이어(20)에 의해 전기적으로 연결된다.
본 발명에 의한 칩실장구조에 사용되는 상기 접착성 전도체(10,10',10")는 상기와 같이 플립칩실장에만 사용되는 것은 아니며, 다수개의 층으로 이루어지는 MLB(Multi Layered Board)등에도 사용될 수 있고, 반도체용 BGA(Ball grid array), CSP(Chip Size Package) 등의 서브스트레이트(substrate)등에도 사용될 수 있다. 그리고 서로 다른 회로 또는 전도성 층간의 상호 연결시에도 사용될 수 있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 접착성 전도체는 반경화상태의 점탄성을 가지는 접착층의 내부에 다수개의 도전성와이어를 관통시켜 설치한 것으로, 예를 들어 칩과 인쇄회로기판을 물리적으로 접착시키는 동시에 전기적으로 연결시킬 수 있고 상기 칩과 인쇄회로기판 사이의 열팽창계수가 다름에 따라 발생하는 열충격을 완충시킬 수 있는 구성이므로 이를 사용하여 제조된 제품의 신뢰성이 높아지게 되고, 특히 칩과 인쇄회로기판 사이에 접착성 전도체를 위치시켜 열과 압력을 가해 접착하는 과정에서 상기 도전성 와이어의 단선이나 쇼트가 발생하지 않게 되는 효과도 있다.

Claims (7)

  1. 서로 연결되는 층사이의 열팽창계수의 차이에 의한 열충격을 완충할 수 있는 점탄성을 가지는 접착층과,
    상기 접착층을 상하로 관통하여 서로 연결되는 층사이를 전기적으로 연결하는 도전성 와이어를 포함하여 구성됨을 특징으로 하는 접착성 전도체.
  2. 제 1 항에 있어서, 상기 접착층은 반경화상태의 실리콘러버 접착제임을 특징으로 하는 접착성 전도체.
  3. 제 1 항에 있어서, 상기 접착층은 경화상태의 실리콘의 상하면에 접착성분을 구비하여 구성됨을 특징으로 하는 접착성 전도체.
  4. 제 1 항에 있어서, 상기 도전성 와이어는 상기 접착층을 상하로 관통하게 직선상으로 형성됨을 특징으로 하는 접착성 전도체.
  5. 제 1 항에 있어서, 상기 도전성 와이어는 상기 접착층을 상하로 관통하고 다수회 절곡되어 형성됨을 특징으로 하는 접착성 전도체.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 도전성 와이어의 양단에는 외부와의 연결을 위한 연결부가 더 형성됨을 특징으로 하는 접착성 전도체.
  7. 소정의 기능을 수행하는 인쇄회로기판과,
    상기 인쇄회로기판 상에 안착되고 소정의 기능을 수행하는 칩과,
    상기 인쇄회로기판과 칩을 서로 접착시키고 전기적으로 연결하는 청구항 1에서 청구항 6중 어느 한항에 따른 접착성 전도체를 포함하여 구성됨을 특징으로 하는 칩실장구조.
KR1019990040767A 1999-09-21 1999-09-21 접착성 전도체 및 이를 사용한 칩실장구조 KR100366409B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990040767A KR100366409B1 (ko) 1999-09-21 1999-09-21 접착성 전도체 및 이를 사용한 칩실장구조
US09/667,008 US6509634B1 (en) 1999-09-21 2000-09-21 Chip mounting structure having adhesive conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040767A KR100366409B1 (ko) 1999-09-21 1999-09-21 접착성 전도체 및 이를 사용한 칩실장구조

Publications (2)

Publication Number Publication Date
KR20010028498A true KR20010028498A (ko) 2001-04-06
KR100366409B1 KR100366409B1 (ko) 2002-12-31

Family

ID=19612518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040767A KR100366409B1 (ko) 1999-09-21 1999-09-21 접착성 전도체 및 이를 사용한 칩실장구조

Country Status (2)

Country Link
US (1) US6509634B1 (ko)
KR (1) KR100366409B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008282A (ko) * 2000-11-21 2001-02-05 오우석 전도성보드를 이용한 인쇄회로기판의 부품결합방법
US10074481B2 (en) 2015-09-14 2018-09-11 Samsung Electro-Mechanics Co., Ltd. Capacitor component and board having the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815832B2 (en) * 2001-09-28 2004-11-09 Rohm Co., Ltd. Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US7021946B2 (en) * 2002-04-19 2006-04-04 Citizens Electronics Co., Ltd. Connector integrated with a LED element
JP4082097B2 (ja) * 2002-06-12 2008-04-30 日本電気株式会社 半導体装置用ソケット及び半導体装置接続方法
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
CN103094737A (zh) * 2011-11-05 2013-05-08 宝宸（厦门）光学科技有限公司 引脚结构与引脚连接结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360971A3 (en) 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5878486A (en) * 1993-11-16 1999-03-09 Formfactor, Inc. Method of burning-in semiconductor devices
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3557887B2 (ja) * 1998-01-14 2004-08-25 日立ハイテク電子エンジニアリング株式会社 Ｉｃデバイスのコンタクト装置
US6078500A (en) * 1998-05-12 2000-06-20 International Business Machines Inc. Pluggable chip scale package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008282A (ko) * 2000-11-21 2001-02-05 오우석 전도성보드를 이용한 인쇄회로기판의 부품결합방법
US10074481B2 (en) 2015-09-14 2018-09-11 Samsung Electro-Mechanics Co., Ltd. Capacitor component and board having the same
US10468193B2 (en) 2015-09-14 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Capacitor component and board having the same

Also Published As

Publication number Publication date
KR100366409B1 (ko) 2002-12-31
US6509634B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US6610591B1 (en) Methods of ball grid array
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US7420814B2 (en) Package stack and manufacturing method thereof
US7344916B2 (en) Package for a semiconductor device
KR20010072583A (ko) 적층화 집적 회로 패키지
JP2005503014A (ja) コンプライアント電気端子を有する装置及びその製造方法
JP2006060128A (ja) 半導体装置
US20090146314A1 (en) Semiconductor Device
JP2000269369A (ja) 半導体装置
TWI447882B (zh) 包括混合框架面板的互連構造
KR100366409B1 (ko) 접착성 전도체 및 이를 사용한 칩실장구조
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
JP2001267699A (ja) Ｃｔｅが一致した印刷配線板上のチップスケールパッケージング
US7847414B2 (en) Chip package structure
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US20070063344A1 (en) Chip package structure and bumping process
JP2002289735A (ja) 半導体装置
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
US8039935B2 (en) Wafer level chip scale packaging structure and method of fabricating the same
JP3337922B2 (ja) 半導体装置及びその製造方法
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee