KR20010022099A - 기능소자를 가지거나 가지지 않은 중합체 재료의전극수단과 상기 수단으로 구성된 전극장치 - Google Patents

기능소자를 가지거나 가지지 않은 중합체 재료의전극수단과 상기 수단으로 구성된 전극장치 Download PDF

Info

Publication number
KR20010022099A
KR20010022099A KR1020007000669A KR20007000669A KR20010022099A KR 20010022099 A KR20010022099 A KR 20010022099A KR 1020007000669 A KR1020007000669 A KR 1020007000669A KR 20007000669 A KR20007000669 A KR 20007000669A KR 20010022099 A KR20010022099 A KR 20010022099A
Authority
KR
South Korea
Prior art keywords
electrode
layer
functional element
contact
electrode means
Prior art date
Application number
KR1020007000669A
Other languages
English (en)
Other versions
KR100492161B1 (ko
Inventor
올레 베르너 인가내스
다닐로 페데
마그누스 그란스트룀
게이르 이. 레이스타드
Original Assignee
제이르 아이. 레이스타드
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이르 아이. 레이스타드, 띤 필름 일렉트로닉스 에이에스에이 filed Critical 제이르 아이. 레이스타드
Publication of KR20010022099A publication Critical patent/KR20010022099A/ko
Application granted granted Critical
Publication of KR100492161B1 publication Critical patent/KR100492161B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153Constructional details
    • G02F1/155Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/5328Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

기능소자(7)를 어드레싱하기 위한 전극수단에 있어서, 제 1 및 제 2 전극 사이에 전극(1, 2)이 서로 직접적인 물리 또는 전기적 접촉없이 상호작용하고 브리지 구조물을 형성하도록 절연 재료층(4)이 제공된다. 양 전극(1, 2) 상부에 도전 또는 반도전 재료로 구성된 접촉층(10)이 제공되고 두 전극(1, 2)을 전기적으로 접촉시킨다. 검출, 정보 저장 및/또는 정보 표시 기능을 가진 전극수단에서, 기능소자로의 능동 전기 어드레싱을 가진 기능소자(7)가 제공된다. 기능소자(7)는 전극(1, 2) 사이의 교차부에 인접하여 또는 교차부내에 제공되고 센서소자 또는 정보 저장 및/또는 정보 표시 소자를 구성한다. 접촉층(3)은 패터닝 또는 통합하여 원형 접촉층을 형성하고 두 전극을 전기적으로 접촉시키며 등방성 반도체 또는 도전 중합체를 포함한다. 광학 또는 전자 카메라, 화학 카메라, 전기적으로 어드레싱 가능한 메모리 장치 또는 전기적으로 어드레싱 가능한 데이터 처리 장치 및 전기적으로 어드레싱 가능한 디스플레이 장치에서 사용할 수 있다.

Description

기능소자를 가지거나 가지지 않은 중합체 재료의 전극수단과 상기 수단으로 구성된 전극장치 {ELECTRODE MEANS, WITH OR WITHOUT FUNCTIONAL ELEMENTS AND AN ELECTRODE DEVICE FORMED OF SAID MEANS}
예를 들어, 화소 형태로 표면상에 형성된 기능소자를 어드레싱하는 다수의 기술적 방법이 공지되어 있다. 하지만, 이들중 어떠한 것도 기능소자의 간단한 능동 어드레싱을 가능케 하는 것은 거의 없고, 많은 것들이 매우 복잡한 박막 트랜지스터 기술을 필요로 한다. 이러한 매우 복잡한 방법은 매우 낮은 제조수율이라는 단점을 가지고 매우 큰 표면소자가 예를 들면, 화소로 구성된 "스크린"의 제조와 같은 경우 기능소자를 덮는다는 문제점을 가진다.
기능소자의 어드레싱 문제에 대한 한 해결방법이 기능소자들을 x,y-매트릭스내 행과 열로 형성하고 x에서 하나의 행에 그리고 y에서 하나의 열에 전압을 인가하여 주어진 전압이 기능소자에 인가되도록 하는데, 기호로 표시하면 Vx+Vy, Vx+Vy>V0이고, 여기서 V0은 기능소자에 의해 제어되는 공정 예를 들면, 두 방위(orientation) 상태 사이의 액정 디스플레이 재료의 스위칭에 대한 임계전압이다. 이러한 방식으로 기능소자의 열과 행을 가진 표면을 덮기 위해, 행과 열이 어떠한 점에서도 전기적으로 연결되지 말아야 하고, 어드레싱될 x,y-위치 다시말해, 행 x와 열 y 사이의 교차부에서 기능소자로부터 이격해야 한다. 이는 기능소자가 매우 큰 부분의 활성 표면을 포함하는 것이 동시에 요구될 때는 실현될 수 없다. 이러한 문제의 한 해결방법은 하나의 평면내에 행을 제공하고 다른 평면내에 열을 제공하여 이들을 하부 전극패턴으로부터 상부 전극패턴의 전류경로에 대해 전기적으로 연결하는 것이다. 예를 들어, n개의 행과 n개의 열이 있다면, 모두 동작하는 n2의 전류경로를 형성하는 것이 필요하다.
따라서, 본 발명의 제 1 목적은 이러한 종류의 전류경로를 형성할 필요없이 기능소자의 능동 어드레싱을 가능케 하는 전극수단을 제공하는 것이고, 특히 이러한 기능소자는 예를 들면, 이미지 스크린내 화소와 같이 형성된 2차원 매트릭스의 일부이다.
본 발명의 제 2 목적은 기능소자를 가진 전극수단을 제공하는 것이고, 이러한 기능소자는 검출, 정보 저장 및/또는 정보 표시 기능을 할 수 있다.
본 발명의 제 3 목적은 상술된 종류의 기능소자를 가진 전극수단을 제공하는 것이고, 이러한 전극수단으로 구성된 전극장치가 2차원 매트릭스로 통합되며, 기능소자가 전극 사이에는 제공되지 않지만 전극의 일측면상에는 위치한다. 이는 예를 들면, 화소 형태의 기능소자가 외부를 향하고 관찰자 또는 센서장치에 노출되는 이미지 스크린을 형성하는 것이 가능하게 하고, 센서소자 형태의 이러한 기능소자는 주위에 노출된다.
본 발명의 제 4 목적은 전극 사이의 전기적 연결이 이방성 도전체를 가진 접촉층을 사용하여 발생될 수 있는 전극수단을 제공하는 것이고, 이는 이방성 도전체와 한 쪽 또는 양쪽 전극 사이의 정류 연결을 제공하는 가능성을 내포하고, 이에 따라 능동 어드레싱 가능 전극장치를 구성하는 것과 관련된 문제점이 종래기술에 비해 상당히 간단해 진다.
이상의 특징과 장점은 본 발명에 따른 전극수단에 의해 구현되는데, 이러한 전극수단은 제 1 전극은 도전 재료로 구성된 실질적으로 스트립형 구조물의 형태로 제공되고 제 2 전극은 도전 재료로 구성된 실질적으로 스트립형 구조물 형태로 제 1 전극에 대해 실질적으로 수직하여 교차하여 제 1 전극 상부에 제공되며, 절연 재료층이 제 1 및 제 2 전극 사이의 교차부에 제공되어 전극은 직접적인 물리적 및 전기적 접촉없이 서로 교차하고 이에 따라 브리지 구조물을 형성하고 그리고 도전 재료 또는 반도체 재료로 구성된 접촉층이 제 1 및 제 2 전극 상부에 제공되어 제 1 및 제 2 전극 모두와 전기적으로 접촉하는 특징을 가지고; 이러한 전극수단은 제 1 전극은 도전 재료로 구성된 실질적으로 스트립형 구조물 형태로 제공되며 제 2 전극은 도전 재료로 구성된 실질적으로 스트립형 구조물 형태로 제 1 전극에 대해 실질적으로 수직하여 교차하여 제 1 전극 상부에 제공되며, 절연 재료층이 제 1 및 제 2 전극 사이의 교차부에 제공되어 전극은 직접적인 물리적 및 전기적 접촉없이 서로 교차하고 이에 따라 브리지 구조물을 형성하고, 제 1 및 제 2 전극 모두와 전기적으로 접촉하며 도전 재료 또는 반도체 재료로 구성된 접촉층이 제 1 및 제 2 전극 상부에 제공되고 그리고 기능소자가 전극의교차부에 실질적으로 인접하여 또는 전극의 교차부에 제공되며, 상기 기능소자는 센서소자 또는 정보 저장 및/또는 정보 표시 소자로서 구성되는 특징을 가지고; 및 전극장치에서 전극수단은 유사 2차원 매트릭스로 통합되며, 제 1 전극은 매트릭스내 행 전극으로 구성된 패턴층을 형성하며, 제 2 전극은 열 전극과 직접적인 물리적 또는 전기적 접촉없이 매트릭스내 열 전극으로 구성된 패턴층을 형성하며, 접촉층이 통합되어 매트릭스내 구형 접촉층을 형성하거나 또는 각각의 분리 전극수단에 할당되도록 패터닝되며, 접촉층내에 도전 또는 반도체 재료가 양쪽 전극층 상부에 제공되어 이들을 전기적으로 접촉시키고 그리고 접촉층내에 또는 상부에 제공된 기능소자가 각각의 2차원 매트릭스내에 제공된 기능소자의 하나 이상의 패터닝된 또는 패터닝되지 않은 층을 형성하고, 분리 기능소자는 전극층내 행 전극 및 열 전극 사이에 개별 교차부를 가지고 레지스터링된다.
전극장치를 전자 카메라내에서 사용하는 것이 독립항 35에 개시되어 있다.
전극장치를 화학 카메라내에서 사용하는 것이 독립항 36에 개시되어 있다.
전극장치를 전기적으로 어드레싱 가능한 메모리 장치내에서 또는 전기적으로 어드레싱 가능한 데이터 처리 장치내에서 사용하는 것이 독립항 37에 개시되어 있다.
전극장치를 전기적으로 어드레싱 가능한 디스플레이 장치에서 사용하는 것이 독립항 38에 개시되어 있다.
본 발명에 따르면, 제 1 및 제 2 전극은 바람직하게는 높은 또는 낮은 동작 기능을 가진 금속으로 구성되고, 그 반대의 경우도 가능하다.
본 발명에 따르면, 접촉층은 바람직하게는 제 1 전극을 가진 정류 전기 접촉부 및 제 2 전극을 가진 오옴 접촉부를 형성하고, 그 반대의 경우도 가능하다.
본 발명에 따르면, 접촉층내의 도전 또는 반도체 재료는 이방성 도전체 또는 반도체이고, 이방성 도전체는 바람직하게는 부도체 중합체 재료이고 내부에 적어도 도전 재료가 삽입된 형태의 절연 매트릭스를 포함하고 , 도전 중합체 재료는 적어도 접촉층의 두께의 신장부를 가진 도메인내에서 분리된다.
게다가, 본 발명에 따르면, 기능소자는 바람직하게는 교차부 전극 상부의 접촉층의 일부로서 형성되거나 또는 접촉층 상부에 분리소자로서 제공되고 전극의 교차부에 레지스터링된다. 바람직하게는 기능소자는 각각 포텐셜-제어된 무기 혹은 유기 금속이거나 또는 포텐셜-제어된 반도체, 전류 주입가능 무기 혹은 유기 금속 또는 전류 주입가능 반도체 또는 전하-저장 무기 혹은 유기 금속 또는 전하-저장 반도체이고, 상기 재료는 저장된 전하의 양에 따라 변하는 광학특성을 가진 전기활성 및/또는 일렉트록크로믹 재료를 포함한다.
본 발명에 따르면, 분리 기능소자가 특정 물리 자극에 대한 응답으로서 응답 신호를 출력하는 무기 혹은 유기 금속 또는 반도체인 것이 특히 바람직하다.
본 발명에 따르면, 분리 기능소자는 특정 화학 시약에 대한 응답으로서 응답 신호를 출력하는 무기 혹은 유기 금속 또는 반도체인 것이 특히 바람직하다.
본 발명에 따르면, 전극장치가 박막 기술에 의해 실현되고 기능소자층이 단일 도전 중합체 또는 적어도 하나의 도전 중합체를 포함하는 중합체 혼합물로 구성된 용액으로부터 중합체층을 증착시킴으로써 형성되고, 상기 도전 중합체는 도핑 또는 도핑되지 않은 상태이다.
본 발명의 추가의 특징 및 장점이 첨부된 종속항에 개시되어 있다.
본 발명은 이하에서 도면을 참조로 하여 상세히 설명된다.
본 발명은 전극수단 특히, 제 1 및 제 2 전극을 포함하며 기능소자의 어드레싱을 위한 전극수단에 관한 것이다. 본 발명은 또한 제 1 및 제 2 전극수단과 기능소자를 포함하며 검출, 정보 저장 및/또는 정보 표시 기능을 하고 기능소자의 능동 전기 어드레싱하는 전극수단에 관한 것이다. 추가로, 본 발명은 검출, 정보 저장 및/또는 정보 표시 기능을 하는 전극수단에 관한 것으로, 전극수단은 각각이 기능소자를 갖고 전극장치내 기능소자를 능동 전기 어드레싱하는 두 개 이상의 전극수단을 포함한다.
마지막으로, 본 발명은 또한 이러한 종류의 전극장치의 사용방법에 관한 것이다.
도 1a은 종래기술에 따른 전극수단의 투시도.
도 1b는 도 1a의 전극수단의 평면도.
도 2a는 본 발명에 다른 전극수단의 투시도.
도 2b는 도 2a의 전극수단의 평면도.
도 2c는 매트릭스내에 삽입된 이방성 도전체로 구성된 접촉층의 단면도.
도 3a은 본 발명에 따른 기능소자를 가진 전극수단의 투시도.
도 3b는 기능소자의 구조의 원리를 나타내고 특히 센서소자로서 형성되는 것을 도시하는 도면.
도 3c는 도 3a의 전극수단의 단면도.
도 3d는 도 3a의 전극장치의 평면도.
도 4는 도 3a의 전극수단의 제 1 실시예.
도 5는 도 3a의 전극수단의 제 2 실시예.
도 6은 도 3a의 전극수단의 제 3 실시예.
도 7은 본 발명에 따른 전극장치와 전극수단의 구동을 위한 입력 및 출력 수단을 가지며 출력신호의 검출을 도시하는 도면.
도 8은 본 발명에 따른 전극장치용 등가 다이오드 네트워크.
도 9는 본 발명에 따른 전극장치를 광학 또는 전자 카메라내에서 사용하는 방법의 개략도.
도 10은 본 발명에 따른 전극장치를 화학 카메라에서 사용하는 방법의 개략도.
도 11은 본 발명에 따른 전극장치를 디스플레이 장치에서 사용하는 방법의 개략도.
도 1은 종래기술에 따라 실현된 즉, 샌드위치 구조물 형태의 전극수단의 투시도를 도시하고, 활성 재료층(3)이 이 경우 활성 중합체인 제 1 전극(4) 상부에 제공되고 예를 들면, 도시되지 않은 유리 기판상의 인듐 주석 전극인 제 2 전극(2) 상부에 제공된다. 활성 중합체(3)는 컨쥬게이션된 중합체와 금속 전극(1) 사이에 형성된 정류 연결부를 도시하는 발광 중합체 다이오드를 포함한다. 이러한 다수의 중합체는 P-형이고, 따라서 정류 연결부가 알루미늄, 칼슘 또는 인듐과 같은 낮은 동작 기능을 가진 금속에 접촉시킴으로써 얻어진다. 중합체가 두 개의 전극층 사이에 샌드위칭된 전극수단은 이전에는 광검출용으로 사용되어 왔다. 대부분의 이러한 수단에서, 언급된 전극중 하나가 유리 기판상의 투명 인듐-주석 산화물(ITO)이고 제 1 전극(1) 즉, 금속 전극은 중합체 재료상에서 증발된 층 형태로 구성되는 것이 일반적이다. 이러한 수단에서, 광은 센서의 투명한 측면을 통해 통과된다. 이러한 종류의 전극수단은 일반적으로 발광장치에서 사용된다. 동일한 기하학적 형상이 광다이오드 매트릭스의 구성물로 쉽게 연장된다. 증합체 재료(3)가 전극(1, 2) 사이에 위치함으로써, 제 1 또는 하부 전극의 증착은 상부에 위치하는 중합체 재료를 쉽게 손상시킨다. 증발시, 금속은 예를 들면, 중합체 재료를 통해 스며들어 단락회로를 형성하고, 중합체 재료를 변화시키는 화학 반응이 발생한다. 만일 포토레지스트-기초한 방법이 샌드위치 구조물내 전극수단내의 제 1 전극 또는 하부 전극을 패터닝하는데 사용된다면, 중합체 재료는 사용된 모든 용제와 에칭제를 견딜수 있어야만 한다.
활성 중합체 재료가 전극(1, 2) 사이에 위치하기 때문에, 샌드위치 구조물내 전극수단은 많은 공정에 덜 적합하다. 예를 들면, 이들이 층들중 하나에 스며들 수 없다면, 특정 화학물에 반응하도록 되어 있는 중합체로 구성된 어드레싱 검출기 매트릭스에 사용할 수 없다. 샌드위치 구조물내 전극수단이 전자 카메라 또는 디스플레이 장치내 화소를 어드레싱하는데 사용된다면, 이는 또한 전극중 적어도 하나는 투명하다는 것을 전제로 한다.
도 1b는 도 1a의 샌드위치 구조물내 전극수단의 평면도이다. 전극수단내 활성 영역(3')은 빗금쳐 도시되고, 도시된 바와 같이 교차부내 전극(1, 2) 사이에 위치하는 전체 영역에 의해 형성된다. 이는 전극수단의 샌드위치 구조물이 광검출기로서 사용하기에 매우 적합한다는 것을 내포해야만 하고, 활성 영역(3')이 전극 폭의 곱이고 이에 따라 비교적 높은 광전류를 발생시킬 것이다.
본 발명에 따른 전극수단은 브리지 구조물로서 실현되고, 이는 도 2a의 투시도로 도시되어 있다. 여기서, 예를 들어 알루미늄 전극인 제 1 전극(1)이 실리콘으로 구성된 도시되지 않은 기판상에 형성된다. 알루미늄 전극(1) 상부에 절연 재료로 구성된 층이 제공되고 이러한 층 최상부에 예를 들면, 금과 같은 금속인 제 2 전극이 제공된다. 제 1 및 제 2 전극 각각의 재료는 이하에서 상세히 설명될 이유로 다른 동작 기능을 가질 것이다. 절연층(4)은 전극 사이의 교차부 즉, 전극(1, 2)이 서로 중첩하는 곳에 제공되기만할 필요가 있고, 이들은 브리지 구조물을 형성하고 직접적인 물리적 또는 전기적 접촉없이 서로 교차한다. 절연층(4)은 바람직하게는 스핀 코팅에 의해 증착되어 박막으로서 형성된다. 도 2a와 도 2b의 평면도로 도시된 바와 같이, 전극(1, 2)은 실질적으로 스트립형으로 형성되고 서로 수직으로 제공된다. 전극의 교차부에 의해, 거친 형상내에서 두 개의 전극이 서로를 덮고 전극 폭의 곱과 같은 영역으로 이해될 수 있다. 도 2a에 도시된 바와 같이, 제 2 전극(2)의 상부표면이 노출된다. 만일 절연층(4)이 전체 제 1 전극(1)을 덮도록 증착된다면, 제 2 전극이 증착된 이후 절연층(4)은 제 2 전극에 의해 덮이지 않은 곳에서 예를 들면, 에칭에 의해 제거된다.
전극 재료 그자체는 증발에 의해 증착되고 만일 제 1 전극(1)이 예를 들어 실리콘인 기판상에 제공된다면, 예를 들면, 대략 1㎛ 두께를 가지고 실리콘 표면상의 산화물층상에서 성장되고, 전극수단이 통합 과정에서 형성된다면 즉, 다수의 전극수단이 하나의 상부에 그리고 동일한 기판을 가지고 형성되어 절연을 보장하도록 한다. 전극이 절연층의 잉여부를 제거하기 위한 에칭 공정동안 얇은 전극이 쉽게 손상되기 때문에 예를 들면, 200 내지 250nm의 두께로 기상-증착된다. 절연층(4)의 절연 재료로서 벤조씨클로부텐(BCB)이 사용된다. 메시틸렌에 벤조씨클로부텐 1:2의 용액이 제 1 전극과 기판의 최상부상에 1000rpm의 회전속도로 30S의 과정으로 스핀 코팅된다. 절연층의 경화는 2000℃에서 1시간 지속된다, 두께는 스핀 코팅 이전의 용액 온도에 따라 200 내지 400nm에서 변한다.
일실시예에서, 금 전극은 절연층(4)의 최상부상에 기상-증착된다. 하지만, 벤조씨클로부텐상의 금의 기계적 안정성은 매우 낮고 이에 따라 2nm 두께의 크롬층이 금 전극의 증착 이전에 기상-증착된다. 금 전극의 적절한 두께는 50nm이다. 상술된 바와 같이, 제 2 전극에 의해 덮이지 않은 절연층(4)의 일부가 제거된다. 반응성 이온 에칭을 사용하여 이러한 제거 공정은 2분 이하로 걸리고 도 2a에 도시된 방과 같은 구조물을 가진 수단이 사라진다.
양쪽 전극(1, 2)상에 도전 또는 반도전 재료로 구성된 접촉층(3)이 제공될 것이고 이는 제 1 및 제 2 전극 모두와 전기적으로 접촉한다. 접촉층(3)이 증착된 도 2a의 전극수단의 실시예가 도 2b에 평면도로 도시된다. 제 2 전극(2)의 두 개의 마주하는 측면 에지부를 따라 그리고 제 1 전극(1)으로 접촉층(3)이 활성 영역(3')을 형성한다. 이는 샌드위치 구조물의 실시예의 경우보다 훨씬 작은 신장부를 가지지만, 전류값의 차이는 전극(1, 2)이 매우 얇게 형성되는 경우에는 중요하지 않다. 접촉층(3)의 실시예의 이하의 설명에서, 출발점은 접촉층내 도전 또는 반도전 재료가 이방성 도전체 또는 반도체인 경우이다. 특히, 이하의 설명은 중합체 재료로 형성된 이방성 도전체를 사용하는 것에 초점을 맞추고 있다. 하지만, 어떤 실시예에서는 접촉층(3)내에 이방성 재료를 사용하는 것은 흔히 있는 일이다. 예를 들면, 높은 또는 낮은 동작 기능을 가진 금속을 포함하는 제 1 및 제 2 전극과 그 반대의 경우에도, 언급된 접촉층(3)은 제 1 전극(1)과 정류 전기 접촉부를 형성할 것이고 제 2 전극(2)과 오옴 접촉부를 형성할 것이고, 그 반대의 경우도 그러하다.
이방성 도전체를 가진 접촉층(3)이 도 2c에 개략적으로 도시되어 있다. 접촉층은 부도전 중합체 재료 형태로 절연 매트릭스(6)를 포함하고 내부에 적어도 도전 중합체 재료(5)를 삽입한다. 도 2d에 도시된 바와 같이, 도전 중합체 재료(5)는 적어도 접촉측(3)의 두께의 신장부를 가진 도메인으로 분리된다. 당업자라면 이방성 도전체를 가진 접촉층(3)이 제 1 및 제 2 전극(1, 2)과 오옴 접촉부를 형성한다면, 전극 사이에 교차점을 선택적으로 어드레싱되는 것이 불가능하다는 것을 쉽게 알 수 있을 것이다. 선택적인 어드레싱은 접촉부중 정확히 하나만은 정류 접촉부이어야 한다는 것을 요구한다. 도핑되지 않은 및 도핑된 컨쥬게이션된 중합체의 금속 접촉부가 정류한다는 것은 공지되어 있따. 이는 예를 들어 알루미늄과 폴리티오펜의 도핑된 또는 도핑되지 않은 대체물 사이의 접촉부를 위한 경우이다. 한편, 금은 자신의 도핑된 및 도핑되지 않은 상태에서 이러한 재료와 오옴 접촉부를 형성한다. 제 1 전극을 알루미늄으로 형성함으로써, 이방성 도전체는 중합체 혼합물로 형성될 것이고, 항상 제 1 전극(1)와 정류 접촉부를 형성하는 반면, 최상부상의 금 전극(2)과의 접촉부는 저항적일 것이다.
접촉층(3)의 설계와 관련하여, 이는 일반적으로 높은 도전성을 가진 재료는 일반적으로 등방성 형태로 존재하거나 또는 사용되는 것으로 간주된다. 미세 이방성 도전성이 존재할 경우, 이러한 이방성 도전 특성이 미세 이방성 도전성과 같이 사라지는 것은 단결정 금속 또는 반도전 재료가 사용될 때뿐이다. 하지만, 이는 이방성 도전성이 인력인 여러 상황이고, 이러한 특성을 가진 다수의 하이브리드 재료와 장치가 사용된다. 이는 주로 다른 공정 또는 이방성 도전성이 제공되도록 설계되는 절연체내에 도전체의 복합물로 구성된다. 예를 들면, 소위 플립-칩 접촉에서 탄성체가 사용된다. 또한, 금속 입자를 포함하는 매트릭스에 기초하는 이방성 도전 부착제가 공지되어 있다. 이는 일반적으로 박막 구조물내에서 사용된다.
이방성 도전성의 매우 간단한 실현은 컨쥬게이션된 도전 중합체와 절연하는 적어도 하나의 매트릭스 중합체 사이에 중합체 혼합물로 얻어진다. 일반적으로, 위상 분리는 이러한 종류의 혼합물내에서 관찰된다. ("컬러 소스와 그 제조 방법이라는 제목의 국제특허출원 PCT/SE95/00549 참조.) 도전 도메인이 박막의 양쪽 상부 및 하부에 노출되도록 컨쥬게이션된 중합체가 박막 두께와 비교할 만한 즉, 접촉층의 두께를 가진 도메인을 형성할 때, 이러한 박막을 전기 접촉부를 형성하기 위해 도전체 사이에 제공하는 것이 가능하다. 박막에 평행한 도전성이 2차원 퍼콜레이션 경로이 존재로 인해 매우 낮아지도록 중합체 혼합물의 화학양론을 선택함으로써, 도 2d에 개략적으로 도시된 바와 같이 박막 이방성 도전체를 형성하는 것은 쉽다. 박막에 수직하는 컨덕턴스와 박막 방향의 신장부와 평행한 도전성 사이의 이방성 관계는 크기의 수 배정도이다. 이러한 종류의 박막은 하나 이상의 컨쥬게이션된 중합체 또는 하나 이상의 절연 중합체의 용액으로부터 스핀 코팅되어 쉽게 형성된다. 박막은 또한 용제 주조로 형성되고, 용융되거나 또는 심지어 용액 또는 겔의 사용으로 코팅된다.
바람직하게는 부도전 재료는 폴리아씰레이트, 폴리에스테르, 폴리카보네이드, 폴리티렌, 폴리에핀의 호모- 및 코폴리머 또는 비-컨쥬게이션된 뼈대를 가진 다른 중합체 그룹중에서 선택된다. 바람직하게는 부도전 중합체 재료가 폴리에메타씰레이트(PMMA)인 것이 바람직하다.
바람직하게는 이방성 도전 특성을 가진 접촉층을 제공하는 도전 중합체 재료가 치환된 폴리티오펜, 치환된 폴리티오펜비닐렌, 치환된 폴리피롤, 폴리아닐린 및 치환된 폴리아닐린, 치환된 폴리파라페닐비닐렌 및 이들의 코폴리머와 같이 폴리에테로씨클릭 폴리머 그룹중에서 선택된다. 바람직하게는 도전 폴리머 재료는 폴리[3-(4-옥틸페닐)-2.2'-비티오펜](PTOPT)이다.
100nm의 두께를 가지고 PMMA 매트릭스내 PTOPT로 구성된 접촉층은 금 표면상에 증착된다. 원자력 마이크로스코피(AFM)에 의해, 도메인은 100nm 두께의 접촉층을 통해 자신의 표면까지 연장하고 수십 나노미터로 교차 방향에서 전형적인 직경을 가지며 고르게 분포된다.
이하에서 검출, 정보 저장 및/또는 정보 표시 기능을 가진 기능소자(7)를 가진 전극수단이 설명된다. 특히, 기능소자(7)는 전기-민감, 화학-민감하고, 감광성 또는 방사선 방출 소자이고, 본 발명에 따른 전극수단의 사용이 기능소자의 능동 전기 어드레싱을 가능케 한다. 기능소자(7)가 전극(1, 2)에 인접하여 또는 전극의 교차부에 제공되고, 전극의 교차부 상부에 접촉층(3)의 일부로서 제공되고 형성되며, 다음으로 실질적으로 컨포멀(conformal)하여, 기능소자(7)가 실질적으로 도 2에 도시된 바와 같은 활성영역(3')에 해당하도록 한다. 하지만, 기능소자(7)는 또한 분리소자로서 형성되어 접촉 재료(3)의 상부를 제외하고 전극(1, 2)의 교차부에 제공될 수 있다. 이는 도 3a에 투시도로 도시되고, 제 1 전극(1)이 도시되지 않은 기판상에 제공되고 예를 들면, 알루미늄으로 구성된다. 알루미늄 전극 상부에 절연층(4)이 제공되고 절연층의 최상부에 예를 들면, 금인 제 2 도전성 재료로 구성된 제 2 전극이 제공된다. 절연층(4)이 금 전극(2)에 의해 덮이지 않은 곳 어디에서나 전극(1, 2) 사이의 교차부에서 어떠한 직접적인 접촉이 없고 또한 전기 접촉이 이루어지지 않도록 에칭된다. 전극(1, 2)의 교차부 상부에 접촉층(3)이 제공되고 그 최상부와 교차부에서 실질적으로 다소 하부로 연장하고, 기능소자(7)가 예를 들면, 민감한 중합체 형태로 제공된다.
기능소자가 이하에서 도 7과 관련하여 상세히 설명될 바와 같이 매트릭스 장치내 기본소자로서 사용된다면, 이는 또한 매트릭스 장치의 능동 어드레싱에서의 누화 문제점을 방지하기 위해 다이오드 구조물과 연결되고 고유 정류 특성을 가져야만 한다.
검출 기능을 가진 기능소자(7)의 원리적인 구조가 도 3a에 도시된다. 여기에서는 알루미늄 형태로 도시된 제 1 전극(1)이 제 1 중합체 재료(P1)와 함께 PTOPT 형태로 정류 쇼트키 정션을 형성하고, 금속은 캐소드를 형성한다. 제 2 중합체 재료(P2) 자체는 활성 또는 검출 소자를 형성하고 물리적 또는 화학적 자극에 의해 자신의 도전성을 변화시키도록 설계된다. 금으로 구성된 금속 전극으로서 설계되는 제 2 전극은 구조물의 애노드를 포함하고 중합체(P1)(PTOPT)과의 비-정류 접속부를 형성한다.
알루미늄이 제 1 전극의 금속으로서 선택되는데, 그 이유는 4.3eV와 같이 낮은 동작 기능을 가지기 때문이다. 금 애노드는 5.2eV의 높은 동작 기능을 가진다.
도 3b에 도시된 바와 같은 구조물 또는 기하학적 형상을 사용함으로써, 여기서 POWT로서 표시되는 민감성 중합체(P2)의 도전 상태를 수단의 전류-전압 특성으로부터 직접 모니터링하는 것이 가능하다. A1과 도핑된 PTOPT 사이의 정션의 정류 효율이 주어진 전압의 전류세기가 상당히 높더라도 도핑되지 않은 PTOPT가 사용되는 정션에서보다 더 낮다는 것을 실험을 알 수 있다. 하지만, 정션의 정류 특성은 큰 도전성보다 중요하고 따라서 바람직하게는 도핑되지 않은 PTOPT가 센서소자에서 사용된다.
PTOPT가 무극성 용매에 용해될 수 있기 때문에, 극성 용매에 용해된 중합체는 반드시 민감성 중합체 재료에 사용되어야 하는데, PTOPT층이 이러한 중합체의 스핀 코팅동안 파괴되기 때문이다. 수용성 폴리티오펜 즉, 폴리(3[(S)-5-아미노-카르복실-3-옥사페틸)-2,5-티오페닐 히드로클로라이드](POWT)가 선택된다. 이러한 분자는 보호되지 않은 아미노산 측쇄를 가지고, 상당한 용매의존 고유 회전과 원형 이색성 스펙트럼을 나타내고, 이들중 몇몇은 중합체 사슬을 따라 인접 측쇄의 동향성(synorientaion)과 반향성(antiorientaion) 사이의 부분적인 상호변환에 의해 야기되는 것으로 여겨진다. 이러한 중합체는 메탄올과 디메틸 술폰옥사이드에 용해될 수 있다. 이는 요오드(I2) 또는 니트로씰테트라풀루오로보레이트(NOBF4)의 아세토니트릴 용액으로 도핑된다. 이러한 중합체 재료(POWT)는 다른 단백질을 분자의 아미노산 측쇄에 연결할 수 있는 특성을 가진다. 따라서, 생화학 자극에 대한 반응으로서 중합체의 도전성을 변화시키는 효과를 가진 단백질을 사용할 수 있고, 이들중 몇몇은 기능소자가 특정 화학 시약에 대한 검출기로서 사용될 수 있다면 매우 이득이다. 민감성 중합체로서 설계된 기능소자(7)는 접촉층(3)의 최상부상에 패턴을 형성하도록 스핀 코팅 또는 증착되고, 이는 도 3a에 도시된다. 이러한 기하학적 형상에서, 전류는 민감선 중합체 재료를 통해 통과될 것이고 언급된 전류경로를 따를 것이다 즉, PTOPT층에 금으로 구성된 제 2 전극(2)을 형성하고 민감성 중합체 POWT를 통해 PTOPT와 알루미늄으로 구성된 제 1 전극 사이의 정션에 형성된다.
기능소자(7)는 도 3a에 도시된 바와 같은 기능소자에 의해 덮인 영역에 해당하는 접촉층(3)의 일부이고, 기능소자의 활성영역은 실제로 도 2b에 도시된 활성영역(3') 즉, 제 2 전극(2)의 일측면에 위치하는 접촉층(3)의 일부에 해당하고 제 1 전극의 측면 에지부가 다른 전극과 교차하는 곳의 제 1 전극으로 연장한다. 도 3d와 도 3e는 기능소자(7)가 접촉층(3)의 최상부 및 전극(1, 2)의 교차부상의 분리소자로서 제공되는 전극수단의 단면도와 평면도를 각각 도시한다. 기능소자(7)는 어떠한 경우라도 제 1 및 제 2 전극으로부터 모두 액세스된다. 기능소자(7)에서 사용된 재료에 따라 검출 기능 즉, 센서로서의 기능 및 정보 저장 기능 즉, 전기적으로 어드레싱가능한 메모리 엘리먼트를 가지거나 또는 예를 들면, 방사선 방출 소자로서 설계되어 정보 표시 기능을 가진다.
기능소자(7)가 센서 기능을 가지는 것을 실현될 때, 예를 들면, 생물학적 재료, 화학 시약, 광방사 또는 압력과 같은 자극의 결과로서 가변 저항성을 제공하도록 형성되고, 출력 신호는 전류일 것이다. 기능소자(7)는 또한 전압을 인가 또는 전류와 전하를 주입함으로써 제어 또는 변화될 수 있는 전기 특성을 가진 재료로 설계된다.
기능소자(7)가 특히 언급된 컨쥬게이션된 중합체로 실현된다면, 이러한 재료의 전기 또는 광전기 특성은 재료의 도전성을 변화시킴으로써 도펀트의 종류 또는 입사광의 존재를 검출할 수 있도록 한다. 추가로, 언급된 컨쥬게이션된 중합체는 발광 도메인으로서 기능을 하는 도메인(5)을 형성함으로써 광을 방출한다. 더욱이, 이러한 관점에서 특정 화학 시약 또는 특정 파장과 비교하여 이들의 민감성과 선택도를 동조시킴으로써 컨쥬게이션된 중합체의 특성을 변화시킬 수 있다. 많은 컨쥬게이션된 중합체는 이러한 특성을 가지지만, 특히 치환된 폴리티오펜(PTOPT)를 사용하는 것이 바람직하다.
도 4, 도 5 및 도 6을 참조하여 기능소자가 어드레싱되고 제어되는 방법을 설명할 것이다.
도 4는 전극(1, 2)의 교차부에서 접촉층(3)의 상부에 제공된 센서소자 형태의 기능소자(7)를 가진 전극수단의 단면도이다. 기능소자(7)내의 재료는 이 경우 예를 들면, 유기 혹은 무기 금속과 같은 도전체 또는 반도체이어야 한다. 특히, 도 4의 전극수단은 예를 들면, 기능소자(7) 상부에 제공된 액정소자의 기록에 대해 전압 어드레싱을 위한 것으로 도시된다. 액정소자는 액정 스크린내 화소로서 간주된다. 액정소자(8)는 전극수단의 제 3 전극을 형성하는 도전체(9)와 접촉한다. 본 발명은 전압 어드레싱이 이 경우 액정소자(8)의 방위 상태인 몇몇 특정 공정이 제어되도록 하는 파형을 가지고 발생된다.
도 3a의 전극수단이 액정 디스플레이를 구동하는데 사용된다면, 구동이 매우 높은 전류를 필요로 하지 않는 전압만이 필요하다. 도 4의 액정소자가 전기루미넨스소자(10)와 상호교환된다면, 이는 상당히 높은 전류를 필요로 할 것이지만, 구동의 원리는 액정 디스플레이를 구동하는 것과 상당히 유사하다. 이 경우, 절연체(8) 즉, 액정소자는 바람직하게는 컨쥬게이션된 중합체인 전기루미넨스 재료로 구성된 균일한 층(10)에 의해 대체되고, 이는 도 5에 도시된다. 전기루미넨스 층(10) 상부에 전체층을 덮는 도전체(9) 형태의 제 3 전극(9)이 제공되고, 전류가 전기루미넨스 층(10)을 통해 흐르도록 기능소자(7)와 동시에 어드레싱된다. 이러한 점에서, 상당히 높은 전류가 기능소자(7)에 주입되어 전기루미넨스 층(10)내 중합체 재료가 발광할 수 있도록 하는 것이 필요하다. 기능소자(7)는 전류 주입 가능 무기 혹은 유기금속 또는 전류 주입 가능 반도체이다.
기능소자(7)가 전하-저장 무기 혹은 유기 금속 또는 전하-저장 반도체라면, 전기활성 또는 전기저항 재료를 추가로 포함할 수 있다. 일렉트로크로믹 재료 또한 컨쥬게이션된 중합체일수 있고, 기능소자는 도 6에 도시된 바와 같이 일렉트로크로믹 이미지 스크린내 화소로서 형성될 수 있다. 기능소자(7) 상부에, 이경우 바람직하게는 중합체 전해질로 구성된 박막 형태인 고체 전해질층(11)이 제공되고, 그 상부에 전기활성 재료로 구성된 제 3 전극(12)이 제공된다. 기능소자(7)의 전루 및 전하 어드레싱을 통해, 기능소자(7)를 가진 일렉트로크로믹 재료의 상태가 전류가 증합체 전극(11)과 상부에 위치하는 전기활성 전극(12)를 통해 흐를 때 변한다. 이러한 변화가 발생할 때, 기능소자(7)내의 일렉트로크로믹 재료의 색깔이 변하고 이러한 변화는 주입된 전하가 사라질 때까지 계속된다. 이는 정보의 가역 등록에 사용되는 일렉트로크로믹 박막 스크인의 전기 어드레싱의 기초이다. 일렉트로크로믹 박막 스크린으로 어드레싱하고 기록하는 것은 기능소자(7)의 상태를 판독하는 것과 조합되어야만 한다. 대부분의 일렉트로크로믹 재료 또한 도핑 상태가 변할 때 자신들의 저항성을 변화시키기 때문에, 중첩된 고체 전해질(11) 또는 중합체 전해질 상부에 전기활성 카운터전극(12)을 접촉하는 기능소자(7)를 통해 전류를 주입함으로써 가장먼저 제어하는 것이 가능하다. 이러한 변화된 도핑 상태는 그루 존류를 가지고 기능소자(7)를 어드레싱하고 기능소자의 저항을 판독함으로써 알 수 있다. 바람직하게는 이러한 관점에서 전기활성 전극(12) 상부에 도전체(9)가 재공된다. 이는 메모리 소자를 형성하는데 사용되기도 한다. 이 경우 기록과 판독이 저속으로 발생되는 경우라도, 본 실시예는 이러한 매트릭스를 서로의 상주에 2차원 매트릭스롸 스택내에 메모리 소자를 통합하여 볼륨 데이터 저장장치를 얻을 수 있도록 한다.
도 3a,도 4, 도 5 및 도 6에 도시된 전극수단은 전극장치(13)에 유사 2차원 매트릭스로 수비게 통합되고, 여기서 분리 전극수단내 전극(1, 2)은 매트릭스내 전극(1, 2)의 행과 열을 각각 포함하는 연속 스트립형 구조물을 형성하고, 이하에서 행은 전극장치의 x 전극으로 열은 전극장치의 y 전극으로 표시된다.
2차원 매트릭스로서 형성되는 전극장치(13)가 도 7의 블럭도로 도시된다. 반드시 소정 두게를 가져야한 하듯이, 유사 2차원 매트릭스로서 정확하게 표시되는 매트릭스는 구동 전압을 위한 라인(14) 또는 I/O 컨버터 보드(16)와 연결된 x 전극의 행 전극 상부에 위치하고, 이와 유사하게 y 전극으로부터 출력 신호를 위한 라인(15)이 I/O 컨버터 보드(16)로 전달된다. y 전극으로부터의 출력 신호는 전압과 라인(17)상에서 출력으로 전환되어 A/D 컨버터 보드(20)로 전달되고, 그곳에서 디지털화된 출력 신호 또는 응답 신호가 데이터 버스(21)상의 적합한 데이터 처리장치에 추가로 전달된다. 데이터 처리장치는 공용 PC 또는 전용 워크스테이션일 수 있고, 도면에는 도시되지 않는다. 행 전극의 구동 전압 즉, 이들의 바이어스 전압을 위한 라인(19) 또한 A/D 컨버터 보드(20)로부터 구동될 전극 행을 선택하기 위한 선택 라인(18)과 함께 I/O 컨버터 보드(16)로 전달된다. 전극장치(13)의 매트릭스에서, 접촉층(13)은 통합하여 매트릭스내 원형 접촉층을 형성하여 접촉층의 도전 또는 반도전 재료가 양쪽 전극층 상부에 위치하고 이들을 전기적으로 접촉시키도록 한다. 각각의 전극수단을 위한 기능소자(7)는 접촉층내에 제공되어 일부를 형성하고, 다음으로 기능소자는 전극장치(13)의 매트릭스내에 포함되는 각각의 전극수단내 x 전극과 y 전극의 교차부에서 형성된다. 기능소자(7)는 또한 분리소자로서 제공되고 각각의 전극수단에 할당되며, 이는 도 2a에 도시되어 있다. 원리적으로, 기능소자(7)가 접촉층(10)의 상부층내에 제공되도록 대체되고 분리 기능소자가 각각의 전극수단(2)에 대해 얻어지도록 패터닝된다. 하지만, 이는 기능소자(7)가 기능소자를 형성하고 접촉층(3)의 상부에 증착되는 재료로 구성된 패터닝되지 않은 층내에 형성되듯이 필수조건은 아니다. 가장먼저 어드레싱함으로써 기능소자(7)가 매트릭스내 분리 전극수단에 할당된 활성 구조물로서 발생된다.
도 7의 전극장치는 또한 기능소자(7)의 하나의 층 이상을 가지고, 기능소자의 분리층은 반드시 전기 또는 이온 도전체층에 의해 분리되어야만 한다.
도 8은 도 7의 전극장치(13)의 매트릭스내 x 전극과 y 전극(1, 2)에 의해 형성된 네트워크의 간단한 전기 등가 모델을 도시한다. 행 전극과 열 전극 사이의 각각의 교차부에서 각각의 경우 동일한 도전 방향을 가지는 다이오드(23)가 발생된다. 가능하게는 전극장치는 어드레싱에 의한 누화 문제점을 방지하기 위해 고유 정류 기능을 가지도록 실현될 수 있고, 이는 도 3a와 관련된 기능소자의 상술된 설명과 이하의 설명과 비교한다. 분리 전극수단(26)의 선택적인 어드레싱은 예를 들면, 제 1 전극과 접촉층(3) 사이에서 각가의 전극수단내에 정류 접촉이 존재하는 것을 필요로 한다. 매트릭스내 x,y 위치의 전극수단(26)내 기능소자(7)가 판독될 때, 인접 위치간 (x+1,y), (x-1,y), (x,y+1) 또는 (x, y-1)의 전류 전이가 발생하지 말아야 한다. 이는 이러한 종류의 전류 전이의 두 개의 마주하는 다이오드 블럭을 도시하는 도 8로부터 명확하게 알 수 있다.
도 8에 도시된 바와 같이 전극장치내 매트릭스 형태로 제공된 전극으로, 전류만이 접촉층(3)을 통해 또는 도 2a에 도시된 바와 같은 활성영역(3')내 전극(1, 2) 사이를 흐를 수 있다. 예를 들어 물리적 또는 화학적 자극이 예를 들면, 입사광으로 이러한 영역내 중합체 재료의 도전 특성을 동시에 변화시킨다면, 변화는 전압을 인가하고 출력신호의 해당 전류를 판독함으로써 검출될 것이다. 만일 전극장치내 전극(1, 2)이 표류한다면, 즉 x 전극(1)이 바이어스되지 않는다면, 기능소자로부터의 전류 또한 플로팅 전극을 가진 전극수간내 인접 기능소자를 통해 흐를 수 있다. 이러한 문제는 도 8에 도시된 바와 같이 이들의 출력과 어스 사이의 모든 열의 전류/전압 컨버터(23)를 사용함으로써 전극(2)을 어스시킴으로써 해결된다. 이러한 전류/전압 컨버터(3)의 입력 임피턴스가 무시할 수 있을 만큼이기 때문에. 열 전극은 접지된 것으로 간주된다. 바람직하게는 버퍼 전압이 선택된 행 전극(1;25)에 인가되고 모든 다른 전극(1;24)은 플로팅한다. 다음으로, 두 가지 장점이 얻어진다 즉, 다른 전극(2)의 각각의 열내의 전류가 이러한 열과 선택된 행에 의해 표시된 기능소자에만 의존한다는 점과 원리적으로 동일한 행내의 모든 기능소자가 동시에 모니터링된다는 점이다. 전극장치를 모니터링함으로써, 일실시예에서 선택된 행(1')에 양의 바이어스 전류를 인가하는 특정 설계의 전류/전압 컨버터 보드(16)를 사용하지만 상업적으로 입수가능한 A/D 컨버터 보드 또한 사용가능하다. 전극장치(13)는 바람직하게는 도 7에 도시된 바와 같이 예를 들어 PC 상부에서 소프트웨어-제어되고, 이러한 종류의 인터페이스 상부에서 행에 인가될 수 있는 전압을 선택하고 제 1 처리가 행해지기 전에 가능한 대기사간을 선택하는 것이 가능하다. 마지막 특징은 커패시티 전류와 같은 일시적인 현상을 방지하는 면에서 편리하다는 것이고, 실제로 대략 200ms를 대기할 수 있는 장점을 가지는 것으로 판명되었다. 검출된 출력 전류는 수 pA의 크기를 가져서 매트릭스내 네트워크로부터 발생된 잡음이 에러의 원인이 되도록 한다. 이러한 단점은 사용자에 의해 선택된 주파수에서 각각의 기능소자를 여러번 판독하고 측정된 값을 평균함으로써 매우 간단한 저대역 필터를 포함함으로써 어느 정도 방지될 수 있다. 예상되는 바와 같이 최상의 결과는 네트워크의 많은 전압 주기를 모니터링하는 것을 사용함으로써 얻어진다.
만일 층내의 기능소자가 원형은 아니지만 패터닝된 층으로 형성된다면, 접촉층(3)의 이방성 도전체를 통헤 x 및 y 층 모두와 접촉할 것이다. 층내의 기능소자(7)를 패터닝함으로써, 분리 기능소자가 인접 기능소자를 단락시키지 않을 것이다. 물론, 기능소자층이 패터닝되지 않고 원형인 경우고 생각할 수 있다. 다음으로, 기능소자층은 이방성 도전체와 오옴 접촉하는 재료이고, 또한 접촉층(3)내 이방성 도전체와 정류 접촉부를 형성하도록 형성될 수도 있다. 만일 기능소자(7)가 오옴 접촉부를 형성한다면, 분리 기능소자내 저항은 분리 기능소자를 어드레싱함으로써 즉, 매트릭스내 x,y 위치를 어드레싱함으로써 측정된다. 이 경우, 기능소자의 재료는 예를 들면, 특정 화학 응답 출력을 가지고 화학제와 접촉할 때 변화된 저항 형태로 출력 신호를 전달한다. 이는 또한 생체분자와 생체시스템과 상호작용함으로써 저항 변화를 제공하는 생체민감 재료, 기능소자의 저항을 변화시키는 압력이 제공된 피에조저항 재료, 광으로 기능소자의 저항을 변화시키는 광도전 재료 또는 기능소자의 저항을 열로 변화시키는 열민감 재료일 수 있다. 마지막 경우는 각각이 화학 카메라, 바이오카메러, 광카메러 및 열카메라로 표시되는 본 발명의 여러 응용에 관한 것이다. 일반적으로 기능소자의 도전성 또는 저항을 변화시키는 어떠한 상호작용도 이러한 상호작용이 물리적, 화학적 또는 생물학적 원인에 의한 것인가와는 무관하게 전극장치(13)의 이러한 실시예를 사용하여 판독된다. 카메라 응용에서 카메라내 개별 화소로서 간주되는 각각의 분리 기능소자의 개별 크기의 기능 또는 응용에 따라 이미징될 물체의 스케일에 따라 1㎛ 내지 1㎝이다. 예를 들면, 카메라는 생물학적 셀에서 국부 pH값을 이미징한다면, 기능소자는 수 마이크로미터의 크기로 선택된다. 전극장치가 많은 동일하고 재생산 가능한 장치로 제조된다면, 이는 10㎛ 내지 1㎝ 사이의 스케일로 제조되어 전극장치내 층들이 이러한 크기에 대해 균일하도록 한다. 본 발명에 따른 전극장치를 카메라에서 사용하는 것이 가능한 것으로 간주된다 특히, 화학 카메라내 화학 시약 또는 생체분자의 검출을 위해, 많은 물질과 상호작용의 동시 검출을 가진 바이오센서가 한번만 가능하게는 표면상에 여러 위치에서 기능소자를 위치시키기 위한 방법과 조합되어 설계된다. 생각할 수 있는 다른 응용은 화학적으로 민감하지만 불특정 중합체를 사용하는 것이고, 예를 들면, 장치내 야러 기능소자에 잉크젯 프린팅에 의해 증착된 기능소자내 여러 다른 재료를 조합하여 화학적 또는 생물학적 상호작용을 검출하는 것이 바람직한 기체 또는 액체 환경에서 향기- 또는 방향성 물질의 검출을 위한 인공의 화학 또는 생물학적 민감 유기물로서 설명되는 바와 같이 형성하는 것이 가능하게 되도록 한다.
본 발명에 따른 전극장치(13)는 이방성 도전체를 가지지는 않는 도전체층을 포함하지만, 생체분자, 화학 시약, 광 또는 압력에 반응하는 균일한 재료로 구성되는 접촉층이 전극 구조물 상부에 곧바로 제공된다. 기능소자(7)는 이러한 접촉층(3)내에 포함되어 일부를 형성하고 도 2에 도시된 에지 영역(3')에 해당하는 활성영역의 검출기로서 기능을 하고, 특정 자극을 받을 때 이러한 활성영역(3')내 변화 또는 고유 특성을 검출하는 것을 가능케 한다. 특정 변화는 예를 들면, 저항, 커패시턴스 또는 전류/전압 특성을 변화시킨다.
본 발명에 따른 전극장치(13)는 기능소자(7)가 다른 상태로 스위칭되고 논리 게이트 또는 논리 네트워크를 형성하는데 사용되다면, 데이터 처리장치로서 사용될 수 있다. 다른 응용은 본 발명에 따른 전극장치(13)를 전기적으로 어드레싱 가능한 데이터 메모리로서 사용하는 것이다. 다음으로 각각의 메모리 장치내 메모리 셀에서 기록이 이루어지면, 메모리 셀은 분리 전극수단(26)에 해당하고 메모리장치는 전극장치(13)에 해당한다. 접촉층(13) 그 자체는 이경우 메모리 재료로서 기능을 하고, 메모리 위치 즉, 분리 메모리 셀로의 기록은 각가의 전극수단(26)내 활성영역내 접촉층의 전기 특성을 변화시킴으로써 발생한다. 예를 들면, 많은 기록이 더이상 본 메모리 위치에서 전극(1, 2) 사이에 전기 접촉이 없도록 도전성을 파괴함으로써 발생된다. 가능하게는 메모리장치(13)는 도전성이 일반적으로 감소되도록 형성된다. 이러한 감소는 미리설정된 단계에서 발생하고, 각각의 메모리 위치는 여러 비트를 저장하며 미리설정된 다중레벨 코드에 따라 비트를 저장하는 것이 가능하다. 따라서, 저장밀도는 상당히 증가될 수 있다. 메모리 장치의 전기적인 어드레싱을 위한 방법에 관한 설명과 이러한 메모리 장치의 완전한 실시예가 1997년 5월 17일 출원된 노르웨이 특허출원번호 972803에 개시되어 있고 본 출원인에 양도되었다. 이러한 종류의 메모리 장치는 서로의 상부에 전극장치를 적층함으로써 입체적으로 설계될 수 있다. 특히 각각의 메모리 위치내에 코딩을 사용함으로써 매우 높은 볼륨 저장밀도를 가진 전기적으로 어드레싱 가능 메모리 위치를 얻는 것이 가능하다.
본 발명에 따른 전극장치(13)는 접촉층 또는 기능층을 광다이오드 매트릭스로서 형성함으로써 광 카메라 또는 전자 카메라로서 사용될 수 있다. 이는 예를 들면, 공지된 광다이오드 재료 예를 들면, 접촉층내에 버크미니스테풀렌 C60과 혼합된 컨쥬게이션된 폴리티오펜을 사용함으로써 발생된다. 이러한 종류의 카메라의 기능은 전체적으로 도 9에 개략적으로 도시되어 있다.
전극장치(13)는 언급된 바와 같이 화학 카메라로서 사용된다, 엄격하게 말해서 예를 들면, 도 10에 개략적으로 도시된 화학 물질의 특정 분포를 검출한다. 다음으로 PTOPT의 중합체층을 포함하는 기능소자가 사용된다.
화학적 검출에 적합한 즉, 화학 카메라용 전극장치내 중합체층에 많은 양의 전달을 방지하는 배리어가 없다. 매우 높은 도전 중합체 재료가 형성되도록 컨쥬게이션된 폴리티오펜이 산화 화학물과 상호작용하기 때문에, 이는 예를 들면, 이러한 종류의 화학 카메라를 위한 모델시스템으로서 간주된다. 예를 들면, 본 발명에서 사용되는 PTOPT를 포함하여 요오드 증기를 폴리티오펜으로 산화시키는 것은 공지되어 있다. 이는 큰 크기의 도전성의 증가를 야기한다. 따라서, 기능소자(7)는 도핑 처리가 증가된 컨덕턴스 형태로 가시화되도록 전기적ㅇ로 어드레싱 가능하고, 이하에서 설명된다.
도 10은 본 발명에 따라 설계된 화학 카메라의 검출기상의 요오드 결정의 검출에 의해 얻어진 결과를 개략적으로 도시하고, 접촉층과 기능소자층 모두를 형성하는 PTOPT로 덮인 벤조씨클로부텐으로 구성된 절연층의 사용으로 알루미늄과 금으로 구성된 전극을 가진다.
본 발명에 따른 전극장치(13)는 예를 들면, 기능소자가 전기루미넨스가 되도록 구동되는 도 11에 개략적으로도시된 디스플레이 장치내에서 사용된다. 도 9와 관련하여 설명된 응용에서 사용된 바와 같은 구조에서, 광 방출을 발생시키는 것이 가능하다. 일실시예에서, 컨쥬게이션된 폴리티오펜이 기능소자층내에서 사용되고 알루미늄 전극(행 전극)의 동시 접지를 가진 +30V의 전압이 인가된 인듐 주석 산화물의 전극 상부에 증착된다. 광원 화소는 육안으로 쉽게 관찰된다. 일실시예에서 중합체 화소는 적색광을 방출한다. 전극장치내의 특정 전극수단에 전압을 인가함으로써, 광이 이러한 전극수단으로부터만 방출될 것이다.
본 발명에 전극수단(26)과 전극장치(13)으로, 기능소자 또는 기능소자층내 재료가 주위에 동시에 노출되고 액세스될 수 있어서 전기적으로 어드레싱 가능하고 이에 따라 기능소자가 민감한 물질과 자극의 검출을 가능케 한다는 큰 장점이 제공된다.
본 발명에 따른 전극수단의 분리부품의 제조는 공지되어 있고, 다른 관련 문헌 예를 들면, 상술된 국제특허출언번호 PCT/SE95/00549 및 엠. 베르그렌, 오. 인가나스 등의 "중합체 혼합물로부터 가변색을 가진 발광다이오드" Nature1994, Vol.372, p44에 개시되어 있다. 당업자라면 본 발명에 다른 수단과 관련한 특정한 및 정보적인 것으로 간주되는 분리 부록으로 제공된 예를 얻을 수 있다. 이러한 예는 이방성 도전 재료의 제조, 기판상에 전극수단의 제조 및 본 발명에 따른 전극수단에 기능소자층을 제공하는 것에 관한 것이고, 이들 둘다 이방성 도전체의 사용 및 불사용에 관해 설명된다.
부록
예 1 : 이방성 도전체 재료의 형성
5mg/ml[32-(4-옥틸-페닐)-2.2'-비티오펜](PTOPT)이 클로로폼에 용해되고 5/mg/ml의 폴리메틸메타아크리레이트(PMMA) 또한 크롤로폼에 용해된다. 이러한 용액으로부부터 형성된 혼합물이 PMMA내 6%의 PTOPT의 용액으로 준비된다. 이러한 용액은 800rpm의 회전속도로 기판상에 스핀 코팅되어 대략 100nm 두게의 박막을 제공한다. 박막 두께는 컨쥬게이션된 중합체의 도메인에 비교할 만하고, 그 결과 박막에 수직인 도전성은 매우 높고 박막에 평행한 도전성은 무시할 수 있다. 원한다면, PTOPT를 두 개의 중합체를 용해시키지는 않는 기체 산화제 또는 용액 형태의 산화제에 노출시킴으로써 도핑된 형태로 변환하는 것이 가능하다. 만일 중합체 혼합물이 도전 기판상에 증착된다면, 전기화학 도핑에 의해 도전 상태로 도핑하는 것이 가능하다.
예 2 : 이방성 도전 재료의 형성
5mg/ml 폴리(3-오틸)-티오펜(POT)가 클로로폼내에 용해되고 5mg/ml의 폴리메타나크리레이트(PMMA) 또한 클로로폼내에 용해된다. PMMA내 5%의 POT 용액을 만들도록 이러한 용액으로부터 혼합물을 형성한다. 이러한 용액은 800rpm의 회전속도로 기판상에 스핀-코팅되어 대략 100nm 두께의 박막을 제공한다. 박막 두께는 컨쥬게이션된 중합체의 도메인에 비교할만하고, 그 결과 박막에 수직인 도전성은 높고 박막에 평행한 도전성은 무시할 수 있다. 원한다면, POT를 두 개의 중합체를 용해시키지는 않는 기체 산화제 또는 용액 형태의 산화제에 노출시킴으로써 도핑된 형태로 변환하는 것이 가능하다. 만일 중합체 혼합물이 도전 기판상에 증착된다면, 전기화학 도핑에 의해 도전 상태로 도핑하는 것이 가능하다.
예 3 : 실리콘 기판상에 전극장치의 형성
실리콘 칩은 쉐도우 마스크를 통해 증발된 알루미늄 스트립(250nm 두께의 x 전극)에 의해 덮인다. 벤조씨클로부텐(BCB; CycloteneTM, Dow Chemical)층이 메시티렌내 BCB 1:10의 용액으로부터 30초 동안 1000rpm으로 스핀 코팅되어 200-400nm 두께의 박막을 형성한다. 박막은 250℃에서 60초동안 경화된다. 부착을 위해 2nm 두께의 Cr층으로 언더코팅된 금으로 구성된 층(50nm)이 쉐도우 마스크를 통해 증발되어 y 전극을 한정한다. 칩은 반응성 이온 에칭에 의해 플라즈마에서 2분 동안 에칭된다. 이는 금 전극은 영향받지 않은 상태로 유지하지만, 모든 다른 표면으로부터 BCB를 제거한다. 알루미늄 전극이 이러한 에칭 이후 노출된다. 이방성 층이 예 1에 따라 증착된다.
예 4 : 유리 기판상에 전극장치의 형성
유리 기판은 스핀 코팅과 경화에 의해 벤조씨클로부텐(BCB)에 의해 덮인다. 이는 추가층을 증착하기 위해 기판으로서 사용된다. 표면은 쉐도우 마스크를 통해 증발된 알루미늄 스트립(250nm 두께의 x 전극)에 의해 덮인다. BCB(CycloteneTM, Dow Chemical)층이 메시티렌내 BCB 1:10의 용액으로부터 30초 동안 1000rpm으로 스핀 코팅되어 200-400nm 두께의 박막을 형성한다. 박막은 250℃에서 60초동안 경화된다. 부착을 위해 2nm 두께의 Cr층으로 언더코팅된 금으로 구성된 층(50nm)이 쉐도우 마스크를 통해 증발되어 y 전극을 한정한다. 칩은 반응성 이온 에칭에 의해 플라즈마에서 2분 동안 에칭된다. 이는 금 전극은 영향받지 않은 상태로 유지하지만, 모든 다른 표면으로부터 BCB를 제거한다. 알루미늄 전극이 이러한 에칭 이후 노출된다. 이방성 층이 예 1에 따라 증착된다.
예 5 : 기능소자층의 증착
예 3에 따른 장치는 중합체 용액으로부터 주조된 용제에 의해 폴리(3(S)-5아미노-5-카르복실-3-옥사헨틸)-2,5-티오페닐렌 히드로클로라이드](POWT)의 균일한 박막으로 덮인다. POWT의 각각의 화소의 저항이 기록된다. 요오드의 작은 결정이 화소에 위치한다. 요오드는 POWT용 도펀트이고 요오드의 존재는 화소에서 저항의 감소로서 판독될 수 있다.
예 6 : 이방성 도전체가 없는 전극장치
예 3에 따른 장치는 이방성 도전체없이 5MG/ML 크실렌 용액내 폴리[3-(4-옥틸-페닐)-2.2/비티오펜](PTOPT)와 5MG/ML 크실렌 용액내 C60(벅미니스테풀레렌)의 균일한 막으로 덮인다. 막은 따뜻한 용액(50℃)으로부터 400rpm으로 스핀-코팅되어 형성된다. 이러한 막은 광응답적이고, 광전류내 국부 변화 또는 저항이 광에 노출됨과 동시에 검출될 수 있다.

Claims (38)

  1. 제 1 전극(1) 및 제 2 전극(2)을 포함하며 기능소자를 어드레싱하기 위한 전극수단에 있어서,
    상기 제 1 전극(1)은 도전 재료로 구성된 스트립형 형태로 제공되며,
    상기 제 2 전극(2)은 도전 재료로 구성된 스트립형 형태로 상기 제 1 전극(1)에 수직으로 교차하며 상기 제 1 전극(1) 상부에 제공되며,
    절연 재료로 구성된 층(4)이 상기 제 1 전극(1) 및 상기 제 2 전극(2) 사이의 교차부에 제공되어 상기 전극(1, 2)이 직접적인 물리적 및 전기적 접촉없이 상호작용하여 브리지 구조물을 형성하고,
    도전 또는 반도전 재료로 구성된 접촉층(3)이 상기 제 1 전극(1) 및 상기 제 2 전극(2) 상부에 제공되어 상기 제 1 전극(1) 및 상기 제 2 전극(2)과 전기적으로 접촉하는 것을 특징으로 하는 전극수단.
  2. 제 1 항에 있어서, 상기 제 1 전극(1)은 기판(3)상에 제공되는 것을 특징으로 하는 전극수단.
  3. 제 1 항에 있어서, 상기 제 1 전극(1) 및 상기 제 2 전극(2)은 각각 높은 또는 낮은 동작성을 가진 금속으로 구성되는 것을 특징으로 하는 전극수단.
  4. 제 3 항에 있어서, 상기 제 1 전극(1)은 알루미늄 또는 알루미늄 합금으로 구성되는 것을 특징으로 하는 전극수단.
  5. 제 3 항에 있어서, 상기 제 2 전극(2)은 금으로 구성되는 것을 특징으로 하는 전극수단.
  6. 제 1 항에 있어서, 상기 제 2 전극(2)은 인듐-주석 산화물로 구성되는 것을 특징으로 하는 전극수단.
  7. 제 1 항에 있어서, 상기 접촉층(3)은 상기 제 1 전극(1)과는 정류 접촉부를 형성하고 상기 제 2 전극(2)과는 오옴 접촉부를 형성하거나 또는 그 반대로 형성할 수 있는 것을 특징으로 하는 전극수단.
  8. 제 1 항에 있어서, 상기 접촉층(3)내 상기 도전 또는 반도전 재료는 등방성 도전체 또는 반도체인 것을 특징으로 하는 전극수단.
  9. 제 8 항에 있어서, 상기 등방성 도전체는 부도전 중합체 재료 형태의 절연 매트릭스(6)와 상기 절연 매트릭스 사이에 삽입된 적어도 하나의 도전 중합체 재료(5)를 구비하며, 상기 도전 중합체 재료는 적어도 상기 접촉층(3)의 두께와 같은 신장부를 가진 도메인으로 분리되는 것을 특징으로 하는 전극수단.
  10. 제 9 항에 있어서, 상기 부도전 중합체 재료(6)는 폴리아키레이트, 폴리에스테르, 폴리카보네이트, 폴리스틸렌, 폴리올레핀으로 구성된 호모- 또는 코폴리머 또는 비-컨쥬게이션된 뼈대를 가진 다른 중합체로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 전극수단.
  11. 제 10 항에 있어서, 부도전 중합체 재료(6)는 폴리메틸메타크릴레이트(PMMA)인 것을 특징으로 하는 전극수단.
  12. 제 9 항에 있어서, 도전 중합체 재료(5)는 치환된 폴리티아펜, 치환된 폴리티오펜비닐렌, 치환된 폴리피롤, 폴리아닐린과 치환된 폴리아닐린과 같은 폴리헤테로씨클릭 중합체, 치환된 폴리파라페닐비닐렌 및 이들의 중합체로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 전극수단.
  13. 제 12 항에 있어서, 상기 도전 중합체 재료(5)는 폴리(3-4-옥틸-페닐-2.2'-비티오펜)(PTOPT)인 것을 특징으로 하는 전극수단.
  14. 제 9 항에 있어서, 상기 이방성 도전체(5)는 스핀 코팅, 용제 주조 또는 용융 주조된 중합체 재료의 용액 혼합물로부터 형성되는 것을 특징으로 하는 전극수단.
  15. 제 1 전극(1), 제 2 전극(2) 및 기능소자(7)를 포함하며, 상기 기능소자(7)를 능동적으로 전기 어드레싱하고 검출, 정보 저장 및/또는 정보 표시 기능을 가진 전극수단에 있어서,
    상기 제 1 전극(1)은 도전 재료로 구성된 스트립형 형태로 제공되며,
    상기 제 2 전극(2)은 도전 재료로 구성된 스트립형 형태로 상기 제 1 전극(1)에 수직으로 교차하며 상기 제 1 전극(1) 상부에 제공되며,
    절연 재료로 구성된 층(4)이 상기 제 1 전극(1) 및 상기 제 2 전극(2) 사이의 교차부에 제공되어 상기 전극(1, 2)이 직접적인 물리적 및 전기적 접촉없이 상호작용하여 브리지 구조물을 형성하며,
    상기 제 1 전극(1) 및 상기 제 2 전극(2)을 전기적으로 접촉시키는 도전 또는 반도전 재료로 구성된 접촉층(3)이 상기 제 1 전극(1) 및 상기 제 2 전극(2) 상부에 제공되고,
    기능소자(7)가 상기 전극(1, 2)에 인접하여 또는 상기 전극의 교차부에 제공되고, 상기 기능소자(7)는 센서소자 또는 정보 저장 및/또는 정보 표시 소자로서 형성되는 것을 특징으로 하는 전극수단.
  16. 제 15 항에 있어서, 상기 기능소자(7)는 상기 전극(1, 2)의 교차부 상부에 상기 접촉층(3)의 일부로서 컨포멀하게 제공 또는 형성되거나 상기 접촉층(3) 상부에 분리소자로서 제공되어, 상기 전극(1, 2)의 상기 교차부에 레지스터링되는 것을 특징으로 하는 전극수단.
  17. 제 16 항에 있어서, 상기 접촉층(3)내 상기 도전 또는 반도전 재료는 이방성 도전체 또는 반도체인 것을 특징으로 하는 전극수단.
  18. 제 17 항에 있어서, 상기 이방성 도전체는 부도전 중합체 재료 형태의 절연 매트릭스와 상기 절연 매트릭스 사이에 삽입된 적어도 하나의 도전 중합체 재료(5)를 구비하며, 상기 도전 중합체 재료(5)는 적어도 상기 접촉층(3)의 두께와 같은 신장부를 가진 도메인으로 분리되는 것을 특징으로 하는 전극수단.
  19. 제 16 항에 있어서, 상기 기능소자(7)는 포텐셜-제어된 무기 혹은 유기 금속 또는 포텐셜-제어된 반도체인 것을 특징으로 하는 전극수단.
  20. 제 19 항에 있어서, 상기 기능소자(7)는 전압 어드레싱을 위해 상부에 제공된 액정층(8)과 접촉하며 상기 액정층은 상부에 제공된 도전체(9)와 접촉하고, 상기 액정층(8)은 상기 기능소자(7)와 상기 도전체(9) 사이에 전압을 인가함으로써 제어되는 것을 특징으로 하는 전극수단.
  21. 제 16 항에 있어서, 상기 기능소자(7)는 전류 주입된 무기 혹은 유기 금속 또는 전류 주입된 반도체인 것을 특징으로 하는 전극수단.
  22. 제 21 항에 있어서, 상기 기능소자(7)는 전류 어드레싱을 위해 상부에 제공된 전기루미넨스층(10)과 접촉하며 상기 전기루미넨스층은 상부에 제공된 도전체(9)와 접촉하고, 상기 전류는 상기 기능소자(7)와 상기 도전체(9) 사이에 전압을 인가함으로써 전기루미넨스층에 주입되는 것을 특징으로 하는 전극수단.
  23. 제 16 항에 있어서, 상기 기능소자(7)는 전하-저장 무기 혹은 유기 금속 또는 전하-저장 반도체이고, 상기 재료는 저장된 전하의 양에 따라 변하는 광학특성을 가진 전기활성 및/또는 일렉트로크로믹 재료를 함유하는 것을 특징으로 하는 전극수단.
  24. 제 23 항에 있어서, 상기 기능소자(7)는 전류 및 전하 어드레싱을 위해 상부에 제공된 고체 전해질층(11)과 접촉하며 상기 전해질층은 상부에 제공된 전기활성층(12)과 접촉하고, 상기 기능소자(7)내 도핑 상태는 상기 기능소자(7)와 상기 전기활성 재료 사이에 전압을 인가함으로써 변하는 것을 특징으로 하는 전극수단.
  25. 제 22 항에 있어서, 상기 고체 전해질(11)은 중합체 전해질인 것을 특징으로 하는 전극수단.
  26. 제 23 항에 있어서, 상기 전기활성 재료(12)는 상부에 제공된 도전체(9)와 접촉하는 것을 특징으로 하는 전극수단.
  27. 제 15 항 내지 제 26 항중 어느 한 항에 따른 두 개 이상의 전극수단(26)을 포함하며, 내부의 기능소자(7)를 능동적으로 전기 어드레싱하는 검출, 정보 저장 및/또는 정보 표시 기능을 가진 전극장치(13)에 있어서,
    상기 전극수단(26)은 유사 2차원 매트릭스로 통합되며,
    제 1 전극(1)이 매트릭스내 행 전극의 패터닝된 층을 형성하며,
    제 2 전극(12)은 상기 행 전극(1)과 집적적인 물리적 또는 전기적 접촉없이 상기 매트릭스내 열 전극의 패터닝된 층을 형성하며,
    접촉층(3)이 통합되어 상기 매트릭스내에 원형 접촉층을 형성하거나 또는 패터닝되어 각각의 전극수단(21)에 할당되며,
    상기 접촉층(3)내의 도전 또는 반도전 재료가 상기 전극층 상부에 제공되어 이들을 전기적으로 접촉시키고,
    상기 접촉층(3)내에 또는 상부에 제공된 상기 기능소자(7)는 개별 2차원 매트릭스에 제공된 상기 기능소자의 하나 이상이 패터닝된 또는 패터닝되지 않은 층을 형성하고, 상기 분리 기능소자(7)는 전극층내의 행 전극(1)과 열 전극(2) 사이의 개별 교차부에 레지스터링되는 것을 특징으로 하는 전극장치.
  28. 제 27 항에 있어서, 상기 기능소자중 하나 이상의 층이 제공되고, 상기 기능소자(7)의 분리층은 전기 또는 이온 접촉층에 의해 분리되는 것을 특징으로 하는 전극장치.
  29. 제 27 항에 있어서, 상기 분리 기능소자(7)는 특정 물리적인 자극에 응답하여 응답 신호를 발생시키는 무기 혹은 유기 금속 또는 반도체인 것을 특징으로 하는 전극장치.
  30. 제 27 항에 있어서, 상기 분리 기능소자(7)는 특정 물리적인 자극에 응답하여 응답 신호를 발생시키는 무기 혹은 유기 금속 또는 반도체인 것을 특징으로 하는 전극장치.
  31. 제 27 항에 있어서, 상기 접촉층(10)내의 도전 재료는 이방성 도전체이고, 상기 이방성 도전체는 상기 행 전극(1) 및 상기 열 전극(2)과 접촉하여 상기 두 전극층 사이가 자가-조정 접속되도록 하는 것을 특징으로 하는 전극장치.
  32. 제 27 항에 있어서, 상기 전극장치(13)는 박막 기술에 의해 형성되는 것을 특징으로 하는 전극장치.
  33. 제 27 항에 있어서, 상기 기능소자층은 단일 도전 중합체 또는 적어도 하나의 도전 중합체를 함유하는 중합체 혼합물의 용액으로부터 중합체층의 증착에 의해 형성되고, 상기 도전층은 도핑된 또는 도핑되지 않은 상태인 것을 특징으로 하는 전극장치.
  34. 제 33 항에 있어서, 상기 기능소자의 증착은 스핀 코팅, 용제 주조 또는 용융 주조되는 중합체 용액 또는 중합체 용액 혼합물에 의해 이루어지는 것을 특징으로 하는 전극장치.
  35. 제 27 항에 따른 전극장치를 광학 또는 전자 카메라에 사용하는 방법에 있어서, 상기 전극장치내 기능소자(7)는 상기 카메라내 전극수단(13)내 화소를 형성하는 것을 특징으로 하는 사용방법.
  36. 제 27항에 따른 전극장치를 화학 카메라에 사용하는 방법에 있어서, 상기 전극장치내 기능소자(7)는 상기 카메라내 전극수단(13)내 화소를 형성하는 것을 특징으로 하는 사용방법.
  37. 제 27 항에 따른 전극장치를 전기적으로 어드레싱 가능한 메모리 장치 또는 전기적으로 어드레싱 가능한 데이터 처리 장치에 사용하는 방법에 있어서, 상기 전극장치(13)내 기능소자(7)는 상지 장치내 메모리 소자 또는 논리 소자를 형성하는 것을 특징으로 하는 사용방법.
  38. 제 27 항에 따른 전극장치를 전기적으로 어드레싱 가능한 디스플레이 장치에 사용하는 방법에 있어서, 상기 전극장치(13)내 기능소자는 상기 디스플레이 장치내 화소를 형성하는 것을 특징으로 하는 사용방법.
KR10-2000-7000669A 1997-07-22 1998-07-13 기능성 엘리먼트를 가지거나 가지지 않은 전극수단, 및 기능성 엘리먼트를 가진 전극수단으로 구성된 전극장치 KR100492161B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO973390A NO304956B1 (no) 1997-07-22 1997-07-22 Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
NO973390 1997-07-22
PCT/NO1998/000212 WO1999008325A2 (en) 1997-07-22 1998-07-13 Electrode means, with or without functional elements and an electrode device formed of said means

Publications (2)

Publication Number Publication Date
KR20010022099A true KR20010022099A (ko) 2001-03-15
KR100492161B1 KR100492161B1 (ko) 2005-06-02

Family

ID=19900958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7000669A KR100492161B1 (ko) 1997-07-22 1998-07-13 기능성 엘리먼트를 가지거나 가지지 않은 전극수단, 및 기능성 엘리먼트를 가진 전극수단으로 구성된 전극장치

Country Status (11)

Country Link
US (1) US6326936B1 (ko)
EP (1) EP1016143A2 (ko)
JP (1) JP3467475B2 (ko)
KR (1) KR100492161B1 (ko)
CN (1) CN1146055C (ko)
AU (1) AU742572B2 (ko)
CA (1) CA2297058C (ko)
HK (1) HK1030834A1 (ko)
NO (1) NO304956B1 (ko)
RU (1) RU2216820C2 (ko)
WO (1) WO1999008325A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092823A (ko) * 2001-06-05 2002-12-12 휴렛-팩커드 컴퍼니(델라웨어주법인) 집적 회로 구조 및 집적 회로 연결 소자 형성 방법과,회로 형성 방법과, 어드레싱 회로 및 어드레싱 회로 형성방법

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
IL135932A0 (en) * 1999-05-04 2001-05-20 Varintelligent Bvi Ltd A driving scheme for liquid crystal display
NO315728B1 (no) 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
US6950129B1 (en) 2000-11-22 2005-09-27 Hewlett-Packard Development Company, L.P. One-time-use digital camera
FR2820869B1 (fr) * 2001-02-13 2003-11-07 Thomson Csf Dispositif d'affichage matriciel a detection de proximite
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
CN100403450C (zh) * 2001-05-07 2008-07-16 先进微装置公司 具有自组装聚合物薄膜的内存装置及其制造方法
US6627944B2 (en) 2001-05-07 2003-09-30 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
WO2002091495A2 (en) * 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
KR100895901B1 (ko) 2001-05-07 2009-05-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 효과를 갖는 스위치 요소
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6992323B2 (en) 2001-08-13 2006-01-31 Advanced Micro Devices, Inc. Memory cell
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
CN100448049C (zh) * 2001-09-25 2008-12-31 独立行政法人科学技术振兴机构 使用固体电解质的电气元件和存储装置及其制造方法
US6625052B2 (en) * 2001-09-27 2003-09-23 Intel Corporation Write-once polymer memory with e-beam writing and reading
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
SE0201468D0 (sv) * 2002-05-13 2002-05-13 Peter Aasberg Metod att använda luminescenta polymerer för detektion av biospecifik växelverkan
FR2843828A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de garniture selective de plages conductrices d'un tel support
FR2843830A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de test du support
US7012276B2 (en) 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP4266648B2 (ja) * 2003-01-21 2009-05-20 三洋電機株式会社 エレクトロルミネッセンス表示装置
EP2581248B1 (en) 2003-03-31 2016-11-02 Apple Inc. Reconfigurable vehicle instrument panels
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
JP2005005227A (ja) * 2003-06-16 2005-01-06 Hitachi Displays Ltd 有機el発光表示装置
JP4342870B2 (ja) * 2003-08-11 2009-10-14 株式会社 日立ディスプレイズ 有機el表示装置
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100579194B1 (ko) * 2004-05-28 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
US7300861B2 (en) * 2004-06-24 2007-11-27 Palo Alto Research Center Incorporated Method for interconnecting electronic components using a blend solution to form a conducting layer and an insulating layer
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
SE0401649D0 (sv) * 2004-06-28 2004-06-28 Olle Werner Inganaes Metoder för att konstruera elektroniska komponenter baserade på biomolekyler och konjugerande polymerer
NO321280B1 (no) 2004-07-22 2006-04-18 Thin Film Electronics Asa Organisk, elektronisk krets og fremgangsmate til dens fremstilling
US20060087324A1 (en) * 2004-10-01 2006-04-27 Acreo Ab E-field mapping
US7876596B2 (en) 2004-11-08 2011-01-25 Waseda University Memory element and method for manufacturing same
KR100683711B1 (ko) * 2004-11-22 2007-02-20 삼성에스디아이 주식회사 유기전계 발광표시장치
KR101085449B1 (ko) * 2005-04-12 2011-11-21 삼성전자주식회사 표시장치
US7369424B2 (en) * 2005-11-09 2008-05-06 Industrial Technology Research Institute Programmable memory cell and operation method
KR100696389B1 (ko) * 2006-06-05 2007-03-21 정병재 이어폰 볼륨 조절장치용 엘리먼트 및 그 제조방법
US8697254B2 (en) * 2006-11-14 2014-04-15 Sri International Cavity electroluminescent devices and methods for producing the same
JP2010537427A (ja) 2007-08-23 2010-12-02 エスアールアイ インターナショナル 有機カソードを用いるエレクトロルミネッセントデバイス
AT505688A1 (de) * 2007-09-13 2009-03-15 Nanoident Technologies Ag Sensormatrix aus halbleiterbauteilen
JP5552433B2 (ja) 2008-01-24 2014-07-16 エスアールアイ インターナショナル 高効率エレクトロルミネセント素子およびそれを生産するための方法
RU2492598C2 (ru) * 2009-02-10 2013-09-10 Шарп Кабусики Кайся Соединительный вывод и устройство отображения с соединительным выводом
US8699141B2 (en) 2009-03-13 2014-04-15 Knowles Electronics, Llc Lens assembly apparatus and method
US8659835B2 (en) 2009-03-13 2014-02-25 Optotune Ag Lens systems and method
EP2251920A1 (en) * 2009-05-12 2010-11-17 Università Degli Studi Di Milano - Bicocca Method of manufacturing electrical contacts on organic semiconductors
WO2011089274A1 (es) * 2010-01-22 2011-07-28 Vision Tactil Portable, S.L Método y aparato para controlar una matriz de elastómeros dieléctricos evitando interferencias
EP2378354B1 (en) * 2010-04-16 2012-10-31 Westfälische Wilhelms-Universität Münster Electrochemical processor, uses thereof and method of composing the electrochemical processor
US8781565B2 (en) 2011-10-04 2014-07-15 Qualcomm Incorporated Dynamically configurable biopotential electrode array to collect physiological data
US9134860B2 (en) * 2012-08-16 2015-09-15 Eastman Kodak Company Method of making a display device
RU2528841C2 (ru) * 2012-09-19 2014-09-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) Полимерное электрохромное устройство
US9378655B2 (en) 2012-12-03 2016-06-28 Qualcomm Incorporated Associating user emotion with electronic media
US20140264340A1 (en) * 2013-03-14 2014-09-18 Sandia Corporation Reversible hybridization of large surface area array electronics
RU2563198C2 (ru) * 2013-12-12 2015-09-20 Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" Способ изготовления рефлектора
US10833264B2 (en) * 2016-03-23 2020-11-10 Forschungszentrum Juelich Gmbh Method for producing a memory cell having a porous dielectric and use of the memory cell
EP3419064A1 (en) * 2017-06-23 2018-12-26 Koninklijke Philips N.V. Device with multiple electroactive material actuator units and actuating method
CN109734905B (zh) * 2019-02-13 2022-02-08 东北大学 一种增强电催化剂性能的部分结晶共聚物制备方法和应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3277665D1 (en) * 1981-08-07 1987-12-17 British Petroleum Co Plc Non-volatile electrically programmable memory device
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
US4876668A (en) * 1985-07-31 1989-10-24 California Institute Of Technology Thin film memory matrix using amorphous and high resistive layers
JPS62121424A (ja) 1985-11-22 1987-06-02 Canon Inc 液晶セル
JPH02215173A (ja) 1989-02-16 1990-08-28 Canon Inc スイッチング素子及びその作成方法
JPH04115490A (ja) 1990-09-05 1992-04-16 Ricoh Co Ltd 発光素子
US5464990A (en) 1992-09-25 1995-11-07 Fuji Xerox Co., Ltd. Voltage non-linear device and liquid crystal display device incorporating same
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
US5897414A (en) * 1995-10-24 1999-04-27 Candescent Technologies Corporation Technique for increasing manufacturing yield of matrix-addressable device
US5739545A (en) 1997-02-04 1998-04-14 International Business Machines Corporation Organic light emitting diodes having transparent cathode structures
US5976419A (en) * 1998-06-09 1999-11-02 Geotech Chemical Company Method for applying a coating that acts as an electrolytic barrier and a cathodic corrosion prevention system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092823A (ko) * 2001-06-05 2002-12-12 휴렛-팩커드 컴퍼니(델라웨어주법인) 집적 회로 구조 및 집적 회로 연결 소자 형성 방법과,회로 형성 방법과, 어드레싱 회로 및 어드레싱 회로 형성방법

Also Published As

Publication number Publication date
CN1271464A (zh) 2000-10-25
WO1999008325A8 (en) 1999-07-08
CA2297058C (en) 2006-06-20
JP3467475B2 (ja) 2003-11-17
JP2001512908A (ja) 2001-08-28
CA2297058A1 (en) 1999-02-18
EP1016143A2 (en) 2000-07-05
NO973390D0 (no) 1997-07-22
WO1999008325A2 (en) 1999-02-18
US6326936B1 (en) 2001-12-04
HK1030834A1 (en) 2001-05-18
AU8466798A (en) 1999-03-01
CN1146055C (zh) 2004-04-14
WO1999008325A3 (en) 1999-05-14
AU742572B2 (en) 2002-01-10
RU2216820C2 (ru) 2003-11-20
KR100492161B1 (ko) 2005-06-02
NO304956B1 (no) 1999-03-08
NO973390L (no) 1999-01-25

Similar Documents

Publication Publication Date Title
KR100492161B1 (ko) 기능성 엘리먼트를 가지거나 가지지 않은 전극수단, 및 기능성 엘리먼트를 가진 전극수단으로 구성된 전극장치
KR100362053B1 (ko) 전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법
CN110931522B (zh) 显示面板及其制作方法
KR100524427B1 (ko) 전자적 장치를 위한 다차원 어드레싱 아키텍쳐
US6642069B2 (en) Electrochemical pixel device
KR100860134B1 (ko) 메모리 셀
RU2000104117A (ru) Электродное средство с функциональным элементом или без него и электродное устройство, сформированное из электродного средства с функциональными элементами, и его применение
US6312304B1 (en) Assembly of microencapsulated electronic displays
CN1589477A (zh) 一种可矩阵寻址光电设备以及该相同设备中的电极装置
RU2000100933A (ru) Электрически адресуемое устройство, способ электрической адресации и использование этого устройства и этого способа
KR20090029373A (ko) 유기 박막 트랜지스터를 구비하는 표시 장치
KR100483593B1 (ko) 비휘발성 메모리 소자와 그 행렬 디스플레이 패널
CN1757124B (zh) 制造电子装置的方法
CN111596796B (zh) 一种三维触控模组及其驱动方法、显示装置
CN104205402A (zh) 光电装置及其制造方法
GB2572741A (en) Pixelated sensor devices with organic photoactive layer
CN109031819A (zh) 显示面板、显示面板的控制方法和显示设备
US10971550B2 (en) Photodiode arrays
Zhou et al. A memristive-photoconductive transduction methodology for accurately nondestructive memory readout
JPH08255488A (ja) 抵抗層構造体
NO311119B1 (no) Elektrisk adresserbar, passiv innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning ogfremgangsmåte

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B90T Transfer of trial file for re-examination
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021030

Effective date: 20040429

S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
S601 Decision to reject again after remand of revocation
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee