KR20010021002A - 반도체 장치 및 반도체 장치를 제조하는 방법 - Google Patents

반도체 장치 및 반도체 장치를 제조하는 방법 Download PDF

Info

Publication number
KR20010021002A
KR20010021002A KR1020000033420A KR20000033420A KR20010021002A KR 20010021002 A KR20010021002 A KR 20010021002A KR 1020000033420 A KR1020000033420 A KR 1020000033420A KR 20000033420 A KR20000033420 A KR 20000033420A KR 20010021002 A KR20010021002 A KR 20010021002A
Authority
KR
South Korea
Prior art keywords
contact
trench
interconnect layer
insulating film
interconnect
Prior art date
Application number
KR1020000033420A
Other languages
English (en)
Inventor
나까지마류지
Original Assignee
가네코 히사시
닛폰 덴키주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키주식회사 filed Critical 가네코 히사시
Publication of KR20010021002A publication Critical patent/KR20010021002A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

다중층 상호접속 구조는 상호접속층과 접점을 포함하며, 상기 상호접속층은 절연막의 트렌치내에 제공되며, 상기 접점은 상호접속층과 기판 사이의 접속을 이룬다. 트렌치내의 상호접속층은 상호접속의 기능과 상기 접점을 형성하기 위한 마스크의 기능을 둘다 갖는다.

Description

반도체 장치 및 반도체 장치를 제조하는 방법{Semiconductor device and method for manufacturing same}
1. 발명의 분야
본 발명은 트렌치 상호접속부와 접점을 효과적으로 형성하는 것이 가능한 반도체 장치와, 그러한 반도체 장치를 제조하는 방법에 관한 것이다.
2. 관련된 종래기술의 설명
상호접속부를 형성하는 대머신 방법에 관한 활발한 연구가 수행되고 있는데, 이 방법은 접점 및 트렌치 상호접속부를 형성할 때에 포토리소그래피를 이용하는 일반적인 방법이다.
아직 공개되지는 않았지만 본 출원과 동일한 출원인에 의해 출원된 일본국 특허출원 제11-003538호에 기술된 접점 및 트렌치 상호접속부를 형성하기 위해서 단일 포토리소그래피 프로세스가 사용되는 반도체 제조 방법이 아래에서 도9 및 도10을 참조하여 설명될 것이다.
도9(a)에서, 구멍(22a, 22b)은 중간층 절연막(21)상에 형성된다. 구멍중의 하나의 구멍(22a)은 트렌치 상호접속부의 형성만을 위해서 사용되며, 다른 구멍(22b)은 접점 및 트렌치 상호접속부의 형성을 위해서 사용된다.
제1 스톱퍼층(23)은 중간층 절연막(21)상에 증착되며, 제2 스톱퍼층(24)은 제1 스톱퍼층(24)상에 증착되어 구멍(22a)을 채우는데, 구멍(22a) 안에서 제2 스톱퍼층(24)은 측벽과 하부면에만 부착된다.
도9(b)에 도시되었듯이, 제2 스톱퍼층(24)은 비등방성 에칭을 사용하여 에칭백(etched back)된다.
상기 사항이 완료된 때, 중간 절연막(21)은 접점 하부에서만 노출되기 때문에, 도9(b)에 도시되었듯이 비등방성 에칭 프로세싱이 계속되며, 도9(c)에 도시되었듯이, 접점 구멍(22c)이 중간 절연막내에 형성된다.
도9(c)에 도시되었듯이, 접점 구멍(22c)은 구멍(22b)의 측벽에 부착된 스톱퍼층(24)을 마스트로서 사용하여 형성되기 때문에, 그것은 구멍(22b)의 직경보다 작은 직경을 갖는다.
다음에는, 도10(a)에 도시된 바와 같이, 스톱퍼층(23, 24)은 중간 절연막(21)으로부터 제거되고, 구멍(22a, 22b)으로부터 제거된다.
또한, 도10(b)에 도시된 바와 같이, 상호접속부로서 작용할 도체 재료층(25)은 중간 절연막(21)의 전체 표면상에 막으로서 형성되며, 그 후에, 도10(c)에 도시된 바와 같이, 과다한 도체 재료층(25)은 연마에 의해 제거되어, 도체 재료층(25)은 구멍(22a)을 트렌치 상호접속부(26)로서 채우며, 도체 재료층(25)은 구멍(22b)을 트렌치 상호접속부(26)로서 채우고, 도체 재료층(25)은 또한 접촉구멍 반도체 장치를 채운다.
그러나, 도9 및 도10과 관련하여 기술되었듯이, 관련 기술의 반도체 장치를 제조하는 방법에 있어서, 스톱퍼층(24)은 구멍(22b)의 측벽에 부착되며 접촉 구멍 반도체 장치는 이 스톱퍼층(24)을 마스크로서 사용하여 형성되기 때문에, 스톱퍼층(24)를 형성하고 스톱퍼층(24)을 다시 에칭하고 접촉 구멍 반도체 장치를 형성한 후에, 구멍(22a, 22b)과 접촉 구멍 반도체 장치를 도체 재료층(25)으로 채우는 것이 필요하게 되어, 프로세스 단계의 수를 감소시키는 능력을 제한한다.
따라서, 본 발명의 목적은 프로세스의 수를 감소시키는 것이 가능한 반도체 장치와 그 반도체 장치를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명은 다음의 기본적인 기술적 구성을 갖는다.
구체적으로 말해서, 본 발명에 따른 반도체 장치는 다중층 상호접속 구조를 갖는데, 이 다중층 상호접속 구조는 상호접속층과 접점을 포함하며, 상호접속층은 절연막내의 트렌치내에 제공되며, 접점은 상부 및 하부 상호접속층들 사이에 또는 상호접속층과 기판 사이에 접속을 이루고, 트렌치내의 상호접속층은 상호접속의 기능과 접촉 구멍을 형성하기 위한 마스크의 기능을 갖는다.
트렌치내의 상기 상호접속층은 접촉 구멍을 형성하기 위한 마스크의 기능을 갖기 때문에, 상기 절연막상에 또다른 절연막이 형성되는 시점에 접촉 구멍이 형성되어야 하는지를 선택하는 것이 가능하다.
트렌치내의 상호접속층은 트렌치의 내부 측면을 따라서 측벽으로서 형성되어, 접촉 구멍의 형성을 위하여 그 내부에 애퍼쳐를 형성한다.
접점은 상호접속층에 대하여 자체-정렬되도록 형성된다.
접점이 형성될 때, 트렌치내의 상호접속층내에 형성된 애퍼쳐는 접점의 구멍을 채우는 도체와 일체로 채워진다.
본 발명에 따른 반도체 장치를 제조하는 방법은 다중층 상호접속 구조를 가진 반도체 장치를 제조하는 방법인데, 이 다중층 상호접속 구조는 상호접속층과 접점을 포함하며, 상호접속층은 절연막내의 트렌치내에 제공되며, 접점은 상부 및 하부 상호접속층들 사이에 또는 상호접속층과 기판 사이에 접속을 이루는데, 상호접속층은 트렌치내에 형성되고, 애퍼쳐는 상호접속층내의 접촉 구멍의 형성을 위해 형성되며, 접촉 구멍은 애퍼쳐가 내부에 형성된 상기 상호접속층을 마스크로서 사용하여 형성된다.
트렌치내의 상호접속층내에 애퍼쳐를 형성함으로써, 상기 절연막상에 또다른 절연막이 증착되는 시점에서 접촉 구멍이 형성되어야 하는지를 선택하는 것이 가능하여, 임의의 접촉 구멍 형성을 가능하게 한다.
상호접속층은 트렌치의 내부 측면을 따라 측벽으로서 형성되는데, 그 내부에 애퍼쳐가 접촉 구멍의 형성을 위해서 형성되며, 접점은 상호접속층에 대하여 자체-정렬되도록 형성된다.
도체는 상호접속층내에 형성된 애퍼쳐를 통해서 접촉 구멍내에 일체로 채워진다.
트렌치의 상대적인 폭을 사용하여, 하나의 동일한 프로세스 단계에서, 애퍼쳐가 접촉 구멍을 위해 내부에 형성되는 상호접속층의 형성과 트렌치내의 도체로 채워지는 상호접속층의 형성 사이의 구별이 가능하다.
도1(a)는 본 발명의 제1 및 제2 실시예을 위해 공통으로 사용되는 마스크 패턴을 도시하는 도면이고, 도1(b)는 도1(a)에 도시된 마스크 패턴을 사용하여하나의 동일한 프로세스 단계를 사용하여 선택적으로 형성된, 접점 구멍을 위한 애퍼쳐가 내부에 형성된 상호접속층과 채워진 트렌치에 의해서 형성된 상호접속층을 도시하는 도면.
도2(a)내지 도2(c)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하기 전의 시점에서 접점을 형성하는 경우에 대한 프로세스 시켄스을 도시하는 단면도.
도3(a)내지 도3(c)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하기 전의 시점에서 접점을 형성하는 경우에 대한 프로세스 시켄스을 도시하는 단면도.
도4(a)내지 도4(c)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하기 전의 시점에서 접점을 형성하는 경우에 대한 프로세스 시켄스을 도시하는 단면도.
도5(a) 및 도5(b)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하는 시점에서 접점을 형성할 것이지 또는 형성하지 않을 것인지를 선택하므로써 접점을 형성하는 경우에 대한 프로세스 시켄스를 도시하는 단면도.
도6(a) 및 도6(b)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하는 시점에서 접점을 형성할 것이지 또는 형성하지 않을 것인지를 선택하므로써 접점을 형성하는 경우에 대한 프로세스 시켄스를 도시하는 단면도.
도7(a) 및 도7(b)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하는 시점에서 접점을 형성할 것이지 또는 형성하지 않을 것인지를 선택하므로써 접점을 형성하는 경우에 대한 프로세스 시켄스를 도시하는 단면도.
도8(a) 및 도8(b)는 본 발명에 따른 반도체 장치 제조방법에 있어서 절연막상에 다른 절연막을 증착하는 시점에서 접점을 형성할 것이지 또는 형성하지 않을 것인지를 선택하므로써 접점을 형성하는 경우에 대한 프로세스 시켄스를 도시하는 단면도.
도9(a) 내지 도9(c)는 종래기술의 프로세스 시켄스를 도시하는 단면도.
도10(a) 내지 도10(c)는 종래기술의 프로세스 시켄스를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
6 : 상호접속층 1a :애퍼쳐
: 접점 4 : 절연막
4b : 트렌치 5 : 도체
: 기판 8 : 제1 스톱퍼층
: 포토레지스트 L1, L2 : 트렌치 폭
양호한 실시예의 상세한 설명
본 발명의 실시예들이 첨부된 도면들을 참조하여 아래에서 상세히 설명된다.
도4 및 도8에 도시되었듯이, 본 발명에 따른 반도체 장치는 다중층 상호접속 구조를 갖는다.
다중층 상호접속 구조는 상호접속층(1)과 접점(3)을 포함한다. 상호접속층(1)은 절연막(4, 5)의 트렌치(4a, 5a)내에 제공되며, 접점(3)은 상호접속층(1)과 기판(7) 사이의 (또는 상부 상호접속층(도시되지 않음)과 하부 상호접속층(1) 사이의) 접속을 이룬다.
도4 및 도8에 도시된 바와 같이, 본 발명에 따른 반도체 장치에서, 트렌치(4a)내에 형성된 상호접속층(1)은 상호접속층의 기능을 가지며, 또한 접점(3)을 위한 구멍의 형성을 위한 마스크의 기능을 갖는다.
또한, 도8에 도시된 바와 같이, 본 발명에 따른 반도체 장치에 있어서, 트렌치(4a)내의 상호접속층(1)은 접점(3)의 구멍을 위한 마스크의 기능을 가져서, 절연막(4)상에 다른 절연막이 증착되는 시점에서 접점(3)을 위한 애퍼쳐를 형성할 것이지 아닌지를 선택할 수 있게 한다.
도4(a) 및 도6(a)에 도시되었듯이, 트렌치(4a)내의 상호접속층(1)은 트렌치의 내부 측면을 따라 측벽으로서 형성되며, 트렌치의 내부에서 애퍼쳐가 접점(3)을 위한 구멍을 형성하기 위해 형성되며, 이 접점(3)은 상호접속층(1)과 자체-정렬되도록 형성된다.
도4(b) 및 도4(c)와 도8(a) 및 도8(b)에 도시된 바와 같이, 접점(3)이 형성되었을 때에 트렌치(4a)내의 상호접속층(1)내에 형성된 애퍼쳐(1a)는 접점(3)의 구멍을 채우는 도체(5)로 일체로 채워진다.
본 발명에 따른 반도체 장치를 제조하는 방법이 아래에 설명되는데, 이 설명은 절연막(4)상에 다른 절연막(5)을 증착하기 전의 시점에서 접점(3)이 형성되는 경우와(도2 내지 도4에 도시된 제1 실시예), 절연막(4)상에 다른 절연막(5)을 증착하는 시점에서 접점(3)의 구멍을 형성할 것인지 아닌지를 선택하여 임의의 접점 형성이 수행되는 경우로(도5 내지 도8에 도시된 제2 실시예) 나누어진다.
본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법이 도2 내지 도4에 도시되는데, 접점은 절연막상에 다른 절연막을 증착시키기 전의 시점에서 형성된다.
도1(a)는 제1 및 제2 실시예에 공통하게 사용되는 마스크 패턴을 도시한다. 이 마스크 패턴은 상호접속층(1, 6)의 형성을 위해 요구되는 트렌치(해칭으로 표시됨)(4a, 4b)의 형성을 위해 사용된다.
도1(b)는 접촉 애퍼쳐(1a)가 형성된 상호접속층(1)과 트렌치를 채우므로써 형성된 상호접속층(6)이 하나의 프로세스 단계에서 트렌치(4a, 4b)의 상대적인 트렌치 폭(L1, L2)을 사용하여 도1(a)에 도시된 바와 같은 마스크 패턴을 사용하므로써 선택적으로 형성되는 구성을 도시한다.
도1에서 2개의 상호접속층(1, 6)이 절연막상에 서로 평행하게 배열되었지만, 상호접속층의 수는 2로 제한되지 않는다는 것을 이해할 것이다.
도2(a)에 도시되었듯이, 제1 중간층 절연막(BPSG, SiO2등)(4)과 제1 스톱퍼층(Si3N4, SiON 등)(8)은 실리콘 기판 또는 하부 상호접속층(이 도면에 도시된 바와 같이 Si 기판(7))상에 형성된다.
도2(b)에 도시되었듯이, 포토레지스트(9)는 제1 스톱퍼층(8)상에 형성되었고, 트렌치를 형성하기 위해 사용된 애퍼쳐( 9a, 9b)는 도1(a)에 도시된 바와 같은 마스크 패턴을 사용하여 포토리소그래피 프로세스를 사용하여 포토레지스트(9)내에 형성된다.
도2(c)에 도시되었듯이, 포토레지스트(9)를 마스크로서 사용하여, 비등방성 에칭이 수행되어, 절연막(4)내에 트렌치(4a, 4b)를 형성한다.
다음에는 도3(a)에 도시되었듯이, 포토레지스트(9)가 제거되며, 그 후에 도3(b)에 도시되었듯이, 제1 도체(폴리실리콘, WSi, W 등)(10)가 제1 스톱퍼층(8)상에 또한 트렌치(4a, 4b)내에 막으로서 성장된다.
이 막이 성장된 때에, 막의 두께는 다음의 방정식을 만족시켜야 한다.
(상호접속 트렌치 폭)/2 < 막 두께 < (접점 트렌치 폭)/2
이 두께 관계를 만족시키는 상태 하에서, 도체(10)가 좁은 폭(L2)을 갖는 트렌치(4a)의 내부를 완전히 채우더라도, 도체(10)는 넓은 폭(L2)을 갖는 트렌치(4b)의 측벽에 측벽으로서 부착되어 애퍼쳐(1a)가 그 내부에 형성되고, 중간층 절연막(4)은 트렌치(4a)의 하부에서 노출된다.
상호접속부와 접점을 동시에 형성하기 위해서, 다음의 조건을 만족시키는 것이 추가로 필요하다.
(상호접속 트렌치 폭)/2 ≤ 측벽 상호접속막 두께
접점 트렌치 폭 > 측벽 상호접속막 두께
따라서, 도3(b)에 도시된 프로세스 단계에서, 접촉 애퍼쳐(1a)가 내부에 형성되는 상호접속층(1)의 형성을 위해 요구되며 트렌치(4a)의 내부표면에 부착되는 도체(10)를 첨가하기 위한 제1 프로세스와, 상호접속층(6)을 형성하기 위해서 요구되는 도체(10)로 트렌치(4b)를 채우기 위한 제2 프로세스와 같은 2개의 프로세스들이 트렌치(4a, 4b)의 트렌치 폭의 상대적 크기(4a>4b)를 사용하여 하나의 프로세스에서 수행될 수 있다.
다음에는, 도3(c)에 도시된 바와 같이, 과잉 도체(10)는 도체(10)를 에칭-백하기 위해서 비등방성 에칭 프로세스를 사용하여 제거될 수 있다.
상기와 같이, 도3(b)와 도3(c)의 프로세스 단계들을 사용하여, 상호접속층(1, 6)의 형성이 완료된다.
본 발명의 이 실시예에서, 트렌치(4a, 4b)의 트렌치 폭의 상대적 크기(4a>4b)는 접점 애퍼쳐(1a)가 내부에 형성되는 상호접속층(1)과 트렌치(4b)를 채우므로써 형성된 상호접속층(6)를 하나의 동일한 프로세스 단계에서 선택적으로 형성하기 위해 사용된다(도1(b)).
도1(b)에서 명백하듯이, 상호접속층(1)은 트렌치의 내부표면을 따라서 무한 측벽으로서 형성되며, 트렌치의 내부에는 접촉 구멍을 만들기 위한 애퍼쳐(1a)가 형성되고, 절연막(4)이 애퍼쳐(1a) 내에서 노출되기 때문에, 상호접속층(1)은 상접속의 기능만이 아니라 그 모양을 사용하여 절연막(4)내에 접점(3)를 위한 구멍을 형성하기 위한 마스크의 기능도 갖는다.
다음에는, 상호접속층(1)과 기판(7) 사이의 접속을 위한 접점(3)이 형성된다.
본 발명의 이 실시예에서, 이것을 수행하기 위해서 리소그래피 프로세스를 사용하기보다, 오히려 중간층 절연막(4)에 대한 비등방성 에칭이 수행되어, 접점(3)을 형성한다.
즉, 도4(a)에 도시된 바와 같이, 중간층 절연막(4)은 상호접속층(1)내에 형성된 접점 애퍼쳐을 통해서 트렌치(4a)의 하부에서 노출되는데, 다른 부분들은 스톱퍼층(8) 또는 도체(10)에 의해 덮혀 있으며, 이것은 중간층 절연막(4)의 구성 재료에 대한 에치을 수행할 때에 선택성이 있다는 것을 뜻한다.
도4(a)에 도시된 바와 같이, 리소그래피를 사용하기보다 오히려, 접촉 구멍이 내부에 형성된 상호접속층(1)을 마스크로서 사용하여, 전체 표면의 에칭이 수행되어, 중간층 절연막(4) 내에 상호접속층(1)과 자체-정렬되도록 접촉구멍(3)을 형성한다.
다음에는, 도4(b)에 도시되었듯이, 접점(3)을 위한 구멍을 형성한 후에, 제2 도체(폴리실리콘, WSi, W 등)가 막으로서 성장되며, 제2 도체(11)가 상호접속층(1) 내에 형성된 접촉 구멍(1a)을 통해서 접저(3)의 구멍을 채운다.
상호접속층(1)의 접촉 애퍼쳐(1a)를 통해서 제2 도체(11)로 접점(3)의 구멍을 채울 때, 상호접속층(1) 내에 형성된 접촉 애퍼쳐(1a)는 제2 도체(11)에 의해 채워진다.
마지막으로, 도4(c)에 도시된 바와 같이, 비등방성 에칭이 에칭 백을 달성하기 위해서 도체(11)에 대해서 수행되거나 금속 CMP가 수행되어, 과다한 도체(11)가 제거된다. 도4(c)는 에칭 백이 수행되는 경우를 도시한다.
상기와 같이, 본 발명의 제1 실시예에 따라서, 접점(3)을 형성하기 위해서 리소그래피을 사용하지 않고 상호접속층과 접점을 형성하는 것이 가능하다.
또한, 접점(3)의 구멍을 형성할 때에, 상호접속층(1)이 에칭 마스크로서 사용되기 때문에, 접점(3)의 구멍의 직경은 (리소그래피에 의해 형성된 트렌치 폭(L1))에서 (트렌치(4a)의 측벽상에 측벽으로서 형성된 도체(상호접속층)(10)의 성장 두께(X2))를 뺀 것과 같으며, 따라서, 리소그래피의 해상도 한계보다 작은 접점(3)을 위한 구멍의 형성을 가능하게 한다.
도5 내지 도8은 절연막(4)상에 다른 절연막(5)의 증착이 수행되는 시점에서 접점(3)을 위한 구멍의 형성 또는 형성하지 않음을 선택적으로 수행하는 경우에 대한 본 발명에 따른 반도체 장치를 제조하기 위한 방법의 프로세스 시켄스를 단면도로서 도시한다.
도5(a)에 도시된 단계까지의 프로세스 단계들은 제1 실시예에 관한 도2(a) 내지 도3(c)의 단계들과 동일하다.
다음에는, 도5(a)에 도시된 바와 같이, 제2 중간 절연막(5)이 제1 실시예에 대하여 도3(c)에 도시된 상태까지 프로세스된 기판의 전체 표면상에 증착된다.
다음에는, 도5(b)에 도시된 바와 같이, 포토레지스트(BPSG, SiO2등)가 제2 중간층 절연막(5)상에 증착된다.
도5(b)에 도시된 바와 같이, 절연막(4)상에 다른 절연막(5)을 증착하는 시점에서 접점(3)을 위한 애퍼쳐를 형성할 것인지 또는 형성하지 않을 것인지가 선택되며, 접점(3)을 위한 애퍼쳐가 내부에 형성될 영역내의 포토레지스트내에 애퍼쳐(12a)를 제공하기 위해서 리소그래피 프로세스가 사용된다.
다음에는, 도6(a)에 도시된 바와 같이, 포토레지스트(1)를 마스크로서 사용하여, 제2 접점(13)을 위한 구멍이 절연막(5)상에 형성되며, 상호접속층(1)을 마스크로서 사용하여, 접점(3)을 위한 구멍이 제1 중간층 절연막(4)내에 형성된다.
도6(a)에 도시된 프로세스 단계에서, 포토레지스트(12)를 마스크로서 사용하여 제2 중간층 절연막(5)을 에칭할 때에, 포토레지스트(12)의 애퍼쳐(12a)를 통해서 제2 중간층 절연막(5)의 일부분에 애퍼쳐를 형성하는 것에 추가하여, 접촉 구멍(1a)이 형성된 상호접속층(1)을 오버에칭을 수행하기 위한 마스크로서 사용하여, 상호접속층(1)내에 형성된 접점 애퍼쳐(1a)를 통해서 제1 중간층 절연막(4)내에 접점(3)을 위한 구멍이 형성된다.
이 프로세스에서, 제1 스톱퍼층(8)과 상호접속층(1)은 제1 중간층 절연막(4)의 과다한 에칭을 막기 위해서 마스크로서 측벽 기능으로서 작용한다.
상기 프로세스의 뒤에는, 도6(b)에 도시된 바와 같이, 포토레지스트(12)가 제거된다.
다음에는, 도7(a)에 도시된 바와 같이, 접점(3)을 위한 구멍을 형성한 후에, 제2 도체(폴리실리콘, WSi, W 등)(11)가 막으로서 성장되어, 상호접속층(1)내에 형성된 접촉 구멍(1a)을 통해서 접점(3)을 위한 구멍으로 제2 도체(11)를 채운다.
제1 접촉 애퍼쳐(1a)를 통해서 제2 도체(11)로 접점(3)의 구멍을 채울 때, 제2 도체(11)는 상호접속층(1)내에 형성된 접촉 애퍼쳐(1a)를 채운다.
이 실시예는 도체(11)로 접점(3)의 구멍을 채우는 것과 상호접속층(2)의 형성이 하나의 동일한 프로세스 단계에서 수행되는 경우에 대해 기수되었지만, 또한, 접점(3)의 구멍내에 접촉 플러그를 형성하고 다음에는 상호접속층(2)을 형성하는 것이 가능하며, 이러한 프로세스들은 별개로 수행된다.
다음에는, 도7(b)에 도시된 바와 같이, 포토레지스트(BPSG, SiO2등)(14)는 제2 도체(11)상의 상호접속층(2)으로서 작용할 영역내에 증착된다.
다음에는, 도8(a)에 도시된 바와 같이, 포토레지스트(14)를 마스크로서 사용하여, 과다한 도체(11)가 제거되어, 상호접속층(2)을 형성하고, 마지막으로, 도8(b)에 도시된 바와 같이, 포토레지스트(14)가 제거된다.
상호접속층(2)을 형성할 때에, 상호접속층(1)과 상호접속층(2)은 제2 도체(13)를 통해서 연결되며, 상호접속층(1)과 기판(7)은 접점(3)을 통해서 연결된다.
상기 실시예의 상기 설명은 제2 도체(13)를 형성하고 또한 상호접속층(2)을 형성하기 위해서 2개의 리소그래피 프로세스 단계들이 사용되는 경우에 대한 것이지만, 또한, 제1 실시예에서처럼 제2 도체(13)를 형성하기 위해서 리소그래피 프로세스를 제거하는 것이 가능한 경우인 도3(b) 내지 도4(c)에 도시된 단계들을 채용하는 것이 가능하다.
상기와 같이, 본 발명의 제1 실시예에 따라서, 접점(3)을 형성하기 위해서 리소그래피을 사용하지 않고 상호접속층과 접점을 형성하는 것이 가능하다.
또한, 접점(3)의 구멍을 형성할 때에, 상호접속층(1)이 에칭 마스크로서 사용되기 때문에, 접점(3)의 구멍의 직경은 (리소그래피에 의해 형성된 트렌치 폭(L1))에서 (트렌치(4a)의 측벽상에 측벽으로서 형성된 도체(상호접속층)(10)의 성장 두께(X2))를 뺀 것과 같으며, 따라서, 리소그래피의 해상도 한계보다 작은 접점(3)을 위한 구멍의 형성을 가능하게 한다.
상기한 바와 같이 본 발명의 제2 실시예에 따라, 접점(3)을 위한 애퍼쳐를 형성하는 것 또는 형성하지 않는 것이 절연막(4)상에 다른 절연막(5)을 증착하는 시점에서 선택되어, 임의의 접점 형성을 가능하게 한다.
상기에서 상세히 설명된 본 발명에 따라서, 접점을 형성할 때에 리소그래피를 사용하지 않고 상호접속층과 접점을 형성하는 것이 가능하다.
또한, 접점 구멍을 형성할 때에, 리소그래피의 해상도 한계를 초과하는 작은 접점 구멍을 형성하는 것이 가능하다.
또한, 절연막상에 다른 절연막이 증착되는 시점에서 접촉 애퍼쳐를 형성하거나 또는 형성하지 않는 것을 선택하므로써, 접점들을 임의로 형성하는 것이 가능하다.

Claims (9)

  1. 다중층 상호접속 구조를 포함하는 반도체 장치에 있어서,
    상기 다중층 상호접속 구조는 상호접속층과 접점을 포함하고,
    상기 상호접속층은 절연막내의 트렌치내에 제공되며,
    상기 접점은 상부 및 하부 상호접속층들의 사이의 또는 상호접속층과 기판의 사이의 접속을 이루며,
    상기 트렌치내의 상호접속층은 상호접속의 기능과 상기 접촉 구멍을 형성하기 위한 마스크의 기능을 갖는, 반도체 장치.
  2. 제1항에 있어서, 상기 트렌치내의 상기 상호접속층은 접촉 구멍을 위한 마스크의 기능을 가지며, 따라서, 상기 절연막상에 다른 절연막이 증착되는 시점에서 애퍼쳐를 형성할 것인지 또는 형성하지 않을 것인지를 선택하는 것을 가능하게 하는, 반도체 장치.
  3. 제1항에 있어서, 상기 트렌치내의 상기 상호접속층은 상기 트렌치의 측면을 따라서 측벽으로서 형성되며, 상기 트렌치의 내부에는 상기 접점을 위한 애퍼쳐가 형성되고, 상기 접점은 상기 상호접속층에 대하여 자체-정렬되도록 형성되는, 반도체 장치.
  4. 제1항에 있어서, 상기 접점을 형성할 때에, 상기 트렌치내의 상기 상호접속층내에 형성된 애퍼쳐는 상기 접점의 구멍을 도체 재료로 일체로 채우므로써 형성되는, 반도체 장치.
  5. 다중층 상호접속 구조를 가진 반도체 장치가 제조되는 반도체 장치를 제조하는 방법에 있어서,
    상기 다중층 상호접속 구조는 상호접속층과 접점을 포함하고,
    상기 상호접속층은 절연막내의 트렌치내에 제공되며,
    상기 접점은 상부 및 하부 상호접속층들의 사이의 또는 상호접속층과 기판의 사이의 접속을 이루며,
    상기 방법은,
    상기 트렌치내에 상호접속층을 형성하는 단계와,
    상기 상호접속층내에 접점 구멍을 형성하기 위한 애퍼쳐를 형성하는 단계와,
    상기 애퍼쳐가 내부에 형성된 상기 상호접속층을 마스크로서 사용하여 접점 구멍을 형성하는 단계를 포함하는, 반도체 장치 제조방법.
  6. 제5항에 있어서, 상기 트렌치내의 상호접속층내에 애퍼쳐를 형성하므로써, 상기 절연막상에 다른 절연막이 증착되는 시점에서 접점을 형성할 것인지 또는 형성하지 않을 것인지가 선택되어, 상기 접점을 임의로 형성하는, 반도체 장치 제조방법.
  7. 제5항에 있어서, 상기 상호접속층은 상기 트렌치의 측면을 따라서 측벽으로서 형성되며, 상기 트렌치의 내부에는 상기 접점을 위한 애퍼쳐가 형성되고, 상기 접점은 상기 상호접속층에 대하여 자체-정렬되도록 형성되는, 반도체 장치 제조방법.
  8. 제5항에 있어서, 상기 접점 구멍은 상기 상호접속층내에 형성된 애퍼쳐를 통해서 도체 재료로 채워지는, 반도체 장치 제조방법.
  9. 제5항에 있어서, 상기 트렌치의 트렌치 폭들의 상대적 크기는 접촉 애퍼쳐가 내부에 형성되는 상호접속층과, 트렌치를 채우므로써 형성되는 상호접속층을 하나의 동일한 프로세스 단계에서 선택적으로 형성하기 위해 사용되는, 반도체 장치 제조방법.
KR1020000033420A 1999-06-17 2000-06-17 반도체 장치 및 반도체 장치를 제조하는 방법 KR20010021002A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-171333 1999-06-17
JP11171333A JP2001007199A (ja) 1999-06-17 1999-06-17 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
KR20010021002A true KR20010021002A (ko) 2001-03-15

Family

ID=15921293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033420A KR20010021002A (ko) 1999-06-17 2000-06-17 반도체 장치 및 반도체 장치를 제조하는 방법

Country Status (3)

Country Link
JP (1) JP2001007199A (ko)
KR (1) KR20010021002A (ko)
TW (1) TW473999B (ko)

Also Published As

Publication number Publication date
JP2001007199A (ja) 2001-01-12
TW473999B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
JP4057083B2 (ja) 半導体集積回路の製造方法
US5747383A (en) Method for forming conductive lines and stacked vias
KR100303366B1 (ko) 반도체 소자의 배선 형성방법
US20030060037A1 (en) Method of manufacturing trench conductor line
KR20000004334A (ko) 반도체 소자의 금속배선 형성방법
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
KR20010021002A (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100336770B1 (ko) 커패시터 형성방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US6599825B2 (en) Method for forming wiring in semiconductor device
KR100525088B1 (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100271660B1 (ko) 반도체소자의 층간절연막 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR100301810B1 (ko) 반도체 메모리 소자의 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR0175518B1 (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application