KR20010008926A - 다층 반도체 칩 패키지 제작 방법 - Google Patents

다층 반도체 칩 패키지 제작 방법 Download PDF

Info

Publication number
KR20010008926A
KR20010008926A KR1019990027018A KR19990027018A KR20010008926A KR 20010008926 A KR20010008926 A KR 20010008926A KR 1019990027018 A KR1019990027018 A KR 1019990027018A KR 19990027018 A KR19990027018 A KR 19990027018A KR 20010008926 A KR20010008926 A KR 20010008926A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wire
lead frame
multilayer
bonding
Prior art date
Application number
KR1019990027018A
Other languages
English (en)
Other versions
KR100618541B1 (ko
Inventor
정일규
강선원
권대훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990027018A priority Critical patent/KR100618541B1/ko
Publication of KR20010008926A publication Critical patent/KR20010008926A/ko
Application granted granted Critical
Publication of KR100618541B1 publication Critical patent/KR100618541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 크기 및 본딩 패드의 위치가 동일한 2개 이상의 반도체 칩을 적층하여 패키지한 다층 반도체 칩 패키지 제작 방법에 관한 것으로, 본 발명에 의하면 동일한 크기를 갖는 적어도 2 개 이상의 반도체 칩중 어느 하나의 반도체 칩의 본딩 패드와 인너 리드를 와이어 본딩한 후, 와이어 본딩된 반도체 칩의 상면으로부터 와이어가 노출되지 않도록 비전도성 접착물질을 도포한 다음 반도체 칩의 상면에 또다른 반도체 칩을 안착시킨 후, 상부에 위치한 반도체 칩과 리드 프레임의 해당 인너 리드를 와이어 본더에 의하여 와이어 본딩함으로써 그 크기를 최소화할 수 있으며, 반도체 패키지의 성능 및 집적도가 크게 향상된다.

Description

다층 반도체 칩 패키지 제작 방법{Method for fabricating multi-chip semiconductor package}
본 발명은 다층 반도체 칩 패키지 제작 방법에 관한 것으로 특히, 크기 및 본딩 패드의 위치가 동일한 2개 이상의 반도체 칩을 적층하여 패키지로 제작한 다층 반도체 칩 패키지 제작 방법에 관한 것이다.
최근, 전자 및 정보기기의 다기능화, 고속화 및 대용량화에 대응하고 메모리 모듈의 실장밀도를 향상시켜 전자 및 정보기기를 소형화시키기 위해서 여러개의 반도체 패키지를 수직 또는 수평으로 적층시킨 적층형 반도체 패키지가 개발되고 있다.
다른 한편으로, 하나의 패키지에 복수개의 반도체 칩을 실장한 후, 반도체 칩과 리드 프레임을 와이어 본딩함으로써 반도체 패키지의 용량을 대형화하거나 처리 속도를 빠르게 하는 다층 반도체 칩 패키지가 개발되고 있다.
도 1에는 다층 반도체 칩 패키지(100)의 일례가 도시되어 있는 바, 도 1은 다층 반도체 칩 패키지(100)의 몰드 부분을 제거한 후 반도체 칩(10,20)과 리드 프레임(40) 및 반도체 칩(10,20)과 리드 프레임(40)을 전기적으로 연결하는 와이어(50)의 사시도가 도시되고 있다.
이때, 다층 반도체 칩 패키지(100)중 하부에 위치한 반도체 칩(10)은 반드시 상부에 위치한 반도체 칩(20)보다 크기가 커야만 하는데, 이는 하부에 위치한 반도체 칩(10)과 리드 프레임(40)이 와이어 본딩되기 위해서는 필연적으로 최소 이격 거리 W를 필요로 하기 때문이다.
이와 같은 최소 이격 거리 W에 의하여 동일한 크기를 갖는 2 개의 반도체 칩을 겹쳐서 다층 반도체 칩 패키지를 제작하는데 많은 어려움이 있음으로 주로 하부 반도체 칩(10)으로 칩 크기가 비교적 큰 메모리 반도체 칩을 사용하고, 상부 반도체 칩(20)으로 칩 크기가 비교적 작은 비 메모리 반도체 칩을 사용하여 다층 반도체 칩 패키지(100)를 제작한다.
도 2에는 다층 반도체 칩 패키지(200)의 다른 일례가 도시되어 있는 바, 도 2의 다층 반도체 칩 패키지(200)는 크기가 동일한 2 개의 반도체 칩(110,120)의 후면이 서로 마주보도록 위치시킨 후, 외부를 향하고 있는 반도체 칩(110,120)의 본딩 패드(115,125)에 리드 프레임(130)의 인너 리드(133)를 안착시킨 상태로 접속하여 2 개의 반도체 칩(110,120)으로 이루어진 다층 반도체 칩 패키지(200)를 제작한 것이 도시되어 있다.
그러나, 도 1의 일례에 따르면 동일한 크기를 갖는 반도체 칩 예를 들면, 비 메모리 반도체 칩 2 개 이상, 메모리 반도체 칩 2 개 이상을 앞서 언급하였듯이 와이어 본딩 과정에서의 어려움으로 인하여 다층으로 제작하는데 많은 어려움이 있다.
또한, 이와 같은 문제점을 극복 가능한 도 2의 일례에 의하면 동일한 크기를 갖는 반도체 칩 2 개(110,120)를 다층 반도체 칩 패키지(200)로 제작하는 것이 가능하지만, 이 경우 단지 크기가 동일한 2 개의 반도체 칩(110,120)만을 다층 반도체 칩 패키지(200)로 제작하는 것이 가능하고, 3 개 이상의 다층 반도체 칩을 다층으로 적층하여 다층 반도체 칩 패키지(200)를 제작하기 위해서는 또다른 방법을 강구해야 하는 어려움이 있다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 크기 및 본딩 패드의 위치가 동일한 동일 종류의 반도체 칩을 적어도 2 개 이상 다층으로 적층할 수 있는 다층 반도체 칩의 제작 방법을 제공함에 있다.
본 발명의 다른 목적은 후술될 본 발명의 상세한 설명에서 보다 명확해질 것이다.
도 1은 종래 다층 반도체 칩 패키지의 몰드를 제거한 상태의 사시도.
도 2는 종래 다층 반도체 칩 패키지의 다른 일례를 도시한 개념도.
도 3은 본 발명에 의한 다층 반도체 칩 패키지의 몰드를 제거한 상태의 사시도.
도 4는 도 3의 B-B 단면도.
도 5는 본 발명에 의한 다층 반도체 칩 패키지의 제작 과정의 일실시예를 도시한 설명도.
도 6은 본 발명에 의한 다층 반도체 칩 패키지의 다른 실시예를 도시한 설명도.
이와 같은 본 발명의 목적을 달성하기 위한 다층 반도체 칩 패키지는 다이 패드, 인너 리드, 아웃터 리드로 구성된 리드 프레임의 다이 패드에 반도체 칩을 접착하고, 반도체 칩의 본딩 패드와 인너 리드를 와이어 본딩한 후, 반도체 칩의 상면에 위치한 와이어가 노출되지 않도록 반도체 칩의 상면에 비전도성 접착물질을 도포하고, 비전도성 접착물질의 상면에 다른 반도체 칩을 접착한 후, 다른 반도체 칩의 본딩 패드와 인너 리드를 와이어 본딩하고, 반도체 칩 및 리드 프레임을 몰딩하여 제작한다.
이하, 본 발명에 의한 다층 반도체 칩 패키지의 제작 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 3 또는 도 4에는 본 발명에 의한 제작 방법에 의하여 제작된 본 발명에 의한 다층 반도체 칩 패키지(300)의 사시도 및 단면도가 도시되어 있는 바, 도 3은 본 발명에 의한 다층 반도체 칩 패키지(300)의 몰드를 제거한 상태의 사시도이고, 도 4는 도 3의 B-B 단면도이다.
첨부된 도 3 또는 도 4를 참조하여, 본 발명에 의한 다층 반도체 칩 패키지(300)의 구성을 살펴보면, 다층 반도체 칩 패키지(300)는 일실시예로 인너 리드(213), 아웃터 리드(216) 및 다이 패드(219)로 구성된 리드 프레임(210), 다이 패드(219)에 접착제(220,도 4 참조)에 의하여 고정된 제 1 반도체 칩(230), 제 1 반도체 칩(230)의 본딩 패드와 리드 프레임(210)의 인너 리드(213)를 전기적으로 연결하는 제 1 와이어(240), 제 1 와이어(240)가 묻히도록 제 1 반도체 칩(230)의 상면에 도포되는 비전도성 접착물질(250), 제 1 와이어(240)와 쇼트되지 않도록 비전도성 접착물질(250)의 상면에 접착되는 제 2 반도체 칩(260), 제 2 반도체 칩(260)의 본딩 패드(265)와 리드 프레임(210)의 다른 인너 리드를 전기적으로 연결하는 제 2 와이어(270) 및 제 2 반도체 칩(260), 제 2 와이어(270) 및 인너 리드(213)를 감싸는 몰드 수지(280,가상선으로 도시)로 구성된다.
이와 같이 구성된 본 발명에 의한 다층 반도체 칩 패키지의 제작 방법을 첨부된 도 5를 참조하여 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이 리드 프레임(210)의 다이 패드(219)에 반도체 칩 제조 공정에 의하여 이미 제작된 제 1 반도체 칩(230)의 후면을 부착하기 위한 접착제(220)를 소정량 도포한다.
이후, 도 5b에 도시된 바와 같이 다이 패드(219)의 접착제(220)에 제 1 반도체 칩(230)의 후면을 안착한 후, 경화시키고 제 1 반도체 칩(230)의 에지(edge)에 형성된 본딩 패드(235)와 리드 프레임(210)의 인너 리드(213)를 와이어 본더에 의하여 와이어(240)로 본딩한다. 이때, 와이어(240)를 제 1 와이어라 칭하기로 한다.
도 5b 공정에 의하여 제 1 반도체 칩(230)의 본딩 패드(235)와 인너 리드(213)가 와이어 본딩되면, 도 5c에 도시된 바와 같이 제 1 반도체 칩(230)의 상면에 비전도성 접착물질(250)을 도포한다.
이때, 비전도성 접착물질(250)의 두께는 매우 중요하다.
비전도성 접착물질(250)은 제 1 반도체 칩(230)의 상면에 형성된 본딩 패드(235)에 접속된 제 1 와이어(240)가 노출되지 않을 정도로 두껍게 제 1 반도체 칩(230)의 상면에 도포한다.
이후, 도 5d에 도시된 바와 같이 비전도성 접착물질(250)의 상면에 제 2 반도체 칩(260)의 후면을 접착시킨다.
이어서, 도 5e에 도시된 바와 같이 제 2 반도체 칩(260)의 상면에 형성된 본딩 패드(265)와 인너 리드(213)를 제 2 와이어(270)에 의하여 와이어 본딩한 후, 도 5f에 도시된 바와 같이 제 1 반도체 칩(230)-제 1 와이어(240)-비전도성 접착물질(250)-제 2 반도체 칩(260)-제 2 와이어(270) 및 리드 프레임(210)의 인너 리드(213)를 몰드 수지(280)로 몰딩한 후, 도시되지 않은 포밍/트리밍 공정 및 테스트 공정을 수행하여 다층 반도체 칩 패키지(300)를 제작한다.
한편, 도 6에는 본 발명에 의한 다층 반도체 칩 패키지(400)의 다른 일실시예가 도시되어 있는 바, 도 6의 일실시예는 리드 프레임(310)의 다이 패드의 앞면, 뒷면에 모두 접착제(320)를 부착한 후, 2 개의 제 1, 제 2 반도체 칩(330,340)을 다이 어탯치하고, 제 1, 제 2 반도체 칩(330,340)의 본딩 패드(335,345)를 리드 프레임의 해당 인너 리드(313)에 제 1, 제 2 와이어(350,360)로 와이어 본딩한다.
이후, 제 1, 제 2 반도체 칩(330,340)의 상면에는 비전도성 접착물질(370)을 도포하되, 제 1, 제 2 와이어(350,360)가 비전도성 접착물질(370)의 외부로 돌출되지 않도록 도포한다.
이어서, 비전도성 접착물질(370)의 상부에 제 3, 제 4 반도체 칩(380,390)을 접착하고, 제 3, 제 4 반도체 칩(380,390)의 상부에 형성된 본딩 패드(385,395)와 리드 프레임(310)의 해당 인너 리드(313)를 제 3, 제 4 와이어(396,397)로 와이어 본딩한다.
이후, 제 1, 제 2 반도체 칩(330,340)-제 1, 제 2 와이어(350,360)-비전도성 접착물질(370)-제 3, 제 4 반도체 칩(380,390)-제 3, 제 4 와이어(396,397)를 몰드 수지에 의하여 몰딩한 후, 트리밍/포밍 공정 및 테스트 공정을 거쳐 도 6에 도시된 다층 반도체 칩 패키지(400)가 제작된다.
본 발명에서는 바람직한 일실시예로 리드 프레임의 다이 패드의 일측면에 2 개의 반도체 칩 또는 다이 패드의 양측면에 4 개의 반도체 칩을 다층으로 적층한 것이 설명되고 있지만, 최근들어 반도체 칩의 두께가 점차 얇아지고 있는 추세로 볼때, 적어도 3 개 이상의 동일한 크기를 반도체 칩을 하나의 반도체 패키지에 다층으로 형성하는 것 또한 가능하다.
이상에서 상세하게 살펴본 바와 같이 동일한 크기를 갖는 적어도 2 개 이상의 반도체 칩중 어느 하나의 반도체 칩의 본딩 패드와 인너 리드를 와이어 본딩한 후, 와이어 본딩된 반도체 칩의 상면으로부터 와이어가 노출되지 않도록 비전도성 접착물질을 도포한 다음 반도체 칩의 상면에 또다른 반도체 칩을 안착시킨 후, 상부에 위치한 반도체 칩과 리드 프레임의 해당 인너 리드를 와이어 본더에 의하여 와이어 본딩함으로써 그 크기를 최소화할 수 있으며, 반도체 패키지의 성능 및 집적도가 크게 향상되는 효과가 있다.

Claims (3)

  1. 다이 패드, 인너 리드, 아웃터 리드로 구성된 리드 프레임의 상기 다이 패드에 반도체 칩을 접착하는 단계와;
    상기 반도체 칩의 본딩 패드와 상기 인너 리드를 와이어 본딩하는 단계와;
    상기 반도체 칩의 상면에 위치한 상기 와이어가 노출되지 않도록 상기 반도체 칩의 상면에 비전도성 접착물질을 도포하는 단계와;
    상기 비전도성 접착물질의 상면에 다른 반도체 칩을 접착하는 단계와;
    상기 다른 반도체 칩의 본딩 패드와 인너 리드를 와이어 본딩하는 단계와;
    상기 반도체 칩, 상기 리드 프레임을 몰딩하는 단계를 포함하는 다층 반도체 칩 제작 방법.
  2. 제 1 항에 있어서, 상기 반도체 칩은 적어도 3 개 이상으로, 상기 반도체 칩과 상기 반도체 칩의 사이에는 상기 비전도성 접착물질이 형성된 다층 반도체 칩 제작 방법.
  3. 제 1 항에 있어서, 상기 반도체 칩은 상기 리드프레임의 상기 다이패드의 양면에 모두 형성된 다층 반도체 칩 제작 방법.
KR1019990027018A 1999-07-06 1999-07-06 다층 반도체 칩 패키지 제작 방법 KR100618541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027018A KR100618541B1 (ko) 1999-07-06 1999-07-06 다층 반도체 칩 패키지 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027018A KR100618541B1 (ko) 1999-07-06 1999-07-06 다층 반도체 칩 패키지 제작 방법

Publications (2)

Publication Number Publication Date
KR20010008926A true KR20010008926A (ko) 2001-02-05
KR100618541B1 KR100618541B1 (ko) 2006-08-31

Family

ID=19599578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027018A KR100618541B1 (ko) 1999-07-06 1999-07-06 다층 반도체 칩 패키지 제작 방법

Country Status (1)

Country Link
KR (1) KR100618541B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838754B2 (en) 2002-12-16 2005-01-04 Samsung Electroncs Co., Ltd Multi-chip package
WO2008057770A3 (en) * 2006-10-27 2008-06-26 Unisem Mauritius Holdings Ltd Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) 2002-09-25 2008-10-21 Unisem (Mauritius) Holdings Limited Taped lead frames and methods of making and using the same in semiconductor packaging
US7622332B2 (en) 2002-04-29 2009-11-24 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR101469975B1 (ko) * 2008-01-22 2014-12-11 엘지이노텍 주식회사 멀티 칩 모듈 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235108B1 (ko) * 1993-03-19 1999-12-15 윤종용 반도체 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622332B2 (en) 2002-04-29 2009-11-24 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) 2002-09-25 2008-10-21 Unisem (Mauritius) Holdings Limited Taped lead frames and methods of making and using the same in semiconductor packaging
US6838754B2 (en) 2002-12-16 2005-01-04 Samsung Electroncs Co., Ltd Multi-chip package
WO2008057770A3 (en) * 2006-10-27 2008-06-26 Unisem Mauritius Holdings Ltd Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR101469975B1 (ko) * 2008-01-22 2014-12-11 엘지이노텍 주식회사 멀티 칩 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR100618541B1 (ko) 2006-08-31

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US7405468B2 (en) Plastic package and method of fabricating the same
KR100477020B1 (ko) 멀티 칩 패키지
JPH0831560B2 (ja) 回路パツケージ・アセンブリ
KR20030059464A (ko) 적층 칩 패키지의 제조 방법
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US20070052079A1 (en) Multi-chip stacking package structure
JP3494901B2 (ja) 半導体集積回路装置
JP2002231881A (ja) 半導体チップパッケージ
JP2001035998A (ja) ウェーハレベルスタックパッケージ及びその製造方法
JPH10189840A (ja) 半導体パッケージの構造及びパッケージ方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
KR100618541B1 (ko) 다층 반도체 칩 패키지 제작 방법
US20020180020A1 (en) Three-dimension multi-chip stack package technology
JP3497775B2 (ja) 半導体装置
CN104008982B (zh) 芯片封装工艺及芯片封装
JPH0384958A (ja) マルチチップパッケージの製造方法
KR20010061886A (ko) 적층 칩 패키지
JPS6370532A (ja) 半導体装置
JP2682200B2 (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee