KR20010007198A

KR20010007198A - 듀플렉서 및 통신기 장치

Info

Publication number: KR20010007198A
Application number: KR1020000030336A
Authority: KR
Inventors: 아토카와마사유키; 츠노다기쿠오
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 1999-06-03
Filing date: 2000-06-02
Publication date: 2001-01-26
Also published as: DE60031912T2; US6411176B1; JP3475858B2; DE60031912D1; KR100372154B1; EP1058333A2; EP1058333A3; EP1058333B1; JP2000349509A

Abstract

제 1 외부단자; 제 2 외부단자; 안테나 단자; 상기 제 1 외부단자와 상기 안테나 단자 사이에 전기적으로 접속되고, 또한 적어도 한 개의 공진기 및 상기 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 1 주파수 가변형 필터; 상기 제 2 외부단자와 상기 안테나 단자 사이에 전기적으로 접속되고, 또한 적어도 한 개의 공진기 및 상기 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 2 주파수 가변형 필터; 상기 제 2 주파수 가변형 필터의 리액턴스 소자를 ON 상태로 하는 경우에 ON 상태가 되는 제 1 주파수 가변형 필터의 소정의 리액턴스 소자를 포함하는 듀플렉서, 및 상기 듀플렉서를 포함하는 통신기 장치.

Description

듀플렉서 및 통신기 장치 {Duplexer and communication apparatus}

본 발명은, 예를 들어 마이크로파 대역에서 사용되는 듀플렉서 및 통신기 장치에 관한 것이다.

PCS에 이용되는 듀플렉서의 송신측 회로에 요구되는 송신주파수 대역은 1850 ~ 1910 MHz, 수신측 회로에 요구되는 수신주파수 대역은 1930 ~ 1990 MHz 이다. 송신측 및 수신측 회로는 모두 60 MHz의 넓은 통과대역을 가질 것이 필요하다. 한편, 송신주파수 대역을 수신주파수 대역으로부터 분리하기 위해 확보되는 세퍼레이션 (separation)은 20 MHz 이다. 즉, 두 대역 사이의 세퍼레이션은 아주 좁다.

또한, 듀플렉서는 송신측 회로의 위상과 수신측 회로의 위상을 합성하고 있다. PCS의 경우, 송신측 회로를 수신주파수 대역 1930 ~ 1990 MHz 에서 높은 임피던스(개방)이 되도록 설정하고, 수신측 회로를 송신주파수 대역 1850 ~ 1910 MHz 에서 높은 임피던스(개방)이 되도록 설정함으로써, 송신측 회로의 위상과 수신측 회로의 위상이 이상적으로 합성된다.

도 8은, 선행기술의 듀플렉서 1의 회로 구성예를 나타낸 것이다. 이 듀플렉서 1은, PCS 시스템의 경우, 송신주파수 대역과 수신주파수 대역의 세퍼레이션이 20 MHz 로 좁다. 따라서, 송신주파수 대역을 1850 ~ 1880 MHz 와 1880 ~1910 MHz 의 2 범위로 분할함과 동시에, 수신주파수 대역을 1930 ~ 1960 MHz 와 1960 ~ 1990 MHz 의 2 범위로 2 분할한다. 즉, 주파수 대역을 좁게하고, 세퍼레이션을 넓게 한 것이다. 특히, 공진기에 전압제어 가능한 리액턴스 소자(PIN 다이오드)를 각각 접속하고, 공진기의 전압을 제어하여, 송신측 회로 25 및 수신측 회로 26이 각각 갖는 2 종류의 통과대역을 바꾸는 것이 가능하도록 하고, 필터 단수를 줄인다. 이와 같이, 듀플렉서의 소형화, 고특성화를 도모하고 있다. 도 8에 있어서, Tx는 송신단자, Rx는 수신단자, ANT는 안테나 단자, 2와 3은 송신측 회로 25의 공진기, 4 ~ 6은 수신측 회로 26의 공진기, L1과 L11은 결합코일, C1과 C2는 저지역감쇠량 (rejection-band attenuation)의 크기를 결정하는 결합 커패시터, C5, C6, C24는 커패시터, C3, C4, C7 ~ C9은 주파수 대역 가변용 커패시터, D2 ~ D6은 PIN 다이오드, L2, L3, L6 ~ L8은 쵸크 코일, R1, R2 및 C22, C23은 각각 제어전압 공급용 저항 및 커패시터, L20, L21 및 C15는 각각 위상회로(phase circuit)를 구성하는 코일 및 커패시터, C11 ~ C14는 결합 커패시터이다.

CONT 1은 송신측 회로 25의 PIN 다이오드 D2, D3를 전압제어하는 전압제어단자, CONT 2는 수신측 회로 26의 PIN 다이오드 D4 ~ D6를 전압제어하는 전압제어단자이다. 이 전압제어단자 CONT 1, CONT 2에 정전압(positive voltage)을 인가하면, PIN 다이오드 D2 ~ D6가 ON 상태가 되고, 듀플렉서 1은 LOW 채널에서 동작한다. 즉, 도 9에 나타낸 것처럼, 송신측 회로 25의 통과대역은 1850 ~ 1880 MHz 가 되고, 수신측 회로 26의 통과대역은 1930 ~ 1960 MHz 이 된다. 반대로, 전압제어단자 CONT 1, CONT 2에 전압이 인가되지 않도록 해서 제어전압을 0V로 하면, PIN 다이오드 D2 ~ D6 가 OFF 상태가 되고, 듀플렉서 1은 HIGH 채널에서 동작한다. 즉, 도 9에 나타낸 것처럼, 송신측 회로 25의 통과대역은 1880 ~ 1910 MHz 가 되고, 수신측 회로 26의 통과대역은 1960 ~ 1990 MHz가 된다.

휴대전화는, 통화하고 있는 시간 이외의 경우는 수신파 대기의 상태이다. 만일, 수신파 대기의 주파수가 1930 MHz인 경우, 듀플렉서 1의 전압제어단자 CONT 1, CONT 2에 정전압을 인가한 상태로 수신파 대기하면, 휴대전화의 전지의 소모가 빠르고, 수신파 대기 시간이 짧아지는 문제가 생긴다.

이를 해결하기 위한 대응책으로서, 전압제어단자 CONT 1의 제어전압을 0V로 하고, 전압제어단자 CONT 2에만 정전압을 인가하는 것을 생각할 수 있다. 이것에 의해, 수신파 대기 중에, 소비전류는 수신측 회로 26 에만 흐르기 때문에, 전지의 소모를 억제할 수 있다. 그러나, PCS와 같이 송신주파수 대역이 수신주파수 대역보다 낮은 주파수가 되는 시스템에서는, 송신측 회로 25의 PIN 다이오드 D2와 D3를 OFF 상태로 하고, 수신측 회로 26의 PIN 다이오드 D4 ~ D6를 ON 상태로 하는 경우에, 도 10에 나타낸 것처럼, 송신측 회로 25의 통과대역(1880 ~ 1910 MHz)와 수신측 회로 26의 통과대역 (1930 ~1960 MHz)과의 세퍼레이션이 매우 좁게 된다. 따라서, 송신측 회로 25를 수신 주파수 대역 1930 ~ 1960 MHz 에서 높은 임피던스(개방)가 되도록 설정하는 것이 곤란하다. 그러므로, 수신측 회로 26의 삽입손실이 크게 되는 문제가 생긴다.

도 11은, 전압제어단자 CONT 1, CONT 2에 정전압을 인가한 경우의, 수신측 회로 26의 통과특성 S32 및 반사특성 S22(도 8 참조)를 측정한 결과를 나타낸 그래프이다. 이 경우, 수신측 회로 26의 삽입손실은 3.3 dB 이었다. 한편, 도 12는, 전압제어단자 CONT 2에만 정전압을 인가한 경우의, 수신측 회로 26의 통과특성 S32 및 반사특성 S22를 측정한 결과를 나타낸 그래프이다. 도 12에서, 원 A로 표시하고 있는 부분에서 파형이 찌그러진다. 이 경우, 수신측 회로 26의 삽입손실은 5.0 dB 까지 악화하였다.

상기 문제를 해결하기 위하여, 본 발명의 바람직한 실시예는 소비전류가 적고 삽입손실이 낮은 듀플렉서, 및 통신기 장치를 제공한다.

도 1은 본 발명에 따른 듀플렉서의 제 1 실시예를 나타내는 전기회로도이다.

도 2는 도 1에 나타낸 듀플렉서의 실장구조를 나타내는 사시도이다.

도 3은 도 1에 나타낸 듀플렉서에 사용되는 공진기의 한 예를 나타내는 단면도이다.

도 4는 도 1에 나타낸 듀플렉서의 수신측 회로의 통과 및 반사 특성을 나타내는 그래프이다.

도 5는 본 발명에 따른 듀플렉서의 제 2 실시예를 나타내는 전기회로도이다.

도 6은 본 발명에 따른 제 3 실시예를 나타내는 전기회로도이다.

도 7은 본 발명에 따른 통신기 장치의 한 실시예를 나타내는 블록도이다.

도 8은 종래의 듀플렉서의 구성을 나타내는 전기회로도이다.

도 9는 듀플렉서의 필터 특성을 나타내는 설명도이다.

도 10은 종래의 듀플렉서의 필터 특성을 나타내는 설명도이다.

도 11은 종래의 듀플렉서에 있어서, 전압제어단자 CONT 1, CONT 2 에 정전압을 인가할 때의, 수신측 회로의 통과 및 반사 특성을 나타내는 그래프이다.

도 12는 종래의 듀플렉서에 있어서, 전압제어단자 CONT 2 에만 정전압을 인가할 때의, 수신측 회로의 통과 및 반사 특성을 나타내는 그래프이다.

본 발명의 한 바람직한 실시예는 듀플렉서를 제공하는데, 상기 듀플렉서는:제 1 외부단자; 제 2 외부단자; 안테나 단자; 상기 제 1 외부단자와 상기 안테나 단자의 사이에 전기적으로 접속되고, 적어도 한 개의 공진기와 그 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 1 주파수 가변형 필터; 상기 제 2 외부단자와 상기 안테나 단자의 사이에 전기적으로 접속되고, 적어도 한 개의 공진기와 그 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 2 주파수 가변형 필터를 포함하고, 상기 제 2 주파수 가변형 필터의 리액턴스 소자를 ON 상태로 할 때에는, 상기 제 1 주파수 가변형 필터의 소정의 리액턴스 소자는 ON 상태이다.

여기서, 제 1 주파수 가변형 필터는 예를 들어 송신필터이고, 제 2 주파수 가변형 필터는 예를 들어 수신필터이다. 리액턴스 소자로서는, 예를 들어 PIN 다이오드나 가변용량 다이오드가 사용된다.

제 2 주파수 가변형 필터의 리액턴스 소자를 ON 상태로 할 때, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자를 ON 상태로 한다. 이로 인해, 제 1 주파수 가변형 필터의 임피던스가 제 2 주파수 가변형 필터의 공진 주파수 대역에서 높아 된다. 따라서, 제 2 주파수 가변형 필터의 삽입손실이 억제된다. 또한, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자만을 ON 상태로 하기 때문에, 제 1 주파수 가 필터의 전체 리액턴스 소자를 ON 상태로 하는 경우와 비교해서 소비전류가 적게 된다. 따라서, 수신파 대기 중의 전력소비가 감소된다.

본 발명의 다른 실시예는, 상기 특징을 갖는 듀플렉서 중의 어느 하나를 포함하는 통신기 장치를 제공한다. 따라서, 수신파 대기 중의 전력소비가 억제되고, 또한 수신측 회로의 손실도 감소된다.

[실시예]

다음은, 본 발명에 따른 듀플렉서 및 통신기 장치의 실시예에 대하여 첨부한 도면을 참조해서 설명한다.

[제 1 실시예, 도 1 ~ 도 4]

도 1은 통신기 장치 안의 듀플렉서 31의 회로구성을 나타낸다. 도 2는 회로기판 40 위에 각 부품을 실장한 듀플렉서 31의 사시도이다. 듀플렉서 31에서, 송신단자 Tx와 안테나 단자 ANT의 사이에 송신측 회로 25가 전기적으로 접속하고, 수신단자 Rx와 안테나 ANT의 사이에 수신측 회로 26이 전기적으로 접속하고 있다.

송신측 회로 25는, 주파수 가변형 대역저지 필터 회로 27과 위상회로 29를 포함한다. 대역저지(variable band elimination) 필터 회로 27은, 서로 2단 결합시킨 공진회로를 포함하는데, 즉, 공진용 커패시터 C1을 통해서 송신측 단자 Tx에 전기적으로 접속한 공진기 2와, 공진용 커패시터 C2를 통해서 위상회로 29에 전기적으로 접속한 공진기 3을 포함한다. 공진용 커패시터 C1과 C2는 저지역 감쇠량의 크기를 결정하는 커패시터이다. 공진기 2와 공진용 커패시터 C1를 포함하는 직렬 공진회로는, 공진기 3과 공진용 커패시터 C2를 포함하는 직렬 공진회로에 결합용 코일 L1을 통해서 전기적으로 접속하고 있다. 또한, 이들 두 개의 직렬 공진회로에 각각 전기적으로 커패시터 C5, C6 가 병렬접속하고 있다.

공진기 2와 공진용 커패시터 C1 사이의 중간접속점(intermediate node)에는, 대역 가변용 커패시터 C3을 통해서, 리액턴스 소자인 PIN 다이오드 D2가 캐소드를 접지한 상태로 공진기 2에 대해서 전기적으로 병렬접속하고 있다. 한편, 공진기 3과 공진용 커패시터 C2 사이의 중간접속점에는, 대역가변용 커패시터 C4를 통해서, PIN 다이오드 D3가 공진기 3에 대해서 전기적으로 병렬로 접속하고 있다. 대역가변용 커패시터 C3과 C4는, 주파수 가변형 대역저지 필터 회로 27의 감쇠특성의 두 감쇠극 주파수(attenuation extreme frequency)를 각각 변경하기 위한 커패시터이다. 또한, 커패시터 C24는 대역가변용 커패시터 C4에 병렬접속하고 있다.

위상회로 29는, 대역저지 필터 회로 27과 안테나 단자 ANT의 사이에 전기적으로 접속한 코일 L20, 접지와 안테나 단자 ANT의 사이에 전기적으로 접속한 커패시터 C15, 수신측 회로 26의 대역통과(band-pass) 필터 회로 28(후술)과 안테나 단자 ANT의 사이에 전기적으로 접속한 코일 L21을 포함하는 T자형 회로이다.

한편, 수신측 회로 26은, 주파수 가변형 대역통과 필터 회로 28과 위상회로 29를 갖고 있다. 제 1 실시예의 수신측 회로 26의 경우, 위상회로 29를 송신측 회로 25와 공유한다. 그러나, 송신측 회로 25와 수신측 회로 26이 각각 독립한 위상회로를 갖고 있어도 좋은 것은 말할 것도 없다.

대역통과 필터 회로 28은, 공진회로를 3단 결합시킨 것인데, 공진용 인덕턴스 L9를 통해서 위상회로 29에 전기적으로 접속한 공진기 4, 공진용 인덕턴스 L10을 통해서 수신단자 Rx에 전기적으로 접속한 공진기 6, 공진기 4, 6의 중간에 결합 커패시터 C11, C12, C13, C14를 통해서 전기적으로 접속한 공진기 5를 갖고 있다.

공진기 4와 공진용 인덕턴스 L9의 중간접속점에는, 대역가변용 커패시터 C7과 PIN 다이오드 D4을 포함하는 직렬회로가 공진기 4에 대해서 전기적으로 병렬접속하고 있다. 공진기 5와 결합 커패시터 C12, C13의 중간접속점에는, 대역가변용 커패시터 C8과 PIN 다이오드 D5를 포함하는 직렬회로가 공진기 5에 대해서 전기적으로 병렬접속하고 있다. 공진기 6과 공진용 인덕턴스 L10 사이의 중간접속점에는, 대역가변용 커패시터 C9과 PIN 다이오드 D6를 포함하는 직렬회로가 공진기 6에 대해서 전기적으로 병렬접속하고 있다.

전압제어단자 CONT 1은, 제어전압 공급용 저항 R1 및 커패시터 C22와 쵸크 코일 L2를 통해서 PIN 다이오드 D2의 애노드와 대역가변용 커패시터 C3의 중간접속점에 전기적으로 접속하고 있다. 한편, 전압제어단자 CONT 2는, 제어전압 공급용 저항 R2 및 커패시터 C23과 쵸크 코일 L3을 통해서 PIN 다이오드 D3의 애노드와 대역가변용 커패시터 C4의 중간접속점에 전기적으로 접속하고, 제어전압 공급용 저항 R2 및 커패시터 C23과 쵸크 코일 L6를 통해서 PIN 다이오드 D4의 애노드와 대역가변용 커패시터 C7의 중간접속점에 전기적으로 접속하며, 제어전압 공급용 저항 R2 및 커패시터 C23과 쵸크 코일 L7을 통해서 PIN 다이오드 D5의 애노드와 대역가변용 커패시터 C8의 중간접속점에 전기적으로 접속하고, 또한, 제어전압 공급용 저항 R2 및 커패시터 C23과 쵸크 코일 L8을 통해서 PIN 다이오드 D6의 애노드와 대역가변용 커패시터 C9의 중간접속점에 전기적으로 접속하고 있다. 커패시터 C22와 C23은 노이즈 제거용 바이패스(by-pass) 커패시터로서 기능하고, 또한 전압제어단자 CONT 1, CONT 2와 접지의 사이에 각각 전기적으로 접속되고 있다.

또한, 예를 들어, 공진기 2 ~ 6 으로서는 도 3에 나타낸 것처럼 유전체 공진기가 사용된다. 도 3은 공진기 2를 전형적인 예로서 나타내고 있다. 유전체 공진기 2 ~ 6은, TiO₂계 세라믹 등의 고유전율 재료로 형성된 원통형 유전체 21, 원통형 유전체 21의 외주면에 설치된 외부도체 22, 원통형 유전체 21의 내주면에 설치된 내부도체 23으로 구성되어 있다. 외부도체 22는, 유전체 21의 한 쪽 개구 단면 21a(이하, 개방측 단면 21a로 표기한다)에서는, 내부도체 23으로부터 전기적으로 개방(분리)되고, 다른 쪽 개구 단면 21b(이하, 단락측 단면 21b로 표기한다)에서는, 내부도체 23에 전기적으로 단락(도통)되어 있다. 유전체 공진기 2는, 개방측 단면 21a에 있어서, 대역가변용 커패시터 C3과 PIN 다이오드 D2를 포함하는 직렬회로가, 대역가변용 커패시터 C3의 일단을 내부도체 23에 접속하면서 PIN 다이오드 D2의 캐소드를 접지한 상태로 전기적으로 접속된다. 외부도체 22는 접지되어 있다.

다음, 이상의 구성으로 이루어진 듀플렉서 31의 작용효과에 대해서 설명한다. 듀플렉서 31에서, 송신회로계로부터 송신단자 Tx로 들어가는 송신신호를 송신측 회로 25를 통해서 안테나 단자 ANT로부터 출력하는 것과 동시에, 안테나 단자 ANT로부터 들어가는 수신신호를 수신측 회로 26을 통해서 수신단자 Rx로부터 수신회로계에 출력한다.

송신측 회로 25의 주파수 가변형 대역저지 필터 회로 27의 트랩 주파수는, 대역가변용 커패시터 C3과 공진용 커패시터 C1과 공진기 2로 구성되는 공진 시스템, 대역가변용 커패시터 C4와 공진용 커패시터 C2와 공진기 3으로 구성되는 공진 시스템의 각각의 공진주파수에 의해 결정된다. 전압제어단자 CONT 1과 CONT 2에 제어전압으로서 정전압을 인가하면, PIN 다이오드 D2와 D3를 거쳐 각각 접지되어, 두 개의 감쇠극 주파수는 동시에 낮아지고, 또한 송신측 회로 25의 통과대역은 LOW 채널(1850 ~ 1880 MHz)이 된다.

반대로, 전압제어단자 CONT 1과 CONT 2에 전압이 인가되지 않도록 해서, 제어전압을 각각 0V로 하면, PIN 다이오드 D2, D3는 OFF 상태가 된다. 또한, 제어전압을 0V로 하는 대신에, 전압제어단자 CONT 1과 CONT 2에 부전압(negative voltage)을 인가해서, PIN 다이오드 D2, D3를 OFF 상태로 해도 좋다. 이것에 의해, 대역가변용 커패시터 C3과 C4는 각각 개방상태가 되고, 두 개의 감쇠주파수는 동시에 높아지며, 송신측 회로 25의 통과대역은 HIGH 채널(1880 ~ 1910 MHz)이 된다. 이와 같이, 송신측 회로 25는, 전압제어에 의해 대역가변용 커패시터 C3과 C4를 접지하거나, 개방하거나 함으로써, 두 개의 상이한 통과대역 특성을 가질 수 있다.

한편, 수신측 회로 26의 주파수 가변형 대역통과 필터 회로 28의 통과주파수는, 대역가변용 커패시터 C7과 공진용 인덕턴스 L9와 공진기 4로 구성되는 공진 시스템, 대역가변용 커패시터 C8과 공진기 5로 구성된 공진 시스템, 대역가변용 커패시터 C9와 공진용 인덕턴스 L10과 공진기 6으로 구성된 공진 시스템의 각각의 공진주파수에 의해 결정된다. 전압제어단자 CONT 2에 제어전압으로서 정전압을 인가하면, PIN 다이오드 D4, D5, D6은 ON 상태가 된다. 따라서, 대역가변용 커패시터 C7, C8, C9는 각각 PIN 다이오드 D4, D5, D6을 경유하여 접지되고, 통과주파수는 낮아지며, 수신측 회로 26의 통과대역은 LOW 채널 (1930 ~ 1960 MHz)이 된다.

반대로, 전압제어단자 CONT 2에 전압이 인가되지 않도록 해서 제어전압을 0V로 하면, PIN 다이오드 D4, D5, D6은 OFF 상태가 된다. 이것에 의해, 대역가변용 커패시터 C7, C8, C9는 개방상태가 되고, 통과주파수는 높게 되며, 수신측 회로 26의 통과대역은 HIGH 채널 (1960 ~ 1990 MHz)이 된다. 이와 같이, 수신측 회로 26은, 전압제어에 의해 대역가변용 커패시터 C7 ~ C9를 접지하거나 개방하거나 함으로써, 두 개의 상이한 통과대역 특성을 가질 수 있다.

이 듀플렉서 31은, 송신측 회로 25의 높고 낮은 두 개의 통과대역의 변환에 맞춰서, 송신대역으로서 저주파 통과대역이 선택된 때는 수신측 회로 26의 통과주파수를 낮게 하고, 송신대역으로서 고주파 통과대역이 선택된 때는 수신측 회로 26의 통과주파수를 높게 하도록 전압제어된다. 이것에 의해, 송신측 회로 25와 수신측 회로 26의 위상합성이 이상적으로 실시된다.

그리고, 만일, 수신파 대기의 주파수가 1930 MHz인 경우, 듀플렉서 31은 전압제어단자 CONT 1의 제어전압을 0V로 하고, 전압제어단자 CONT 2에만 정전압을 인가해서 수신파 대기의 상태가 된다. 즉, 수신파 대기 중, 수신측 회로 26의 PIN 다이오드 D4 ~ D6, 송신측 회로 25의 PIN 다이오드 D2, D3 중에 안테나 단자 ANT 에 가장 가깝게 전기적으로 접속한 공진기 3에 접속한 PIN 다이오드 D3만이 ON 상태가 된다. 따라서, 송신측 회로 25를 수신주파수 대역 1930 ~ 1960 MHz 에서 높은 임피던스로 할 수 있고, 수신측 회로 26의 삽입손실도 작게 억제할 수 있다. 도 4는, 전압제어단자 CONT 2 에만 정전압을 인가한 때의 수신측 회로 26의 통과특성 S32 및 반사특성 S22(도 1 참조)를 특정한 결과를 나타내는 그래프이다. 이 경우, 수신측 회로 26의 삽입손실은 3.5dB 이었다. 또한, 수신파 대기 중에는, PIN 다이오드 D3만을 ON 상태로 해도 좋다. 송신측 회로 25의 PIN 다이오드 D2와 D3을 전부 ON 상태로 하는 것은 아니다. 따라서, 수신파 대기 중의 전력소비를 줄일 수 있다.

[제 2 실시예, 도 5]

도 5는 본 발명에 따른 듀플렉서의 또하나의 실시예를 나타낸다. 듀플렉서 40에서, 송신단자 Tx와 안테나 단자 ANT의 사이에 송신측 회로 47이 전기적으로 접속하고, 또한 수신단자 Rx와 안테나 단자 ANT 의 사이에 수신측 회로 48이 전기적으로 접속하고 있다.

송신측 회로 47은, 3단 결합한 공진회로를 갖는 주파수 가변형 대역저지 필터이다. 공진기 41은 공진용 커패시터 C41을 통해서 송신단자 Tx에 전기적으로 접속하고 있다. 공진기 41과 공진용 커패시터 C41를 포함하는 직렬 공진회로, 공진기 42와 공진용 커패시터 C42를 포함하는 직렬 공진회로, 및 공진기 43과 공진용 커패시터 C43를 포함하는 직렬 공진회로는, 결합용 코일 L41과 L42를 통해서 각각 전기적으로 접속하고 있다. 커패시터 C47, C48, C49는 이들 3개의 직렬 공진회로에 각각 전기적으로 병렬접속하고 있다. 안테나 단자 ANT는, 결합용 코일 L43과 커패시터 C50으로 구성된 L형 LC회로를 통해서, 공진기 43과 공진용 커패시터 C43의 직렬 공진회로에 전기적으로 접속하고 있다. 공진용 커패시터 C41 ~ C43은 저지역감쇠량의 크기를 결정하는 커패시터이다.

공진기 41과 공진용 커패시터 C41 사이의 중간접속점에는, 대역가변용 커패시터 C44를 통해서 리액턴스 소자인 PIN 다이오드 D41이 캐소드를 접지한 상태로 공진기 41에 대해서 전기적으로 접속하고 있다. 공진기 42와 공진용 커패시터 C42사이의 중간접속점에는, 대역가변용 커패시터 C45를 통해서 PIN 다이오드 D42가 공진기 42에 대해서 전기적으로 병렬접속하고 있다. 또한, 공진기 43과 공진용 커패시터 C43의 중간접속점에는 대역가변용 커패시터 C46을 통해서, PIN 다이오드 D43이 공진기 43에 대해서 전기적으로 병렬접속하고 있다. 대역가변용 커패시터 C44 ~ C46은, 송신측 회로 47의 감쇠특성의 두 개의 감쇠극 주파수를 각각 변경하기 위한 커패시터이다. 또한, 커패시터 C64는 대역가변용 커패시터 C46에 병렬접속하고 있다.

수신측 회로 48은, 3단결합한 공진회로를 포함하는 주파수 가변형 대역통과 필터이다. 공진기 44와 공진용 커패시터 C55를 포함하는 직렬 공진회로, 공진기 45, 공진기 46과 공진용 커패시터 C56를 포함하는 직렬 공진회로는, 결합용 커패시터 C52와 C53을 통해서 전기적으로 접속하고 있다. 또한, 공진기 44와 공진용 커패시터 C55를 포함하는 직렬 공진회로는, 결합용 커패시터 C51을 통해서 안테나 단자 ANT 에 전기적으로 접속하고 있다. 공진기 46과 공진용 커패시터 C56를 포함하는 직렬 공진회로는, 결합용 커패시터 C54를 통해서 수신단자 Rx에 전기적으로 접속하고 있다.

공진기 44와 공진용 커패시터 C55 사이의 중간접속점에는, 대역가변용 커패시터 C57과 PIN 다이오드 D44의 직렬회로가 공진기 44에 대해서 전기적으로 병렬 접속하고 있다. 공진기 45와 결합 커패시터 C52, C53 사이의 중간접속점에는, 대역가변용 커패시터 C58, C59, PIN 다이오드 D45를 포함하는 직렬회로가, 공진기 45에 대해서 전기적으로 병렬접속하고 있다. 공진기 46과 공진용 커패시터 C56 사이의 중간접속점에는, 대역가변용 커패시터 C60과 PIN 다이오드 D46를 포함하는 직렬회로가, 공진기 46에 대해서 전기적으로 병렬접속하고 있다. 전압제어단자 CONT 1는, 제어전압 공급용 저항 R41 및 커패시터 C62와 쵸크 코일 L44를 통해서 PIN 다이오드 D41의 애노드와 대역가변용 커패시터 C44 사이의 중간접속점에 전기적으로 접속하고, 제어전압 공급용 저항 R41 및 커패시터 C62와 쵸크 코일 L45를 통해서 PIN 다이오드 D42의 애노드와 대역가변용 커패시터 C45 사이의 중간접속점에 전기적으로 접속하고 있다.

한편, 전압제어단자 CONT 2는, 제어전압 공급용 저항 R42 및 커패시터 C63과 쵸크 코일 L46을 통해서 PIN 다이오드 D43의 애노드와 대역가변용 커패시터 C46사이의 중간접속점에 전기적으로 접속하고, 제어전압 공급용 저항 R42 및 커패시터 C63과 쵸크 코일 L47을 통해서 PIN 다이오드 D44의 애노드와 대역가변용 커패시터 C57 사이의 중간접속점에 전기적으로 접속하며, 제어전압 공급용 저항 R42 및 커패시터 C63과 쵸크 코일 L48을 통해서 PIN 다이오드 D45의 애노드와 대역가변용 커패시터 C59 사이의 중간접속점에 전기적으로 접속하고, 또한, 제어전압 공급용 저항 R42 및 커패시터 C63과 쵸크 코일 L49를 통해서 PIN 다이오드 D46의 애노드와 대역가변용 커패시터 C60 사이의 중간접속점에 전기적으로 접속하고 있다.

상기 구성을 갖는 듀플렉서 40은, 상기 제 1 실시예의 듀플렉서 31과 같은 작용효과를 나타낸다.

[제 3 실시예, 도 6]

도 6은 본 발명의 제 3 실시예에 따른 듀플렉서를 나타낸다. 듀플렉서 70은, 상기 제 2 실시예의 듀플렉서 40에 있어서, 송신측 회로 47의 안테나 단자 ANT에 가장 가깝게 전기적으로 접속한 공진기 43에 접속된 PIN 다이오드 D43을 독립해서 전압제어하기 위한 전압제어단자 CONT 3을 새롭게 설치한 것과 같은 것이다. 전압제어단자 CONT 3은, 제어전압 공급용 저항 R73 및 커패시터 C74와 쵸크 코일 L46을 통해서 PIN 다이오드 D43의 애노드와 대역가변용 커패시터 C46 사이의 중간접속점에 전기적으로 접속하고 있다.

다음, 상기 구성을 갖는 듀플렉서 70의 작용효과에 대해서 설명한다.

상기와 같이, 수신파 대기 중, 듀플렉서 70의 수신측 회로 48에만 소비전류가 흐르도록 하면, 수신측 회로 48의 삽입손실이 크게 된다. 그러나, 도 12에 나타낸 통과특성 S32에서도 알 수 있듯이, 수신측 회로 47의 삽입손실이 악화하는 것은 송신주파수 대역(1850 ~ 1910 MHz)에 가까운 1930 MHz 부근이고, 1960 MHz 부근에서는 삽입손실의 악화는 거의 없다.

따라서, 1960 MHz 근방을 수신파 대기의 주파수로서 사용하는 경우에는, 전압제어단자 CONT 1과 CONT 3의 제어전압을 0V로 하고, 전압제어단자 CONT 2에만 정전압을 인가한다. 즉, 수신파 대기 중, 수신측 회로 48에만 소비전류가 흐르도록 한다.

한편, 1930 MHz 근방을 수신파 대기의 주파수로서 사용하는 경우에는, 전압제어단자 CONT 1의 제어전압을 0V로 하고, 전압제어단자 CONT 2, CONT 3에 정전압을 인가한다 즉, 수신파 대기 중, 수신측 회로 48의 PIN 다이오드 D44 ~ D46, 및 송신측 회로 47의 PIN 다이오드 D41 ~ D43 사이에서 안테나 단자 ANT에 가장 가깝게 전기적으로 접속된 PIN 다이오드 D43 을 ON 상태로 한다.

이와 같이, 수신파 대기의 주파수가 1930 MHz 근방인지 혹은 1960 MHz 근방인지에 따라, 전압제어단자 CONT 1 ~ CONT 3에 적절한 제어전압을 인가하고, 소비전력을 더 줄일 수 있다.

[제 4 실시예, 도 7]

제 4 실시예는, 본 발명에 따른 통신기 장치의 한 예로서, 휴대전화를 참조하여 설명한다.

도 7은 휴대전화 120의 RF 부분의 전기회로 블록도이다. 도 7에서, 122는 안테나 소자, 123은 듀플렉서, 131은 송신측 아이솔레이터(isolator), 132는 송신측 증폭기, 133은 송신측 단간용(interstage) 대역통과 필터, 134는 송신측 믹서, 135는 수신측 증폭기, 136은 수신측 단간용 대역통과 필터, 137은 수신측 믹서, 138은 전압제어 발진기 (VCO), 139는 로컬(local) 대역통과 필터이다.

듀플렉서 123으로서, 상기 제 1 내지 제 3 실시예의 듀플렉서 31, 40 및 70을 사용할 수 있다. 듀플렉서 31, 40 또는 70을 실장함으로써, 수신파 대기 중의 전력소비가 적고 수신측 회로의 손실도 적은 휴대전화를 실현할 수 있다.

본 발명의 듀플렉서 및 통신기 장치는 상기 실시예에 한정되는 것이 아니고, 그 요지의 범위 내에서 여러가지로 변경할 수 있다. 특히, 리액턴스 소자로서는, PIN 다이오드 이외에, 가변용량 다이오드나 트랜지스터 등이어도 좋다. 또한, 공진기로서는, 유전체 공진기 이외에, 스트립 라인(strip line) 공진기 등이어도 좋다.

상기 설명에서 알 수 있듯이, 본 발명에 의하면, 제 2 주파수 가변형 필터의 리액턴스 소자를 ON 상태로 할 때, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자를 ON 상태로 하기 때문에, 제 1 주파수 가변형 필터의 임피던스를 제 2 주파수 가변형 필터의 공진주파수 대역에서 높게 할 수 있다. 따라서, 제 2 주파수 가변형 필터의 삽입손실을 억제할 수 있다. 또한, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자만을 ON 상태로 하기 때문에, 제 1 주파수 가변형 필터의 전부의 리액턴스 소자를 ON 상태로 한 경우와 비교해서 소비전류가 적어진다. 따라서, 수신파 대기 중의 전력소비를 적게 할 수 있다. 이 결과, 수신파 대기 중의 전력소비가 적고, 또한 수신측 회로의 손실도 적은 통신기 장치를 얻을 수 있다.

Claims

제 1 외부단자;

제 2 외부단자;

안테나 단자;

상기 제 1 외부단자와 상기 안테나 단자 사이에 전기적으로 접속되고, 또한 적어도 한 개의 공진기 및 상기 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 1 주파수 가변형 필터;

상기 제 2 외부단자와 상기 안테나 단자 사이에 전기적으로 접속되고, 또한 적어도 한 개의 공진기 및 상기 공진기에 전기적으로 접속된 전압제어 가능한 리액턴스 소자로 구성된 제 2 주파수 가변형 필터;

상기 제 2 주파수 가변형 필터의 리액턴스 소자를 ON 상태로 하는 경우에 ON 상태가 되는 제 1 주파수 가변형 필터의 소정의 리액턴스 소자;

를 포함하는 것을 특징으로 하는 듀플렉서.
제 1 항에 있어서, 제 1 주파수 가변형 필터는 송신필터이고 또한 제 2 주파수 가변형 필터는 수신필터인 것을 특징으로 하는 듀플렉서.
제 1 항 또는 제 2 항에 있어서, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자는 안테나 단자에 가장 가까운 위치에서 전기적으로 접속된 공진기에 접속된 리액턴스 소자인 것을 특징으로 하는 듀플렉서.
제 1 항 내지 제 3 항에 있어서, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자 이외의 리액턴스 소자를 전압제어하기 위한 제 1 전압제어단자; 또한

제 2 주파수 가변형 필터의 리액턴스 소자 및 제 1 주파수 가변형 필터의 소정의 리액턴스 소자를 전압제어하기 위한 제 2 전압제어단자

를 더 포함하는 것을 특징으로 하는 기재된 듀플렉서.
제 1 항 내지 제 3 항에 있어서, 제 1 주파수 가변형 필터의 소정의 리액턴스 소자 이외의 리액턴스 소자를 전압제어하기 위한 제 1 전압제어단자;

제 1 주파수 가변형 필터의 소정의 리액턴스 소자를 전압제어하기 위한 제 2 전압제어단자;

제 2 주파수 가변형 필터의 리액턴스 소자를 전압제어하기 위한 제 3 전압제어단자

를 더 포함하는 것을 특징으로 하는 듀플렉서.
제 1 항 내지 제 5 항에 있어서, 리액턴스 소자는 PIN 다이오드인 것을 특징으로 하는 듀플렉서.
제 1 항 내지 제 6 항에 있어서, 제 1 및 제 2 주파수 가변형 필터를 구성하고 있는 공진기는 유전체 공진기인 것을 특징으로 하는 듀플렉서.
제 1 항 내지 제 7 항의 안테나 장치 중에서 어느 하나를 포함하는 것을 특징으로 하는 통신기 장치.