KR20010004921A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20010004921A
KR20010004921A KR1019990025689A KR19990025689A KR20010004921A KR 20010004921 A KR20010004921 A KR 20010004921A KR 1019990025689 A KR1019990025689 A KR 1019990025689A KR 19990025689 A KR19990025689 A KR 19990025689A KR 20010004921 A KR20010004921 A KR 20010004921A
Authority
KR
South Korea
Prior art keywords
polysilicon
mask
insulating film
deposited
film
Prior art date
Application number
KR1019990025689A
Other languages
English (en)
Inventor
유의규
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025689A priority Critical patent/KR20010004921A/ko
Publication of KR20010004921A publication Critical patent/KR20010004921A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 새로운 공정을 이용하여 활성 영역의 접합 누설전류를 줄이고 저항을 최소화함으로써 제품 특성을 향상시킨반도체 집적 장치의 제조방법에 관한 것으로, 반도체 기판위에 필드절연막을 이용해 분리영역을 형성하고 게이트 산화막과 게이트 전극 및 워드선용 폴리실리콘을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디 활성영역을 형성하고 이어서 스패이서 절연막을 형성한 후에 일정두께의 폴리실리콘을 증착하는 제 1 단계와, 상기 폴리실리콘 상에 일정 두께의 감광막을 도포한 후 마스크와 노광 공정을 이용해 패턴을 형성한 상태에서 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각한 다음, 감광막과 반선택성을 갖는 액상증착 산화막을 일정두께로 증착하는 제 2 단계와, 상기 감광막을 제거하고 불순물이 주입된 폴리실리콘을 증착하고 화학기계적 연마를 이용해서 마스크 산화막과 액상증착 산화막의 일정부분까지 연마함으로써 완전히 분리된 완충용 폴리실리콘 전극을 형성하고, 이어서 일정두께의 절연막을 증착한 다음, 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 이 콘택 홀을 통하여 각각의 소자가 접속되도록 전도체 증착에 이어서 일정모양의 패턴을 형성하는 제 3 단계의 공정을 포함하는 것을 특징으로 한다.

Description

반도체 장치의 제조방법{Method of manufacture semiconductor integrated device}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 보다 상세하게는 새로운 공정을 이용해 활성 영역의 접합 누설전류를 줄이고 저항을 최소화함으로써 제품 특성을 향상시킨 반도체 장치의 제조방법에 관한 것이다.
일반적으로, 반도체 집적소자의 고집적화와 관련해 중요한 요인으로는 면적 감소와 이에 미치지 못하는 공정장비의 해상도 부족 및 공정여유(process Margin)의 한계를 들 수 있다. 그러나 반도체 집적회로의 고집적화를 달성하기 위해서 칩의 단위 면적의 감소는 필연적이고, 이에 따라 고도의 공정기술의 개발과 함께 공정여유의 확보는 절실한 해결과제가 됨에 따라서 이를 해결하기 위한 다양한 방법들이 제안되고 있다.
집적회로의 단위면적이 줄어들면서 각 소자(device)간을 연결하기 위한 콘택 홀(contact hole)의 제조방법으로 도입된 자기정열콘택(SAC : Self-Align contact) 등을 한 예로 들 수 있다. 그러나 이는 면적 축소에 따른 장비해상도 부족에 따른 공정 마진 해결에는 어느정도 성공했으나, 물리적으로 발생하는 공정여유의 한계를 해결에는 여전히 문제가 있다. 현재 크기 축소 추세에 비추어 트랜지스터의 크기 축소에 따른 활성영역(active area)의 접합깊이(junction depth)의 축소는 불가피하나 이를 연결하기 위한 콘택 홀 공정시 과도식각에 의한 접합파괴 현상으로 인한 제품 또는 소자의 신뢰성 불량에 의한 수율의 감소의 문제점은 여전히 해결과제로 남아 있다.
그러면, 도 1을 참조하여 종래의 반도체 장치의 제조 방법과 그 문제점에 대해 설명하기로 한다.
종래의 반도체 장치의 콘택형성 방법을 살펴보면, P 웰과 N 웰이 형성된 반도체 기판(1) 위에 필드산화막(2)을 이용해 분리영역을 형성하고 게이트 산화막(3)과 게이트 전극 및 워드선용 폴리실리콘(4)을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막(5)을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디(LDD ; Lightly Doped Diffusion) 활성영역(6) 형성에 이어서 일정두께의 산화막 또는 질화막을 이용해 스패이서 절연막(7)을 형성한다. 이어서 일정두께의 제 1 절연막(8)을 증착하고, 마스크를 이용해 일정부분에 콘택 홀을 형성한 후, 불순물이 주입된 폴리실리콘을 증착하고, 화학기계적 연마(CMP : Chemical Mechanical Polishing)를 이용해서 마스크 산화막(5)과 제 1 절연막(8)의 일정부분까지 연마함으로써 완전히 분리된 완충용 폴리실리콘 전극(9) 형성에 이어서 일정두께의 제 2 절연막(10)을 증착한 다음, 이들 소자를 연결하는 회로를 구성하기 위한 전극을 형성하기 위하여 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 폴리실리콘이나 금속계 물질(11)을 이용해 콘택 홀을 통하여 각각의 소자와 접속하고 일정 패턴을 형성함으로써 공정을 완성한 단면도이다.
그러나, 이와 같은 방법으로 제조된 종래의 반도체 장치의 제조방법에 있어서는, 활성영역 위에 콘택 홀을 형성시 소자간의 완전한 접속을 위하여 목표량보다 과도한 식각이 필요하게 되고 이로인해 활성영역의 일부를 파괴시켜 과도한 누설전류를 발생시킴으로써 제품의 질을 저하시키고 생산성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 새로운 공정을 이용해 활성 영역의 접합 누설전류를 줄이고 저항을 최소화함으로써 제품 특성을 향상시킨 반도체 장치의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 따른 반도체 장치의 제조 공정 단면도
도 2a 내지 도 2c는 본 발명에 의한 반도체 장치의 제조 공정 단면도
도 3은 본 발명에 의한 반도체 장치의 다른 제조 공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1, 21 : 반도체 기판 2, 22 : 필드 산화막
3, 23 : 게이트 산화막 4, 24 : 게이트 전극
5, 7, 8, 10, 25, 27, 42, 52 : 절연막
6, 26 : 모스팻 활성영역 9, 28, 41, 51 : 폴리실리콘
11, 43, 53 : 전도체 31 : 감광막
32 : 액상증착산화막
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 제조방법은,
반도체 기판위에 필드절연막을 이용해 분리영역을 형성하고 게이트 산화막과 게이트 전극 및 워드선용 폴리실리콘을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디 활성영역을 형성하고 이어서 스패이서 절연막을 형성한 후에 일정두께의 폴리실리콘을 증착하는 제 1 단계와,
상기 폴리실리콘 상에 일정 두께의 감광막을 도포한 후 마스크와 노광 공정을 이용해 패턴을 형성한 상태에서 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각한 다음, 감광막과 반선택성을 갖는 액상증착 산화막을 일정두께로 증착하는 제 2 단계와,
상기 감광막을 제거하고 불순물이 주입된 폴리실리콘을 증착하고 화학기계적 연마를 이용해서 마스크 산화막과 액상증착 산화막의 일정부분까지 연마함으로써 완전히 분리된 완충용 폴리실리콘 전극을 형성하고, 이어서 일정두께의 절연막을 증착한 다음, 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 이 콘택 홀을 통하여 각각의 소자가 접속되도록 전도체 증착에 이어서 일정모양의 패턴을 형성하는 제 3 단계의 공정을 포함하는 것을 특징으로 한다.
상기 공정에 더하여, 상기 필드 절연막과 마스크 절연막, 그리고 스패이서 절연막은 산화막을 이용하는 것이 바람직하고, 상기 제 2 단계의 폴리실리콘의 식각공정 결과로 노출된 산화막을 시드로 이용해 액상증착 산화막을 증착하는 것이 바람직하다.
그리고, 상기 제 2 단계의 폴리실리콘의 선택식각공정은 스패이서 절연막의 측벽에 있는 폴리실리콘을 완전히 제거하기 위하여 습식식각을 이용하는 것이 바람직하고, 상기 제 3 단계의 완충형 폴리실리콘은 소자의 저항을 줄일 목적으로 텅스텐, 타이실리사이드 또는 Ti계 합성금속 등의 금속계 물질로 대체해서 이용하는 것이 바람직하다.
또한, 상기 제 1 단계의 게이트 전극과 제 3 단계의 전도체 중 어느 하나는 소자의 저항을 줄일 목적으로 텅스텐, 타이실리사이드 또는 Ti계 합성금속 등의 금속계 물질로 대체해서 이용하는 것이 바람직하다.
상기 목적을 달성하기 위하여, 본 발명의 다른 반도체 장치의 제조방법은,
반도체 기판위에 필드절연막을 이용해 분리영역을 형성하고 게이트 산화막과 게이트 전극 및 워드선용 폴리실리콘을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디 활성영역을 형성하고 이어서 스패이서 절연막을 형성한 후에 일정두께의 폴리실리콘을 증착하는 제 1 단계와,
상기 폴리실리콘 상에 일정 두께의 감광막을 도포한 후, 접합영역만을 막을 수 있는 마스크를 감광막을 패턴한 후에 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각하고, 식각공정의 결과로 노출된 산화막을 시드로 이용해 감광막과 반선택성을 갖는 제 1 액상증착 산화막을 일정두께로 증착한 후 감광막을 제거하고, 불순물이 주입된 폴리실리콘을 증착하고, 화학기계적 연마를 이용해서 액상증착 산화막의 일정부분까지만 연마함으로써 과도 연마에 의한 전극간 단락을 방지하도록 완충용 폴리실리콘 전극을 형성하고, 이어서 일정두께의 절연막을 증착한 다음, 이들 소자를 연결하는 회로를 구성하기 위한 전극을 형성하기 위하여 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 폴리실리콘이나 금속계 물질을 이용해 콘택 홀을 통하여 각각의 소자와 접속하고 일정모양의 전도체 패턴을 형성하는 제 2 단계의 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 장치의 제조 공정 단면을 각각 나타낸 것이다.
먼저, 도 2a는 P 웰(또는 N 웰)이 형성된 반도체 기판(21) 위에 필드산화막(22)을 이용해 분리영역을 형성하고 게이트 산화막(23)과 게이트 전극 및 워드선용 폴리실리콘(24)을 시간 지연없이 일정두계로 증착한 다음, 일정두께의 마스크 절연막(25)을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디(LDD : Lightly Doped Diffusion) 활성영역(25)을 형성하고 이어서 일정두께의 산화막을 이용해 스패이서 절연막(27)을 형성한 후에 일정두께의 폴리실리콘(28)을 증착한 상태의 단면도이다.
도 2b는 일정 두께의 감광막(31)을 도포한 후 마스크와 노광공정을 이용해 패턴을 형성한 상태에서 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각한 다음, 식각공정의 결과로 노출된 산화막을 시드(seed)를 이용해 감광막과 반선택성을 갖는 제 1 액상증착(Liqid phase deposition) 산화막(32)을 일정두께로 증착한 상태의 단면도이다.
도 2c는 도 2b 상태에서 감광막을 제거하고, 불순물이 주입된 폴리실리콘을 증착하고, 화학기계적 연마(CMP : Chemical Mechanical Polishing)을 이용해서 마스크 산화막(25)과 액상증착 산화막(32)의 일정부분까지 연마함으로써 완전히 분리된 완충용 폴리실리콘 전극(41)을 형성하고, 이어서 일정두께의 제 2 절연막(42)을 증착한 다음, 이들 소자를 연결하는 회로를 구성하기 위한 전극을 형성하기 위하여 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 폴리실리콘이나 금속계 물질(43)을 이용해 콘택 홀을 통하여 각각의 소자와 접속하고 일정모양의 전도체 패턴을 형성함으로써 공정을 완성한 단면도이다.
도 3은 본 발명의 다른 반도체 장치의 제조 공정 단면을 나타낸 것으로, 도 2의 공정중 화학기계적 연마(CMP : Chemical Mechanical Polishing)의 공정여유의 불량으로 발생할 수 있는 게이트 전극(24)과 전도체(43) 간의 단락에 의한 불량을 방지하기 위한 방법으로 도 2a 까지는 상기와 동일하게 진행한 다음, 접합영역만을 막을 수 있는 마스크를 감광막을 패턴한 후에 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각하고, 식각공정의 결과로 노출된 산화막을 시드(seed)로 이용해 감광막과 반선택성을 갖는 제 1 액상증착(Liqid Phase Deposition) 산화막(32)을 일정두께로 증착한 후 감광막을 제거하고, 불순물이 주입된 폴리실리콘을 증착하고, 화학기계적 연마(CMP : Chemical Mechanical Polishing)을 이용해서 액상증착 산화막(32)의 일정부분까지만 연마함으로써 과도 연마에 의한 전극간 단락을 방지하도록 완충용 폴리실리콘 전극(51)을 형성하고, 이어서 일정두께의 절연막(52)을 증착한 다음, 이들 소자를 연결하는 회로를 구성하기 위한 전극을 형성하기 위하여 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 폴리실리콘이나 금속계 물질(53)을 이용해 콘택 홀을 통하여 각각의 소자와 접속하고 일정모양의 전도체 패턴을 형성함으로써 다른 실시예의 공정을 완성한 단면도이다.
이상에서 설명한 바와 같이, 본 발명의 반도체 장치의 미세 콘택 형성방법에 있어서는, 현재의 장비를 사용해도 기존의 마스크 크기보다 미세한 콘택을 형성할 수 있어, 고집적화에 따른 면적감소에도 대처할 수 있고, 공정여유 부족으로 인해 발생할 수도 있는 소자의 신뢰성 불량을 방지할 수 있어 제품의 수율을 증가시킬 수 있는 효과가 있다. 이는 결과적으로 원가절감의 효과를 얻을 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 반도체 기판위에 필드절연막을 이용해 분리영역을 형성하고 게이트 산화막과 게이트 전극 및 워드선용 폴리실리콘을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디 활성영역을 형성하고 이어서 스패이서 절연막을 형성한 후에 일정두께의 폴리실리콘을 증착하는 제 1 단계와,
    상기 폴리실리콘 상에 일정 두께의 감광막을 도포한 후 마스크와 노광 공정을 이용해 패턴을 형성한 상태에서 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각한 다음, 감광막과 반선택성을 갖는 액상증착 산화막을 일정두께로 증착하는 제 2 단계와,
    상기 감광막을 제거하고 불순물이 주입된 폴리실리콘을 증착하고 화학기계적 연마를 이용해서 마스크 산화막과 액상증착 산화막의 일정부분까지 연마함으로써 완전히 분리된 완충용 폴리실리콘 전극을 형성하고, 이어서 일정두께의 절연막을 증착한 다음, 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 이 콘택 홀을 통하여 각각의 소자가 접속되도록 전도체 증착에 이어서 일정모양의 패턴을 형성하는 제 3 단계의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 필드 절연막과 마스크 절연막, 그리고 스패이서 절연막은 산화막을 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계의 폴리실리콘의 식각공정 결과로 노출된 산화막을 시드로 이용해 액상증착 산화막을 증착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계의 폴리실리콘의 선택식각공정은 스패이서 절연막의 측벽에 있는 폴리실리콘을 완전히 제거하기 위하여 습식식각을 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 제 3 단계의 완충형 폴리실리콘은 소자의 저항을 줄일 목적으로 텅스텐, 타이실리사이드 또는 Ti계 합성금속 등의 금속계 물질로 대체해서 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 제 1 단계의 게이트 전극과 제 3 단계의 전도체 중 어느 하나는 소자의 저항을 줄일 목적으로 텅스텐, 타이실리사이드 또는 Ti계 합성금속 등의 금속계 물질로 대체해서 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 반도체 기판위에 필드절연막을 이용해 분리영역을 형성하고 게이트 산화막과 게이트 전극 및 워드선용 폴리실리콘을 시간 지연없이 일정두께로 증착한 다음, 일정두께의 마스크 절연막을 증착하고, 게이트 전극용 마스크를 이용해 일정 패턴을 형성한 다음, 이온주입을 이용해 엘디디 활성영역을 형성하고 이어서 스패이서 절연막을 형성한 후에 일정두께의 폴리실리콘을 증착하는 제 1 단계와,
    상기 폴리실리콘 상에 일정 두께의 감광막을 도포한 후, 접합영역만을 막을 수 있는 마스크를 감광막을 패턴한 후에 식각공정을 이용해 노출된 폴리실리콘을 선택적으로 식각하고, 식각공정의 결과로 노출된 산화막을 시드로 이용해 감광막과 반선택성을 갖는 제 1 액상증착 산화막을 일정두께로 증착한 후 감광막을 제거하고, 불순물이 주입된 폴리실리콘을 증착하고, 화학기계적 연마를 이용해서 액상증착 산화막의 일정부분까지만 연마함으로써 과도 연마에 의한 전극간 단락을 방지하도록 완충용 폴리실리콘 전극을 형성하고, 이어서 일정두께의 절연막을 증착한 다음, 이들 소자를 연결하는 회로를 구성하기 위한 전극을 형성하기 위하여 콘택 홀 마스크를 이용해 일정영역에 콘택 홀을 형성하고, 폴리실리콘이나 금속계 물질을 이용해 콘택 홀을 통하여 각각의 소자와 접속하고 일정모양의 전도체 패턴을 형성하는 제 2 단계의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019990025689A 1999-06-30 1999-06-30 반도체 장치의 제조방법 KR20010004921A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025689A KR20010004921A (ko) 1999-06-30 1999-06-30 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025689A KR20010004921A (ko) 1999-06-30 1999-06-30 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20010004921A true KR20010004921A (ko) 2001-01-15

Family

ID=19597565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025689A KR20010004921A (ko) 1999-06-30 1999-06-30 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20010004921A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
KR950000660B1 (ko) 고집적 소자용 미세콘택 형성방법
KR0140657B1 (ko) 반도체 소자의 제조방법
US6770555B2 (en) Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth
KR100338958B1 (ko) 반도체 소자의 커패시터 형성 방법
JP3623869B2 (ja) 半導体メモリ装置の製造方法
KR20020045028A (ko) 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
KR100334572B1 (ko) 반도체 장치의 자기정렬 콘택 형성 방법
KR20030055797A (ko) 반도체 장치의 커패시터 제조방법
KR20010004921A (ko) 반도체 장치의 제조방법
KR20040015792A (ko) 집적 회로용 콘택의 제조 방법 및 상기 콘택을 가진반도체 소자
US6867095B2 (en) Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs
KR100694996B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100333539B1 (ko) 반도체소자의미세콘택홀형성방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR100525967B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20010004551A (ko) 반도체 집적 장치의 제조방법
KR20010063426A (ko) 반도체 소자 및 그 제조 방법
KR100258202B1 (ko) 반도체 장치의 제조 방법
KR20000044673A (ko) 반도체 메모리소자의 제조방법
KR100258369B1 (ko) 반도체 소자의 콘택 형성방법
KR100197991B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR100379511B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination