KR20000074471A - 반도체 장치의 분리구조 제조방법 - Google Patents
반도체 장치의 분리구조 제조방법 Download PDFInfo
- Publication number
- KR20000074471A KR20000074471A KR1019990018443A KR19990018443A KR20000074471A KR 20000074471 A KR20000074471 A KR 20000074471A KR 1019990018443 A KR1019990018443 A KR 1019990018443A KR 19990018443 A KR19990018443 A KR 19990018443A KR 20000074471 A KR20000074471 A KR 20000074471A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- trench
- nitride film
- semiconductor device
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 종래 반도체 장치의 분리구조 제조방법은 마스크를 제거하는 과정에서 분리구조의 측면부가 식각되어 각진 기판영역이 노출되어 전계의 집중이 발생하며, 이에 따라 반도체 장치의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 산화막과 질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막과 산화막의 일부를 식각하여 기판의 일부영역을 노출시키는 마스크 형성단계와; 상기 노출된 기판을 건식식각하여 기판에 트랜치를 형성하는 트랜치 형성단계와; 상기 구조의 상부에 산화막을 증착하고 평탄화 한 후, 질화막과 산화막을 제거하는 분리구조 형성단계를 포함하는 반도체 장치의 분리구조 제조방법에 있어서, 상기 트랜치 형성단계 후, 상기 트랜치의 상부측면부 기판영역을 습식식각하여 트랜치 측면의 기판영역의 경사를 완만하게 하는 습식식각단계를 더 포함하여 구성함으로써, 분리구조 형성을 위한 트랜치를 형성한 후, 습식식각공정을 통해 상기 트랜치의 상부측 기판영역을 식각하여 완만한 경사를 갖도록 함으로써, 분리구조 형성후 노출되는 기판영역에 의해 전계가 집중되는 것을 방지하여 반도체 장치의 특성을 향상시키는 효과가 있다.
Description
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 특히 측면이 2중의 기울기를 갖는 트랜치를 형성하여 분리구조 형성시 트랜치 측면의 기판이 노출되지 않도록 함으로써, 반도체 장치의 특성을 향상시킬 수 있는 반도체 장치의 분리구조 제조방법에 관한 것이다.
도1a 내지 도1c는 종래 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착하고, 사진식각공정을 통해 상기 산화막(2)과 질화막(3)의 일부를 식각하여 기판(1)의 일부영역을 노출시키는 단계(도1a)와; 건식식각공정을 통해 상기 노출된 기판(1)을 소정깊이로 식각하여 트랜치를 형성하는 단계(도1b)와; 상기 기판(1)에 형성된 트랜치와 상기 질화막(3)의 상부전면에 산화막을 증착하고 평탄화하여 분리구조를 형성한 후, 상기 질화막(3)과 산화막(2)을 제거하여 분리구조를 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같은 종래 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부전면에 산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(도면 미도시)를 도포하고 노광 및 현상하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한다.
그 다음, 상기 노출된 질화막(3)과 그 하부의 산화막(2)을 식각한 후, 그 포토레지스트 패턴을 모두 제거한다.
그 다음, 도1b에 도시한 바와 같이 건식식각공정을 통해 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다. 이때 트랜치는 기판(1)의 표면측이 기판(1)의 저면측보다 더 넓게 식각되어, 트랜치의 측면부는 경사지게 형성된다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 산화막을 상기 트랜치가 채워질 정도로 두껍게 증착하고, 이를 평탄화하여 그 산화막의 상부면이 상기 질화막(3)의 상부면이 동일한 평면상에 있도록 한다.
그 다음, 상기 산화막의 평탄화로 노출되는 질화막(3)을 모두 제거하고, 그 질화막(3) 하부의 산화막(2)을 식각하여 기판(1)을 노출시킨다. 상기 질화막(3)과 산화막(2)의 식각공정으로 상기 평탄화하여 트랜치내에 위치하는 산화막도 식각되어 최종적으로 형성되는 분리구조(4)의 측면부는 식각되어 트랜치주변부의 각진 기판부분이 노출된다.
이와 같이 형성된 분리구조(4) 측면부에서 노출된 기판의 모서리부분에서는 전계의 집중 및 열전하 발생으로 상기 분리구조(4)의 특성이 열화되며, 이에 따라 반도체 장치의 특성이 열화된다.
상기한 바와 같이 종래 반도체 장치의 분리구조는 기판에 트랜치를 형성하기 위한 식각공정의 마스크로 사용하는 질화막의 식각과정에서 그 분리구조의 측면부를 기판의 표면보다 낮게 식각하고, 이에 따라 그 트랜치의 주변부 기판인 기판의 모서리 부분이 노출되어 전계의 집중 및 열전하가 발생되어 반도체 장치의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 트랜치형의 분리구조를 제조하는 과정에서 그 측면의 기판 모서리 부분이 노출되지 않도록 하는 반도체 장치의 분리구조 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 장치의 분리구조 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:산화막
3:질화막 4:분리구조
상기와 같은 목적은 기판의 상부에 산화막과 질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막과 산화막의 일부를 식각하여 기판의 일부영역을 노출시키는 마스크 형성단계와; 상기 노출된 기판을 건식식각하여 기판에 트랜치를 형성하는 트랜치 형성단계와; 상기 구조의 상부에 산화막을 증착하고 평탄화 한 후, 질화막과 산화막을 제거하는 분리구조 형성단계를 포함하는 반도체 장치의 분리구조 제조방법에 있어서, 상기 트랜치 형성단계 후, 상기 트랜치의 상부측면부 기판영역을 습식식각하여 트랜치 측면의 기판영역의 경사를 완만하게 하는 습식식각단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 종래 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착한 후, 사진식각공정을 통해 상기 질화막(3)과 산화막(2)의 일부를 제거하여 기판(1)의 상부일부를 노출시키는 단계(도2a)와; 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성하는 단계(도2b)와; 상기 트랜치의 상부측을 습식식각하여 상기 트랜치의 상부측 기판(1)이 완만한 경사를 갖도록 하는 단계(도2c)와; 상기 구조의 상부전면에 산화막을 증착하고 평탄화한 후, 노출되는 질화막(3)과 산화막(2)을 식각하여 분리구조(4)를 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부전면에 산화막(2)과 식각마스크로 사용할 질화막(3)을 순차적으로 증착한다.
그 다음, 상기 질화막(3)의 상부전면에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부영역을 노출시키는 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정을 상기 노출된 질화막(3)과 그 하부의 산화막(2)을 식각하여 기판(1)의 일부영역을 노출시킨 다음 상기 포토레지스트 패턴을 제거한다.
그 다음, 도2b에 도시한 바와 같이 상기 포토레지스트 패턴의 제거로 노출되는 질화막(3)을 식각마스크로 하는 건식식각공정으로 상기 노출된 기판(1)을 소정 깊이로 식각하여 트랜치를 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 질화막(3)을 마스크로 사용하는 습식식각공정으로 상기 트랜치의 상부측 기판(1)을 식각하여 트랜치 측면 상부의 기판(1) 영역이 완만한 경사를 갖도록 한다.
상기 트랜치의 측면부는 건식식각으로 트랜치의 저면부와 이루는 각도가 약 80도로 형성되며, 상기 습식식각에 의해 식각된 트랜치의 측면 상부영역은 약 60도의 비교적 완만한 경사를 갖게 된다.
그 다음, 도2d에 도시한 바와 같이 종래의 방법과 동일하게 산화막의 증착 및 평탄화, 질화막(3)과 산화막(2)의 제거공정을 통해 분리구조(4)를 형성한다.
이와 같이 트랜치의 측면 상부측 기판(1)을 완만하게 식각한 후, 분리구조(4)를 형성하면, 그 질화막(3)과 산화막(2)의 제거공정에서 분리구조의 측면부가 식각되어도 노출되는 기판(1)이 종래와 같이 각이진 상태가 아니기 때문에 전계의 집중을 방지할 수 있다.
상기한 바와 같이 본 발명은 분리구조 형성을 위한 트랜치를 형성한 후, 습식식각공정을 통해 상기 트랜치의 상부측 기판영역을 식각하여 완만한 경사를 갖도록 함으로써, 분리구조 형성후 노출되는 기판영역에 의해 전계가 집중되는 것을 방지하여 반도체 장치의 특성을 향상시키는 효과가 있다.
Claims (1)
- 기판의 상부에 산화막과 질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막과 산화막의 일부를 식각하여 기판의 일부영역을 노출시키는 마스크 형성단계와; 상기 노출된 기판을 건식식각하여 기판에 트랜치를 형성하는 트랜치 형성단계와; 상기 구조의 상부에 산화막을 증착하고 평탄화 한 후, 질화막과 산화막을 제거하는 분리구조 형성단계를 포함하는 반도체 장치의 분리구조 제조방법에 있어서, 상기 트랜치 형성단계 후, 상기 트랜치의 상부측면부 기판영역을 습식식각하여 트랜치 측면의 기판영역의 경사를 완만하게 하는 습식식각단계를 더 포함하여 된 것을 특징으로 하는 반도체 장치의 분리구조 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990018443A KR20000074471A (ko) | 1999-05-21 | 1999-05-21 | 반도체 장치의 분리구조 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990018443A KR20000074471A (ko) | 1999-05-21 | 1999-05-21 | 반도체 장치의 분리구조 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000074471A true KR20000074471A (ko) | 2000-12-15 |
Family
ID=19587043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990018443A KR20000074471A (ko) | 1999-05-21 | 1999-05-21 | 반도체 장치의 분리구조 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000074471A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100406732B1 (ko) * | 2001-04-25 | 2003-11-20 | 아남반도체 주식회사 | 반도체 소자의 소자 격리부 형성 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305527A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | 半導体装置およびその製造方法 |
US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
KR19990076328A (ko) * | 1998-03-31 | 1999-10-15 | 김영환 | 반도체장치의 소자 격리 방법 |
KR20000013286A (ko) * | 1998-08-06 | 2000-03-06 | 윤종용 | 반도체 장치의 소자분리막 제조방법 |
-
1999
- 1999-05-21 KR KR1019990018443A patent/KR20000074471A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305527A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | 半導体装置およびその製造方法 |
US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
KR19990076328A (ko) * | 1998-03-31 | 1999-10-15 | 김영환 | 반도체장치의 소자 격리 방법 |
KR20000013286A (ko) * | 1998-08-06 | 2000-03-06 | 윤종용 | 반도체 장치의 소자분리막 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100406732B1 (ko) * | 2001-04-25 | 2003-11-20 | 아남반도체 주식회사 | 반도체 소자의 소자 격리부 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206261A (ja) | 集積回路製造において溝分離を行うための平坦化方法 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
KR100319622B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
KR100313523B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
KR20000074471A (ko) | 반도체 장치의 분리구조 제조방법 | |
KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
KR100286901B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
KR20010038753A (ko) | 반도체 장치의 분리구조 제조방법 | |
KR100230383B1 (ko) | 반도체소자의 얼라인 키 형성방법 | |
KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
KR100333378B1 (ko) | 반도체 소자의 제조방법 | |
KR20000021278A (ko) | 트렌치 소자 분리 방법 | |
KR20020044682A (ko) | 반도체소자의 소자 격리막 형성 방법 | |
KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
KR20010084523A (ko) | 반도체소자의 격리영역 형성방법 | |
KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
KR20000066999A (ko) | 반도체 장치의 분리구조 제조방법 | |
KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
KR20010058395A (ko) | 반도체소자의 격리영역 형성방법 | |
KR20020030337A (ko) | 반도체 장치의 얕은 트랜치형 분리구조 제조방법 | |
KR20000019159A (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
KR19980067721A (ko) | 반도체소자의 격리막 형성방법 | |
KR20030049357A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |