KR20000069801A - 개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및장치 - Google Patents

개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및장치 Download PDF

Info

Publication number
KR20000069801A
KR20000069801A KR1019997005947A KR19997005947A KR20000069801A KR 20000069801 A KR20000069801 A KR 20000069801A KR 1019997005947 A KR1019997005947 A KR 1019997005947A KR 19997005947 A KR19997005947 A KR 19997005947A KR 20000069801 A KR20000069801 A KR 20000069801A
Authority
KR
South Korea
Prior art keywords
signal
voltage
node
state
transistor
Prior art date
Application number
KR1019997005947A
Other languages
English (en)
Other versions
KR100343029B1 (ko
Inventor
그리슨제프리케이
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20000069801A publication Critical patent/KR20000069801A/ko
Application granted granted Critical
Publication of KR100343029B1 publication Critical patent/KR100343029B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

전력 공급 전압 위의 전압 또는 그라운드 아래의 전압을 요구하지 않고 메모리 셀의 기록 마진과 판독 안정 마진에 대한 디자인 윈도우의 크기를 증가시키는 방법 및 장치. 그라운드 기준(VGND)을 갖는 SRAM 셀(320)과 제 1 신호(TSTRONG)를 수신하기 위해 연결되고 그라운드 기준을 구동하기 위해 연결된 회로(340)로 구성된 SRAM(300). 회로는 제 1 신호가 제 1 상태에 있다면 그라운드 기준을 제 1 전압으로 구동하도록 구성된다. 회로는 제 1 신호가 제 2 상태에 있다면 제 1 노드를 제 2 전압에 있도록 구성되고, 제 1 신호는 기록 동작을 지시하는 제 1 상태에 있으며, 제 1 신호는 비-기록 동작을 지시하는 제 2 상태에 있고, 제 1 전압은 제 2 전압보다 더 크다.

Description

개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및 장치{A METHOD AND APPARATUS FOR BIT CELL GROUND CHOKING FOR IMPROVED MEMORY WRITE MARGIN}
SRAM 셀은 수용가능한 판독 안정 마진을 가짐으로써 판독 동작동안 값을 확실하게 유지하고, 수용가능한 기록 마진을 가짐으로써 기록 동작동안 값을 확실하게 수정하도록 디자인된다.
도 1은 종래 기술인 SRAM 셀의 판독 안정 마진을 도시한다. SRAM 셀은 비트(B)노드와 비트바(B#)노드를 갖는다. 저장된 비트 값이 논리 1이거나 또는 논리 0이든, 이러한 노드중 하나는 논리 0으로 저장될 것이다. 판독 안정은 전형적으로 논리 0을 저장하는 노드에 더 비관적이다. 계속되는 설명은 저장된 비트가 논리 0인 경우이다. 이 경우에, 비트 노드는 논리 0이고 비트바 노드는 논리 1이다. 그러나, 저장된 비트가 논리 1일때 유사한 분석이 비트바 노드에 적용된다.
판독 동작 동안, 비트 라인(BL)열과 비트 라인 바(BL#)열은 논리 1로 초기화된다. 워드 라인(WL) 버스는 BL열이 제 1 풀 다운 디바이스(트랜지스터 Tpd)를 통해서 방전되기 시작하도록 전송 게이트(트랜지스터 Tx)를 턴 온하기 위하여 표명된다. BL 열이 방전되는 동안, 비트 노드의 전압은 트랜지스터(Tx)의 저항과 트랜지스터(Tpd)의 저항의 비에 의해 결정된다. 비트 노드는 또한 전압(Vtrip)에서 턴 온하기 시작하는 제 2 풀 다운 디바이스(트랜지스터 Ttrip)로의 입력이다. 비트 노드에서 전압이 Vtrip을 초과하면, 비트바 노드에서 전압은 풀 다운되고 그렇게함으로써 저장된 비트의 값을 플립핑함으로써 SRAM 셀내에 데이터를 파손한다.
판독 안정 마진을 개선하기 위하여, 논리 0을 저장하는 노드에서의 전압은 감소되고/또는 Vtrip전압은 증가되어야 한다. 비트 노드의 전압을 더 낮게하기 위하여, 트랜지스터(Tpd)의 저항은 트랜지스터(Tx)의 저항에 비하여 작게 만들어져야 한다. Vtrip전압을 증가시키기 위하여, 트랜지스터(Tp)의 저항은 트랜지스터(Ttrip)의 저항에 비하여 작게 만들어져야 한다.
도 2는 종래 기술인 SRAM 셀의 기록 마진을 도시한다. 기록 마진은 판독 안정 마진과는 다르게 전형적으로 논리 1을 저장하는 노드상에서 더 비관적이다. 계속되는 설명은 저장된 비트가 논리 1이고 기록 논리 0 동작이 수행되는 경우이다. 이 경우에, 비트 노드는 초기에 논리 1이고 비트바 노드는 초기에 논리 0이다. 그러나, 저장된 비트가 논리 0이고 기록 논리 1 동작이 수행중일 때 유사한 분석이 적용된다.
기록 논리 0 동작 동안에, 비트 라인(BL)열은 논리 0으로 구동되고 비트 라인 바(BL#)열은 논리 1로 구동된다. 워드 라인(WL) 버스는 비트 노드에서의 전압이 트랜지스터(Tx) 저항과 제 1 풀업 디바이스(트랜지스터 Tpu) 저항의 비에 의해 결정되도록, 전송 게이트(트랜지스터 Tx)를 턴 온하기위해 표명된다. 비트 노드는 또한 비트 노드의 전압이 전압(Vtrip)아래에 있을때 턴 오프하는 제 2 풀 다운 디바이스(트랜지스터 Ttrip)로의 입력이다. 논리 0을 성공적으로 기록하기 위하여, 비트 바 노드의 전압은 전압(Vtrip)아래로 풀 다운되어야 한다. 트랜지스터(Tx)의 비선형 저항이 저항을 통한 전압 강하가 감소함에 따라 전형적으로 증가하기 때문에 이것은 어려워 질 수 있다.
기록 마진을 개선하기 위해, 논리 1을 저장하는 노드에서의 전압은 더 낮게 풀되어야 하고/또는 Vtrip전압이 더 높게 되어야한다. 판독 안정을 개선하기 위한 경우에, 트랜지스터(Tp)의 저항은 Vtrip전압을 증가시키기 위해 저항 트랜지스터(Ttrip)에 비하여 작게 만들어져야 한다. 그러나, 판독 안정을 개선하기 위한 다른 경우에, 트랜지스터(Tp)의 저항은 트랜지스터(Tx)를 통과하는 전압 강하를 더 적게 하기위해 트랜지스터(Tx)의 저항에 비하여 더 크게 만들어져야 한다.
속도를 개선하기 위해, 트랜지스터(Tpd, Ttrip및 Tx)의 저항은 최소화되어야 한다. 만일 Tx의 저항이 속도에 대해서 최소화된다면, 판독 안정을 고려하여 트랜지스터(Tpd,Tpu및 Ttrip)의 저항을 감소시키는 것을 제안하고, 반면에 기록 마진을 고려하여 이러한 트랜지스터의 저항을 증가하는 것을 제안한다. 따라서, 디자이너는 수용가능한 판독 안정과 기록 마진을 갖기위해 이러한 경합 제한내에 이러한 파라미터를 선택해야만 한다.
이러한 경합 제한에 의해 정의된 디자인 윈도우는 다음에 생성하는 각각의 프로세스 기술에 있어서 더 작아지고 있다. 제조 프로세스 가변성은 각 생성의 수축 트랜지스터 특성 크기에 따라 증가하는 경향이 있기 때문에, 수축 디자인 윈도우내에 수용가능한 마진을 갖는 SRAM을 디자인하는 것이 더 어려워지고 있다. 이러한 문제는 수축 디자인 윈도우 때문에 SRAM 셀 에러율이 증가할 뿐만 아니라, 디바이스마다 SRAM의 수가 증가하기 때문에 악화된다.
전력 공급 전압은 트랜지스터 특성 크기가 축소됨에 따라 전력 소모를 줄이고 신뢰도 문제를 피하기 위해 감소된다. 전형적인 SRAM 셀에서의 Vtrip전압은 감소된 전력 공급 전압을 탐색하기 위해 감소된다. 그러나, Vtrip전압 변화와 관계된 프로세스 가변성은 Vtrip전압과 비례하지 않는다. 따라서 Vtrip전압의 상관 변화는 트랜지스터 특성 크기가 축소됨에 따라 증가하는 경향이 있다.
디자인 윈도우를 확장하기 위하여, 어떤 디자인은 기록 동작 동안 전력 공급 전압보다 높이 워드 라인을 구동하고, 판독 동작 동안 전력 공급 전압으로 워드 라인을 구동하기 위해 재분류된다. 이것은 판독 동작 동안 Tx의 저항과 비교되는 바와 같이 기록 동작 동안 Tx의 저항을 감소하는 효과가 있다. 따라서, Tx의 저항은 각각의 이러한 동작에 대해서 마진을 개선하기 위해 제어되고 그렇게 함으로써 디자인 윈도우를 넓힌다.
대안으로, 몇개의 디자인은 기록 동작 동안 그라운드아래로 비트 라인중의 하나를 구동한다. 도 2를 참조하면, 비트 노드는 공지된 방법에 따라 트랜지스터(Tpu)의 저항과 트랜지스터(Tx)의 저항의 비에 의해 결정되는 바와 같이 전력 공급 전압과 비트라인 전압사이의 전압에 있다. 비트 노드에서의 전압은 비트 라인 에서의 전압이 감소함에 따라 감소하는 경향이 있을 것이다. 비트 노드에서의 전압이 Vtrip에 비례하여 감소되기 때문에, 기록 마진은 판독 마진 파라미터에 영향을 끼치지 않고 개선된다.
이 두 방법이 갖는 한가지 문제는 전력 공급 전압 위로 또는 그라운드 아래로 구동되도록 전압을 요구한다. 부가적인 전압 생성은 디자인에 복잡성과 비용을 부가한다. 부가적으로, 표준 전력 공급 범위를 넘는 전압 응용은 신뢰도 문제를 야기할 수 있다.
필요한 것은 전력 공급 전압 위로 또는 그라운드 아래로 전압을 요구하지 않고 SRAM 셀에 대한 디자인 윈도우의 크기를 증가시키는 방법 및 장치이다.
발명의 개요
전력 공급 전압위로 또는 그라운드 아래로 전압을 요구하지 않고 개선된 기록 마진를 갖는 SRAM 셀을 제공하는 방법 및 장치. 그라운드 기준과 제 1 신호를 수신하기 위해 연결되고 그라운드 기준을 구동하기 위해 연결된 회로를 구비하는 SRAM 셀을 구성하는 SRAM. 회로는 제 1 신호가 제 1 상태에 있다면 그라운드 기준을 제 1 전압으로 구동하도록 구성된다. 회로는 제 1 신호가 제 2 상태에 있다면 제 1 노드가 제 2 전압에 있도록 구성된다.제 1 상태는 기록 동작을 지시하고 제 2 상태는 비-기록 동작을 지시한다. 제 1 전압은 제 2 전압보다 작다.
본 발명은 메모리 디바이스 분야에 관한 것이다. 더 상세하게, 본 발명은 스태틱 램(SRAM) 기록 마진을 개선하기 위해 비트 셀 그라운드 초킹을 수행하는 방법 및 장치에 관한 것이다.
도 1은 판독 동작을 수행하는 종래 기술인 SRAM 셀을 도시한다.
도 2는 기록 동작을 수행하는 종래 기술인 SRAM 셀을 도시한다.
도 3은 본 발명 시스템의 일 실시예를 도시한다.
도 4는 판독 동작을 수행하는 본 발명의 SRAM의 일 실시예를 도시한다.
도 5는 기록 동작을 수행하는 본 발명의 SRAM의 일 실시예를 도시한다.
도 6은 본 발명의 방법의 일 실시예를 도시한다.
본 발명은 전력 공급 전압위로 또는 그라운드 아래로 전압을 요구하지 않고 SRAM셀에 대한 디자인 윈도우의 크기를 증가시키기 위한 방법 및 장치이다. 디자인 윈도우는 기록 마진과 판독 안정 마진의 경합을 고려하여 정의된다. 본 발명은 로컬 그라운드 기준을 SRAM 셀에 제공하는 회로를 사용한다. 바람직하게, 회로는 전압을 로컬 그라운드 기준에 제공하기 위해 SRAM 셀로부터 전류를 사용한다. 그러한 회로는 로컬 그라운드 기준상에 전압을 제공하기 위하여 충전 펌프 또는 전압 발생기같은 디바이스를 사용하는 대안보다 더 적은 전력과 영역을 사용한다.
기록 동작동안, 회로는 글로벌 그라운드 기준보다 더 큰 로컬 그라운드 기준상에 전압을 제공한다. 로컬 그라운드 기준 전압 상승은 기록 마진을 증가시키는 경향이 있다. 판독 동작동안, 회로는 글로벌 그라운드 기준에 근사하는 로컬 그라운드 기준상에 전압을 제공한다. 글로벌 그라운드 기준에 로컬 그라운드 기준을 유지함으로써, 판독 안정 마진이 유지되는 경향이 있다. 따라서, 동작이 수행됨에 따라 로컬 그라운드 기준의 전압을 제어함으로써, 디자인 윈도우는 더 크게된다. 본 발명이 데이터를 유지하기 위한 메모리 셀내에 내부 피드백을 제공하는 메모리 셀에 적용가능하고 본 발명이 스태틱 메모리 셀 디자인의 특정한 타입에 제한받지 않는다는 것을 해당분야에 능숙한 당업자는 이해할 것이다.
도 3은 본 발명의 시스템의 일 실시예를 도시한다.
시스템은 SRAM 클러스터(320), 그라운드 제어 회로(340), 전력 공급(310) 및 프로세서(330)을 구비한 SRAM(300)을 포함한다.
바람직하게, SRAM 클러스터(320)는 공통 로컬 그라운드 기준(Vgnd)을 공유하는 공지된 방법에 따라 함께 연결된 메모리 셀의 칼럼이다. 대안으로, SRAM 클러스터(320)는 공통 로컬 그라운드 기준을 공유하는 메모리 셀의 다중 칼럼일 수 있다. 다른 실시예에서, SRAM 클러스터(320)는 로컬 그라운드 기준을 사용하는 단일 메모리 셀일 수 있다.
프로세서(330)는 기록 동작이 수행되는지를 지시하기 위해 SRAM(500)에 기록 신호(WR#)를 구동한다. 본 발명의 실시예에서, WR#신호는 판독 동작 또는 유지 동작같은 비-기록 동작을 지시하기 위해 하이로 구동되고, 기록 동작을 지시하기 위해 로우로 구동된다. 프로세서(330)는 메모리 셀에 액세스하고 선택된 메모리 셀로/로부터 데이터를 전송하기 위한 통로를 제공하는 것을 지시하기 위해 어드레스와 데이터 버스를 SRAM 클러스터(320)에 구동한다. 여기에서, 설명을 간단히 할 목적으로, 어드레스에 따라 SRAM 셀을 선택하기 위한 공지된 회로는 여기에서 설명되지 않는다. 부가하여, 기록 동작 동안 SRAM 셀에 데이터를 경로지정하고 판독 동작 동안 SRAM 셀로부터 데이터를 감지하는 공지된 회로는 여기에서 설명되지 않는다. 메모리 클러스터의 다중 세트와, 대응하는 그라운드 제어 회로는 SRAM(300)내에 사용될 수 있다. 단지 하나의 메모리 셀은 기록, 판독, 또는 유지 동작 동안 각각의 메모리 클러스터로부터 선택되며, 그러한 클러스터에 대한 로컬 그라운드 기준은 클러스터내의 선택된 셀 상에서 수행되는 동작에 따라 변화될 수 있다.
SRAM 클러스터(320)는 전력 공급(310)으로부터 전력 공급 전압을 수신하고 그라운드 제어 회로(340)로부터 로컬 그라운드 기준을 수신하기 위해 연결되어 있다. 바람직하게, 그라운드 제어 회로(340)는 WR#신호에 연결된 게이트를 갖는 강(낮은 저항)트랜지스터(Tstrong)와 전력 공급 전압에 연결된 게이트를 갖는 약(높은 저항)트랜지스터(Tweak)을 포함한다. 이러한 트랜지스터의 드레인은 로컬 그라운드 기준에 연결되어 있고 소스는 글로벌 그라운드 기준에 연결되어 있다.
기록 동작이 WR#신호에 의해 지시될때, 트랜지스터(Tstrong)는 로컬 그라운드 기준으로부터 글로벌 그라운드 기준으로 트랜지스터(Tweak)를 통하여 높은 저항 통로를 남기면서 디스에이블된다. 따라서, 로컬 그라운드 기준은 로컬 그라운드 기준 저항을 통하여 SRAM 클러스터(320)에 액티브 비트로부터의 전류에 의해 결정되는 트랜지스터(Tweak) 양단의 전압 강하만큼 로컬 그라운드 기준보다 전압이 더 높다. 일 실시예에서, 전류는 대략 60마이크로암페어이고 트랜지스터(Tweak)의 저항은 대략 3.3킬로오옴이다. 따라서, 로컬 그라운드 기준은 판독 동작 동안 글로벌 그라운드 기준보다 200밀리볼트 높다.
비-기록 동작(예를 들면, 판독 또는 유지 동작)이 WR#신호에 의해 지시될때, 트랜지스터(Tstrong)은 로컬 그라운드 기준으로부터 글로벌 그라운드 기준으로 트랜지스터(Tstrong)를 통하여 낮은 저항 통로를 제공하면서 인에이블된다. 로컬 그라운드 기준의 전압은 트랜지스터(Tstrong)를 통한 전압 강하가 상대적으로 중요하지 않기 때문에 전압을 로컬 그라운드 기준으로 근사시킨다. 일 실시예에서, 트랜지스터(Tstrong)의 저항은 대략 330오옴이다. 따라서, 로컬 그라운드 기준은 비-기록 동작 동안 글로벌 그라운드 기준보다 높은 대략 20밀리볼트이다.
WR#신호에 의존하는 로컬 그라운드 기준 전압을 생성하는 다른 많은 회로가 사용될 수 있다는 것을 해당분야에 능숙한 당업자에게는 분명할 것이다. 예를 들면, 제어 논리는 비-기록 동작동안 로컬 그라운드 기준을 글로벌 그라운드 기준에 연결하기 위하여 사용되고, 기록 동작동안 더 높은 전압을 제공하기 위하여 로컬 그라운드 기준을 전압 발생기에 연결하기 위하여 사용된다. 대안으로 제어 회로는 기록 동작동안 제 1 전압을 제공하기 위하여 로컬 그라운드 기준을 제 1 전압 발생기에 연결하기 위하여 사용되고, 비-기록 동작동안 제 2 전압(제 1 전압보다 작음)을 제공하기 위하여 로컬 그라운드 기준을 제 2 전압 발생기에 연결하기 위하여 사용될 수 있다. 다른 회로는 기록 동작 또는 비-기록 동작중에 전압을 제공하기 위하여 사용될 수 있다.
상기에 설명되는 바와 같이, Tstrong과 Tweak는 가변 로컬 그라운드 기준 전압을 생성하는 것을 제어하는 가변 저항을 제공한다. 대안으로, 다른 회로는 공지된 방법에 따라 가변 저항을 제공하기 위하여 사용될 수 있다. 예를 들면, 단일 트랜지스터는 가변 저항을 생성하기 위하여 사용될 수 있다. 하나의 구성에서, 이러한 트랜지스터는 WR#신호가 표명될때 글로벌 그라운드 기준 전압과 전력 공급 전압사이에 전압을 인가한으로써 동작의 저항 영역으로 바이어스된다. 일 실시예에서, 이러한 트랜지스터는 기록 동작동안 완전히 턴 오프될 수 있다. 이러한 경우에, 평행의 작은 저항은 로컬 그라운드 기준을 바이어스하기 위해 사용될 수 있거나 또는 주기 동안 플로팅할 수 있다. 만일 로컬 그라운드 기준이 기록동작이 수행되는 동안 플로팅되면, 기록 동작은 로컬 그라운드 기준이 기록된 데이터 손실을 피하기 위하여 요구되는 범위에 머무르게 상대적으로 빠르게 수행된다. WR#신호가 비-기록 동작을 지시하는 것이 표명되지 않을때, 이 트랜지스터는 기록 동작 동안 제공된 것보다 더 낮은 저항을 제공하기 위하여 바이어스될 수 있다. 일 실시예에서, 이 트랜지스터는 비-기록 동작 동안 완전히 턴 온될 수 있다.
글로벌 그라운드 기준이 그라운드 전압에 있어야할 필요가 없다는 것을 해당분야에 능숙한 당업자에게는 분명할 것이다. 글로벌 그라운드 기준은 판독 안정 마진같은 디자인 제한내에 그라운드와 다른 전압에 있을 수 있다. 유사하게, 로컬 그라운드 기준은 기록 마진같은 디자인 제한내에 글로벌 그라운드 기준보다 더 큰 많은 전압으로 구동될 수 있다.
도 4는 본 발명의 SRAM 셀의 판독 안정 마진을 도시한다. 이어지는 설명은 저장된 비트가 논리 0인 경우이다. 그러한 경우에, 비트 노드는 논리 0이고 비트 바 노드는 논리 1이다.
종래 기술의 판독 동작에서, 비트 라인(BL) 칼럼과 비트 라인 바(BL#)칼럼은 논리 1로 초기화되고 워드 라인(WL)버스는 BL칼럼이 제 1 풀다운 디바이스(트랜지스터 Tpd)를 통하여 방전되기 시작하도록 전송 게이트(트랜지스터 Tx)를 턴 온하기 위하여 표명된다. 트랜지스터(Tpd)의 소스는 강(낮은 저항)트랜지스터(Tstrong)을 인에이블링함으로써 Vss전압(글로벌 그라운드 기준)으로 구동되는 그라운드 노드(로컬 그라운드 기준)에 연결되어 있다. 이것은 로컬 그라운드 기준과 글로벌 그라운드 기준사이에 낮은 저항(그리고 낮은 전압 강하) 통로를 효과적으로 제공한다.
BL칼럼이 판독 동작 동안에 방전되는 동안, 비트(B) 노드에서 전압은 트랜지스터(Tx)의 저항과 트랜지스터(Tpd)의 저항의 비에 의해 결정된다. 로컬 그라운드 기준의 전압이 글로벌 그라운드 기준에 근사하기 때문에, 판독 안정 마진은 종래 기술인 SRAM 셀의 마진에 근사한다.
도 5는 본 발명의 SRAM 셀의 기록 마진을 도시한다. 이어지는 설명은 저장된 비트가 논리 1인 경우이고 기록 논리 0 동작이 수행되는 중이다.
종래 기술인 기록 논리 0 동작에서, 비트 라인(BL) 칼럼은 논리 0으로 구동되고, 비트 라인 바(BL#) 칼럼은 논리 1로 구동되며, 워드 라인(WL) 버스는 비트 노드에서 전압이 트랜지스터(Tx)의 저항과 제 1 풀업 디바이스(트랜지스터 Tpu)의 저항의 비에 의해 결정되도록 전송 게이트(트랜지스터 Tx)을 턴 온하기 위해 표명된다. 트랜지스터(Tpd)의 소스는 강(낮은 저항) 트랜지스터(Tstrong)이 단지 약(높은 저항) 트랜지스터(Tweak)가 인에이블인 상태로 디스에이블되기 때문에 글로벌 그라운드 기준보다 더 큰 전압에 있는 로컬 그라운드 기준에 연결되어 있다. 더 높은 저항(그리고 더 큰 전압 강하) 통로는 판독 동작에 비하여 로컬 그라운드 기준에 더 높은 전압을 제공한다.
비트 노드는 또한 비트 노드의 전압이 전압(Vtrip)아래에 있을때 턴 오프하는 제 2 풀 다운 디바이스(트랜지스터 Ttrip)에 대한 입력이다. 성공적으로 논리 0 을 기록하기 위하여, 비트 바 노드에서의 전압은 전압(Vtrip)아래로 풀 다운되어야 한다. 더 높은 로컬 그라운드 기준은 비트 노드가 트랜시스터(Ttrip)를 턴 오프하기 위하여 구동되어야 하는 전압 아래로 증가한다. 이것은 디바이스의 기록 마진을 개선시킨다.
따라서, 디자인 윈도우는 기록 마진 파라미터와 판독 안정 마진 파라미터의 상호 의존을 완화함으로써 넓어진다. 이것은 표준 전력 공급위 그리고/또는 그라운드 전압 아래의 전압 사용을 요구하지 않고 이루어진다.
도 6은 본 발명의 방법의 일 실시예를 도시한다.
단계(600)에서, 기록 신호가 수신된다.
단계(610)에서, 기록 동작이 수행되는 중인지를 결정한다.
단계(620)에서, 기록 동작이 수행되는 중이면 제 1 로컬 그라운드 전압을 제공하고, 더 높은 제 1 로컬 그라운드 기준을 제공함으로써, 기록 마진이 개선된다.
단계(630)에서, 기록 동작이 수행중이 아니면 제 2 로컬 그라운드 전압을 제공하며, 더 낮은 제 2 로컬 그라운드 기준을 제공함으로써, 판독 안정 마진이 개선된다.
제 1 로컬 그라운드 전압이 제 2 로컬 그라운드 기준으로부터 독립적으로 선택될 수 있기때문에, 디자인 윈도우는 더 커질수 있다.

Claims (23)

  1. 제 1 그라운드 기준인 제 1 노드를 갖는 SRAM; 및
    제 1 신호를 수신하기 위해 연결되고 상기 제 1 노드를 구동하기 위해 연결되며, 상기 제 1 신호가 제 1 상태에 있다면 상기 제 1 전압으로 상기 제 1 노드를 구동하기 위해 구성되며, 상기 제 1 신호가 제 2 상태에 있다면 상기 제 1 노드가 제 2 전압에 있도록 구성되는 회로를 포함하며,
    상기 제 1 신호는 기록 동작을 지시하기 위하여 상기 제 1 상태에 있도록 그리고 상기 제 2상태가 비-기록 동작을 지시하도록 상기 제 1 상태에 있도록 구성되며, 상기 제 1 전압이 상기 제 2 전압보다 더 큰 것을 특징으로 하는 SRAM.
  2. 제 1 항에 있어서, 상기 회로는 상기 제 1 노드에 연결된 드레인, 제 2 그라운드 기준인 제 2 노드에 연결된 소스, 및 상기 제 1 신호를 수신하기 위해 연결된 게이트를 포함하는 것을 특징으로 하는 SRAM.
  3. 제 2 항에 있어서, 상기 트랜지스터는 상기 제 1 신호가 제 1 상태에 있을때의 제 1 저항과 상기 제 1 신호가 상기 제 2 상태에 있을때의 제 2 신호를 가지며, 상기 제 1 저항이 상기 제 2 저항보다 더 큰 것을 특징으로 하는 SRAM.
  4. 제 2 항에 있어서, 상기 제 1 저항은 개방 회로에 근사하는 것을 특징으로 하는 SRAM.
  5. 제 1 항에 있어서, 상기 회로는 가변 저항을 포함하는 것을 특징으로 하는 SRAM.
  6. 제 5 항에 있어서, 상기 가변 저항은 제 1 드레인과 제 1 소스를 갖는 제 1 트랜지스터와제 2 드레인과 제 2 소스를 갖는 제 2 트랜지스터를 포함하며, 상기 제 1 드레인과 상기 제 2 드레인은 상기 제 1 터미널에 열결되고, 상기 제 1 소스와 상기 제 2 소스는 상기 제 2 터미널에 연결된 것을 특징으로 하는 SRAM.
  7. 제 6 항에 있어서, 상기 제 1 트랜지스터는 상기 제 1 신호를 수시하기 위해 연결된 제 1 게이트를 갖는 것을 특징으로 하는 SRAM.
  8. 제 6 항에 있어서, 상기 제 2 트랜지스터는 상기 제 1 신호를 수신하기 위해 연결된 제 2 게이트를 갖는 것을 특징으로 하는 SRAM.
  9. 제 6 항에 있어서, 상기 제 2 트랜지스터는 전력 공급에 연결된 제 2 게이트를 갖는 것을 특징으로 하는 SRAM.
  10. 제 1 그라운드 기준인 제 1 노드를 갖는 SRAM 셀; 및
    상기 제 1 노드에 연결된 제 1 터미널과 제 2 노드에 연결된 제 2 터미널을 갖고, 제 1 신호를 수신하기 위해 연결되며, 상기 제 1 신호가 제 1 상태에 있다면 제 1 저항을 갖고 상기 제 2 신호가 제 2 상태에 있다면 제 2 저항을 갖도록 구성되는 가변 저항;을 포함하며,
    상기 제 2 노드는 글로벌 그라운드 기준이고, 상기 제 1 신호는 기록 동작을 지시하기 위해 상기 제 1 상태에 있도록 구성되고 비-기록 동작을 지시하기 위해 상기 제 2 신호에 있도록 구성되며, 상기 제 1 저항은 상기 제 2 저항보다 더 큰 것을 특징으로 하는 SRAM.
  11. 시스템에 있어서,
    전력 공급;
    제 1 상태와 제 2 상태를 가지며, 기록 동작을 지시하기 위해서는 상기 제 1 상태에 있고 비-기록 동작을 지시하기 위해서는 상기 제 2 상태에 있도록 구성된 제 1 신호를 생성하기위해 구성된 프로세서; 및
    상기 프로세서와 상기 전력 공급에 연결된 SRAM;을 포함하며
    상기 SRAM은:
    제 1 그라운드 기준인 제 1 노드를 갖는 SRAM 셀; 및
    제 1 신호를 수신하기 위해 연결되고 제 1 노드를 구동하기 위해 연결되며, 상기 제 1 신호가 상기 제 1 상태에 있다면 제 1 전압으로 상기 제 1 노드를 구동하고, 상기 제 1 신호가 상기 제 2 상태에 있다면 상기 제 1 노드가 제 2 전압에 있도록 구성된 회로;를 포함하며, 상기 제 1 전압이 상기 제 2 전압보다 큰것을 특징으로 하는 시스템.
  12. 제 11 항에 있어서, 상기 회로는 상기 제 1 노드에 연결된 드레인, 제 2 그라운드 기준인 제 2 노드에 연결된 소스, 상기 제 1 신호를 수신하기 위해 연결된 게이트를 포함하는 것을 특징으로 하는 시스템.
  13. 제 12 항에 있어서, 상기 트랜지스터는 상기 제 1 신호가 상기 제 1 상태에 있을때 제 1 신호와 상기 제 1 신호가 상기 제 2 상태에 있을때 제 2 저항을 가지며, 상기 제 1 저항은 상기 제 2 저항보다 더 큰 것을 특징으로 하는 시스템.
  14. 제 12 항에 있어서, 상기 제 1 저항은 개방 회로에 근사하는 것을 특징으로 하는 시스템.
  15. 제 11 항에 있어서, 상기 회로는 가변 저항을 포함하는 것을 특징으로 하는 시스템.
  16. 제 15 항에 있어서, 상기 가변 저항은 제 1 드레인과 제 1 소스를 갖는 제 1 트랜지스터와, 제 2 드레인과 제 2 소스를 갖는 제 2 트랜지스터를 포함하며, 상기 제 1 드레인과 상기 제 2 드레인은 상기 제 1 터미널에 연결되고 상기 제 1 소스와 상기 제 2 소스는 상기 제 2 터미널에 연결되는 것을 특징으로 하는 시스템.
  17. 제 16 항에 있어서, 상기 제 1 트랜지스터는 상기 제 1 신호를 수신하도록 연결된 제 1 게이트를 갖는 것을 특징으로 하는 시스템.
  18. 제 16 항에 있어서, 상기 제 2 트랜지스터는 상기 제 1 신호를 수신하도록 연결된 제 2 게이트를 갖는 것을 특징으로 하는 시스템.
  19. 제 16 항에 있어서, 상기 제 2 트랜지스터는 전력 공급에 연결된 제 2 게이트를 갖는 것을 특징으로 하는 시스템.
  20. 그라운드 기준인 노드를 갖는 SRAM의 기록 마진을 개선하는 방법에 있어서,
    기록 동작을 지시하는 상기 제 1 신호를 수신하는 단계;
    상기 제 1 신호가 기록 동작을 지시하는 상기 제 1 상태에 있는지를 결정하는 단계;
    상기 제 1 신호가 상기 제 1 상태에 있다면, 상기 제 1 신호가 제 2 상태에 있다면 제 2 전압에 있는 상기 노드를 제 1 전압으로 구동하는 단계;를 포함하며,
    상기 제 1 전압은 상기 제 2 전압보다 더 큰 것을 특징으로 하는 방법.
  21. 제 20 항에 있어서, 상기 제 1 신호가 상기 제 2 상태에 있다면 상기 노드를 상기 제 2 전압으로 구동하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 20 항에 있어서, 상기 제 1 신호가 상기 제 2 상태에 있다면 상기 노드를 플로팅한느 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제 20 항에 있어서, 상기 제 1 신호에 응답하여 가변 저항의 저항을 수정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1019997005947A 1996-12-31 1997-12-11 개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및장치 KR100343029B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/775,796 1996-12-31
US08/775,796 US5898610A (en) 1996-12-31 1996-12-31 Method and apparatus for bit cell ground choking for improved memory write margin
US08/775,796 1996-12-31

Publications (2)

Publication Number Publication Date
KR20000069801A true KR20000069801A (ko) 2000-11-25
KR100343029B1 KR100343029B1 (ko) 2002-07-02

Family

ID=25105532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005947A KR100343029B1 (ko) 1996-12-31 1997-12-11 개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및장치

Country Status (7)

Country Link
US (1) US5898610A (ko)
JP (1) JP2001525098A (ko)
KR (1) KR100343029B1 (ko)
AU (1) AU5528998A (ko)
IL (1) IL130563A (ko)
TW (1) TW353180B (ko)
WO (1) WO1998029875A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529400B1 (en) * 2000-12-15 2003-03-04 Lsi Logic Corporation Source pulsed, dynamic threshold complementary metal oxide semiconductor static RAM cells
JP2002298586A (ja) * 2001-04-02 2002-10-11 Nec Corp 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
US6862207B2 (en) * 2002-10-15 2005-03-01 Intel Corporation Static random access memory
US6891745B2 (en) * 2002-11-08 2005-05-10 Taiwan Semiconductor Manufacturing Company Design concept for SRAM read margin
JP2004199829A (ja) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2006196124A (ja) 2005-01-14 2006-07-27 Nec Electronics Corp メモリセル及び半導体集積回路装置
US7403426B2 (en) * 2005-05-25 2008-07-22 Intel Corporation Memory with dynamically adjustable supply
US7596012B1 (en) 2006-12-04 2009-09-29 Marvell International Ltd. Write-assist and power-down circuit for low power SRAM applications
US8264896B2 (en) * 2008-07-31 2012-09-11 Freescale Semiconductor, Inc. Integrated circuit having an array supply voltage control circuit
JP5305103B2 (ja) * 2009-09-02 2013-10-02 日本電信電話株式会社 メモリ回路
US9230637B1 (en) 2014-09-09 2016-01-05 Globalfoundries Inc. SRAM circuit with increased write margin

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33694A (en) * 1861-11-12 Improved fan-blower
USRE33694E (en) * 1984-07-26 1991-09-17 Texas Instruments Incorporated Dynamic memory array with segmented bit lines
JPH0799630B2 (ja) * 1990-09-11 1995-10-25 株式会社東芝 スタティック型半導体記憶装置

Also Published As

Publication number Publication date
IL130563A (en) 2003-10-31
IL130563A0 (en) 2000-06-01
AU5528998A (en) 1998-07-31
WO1998029875A1 (en) 1998-07-09
JP2001525098A (ja) 2001-12-04
US5898610A (en) 1999-04-27
KR100343029B1 (ko) 2002-07-02
TW353180B (en) 1999-02-21

Similar Documents

Publication Publication Date Title
CN107093452B (zh) 包括写辅助电路的sram和操作该sram的方法
US7379347B1 (en) Memory device and method for performing write operations in such a memory device
US6556471B2 (en) VDD modulated SRAM for highly scaled, high performance cache
EP0347530B1 (en) Static random access memory device with a power dissipation reduction function
US6791897B2 (en) Word line driving circuit
US7009871B1 (en) Stable memory cell
US9013949B2 (en) Memory access control system and method
JP2008210443A (ja) 半導体記憶装置
JPH06267287A (ja) フラッシュ・メモリ用の書込み状態機械インタフェース回路へのアドレス遷移を検出する方法と装置
US7474553B2 (en) Device writing to a plurality of rows in a memory matrix simultaneously
JP4188643B2 (ja) 半導体メモリ装置
KR100343029B1 (ko) 개선된 메모리 기록 마진에 대한 비트 셀 그라운드 초킹 방법 및장치
US5646902A (en) Static random access memory device with low power dissipation
US20010006475A1 (en) Low power SRAM memory cell having a single bit line
US4987560A (en) Semiconductor memory device
US5625593A (en) Memory card circuit with separate buffer chips
US4933905A (en) Semiconductor memory device for reducing power dissipation during a write operation
US6269046B1 (en) Semiconductor memory device having improved decoders for decoding row and column address signals
US6731546B2 (en) SRAM power-up system and method
US6507924B1 (en) Method and apparatus for testing SRAM memory cells
US6067264A (en) High speed semiconductor memory device
US6816401B2 (en) Static random access memory (SRAM) without precharge circuitry
JP3841469B2 (ja) 内部セル電圧を減少させたｓｒａｍメモリセル
JP2001143476A (ja) スタティック型半導体記憶装置
JP2940127B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee