KR20000069207A - 반도체 에이:규소-수소를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법 - Google Patents
반도체 에이:규소-수소를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법 Download PDFInfo
- Publication number
- KR20000069207A KR20000069207A KR1019997004784A KR19997004784A KR20000069207A KR 20000069207 A KR20000069207 A KR 20000069207A KR 1019997004784 A KR1019997004784 A KR 1019997004784A KR 19997004784 A KR19997004784 A KR 19997004784A KR 20000069207 A KR20000069207 A KR 20000069207A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- thin film
- film transistor
- photo lacquer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000011159 matrix material Substances 0.000 title claims abstract description 8
- 239000004922 lacquer Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000001465 metallisation Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000003631 wet chemical etching Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 101000652359 Homo sapiens Spermatogenesis-associated protein 2 Proteins 0.000 claims 1
- 101000642464 Homo sapiens Spermatogenesis-associated protein 2-like protein Proteins 0.000 claims 1
- 102100030254 Spermatogenesis-associated protein 2 Human genes 0.000 claims 1
- 229910004164 TaMo Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
3 라커 도포 단계로 구성되고 그 단계에는 포토 라커를 중복 노광하는 것에 의해 몇 가지 공정 단계가 서로 융합되어 있는, 반도체 a:Si-H를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스를 제조하는 방법이 개시되어 있다. 이 방법에 의해 트랜지스터는 대단히 양호한 전기적 성질을 갖는 트랜지스터 및 대단히 적은 영상점 오류를 갖는 액정 스크린이 제조될 수 있다.
Description
통상 5 -7 사진 석판인쇄 마스크 단계들을 필요로 하는 액정 스크린용 a:Si-H 박막 트랜지스터 매트릭스를 제조하는 방법은 이미 알려져 있다. 이러한 방법의 사진 석판인쇄 단계는 포토 라커(사진 라커)의 피복(성층), 포토 라커의 노광과 현상 및 이어지는 에칭공정을 의미한다. 공정 단계의 수는 제품의 가격뿐 아니라 수율을 결정한다. 또한 각각의 석판인쇄 단계에서는 불가피한 결함이 생긴다.
본 발명은, 특히 반도체 a:Si-H(에이:규소-수소)를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스를 제조하는 방법에 관한 것이다.
도 1a 내지 1c는 산화물-게이트와 영상점 전극을 구성하기 위한 여러 공정 단계들에 있어 액정 스크린의 영상점을 통한 단면도.
도 2a 내지 2f는 간극 금속화 층, 드레인- 및 소스-접점, 도핑된 층 및 고유 반도체 층을 구성하기 위한 상이한 공정 단계들에 있어 도 1a 내지 1c에 대응하는 영상점을 통한 단면도.
도 3a 내지 3d는 접점 금속화 층 및 패시베이션 층을 구성하기 위한 상이한 공정 단계들에 있어 도 1a 내지 1c에 대응하는 영상점을 통한 단면도.
청구항 1의 특징을 갖는 본 발명에 의한 방법은 3 라커 도포 단계를 갖는 액정 스크린용 박막 트랜지스터 매트릭스 제조를 가능하게 하며, 이 방법으로, 영상점 결함이 대단히 적은 스크린 및 전하 휴대 입자들의 이동성이 높은 박막 트랜지스터가 얻어질 수 있다. 또한, 이 방법에 의해 높은 수율이 달성될 수 있다. 실질적으로 본 발명은 포토 라커 층의 중복 노광에 의한 여러개의 공정 단계의 융합 및 접점의 영역에서 포토 라커와 패시베이션(표면 안정화) 층이 함께 제거되는 리프트 오프 단계에 기초를 두고 있다. 본 발명에 의한 방법은 공정 단계가 적음으로써 액정 스크린 제조시의 수율이 대단히 높아진다. 제조 시간이 단축되고 기계와 사용 재료가 절약되기 때문에 제조 비용이 저감될 수 있고 그에 따라 제품 가격도 낮아질 수 있다. 그 위에 공정 단계의 수가 적음으로써 통상적인 방법의 경우 보다 환경에 대한 부담도 줄어들 수 있다. 영상점 전극들은 직접 기판 위에 배치되고 따라서 특별히 간단히 구성될 수 있다.
청구범위의 종속항들에는, 청구항 1에 제시된 방법의 바람직한 특정형태 및 개선형태가 실현될 수 있다.
예를 들면 영상점 전극을 위한 투명한 전도성 층으로서 인듐-산화주석(ITO)이 구성되어 있지 않은 유리 기판 위에 스퍼터 될 수 있다. 이와 관련된 ITO의 간단한 구성에 의해 가장 적은 영상점 결함이 발생한다. 라인 접점 및 게이트 접점으로서 티탄 또는 탈륨-몰리브덴 합금이 스퍼터 될 수 있다. ITO 및 티탄 층은 습식 화학적으로 구성된다.
SiNx가 게이트 분리기로, a-Si:H가 반도체로 또한 n+-a-Si:H가 드레인- 및 소스-접점으로 진공 중에서 차례로 PECVD 시스템 내에서 퇴적되고 플라즈마 에칭에 의해 구성시키면 추가의 이점이 생긴다. 진공을 중단시킴 없이 이들 연속층을 퇴적시킴으로써 전하 이동성이 높고, 차단 전류가 작고, 차단 영역이 적고, 역치 전압이 낮고 전기적 및 열적 안정성이 높은 박막 트랜지스터가 달성될 수 있다.
간극 금속화 및 드레인- 및 소스-접점을 위해 예를 들면 몰리브덴 층 또는 티탄 층이 스퍼터되고 습식 화학 에칭에 의해 구성될 수 있다. 접점을 위해 바람직하게는 알루미늄이 스퍼터 되고 습식 화학적으로 에칭될 수 있다. 아울러 금속층을 위해서는 상기와는 다른 금속이 사용될 수 있다.
도면에는 본 발명에 의한 방법의 바람직한 실시예의 공정 순서가 도시되어 있으며 이하의 기재에서 상세히 설명될 것이다.
도 1a)에서는 유리 기판(10) 위에 인듐-산화주석-층(ITO)(11) 및 티탄 층(12)이 바람직하게는 연속하는 목표물과 층으로 접하도록 형성되고 이어서 포토 라커 층(13)으로 적층되어 있다. 마스크는 박막 트랜지스터(TFT)의 산화물-게이트 및 영상점(BP)의 영상점 전극을 구성하기 위해 노광 및 현상된다. 다음에는 먼저 티탄 층(12)이 그리고 다음은 ITO 층(11)이 연접된 상태로 에칭제들의 교체에 의해 화학적 습식 에칭되어 도 1b)에 도시된 구조물이 얻어진다. 도 1c)에서는 ITO 마스크를 노광 및 현상하고 영상점(BP)의 영역에서 티탄 층(12)을 습식 화학 에칭한 후 그리고 포토 라커를 제거한 후의 구조물이 도시되어 있다. 이것에 의해 첫 번째의 라커 도포 단계가 종료된다.
도 2에는 두 번째 라커 도포 단계가 도시되어 있다. 먼저, 도 2a)에 도시된 바와 같이 진공에서 PECVD 방법으로 SiNx, a-Si:H 및 n+-a-Si:H의 연속 층이 퇴적되고 그런 다음 이 연속층 위에 몰리브덴이 간극 및 드레인- 및 소스 접점의 금속막으로서 스퍼터 된다. 이어서 전체 기판에 다시 포토 라커 층이 배치된다. 도 2b)에는 산화물-게이트 마스크와 반도체 마스크의 노광 및 현상 그리고 몰리브덴 층(17)의 습식 화학 에칭 후의 구조물이 도시되어 있다. 도 2c)는 n-도핑된 반도체(16), 고유 반도체(15) 및 산화물-게이트(14)의 플라즈마 에칭 후의 구조물이 도시되어 있다. 박막 트랜지스터(TFT)의 반도체 통로는 몰리브덴 층(17)으로 덮인 상태이다. 도 2d)에 도시된 공정 단계에서는 반도체 통로의 영역에서 몰리브덴 층(17)이 습식 화학적으로 그리고 이어서 고유 반도체 층(15) 및 부분적으로 도핑도지 않은 반도체 층이 플라즈마 에칭 단계에서 에칭 제거된다. 이어서 포토 라커 층(13)이 제거되어 도 2f)에 도시된 구조물이 얻어진다.
도 3은 세 번째 라커 도포 단계가 도시되어 있다. 도 3a)에 도시된 단계에서는 알루미늄 층(18)이 전면적으로 스퍼터되고 이어서 포토 라커 층(13)이 형성되어 있다. 알루미늄 층(18)과 포토 라커 층(13)은 도 1 및 2에는 도시하지 않았던 접점들 위에도 뻗어 있다. 도 3b)는 접점 및 영상 점(BP)의 영역에 있는 접점 핑거(KF)를 위한 마스크의 노광 및 현상 그리고 알루미늄 층(18)의 습식 화학 에칭 후의 구조물을 나타낸다. 이어서 도 3c)에 도시된 바와 같이, 전면적으로 투명한 패시베이션 층(19), 바람직하게는 SiNx가 형성된다. 다음에는 리프트 오프 단계(상부 탈락 단계)에서 접점 핑거(KF)와 접점의 영역에 있는 포토 라커 층(13)은 그 위에 있는 패시베이션 층(19)과 함께 제거되고 그것에 의해 도 3d)에 도시된 완성된 구조물이 얻어진다.
Claims (7)
- 반도체 a:Si-H를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법에 있어서,- 영상점 전극을 위한 투명한 전도성 층(11)을 기판(10)위에 형성하는 단계;- 라인을 위한 트랜지스터(TFT)의 게이트 접점으로서의 금속 층(12)을 형성하는 단계;- 포토 라커 층(13)을 도포하는 단계;- 포토 라커 층(13)을 첫 번째 노광하고 박막 트랜지스터(TFT)와 영상점 전극을 구성하는 단계;- 포토 라커 층(13)을 두 번째 노광하는 단계;- 화점(BP)의 영역에서 금속 층(12)을 제거하는 단계;- 포토 라커 층(13)을 제거하는 단계;- 박막 트랜지스터(TFT)를 위해 게이트-분리기(절연기)(14)를 형성하는 단계;- 반도체(15) a:Si-H를 형성하는 단계;- 박막 트랜지스터(TFT)의 드레인- 및 소소-접점(D, S)으로서 p- 또는 n-도핑된 반도체(16)를 형성하는 단계;- 박막 트랜지스터 매트릭스의 간극 및 박막 트랜지스터(TFT)의 드레인- 및 소스-접점(D, S)의 금속화 층(17)을 형성하는 단계;- 포토 라커 층(13)을 도포하는 단계;- 포토 라커 층(13)을 첫 번째 노광하고 박막 트랜지스터(TFT)의 반도체 통로 외부에 금속화 층(17)을 구성하는 단계;- 포토 라커 층(13)을 두 번째 노광하고 박막 트랜지스터(TFT)의 반도체 통로 외부에 도핑된 반도체 층 및 고유 반도체 층(15, 16)을 구성하는 단계;- 박막 트랜지스터(TFT)의 반도체 통로의 영역에서 금속화 층(17)을 제거하는 단계;- 반도체 통로의 영역에서 도핑된 반도체(16)를 제거하는 단계;- 포토 라커 층(13)을 제거하는 단계;- 접점을 위해 추가의 금속화 층(18)을 형성하는 단계;- 포토 라커 층(13)을 도포하는 단계;- 추가의 금속화 층(18)을 구성하는 단계;- 투명한 패시베이션 층(19)을 형성하는 단계;- 포토 라커 층(13)의 제거시에 접점 영역에서 패시베이션 층(19)을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 a:Si-H를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법.
- 제 1 항에 있어서, 영상점 전극을 위한 투명한 전도성 층(11)으로서 인듐-산화주석(ITO)이 유리 기판(10) 위에 스퍼터 되는 것을 특징으로 하는 매트릭스 제조 방법.
- 제 1 항 또는 2 항에 있어서, 라인 접점 및 게이트 접점을 위해 티탄 금속 층(12) 또는 TaMo 합금이 스퍼터되는 것을 특징으로 하는 매트릭스 제조 방법.
- 제 2 항 또는 3 항에 있어서, ITO- 및 티탄- 및 Ta-Mo-층(11, 12)은 습식 화학적으로 구성되는 것을 특징으로 하는 매트릭스 제조 방법.
- 제 1항 내지 4항 중 어느 한 항에 있어서, SiNx가 게이트 분리기(14)로, a-Si:H가 반도체(15)로 또한 n+-a-Si:H가 드레인- 및 소스-접점(D, S)으로 진공 중에서 차례로 PECVD 시스템 내에서 퇴적되고 플라즈마 에칭에 의해 구성되는 것을 특징으로 하는 매트릭스 제조 방법.
- 제 1항 내지 5항 중 어느 한 항에 있어서, 간극 금속화 및 드레인- 및 소스-접점(D, S)을 위해 몰리브덴 층 또는 티탄 층(17)이 스퍼터 되고 습식 화학 에칭에 의해 구성되는 것을 특징으로 하는 매트릭스 제조 방법.
- 제 1항 내지 6항 중 어느 한 항에 있어서, 접점을 위해 알루미늄 층(18)이 스퍼터 되고 습식 화학 에칭에 의해 구성되는 것을 특징으로 하는 매트릭스 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19744098A DE19744098B4 (de) | 1997-10-06 | 1997-10-06 | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren für Flüssigkristallbildschirme |
| DE19744098.3 | 1997-10-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000069207A true KR20000069207A (ko) | 2000-11-25 |
Family
ID=7844733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997004784A KR20000069207A (ko) | 1997-10-06 | 1998-08-24 | 반도체 에이:규소-수소를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0943156A1 (ko) |
| JP (1) | JP2001507481A (ko) |
| KR (1) | KR20000069207A (ko) |
| DE (1) | DE19744098B4 (ko) |
| TW (1) | TW437098B (ko) |
| WO (1) | WO1999018608A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904270B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100561646B1 (ko) * | 2003-10-23 | 2006-03-20 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60234369A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | ２重ゲ−ト型薄膜トランジスタ |
| US4767723A (en) * | 1987-10-30 | 1988-08-30 | International Business Machines Corporation | Process for making self-aligning thin film transistors |
-
1997
- 1997-10-06 DE DE19744098A patent/DE19744098B4/de not_active Expired - Fee Related
-
1998
- 1998-08-24 KR KR1019997004784A patent/KR20000069207A/ko not_active Application Discontinuation
- 1998-08-24 EP EP98951194A patent/EP0943156A1/de not_active Withdrawn
- 1998-08-24 WO PCT/DE1998/002463 patent/WO1999018608A1/de not_active Application Discontinuation
- 1998-08-24 JP JP52074299A patent/JP2001507481A/ja active Pending
- 1998-08-29 TW TW087114349A patent/TW437098B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999018608A1 (de) | 1999-04-15 |
| DE19744098A1 (de) | 1999-04-15 |
| DE19744098B4 (de) | 2004-12-09 |
| JP2001507481A (ja) | 2001-06-05 |
| TW437098B (en) | 2001-05-28 |
| EP0943156A1 (de) | 1999-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4332075A (en) | Method of producing thin film transistor array | |
| KR101154488B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법 | |
| KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US7189998B2 (en) | Thin film transistor array panel for a liquid crystal display | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US9165830B1 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JPH0523057B2 (ko) | ||
| US6875645B2 (en) | Pixel structure and fabricating method thereof | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| US6465286B2 (en) | Method of fabricating an imager array | |
| GB2312543A (en) | Liquid crystal display device and production method thereof | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| KR20000069207A (ko) | 반도체 에이:규소-수소를 갖는 박막 트랜지스터로부터 액정 스크린용 매트릭스 제조 방법 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001526412A (ja) | 記憶コンデンサを伴う薄膜トランジスタからなるマトリクスの製法 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2001117116A (ja) | 液晶ディスプレイのｔｆｔ製造方法 | |
| JPH0815731A (ja) | 表示用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |