KR20000060432A - 박막트랜지스터 액정표시장치의 전극 형성 방법 - Google Patents

박막트랜지스터 액정표시장치의 전극 형성 방법 Download PDF

Info

Publication number
KR20000060432A
KR20000060432A KR1019990008713A KR19990008713A KR20000060432A KR 20000060432 A KR20000060432 A KR 20000060432A KR 1019990008713 A KR1019990008713 A KR 1019990008713A KR 19990008713 A KR19990008713 A KR 19990008713A KR 20000060432 A KR20000060432 A KR 20000060432A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
amorphous silicon
metal layer
forming
Prior art date
Application number
KR1019990008713A
Other languages
English (en)
Inventor
최재호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990008713A priority Critical patent/KR20000060432A/ko
Publication of KR20000060432A publication Critical patent/KR20000060432A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 TFT LCD의 전극 형성 방법에 관한 것으로,글래스(Glass) 기판에 게이트 라인(Gate line) 및 전극과 공통전극, 공통전극 라인을 형성하는 단계, 기판에 절연막과 비정질 실리콘 및 n형 원소로 도핑된 비정질 실리콘을 차례로 도포하고 다시 그 위에 제 1금속층을 도포한 후 노광공정과 식각공정을 이용하여 데이터 신호를 인가하는 비트 라인(bit line)과 소오스(source)/드레인(drain) 전극을 위한 액티브 패턴(active pattern)을 동시에 형성하는 단계, 기판에 제 2 금속층을 도포하고 패턴 마스크(pattern mask)를 이용한 노광, 식각으로 금속층을 식각하여 소오스/드레인 전극을 구분함으로써 TFT를 형성하는 동시에 소오스에 연결되는 화소 전극(pixel electrode)을 공통전극 사이에 형성하는 단계를 차례로 구비하여 이루어지는 것을 특징으로 한다.
따라서 , 종래의 마스크 단계를 2개 줄일 수 있어서 공정비용을 절감하고 수율을 향상시킬 수 있다.

Description

박막트랜지스터 액정표시장치의 전극 형성 방법 {Method of performing TFT LCD}
본 발명은TFT LCD(박막트랜지스터 액정표시장치)의 전극 형성방법에 관한 것으로서 보다 상세하게는 기판의 한면에 공통전극과TFT전극을 모두 형성하는 형태의TFT LCD에서 전극을 형성하는 방법에 관한 것이다.
화상표시장치 분야에서 현재 가장 활발하게 발전하는 분야인TFT LCD 분야에서 광시야각을 확보하는 기술이 하나의 중요 관건이 되고 있다. 이러한 문제를 해결하기 위해 보상판(retardation film), 화소분할법 등의 여러 가지의 시도가 이루어지고 있다.그러한 시도 중의 하나가 횡전계 인가방식 LCD이다. 일반적인 LCD가 두 장의 글래스(Glass) 기판에 각각 전극을 설치하고 기판면과 수직방향의 전계를 인가하여 전극 사이에 있는 액정의 배열을 바꾸는 원리를 주로 사용함에 비해 이 형태는 액정에 전계를 인가할 양 전극을 같은 쪽 기판에, 혹은 다른 쪽 기판에 엇갈리게 형성하여 기판면과 평행에 가까운 전계를 인가하는 것에 그 특징이 있다.
이러한 횡전계형 LCD 에서 전극을 형성하는 방법의 실시예를 단위 셀 도면을 참조하면서 노광단계별로 나누어 살펴보면 다음과 같다.
우선 도 1에 나타난 것은 하부 글래스 기판에 게이트(10),게이트와 연결된 게이트 라인(Gate line: 12), 공통전극 및 공통전극 라인(14)을 형성한 상태이다. 기판 전면에 게이트(10)와 공통전극이 형성할 도전층을 도포하고, 포토레지스트를 이용하여 게이트 패턴과 공통전극 패턴을 동시에 가지는 마스크로 노광을 하고 현상, 식각하는 공정을 통해 이루어진다. 공통전극은 일반적인 LCD에서는 ITO(Indium Tin Oxide)등으로 반대편 기판에 형성되나 횡전계형 LCD 에서는 TFT가 형성되는 기판에 함께 형성된다.
도2에 나타난 것은 게이트(10)주변에 액티브 영역(16)을 형성한 상태이다. 이 상태는 게이트(10)와 공통전극이 형성된 기판에 절연막을 적층하고 다시 액티브 영역(16)에서 채널의 역할을 하는 비정질 실리콘막, 그리고 금속과의 중간막 역할을 하는 n형 원소로 도핑된 비정질 실리콘을 차례로 적층한 후 액티브 패턴의 마스크를 통해 노광과 식각을 함으로써 이루어진다. 이 때 식각에서는 절연막은 남게 되고 액티브 영역 이외의 영역에서 비정질 실리콘막까지 식각된다.
도3은 도2의 상태에서 기판에 크롬 등의 금속층을 형성하고 소오스와 드레인 패턴 마스크를 통해 소오스(18)와 드레인(22)을 형성함으로써 이루어진다. 이 때 소오스(18)는 화소 전극(20)을 포함하여 이루어진다. 화소 전극(20)은 평면적으로 볼 때 공통전극의 사이에 일정 간격을 가지는 형태로 형성된다.LCD 가 완성되면 앞서 형성된 공통전극과 이 화소 전극(20) 사이에 걸리는 전계의 의해 양 전극 사이의 액정의 배열이 변화하고 이를 이용하여 화상을 구현하게 된다.
도4는 도3의 상태에서 절연막을 덮고 콘택창을 형성한 상태를 나타낸다.
도5는 도4의 상태에서 기판에 도전막을 적층하고 패턴 마스크를 통해 데이터를 인가하는 비트라인(26)을 형성한 상태를 나타낸다. 이 때 패드를 이루는 부분도 형성되고, 도3에서 형성된 콘택창(24)은 도전막에 의해 채워지고 콘택을 포함하여 그 위로 비트라인(26)이 형성되어 이미 형성된 드레인 전극과 연결된다.도5의 상태에서는 이후 기판에 절연성의 보호막을 도포하고 외부 전원을 인가하기 위한 패드부를 마스크 패턴을 이용한 노광 및 식각으로 형성하여 전극의 형성을 완료하게 된다.
이상과 같은 전극 형성방법에 의해 이루어지는 횡전계형 LCD는 일반적인 TN(Twisted Nematic) 모드의 LCD에 비해 광시야각을 확보할 수 있으나 전극 형성을 위한 노광단계가 패드부 형성까지 모두 6개로 이루어져 있어 생산성이 떨어지는 문제가 있다.
따라서 횡전계 형 LCD 의 양산을 위해서는 보다 적은 노광 마스크를 쓰는,공정 단계를 줄인 전극형성 방법이 요구되고 있다. 본 발명은 전극 형성을 위한 공정단계를 줄여 생산성을 높일 수 있는 횡전계 형 LCD 의 전극 형성방법을 제공하는 것을 목적으로 한다.
도 1은 LCD 기판에 게이트를 포함하는 게이트 라인(gate line)과 공통전극을 형성한 상태를 나타낸다.
도2는 도2의 상태에서 기판에 절연막을 형성하고 비정질 실리콘 등으로 액티브 영역을 부가하여 형성한 상태를 나타낸다.
도3은 도2의 상태에서 기판에 금속층으로 소오스와 드레인 및 화소전극을 부가하여 형성한 상태를 나타낸다.
도4는 도3의 상태에서 절연막을 덮고 콘택창을 형성한 상태를 나타낸다.
도5는 도4의 상태에서 금속층으로 비트라인을 형성한 상태를 나타낸다.
도6은 도1과 같은 도면이다.
도7은 도 6의 상태에서 절연막을 형성하고 비정질 실리콘, 도핑된 비정질 실리콘 및 금속층으로 이루어진 비트라인 및 액티브 영역을 동시에 형성한 상태를 나타낸다.
도8은 도7의 상태에서 기판을 금속층으로 덮고 노광과 식각 공정을 통해 소오스와 드레인 및 화소전극을 형성한 상태를 나타낸다.
※ 도면의 주요부분에 대한 부호의 설명
10,50 : 게이트 12,52 : 게이트 라인
14,54 : 공통전극 및 공통전극 라인 16,56 : 액티브 영역
18,58 : 소오스 20,60 : 화소전극
22,62 : 드레인 24 : 콘택창
26,66 : 비트라인
상기 목적을 달성하기 위한 본 발명의 TFT LCD 의 전극 형성방법은 횡전계 형 전극을 형성하기 위한 것으로, 글래스 기판에 게이트,게이트 라인, 공통전극 및 공통전극 라인을 형성하는 단계, 기판에 절연막과 비정질 실리콘층, n형 원소로 도핑된 비정질 실리콘층을 차례로 적층하고 다시 그 위에 제 1금속층을 형성한 후 노광공정과 식각공정을 이용하여 데이터 신호를 인가하는 비트라인과 소오소/드레인 전극을 위한 액티브 패턴을 동시에 형성하는 단계, 기판에 제 2금속층을 형성하고 패턴 마스크를 이용한 노광, 식각으로 금속층 및 상기 도핑도니 비정질 실리콘층을 식각하여 소오스 및 드레인 전극을 구분함으로써 TFT를 형성하는 동시에 소오스에 연결되는 화소 전극을 형성하는 단계를 구비하여 이루어진느 것을 특징으로 한다.
그리고 전극의 완성을 위해서는 본 발명의 단계의 이에 기판에 절연성 보호막을 적층하고 노광 마스크와 식각을 통해 패드부를 개방하는 단계를 구비하게 될 것이다.
전극을 형성하는 금속층은 크롬이나 알미늄 혹은 양자의 이중막으로 이루어질 수 있으며 개구율을 높이기 위해 ITO로 이루어질 수도 있다. 금속층의 식각에는 선택성이 강한 습식식각을 주로 이용하게 되며 비정질 실리콘의 식각은 에천트 가스를 이용한 플라즈마 에칭이 주로 사용된다. 그리고 소오스와 드레인 전극을 나누어 구분하는 단계에서는 금속층의 식각에 이어 n형으로 도핑된 비정질 실리콘을 계속 식각하여 구분하게 된다.
이하,본 발명은 구체적인 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도6은 종래의 기술과 동일하게 금속층으로 게이트(50), 게이트 라인(52), 공통전극 및 공통전극 라인(54)을 형성한 상태를 나타낸다.
도7은 도6의 상태에서 기판에 절연막, 비정질 실리콘층, n형 원소로 도핑한 비정질 실리콘층 및 금속층을 적층하고 비트라인(66)과 액티브 영역(56)을 나타낸느 패턴 마스크에 의해 노광을 하고 상부 금속층과 비정질 실리콘막들을 각각 식각함으로써 서로 연결된 상태의 비트라인(66)과 소오스/드레인 영역을 형성한 상태를 나타낸다.
도7은 도6의 상태에서 다시 제 2금속층을 적층하고 포토레지스트를 도포한 후 패턴 마스크를 통해 노광하고 현상과 식각을 실시함으로써 소오스 전극과 연결될 화소 전극(60)을 공통전극 사이에 공통전극과 일정 간격을 두고 형성한 상태를 나타낸다. 이 때 소오스(58) 전극과 드레인(62) 전극은 식각중에 분리되어 TFT 구조를 이루게 된가. 이후 기판에 절연성 보호막을 형성하고 패턴 마스크를 이용하여 노광, 식각함으로써 패드부를 형성하게 된다.
따라서 종래의 기술과 비교할 때 액티브 영역과 비트 라인을 동일한 공정에서 이루어진 금속층으로 동시에 형성하게 됨으러써 콘택을 형성하는 단계가 없어지고 비트라인을 별도로 형성하기 위해 들어가는 단계가 없어짐으로써 2단계의 마스크. 즉, 2단계의 노광공정 및 식각공정을 줄여 공정단계를 대폭 줄이게 된 것이다.
본 발명에 의하면 종래에 6개의 마스크로 이루어지던 공정이 4개의 마스크로 이루어지는 공정이 되어 공정 단계가 줄어들면서 또한 콘택이 필요없게 되므로 공정의 단순화와 불량의 감소로 전체적 생산성의 증대를 가져올 수 있게 된다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이런 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (1)

  1. TFT LCD의 제조에 있어서,
    글래스(Glass) 기판에 게이트 전극, 게이트 라인, 공통전극 및 공통전극 라인을 형성하는 단계:
    기판에 절연막과 비정질 실리콘층, n형 원소로 도핑한 비정질 실리콘층을 차례로 적층하고 다시 그 위에 제 1금속층을 형성한 후 노광공정과 식각공정을 이용하여 데이터 신호를 인가하는 비트라인과 소오스 및 드레인 전극을 위한 액티브 패턴을 동시에 형성하는 단계: 및
    기판에 제 2금속층을 도포하고 패턴 마스크를 이용한 노광공정과 식각공정을 통해 금속층 및 상기 도핑된 비정질 실리콘층을 식각하여 소오스 및 드레인 전극을 구분함으로써 TFT를 형성하는 동시에 소오스에 연결되는 화소 전극을 형성하는 단계:를
    차례로 구비하여 이루어지는 것을 특징으로 하는 TFT LCD 의 전극 형성방법.
KR1019990008713A 1999-03-16 1999-03-16 박막트랜지스터 액정표시장치의 전극 형성 방법 KR20000060432A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990008713A KR20000060432A (ko) 1999-03-16 1999-03-16 박막트랜지스터 액정표시장치의 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008713A KR20000060432A (ko) 1999-03-16 1999-03-16 박막트랜지스터 액정표시장치의 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR20000060432A true KR20000060432A (ko) 2000-10-16

Family

ID=19576649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008713A KR20000060432A (ko) 1999-03-16 1999-03-16 박막트랜지스터 액정표시장치의 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR20000060432A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697603B1 (ko) * 2004-06-10 2007-03-22 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치와 그 제조방법
US9927659B2 (en) 2013-07-12 2018-03-27 Samsung Display Co., Ltd. Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697603B1 (ko) * 2004-06-10 2007-03-22 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치와 그 제조방법
US9927659B2 (en) 2013-07-12 2018-03-27 Samsung Display Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR100333180B1 (ko) Tft-lcd제조방법
JP2006093656A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20010058159A (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR20000027509A (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
JP3234168B2 (ja) Ｔｆｔアレイ基板の製造方法
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20000060432A (ko) 박막트랜지스터 액정표시장치의 전극 형성 방법
KR20040025450A (ko) 액정표시장치용 어레이 기판 제조방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR20020076449A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR0174032B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR0146251B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR0146249B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100500687B1 (ko) 반사형 액정표시장치의 제조방법
KR20020080866A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR0146252B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060720

Effective date: 20070509