KR20000056236A - 액정표시장치용박막트랜지스터기판의제조방법 - Google Patents

액정표시장치용박막트랜지스터기판의제조방법 Download PDF

Info

Publication number
KR20000056236A
KR20000056236A KR1019990005371A KR19990005371A KR20000056236A KR 20000056236 A KR20000056236 A KR 20000056236A KR 1019990005371 A KR1019990005371 A KR 1019990005371A KR 19990005371 A KR19990005371 A KR 19990005371A KR 20000056236 A KR20000056236 A KR 20000056236A
Authority
KR
South Korea
Prior art keywords
layer
pattern
gate
gate insulating
semiconductor layer
Prior art date
Application number
KR1019990005371A
Other languages
English (en)
Other versions
KR100601166B1 (ko
Inventor
김장수
허성욱
김상갑
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990005371A priority Critical patent/KR100601166B1/ko
Publication of KR20000056236A publication Critical patent/KR20000056236A/ko
Application granted granted Critical
Publication of KR100601166B1 publication Critical patent/KR100601166B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 배선 상부에 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층을 연속하여 증착하고, 데이터 도체층 위에 감광막을 도포한다. 도포한 감광막을 노광하고 현상하여, 감광막 패턴을 형성한 다음, 거의 수직한 식각 각도를 가지는 조건으로 부분 건식 식각하다가, 가장 아래에 위치한 게이트 절연막이 1,500∼2,500Å 정도의 두께가 잔류되는 시점에서 건식 식각을 멈춘다. 이어, 비정질 실리콘 및 n+비정질 실리콘으로 각각 이루어진 반도체층 및 접촉층과 게이트 절연막 사이의 식각 선택비가 높은 조건, 즉 게이트 절연막은 거의 식각되지 않으면서 반도체층 및 접촉층은 빠르게 식각되는 조건 하에서 측면 건식 식각하여 게이트선 및 게이트 연결선 위에서는 반도체층 및 접촉층이 제거되도록 한다. 다음, 습식 식각으로 데이터 도체층을 측면 식각하여 반도체층과 도체층 사이의 언터 컷 구조를 제거한다. 이러한 방법을 사용함으로써, 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층의 다중층을 동시에 식각하여야 하는 4장의 마스크를 이용한 박막 트랜지스터 기판의 제조 방법에서는 화소 영역의 가장자리 부근의 단차를 줄일 수 있으며, 결과적으로 화소 영역 가장자리에서의 러빙 불량을 줄일 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor substrate for a liquid crystal display}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는, 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 현재는 통상 5장 또는 6장의 마스크가 주로 사용되고 있다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바가 있다. 사용하는 마스크의 수가 줄어들수록, 더 많은 층의 다층막이 연속 증착되고 동시에 식각되어야 하는데, 이는 실제로 적용하기가 매우 어렵다. 뿐만 아니라, 화소 영역 가장자리에서의 단차가 높아져 배향막 도포 불량 또는 러빙 불량 등이 발생할 수 있다. 이러한 불량은 화소 영역 주변에서 빛샘 현상을 일으킨다.
본 발명이 이루고자 하는 기술적 과제는 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 화소 가장자리 부근의 단차에 의한 빛샘 발생 문제를 해결하는 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1의 Ⅱ-Ⅱ, Ⅲ-Ⅲ, Ⅳ-Ⅳ' 및 Ⅴ-Ⅴ'선을 따라 자른 층상 구조를 순서적으로 연결하여 나타낸 단면도이고,
도 3은 도 1의 Ⅵ-Ⅵ' 선을 따라 나타낸 단면도이고,
도 4a, 5a, 6a 및 도 4b, 5b, 6b는 도 1 내지 도 3에 도시한 본 발명의 제1 실시예에 따른 구조를 제조하는 중간 과정에서의 배치도 및 단면도로서, 제조 순서에 따라 차례로 나타낸 것이고,
도 7a 내지 도 7c는 도 5a 및 도 5b 단계에 해당하는 제조 공정의 한 실시예를 화소 전극 가장자리를 중심으로 상세히 나타낸 단면도이고,
도 8a 및 도 8b는 도 5a 및 도 5b 단계에 해당하는 제조 공정의 다른 실시예를 화소 가장자리를 중심으로 상세히 나타낸 단면도이고,
도 9는 박막 트랜지스터 기판 면에 배향막이 도포되어 있는 상태를 화소 영역의 가장자리를 중심으로 나타낸 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층을 패터닝하기 위한 감광막 패턴을 형성한 이후, 이 감광막 패턴을 이용하여 반도체층과 접촉층 및 데이터 도체층을 측면 방향으로 각각 건식 식각 및 습식 식각하거나, 데이터 도체층 및 반도체층과 접촉층을 측면 방향으로 각각 습식 식각 및 건식 식각한다.
본 발명에 따르면 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형 성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 제1 금속층을 포함하는 4중층을 증착한 다음, 제1 금속층 위에 감광막을 도포한다. 둘째 마스크를 이용하여 감광막을 노광 및 현상하여 4중층을 패터닝하기 위한 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 4중층을 식각하여 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴 및 제1 금속층 패턴을 형성한 다음, 감광막 패턴을 제거한다. 이어, 화소 전극을 형성하기 위한 제2 금속층을 증착하고, 셋째 마스크를 이용하여 제2 금속층을 식각하여 게이트 배선과 중첩되는 화소 전극 및 데이터 배선용 패턴을 형성한 다음, 데이터 배선용 패턴으로 덮이지 않은 제1 금속층을 식각하여 데이터 배선을 형성한다. 이때, 채널부가 형성된다. 넷째 마스크를 이용하여 보호막을 형성한 다음, 보호막으로 덮이지 않은 부분의 반도체층을 식각한다. 여기에서, 게이트 절연막 패턴은 게이트 배선을 덮도록 형성하고, 반도체층 패턴 및 접촉층 패턴 및 제1 금속층 패턴은 게이트 배선과 중첩되지 않으며 감광막 패턴과 게이트 절연막 패턴의 가장자리보다 안쪽으로 위치하도록 형성한다.
여기에서, 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴 및 제1 금속층 패턴은, 감광막 패턴을 마스크로 하여 제1 금속층, 접촉층, 반도체층 및 게이트 절연막의 일정 두께를 수직 방향으로 건식 식각하고, 반도체층과 접촉층을 측면 방향으로 건식 식각하고, 제1 금속층을 측면 방향으로 습식 식각한 다음, 잔류하는 게이트 절연막의 나머지 두께를 건식 식각하여 형성하거나, 제1 금속층을 측면 방향으로 습식 식각하고, 반도체층과 접촉층을 측면 방향으로 건식 식각한 다음, 잔류하는 게이트 절연막의 나머지 두께를 건식 식각하여 형성할 수 있다.
반도체층 및 접촉층과 게이트 절연막을 식각 선택비가 큰 상태에서 측면 방향으로의 건식 식각하여 게이트 절연막의 식각은 일어나지 않고 반도체층 및 접촉층의 식각만 일어나도록 하는 것이 바람직하다. 또한, 이를 통해 형성된 반도체층 패턴 및 접촉층 패턴의 가장자리는 감광막 패턴 및 게이트 절연막 패턴의 가장자리로 부터 4μm ∼6μm 안쪽으로 위치하는 것이 바람직하다.
게이트 배선은 서로 평행하게 형성되는 이중 게이트선 및 이중 게이트선을 연결하는 게이트 연결선을 포함할 수 있다.
보호막을 형성한 이후에는 보호막 및 화소 전극이 형성되어 있는 절연 기판 면에 배향막을 도포하고, 러빙을 실시할 수 있는데, 화소 전극의 가장자리 부분에는 반도체층 및 접촉층이 제거되어 있어 비교적 낮은 단차를 가지므로, 러빙시 불량 발생이 감소한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1의 Ⅱ-Ⅱ, Ⅲ-Ⅲ, Ⅳ-Ⅳ' 및 Ⅴ-Ⅴ'선을 따라 자른 층상 구조를 순서적으로 연결하여 나타낸 단면도이고, 도 3은 도 1의 Ⅵ-Ⅵ' 선을 따라 나타낸 단면도이다.
도 1 내지 도 3에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(210), 서로 마주보는 두 게이트선(210)을 세로 방향으로 연결하는 게이트 연결선(220), 게이트선(210)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(240) 및 게이트 연결선(220)의 일부인 박막 트랜지스터의 게이트 전극(230)을 포함한다. 이러한 게이트 배선은, 도 2에 나타난 바와 같이, 이중층(221; 222, 231; 232, 241; 242)으로 형성될 수도 있지만, 단일막이나 삼중층으로 형성될 수도 있다. 단일층으로 형성하는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 이중층으로 형성하는 경우에는 아래층은 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 위층은 몰리브덴(Mo)-텅스텐(W) 합금으로 만들 수 있다.
게이트 배선(210, 220, 230, 240) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(300)이 형성되어 있는데, 게이트선(210)과 게이트 연결선(220)으로 둘러 싸인 화소 영역 안쪽에서는 제거되어 있고, 게이트선(210) 및 게이트 연결선(220)은 덮고 있다.
게이트 절연막(300) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체층(400)이 화소 영역 바깥 부분, 즉 인접한 화소의 게이트선(210) 사이 및 게이트 연결선(220) 사이에 그물 형태로 남도록 형성되어 있으며, 게이트 패드(240) 부분 및 데이터 패드가 형성될 부분까지 연장되어 있다. 이 반도체층(400)은 게이트 절연막(300)의 가장자리보다 일정 폭 안쪽으로 형성되어 있고, 게이트선(210) 및 게이트 연결선(220)과는 중첩되지 않거나 일부만이 중첩되어 있다. 또한, 한 화소의 게이트 전극(230)과 인접한 다른 화소의 한 게이트선(210)의 상부(40)의 반도체층(400)은 제거되어 있다. 이는 게이트 전극(230) 하부가 아닌 다른 부분에서 채널(channel)이 생기는 것을 방지하기 위한 것이다.
반도체층(400) 위에는 n형 불순물로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(500)이 형성되어 있으며, 접촉층(500) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(610, 620, 630, 640, 650)이 형성되어 있다. 데이터 배선(610, 620, 630, 640, 650)은, 두 화소의 인접한 게이트 연결선(220) 사이에 세로 방향으로 형성되어 있는 데이터선(610), 이 데이터선(610)으로부터 연장되어 게이트 전극(230)의 일부와 중첩하는 소스 전극(620), 게이트 전극(230)에 대해 소스 전극(620)의 반대쪽에 위치하는 드레인 전극(630), 게이트 패드(240) 부근에 형성되어 있는 제1 고립 데이터 도체(640), 그리고 데이터선(610)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(650)를 포함한다. 접촉층(500)은 반도체층(400)과 데이터 배선(610, 620, 630, 640, 650) 사이에 형성되어 있고, 데이터 배선(610, 620, 630, 640, 650)과 거의 동일한 형태를 지닌다.
한편, 게이트 패드(240) 위에 형성된 게이트 절연막(300), 반도체층(400), 접촉층(500) 및 제1 고립 데이터 도체(640)에는 게이트 패드(240)를 드러내는 개구부(2)가 형성되어 있다.
데이터 배선(610, 620, 630, 640, 650)의 위, 그리고 게이트선(210)과 게이트 연결선(220)으로 둘러싸인 화소 영역의 기판(10) 위에는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 이루어진 도전체 패턴(710, 720, 730, 740, 750, 760)이 형성되어 있다. 이러한 도전체 패턴(710, 720, 730, 740, 750, 760) 중, 데이터선(610) 및 소스 및 드레인 전극(620, 630) 위에 놓이는 제1 내지 제3 도전체 패턴(710, 720, 730)은 데이터 배선이 단선되는 것을 방지하는 역할을 하고, 게이트 패드(240) 위에 형성되어 있는 제4 도전체 패턴(740)은 개구부(2)를 통하여 노출된 게이트 패드(240)와 외부와의 전기적 접촉을 보완하는 역할을 하며, 데이터 패드(650) 위에 형성되어 있는 제5 도전체 패턴(750)은 데이터 패드(650)와 외부와의 전기적 접촉을 보완하는 역할을 한다. 또한, 화소 영역에 형성되는 제5 도전체 패턴(760)은 화소 전극의 역할을 하는데, 이 제5 도전체 패턴(760)은 게이트선(210) 및 게이트 연결선(220)과 중첩되는 형태로 게이트 절연막(300) 위에 형성되어 있다. 여기에서 제1 도전체 패턴(710), 제2 도전체 패턴(720)과 제5 도전체 패턴(750)은 서로 연결되어 있고, 제3 도전체 패턴(730)과 제6 도전체 패턴(760)은 서로 연결되어 있지만, 제4 도전체 패턴(740)은 다른 패턴(710, 720, 730, 750, 760)과 분리되어 있다.
여기에서는 도전체 패턴으로 투명한 도전 물질을 사용하였으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
마지막으로 이러한 구조 전면에 질화규소 따위로 이루어진 보호막(800)이 형성되어 있으며, 보호막(800)에는 게이트 패드(240) 상부의 제4 도전체 패턴(740), 데이터 패드(650) 상부의 제5 도전체 패턴(750), 게이트 전극(230)과 인접한 화소의 한 게이트선(210) 상부의 게이트 절연막(300)의 일부 및 화소 전극인 제6 도전체 패턴(760)을 각각 드러내는 제1 내지 제4 개구부(2, 4, 6, 8)가 형성되어 있다.
그러면, 이러한 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도3과 도 4a 내지 도 6b를 참고로 하여 설명한다.
도 4a, 5a, 6a 및 도 4b, 5b, 6b는 도 1 내지 도 3에 도시한 본 발명의 제1 실시예에 따른 구조를 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도 및 단면도로서, 제조 순서에 따라 차례로 나타낸 것이다.
먼저, 도 4a 및 4b에 도시한 바와 같이, 첫째 마스크를 이용하여 서로 평행하게 마주보는 가로 방향의 이중 게이트선(210), 게이트선(210)의 일부인 게이트 전극(230), 게이트선(210)을 세로 방향으로 연결하는 게이트 연결선(220) 및 게이트선(210)의 끝에 연결되는 게이트 패드(26)를 포함하는 게이트 배선을 형성한다. 앞서 설명한 바와 같이, 게이트 배선(210, 220, 230, 240)은 알루미늄-네오디뮴 합금막과 몰리브덴-텅스텐 합금막의 이중층으로 만들 수 있으며, 이 경우 건식 식각을 이용하는 것이 바람직하다. 이외에도, 크롬(Cr)막/알루미늄-네오디뮴 합금막의 이중막으로 할 수 있으며 이 경우에는 습식 식각을 이용한다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(300), 반도체층(400), 접촉층(500) 및 크롬이나 알루미늄-네오디뮴 합금으로 이루어진 데이터 도체층(600)의 4중층을 연속하여 적층하고 둘째 마스크를 이용하여 건식 식각 방법으로 패터닝한다. 이때, 도 5a에 도시한 바와 같이, 인접한 화소들의 사이에 가로 및 세로 방향으로 뻗어 있는 행렬 또는 그물 형태로 패턴을 만들고, 나머지 부분은 제거하며, 패턴의 4중층 중 게이트 절연막(300)은 게이트선(210) 및 게이트 연결선(220)을 덮으며, 나머지 반도체층(400), 접촉층(500) 및 데이터 도체층(600)의 삼중층은 게이트선(210) 및 게이트 연결선(220)을 덮지 않도록 게이트 절연막(300)의 가장자리보다 안쪽으로 형성한다. 이러한 가장자리 구조를 형성하기 위한 식각 방법은 도 7a 내지 도 8b를 참고로 하여 이후에 더 설명한다. 이와 더불어, 게이트 패드(240) 부근에서는 게이트 패드(240)가 드러나도록 데이터 도체층(600), 접촉층(500), 반도체층(400) 및 게이트 절연막(300)에 개구부(2)를 형성한다.
다음, 도 6a 및 6b에 도시한 바와 같이, ITO막을 적층하고 셋째 마스크를 이용하여 건식 및 습식 식각 방법으로 패터닝하여 투명 도전체 패턴(710, 720, 730, 740, 750, 760)을 형성한다. 다음, 데이터 도체층(600) 및 접촉층(500)을 건식 식각하여, 투명 도전체 패턴(710, 720, 730, 740, 750, 760) 하부에만 데이터 도체층(600) 및 접촉층(500)을 남기고, 나머지 부분은 제거한다.
마지막으로 도 1 내지 도 3에 도시한 바와 같이, 질화규소로 만들어진 보호막(800)을 적층하고 넷째 마스크를 이용하여 패터닝하여 게이트 패드(240) 상부의 도전체 패턴(740)을 드러내는 개구부(2), 화소 영역에 형성되어 있어 화소 전극의 역할을 할 도전체 패턴(760)을 드러내는 개구부(8), 데이터 패드(650) 상부의 도전체 패턴(750)을 드러내는 개구부(4) 및 게이트 전극(230)에 인접해 있는 전단 화소의 한 게이트선(210) 상부의 반도체층(400)을 드러내는 개구부(6)를 형성한다. 개구부(6) 아래로 드러난 반도체층(400)은 이후 제거된다. 이때, 보호막(800)과 반도체층(400)의 식각은 건식 식각을 이용하면 연속적으로 이루어질 수 있으며, 식각 기체로는 질화규소 대 비정질 규소의 식각비가 약 10:1인 염소(Cl2)/산소(O2) 기체를 사용할 수 있다.
이와같은 방법으로 박막 트랜지스터 기판의 제작 공정을 마친 후, 박막층이 형성되어 있는 기판(10) 면에 전체적으로 배향막(도시하지 않음)을 도포하고, 러빙을 실시한다. 본 발명의 실시예에 따라 제작된 박막 트랜지스터 기판은 화소 영역 주변에서 화소 전극의 단차가 비교적 작게 형성되므로, 러빙을 안정적으로 실시할 수 있다.
이에 대하여 도 7a 내지 도 8b 및 도9를 참고로 하여 더욱 상세히 설명한다.
도 7a 내지 도 7c는 도 5a 및 도 5b 단계에 해당하는 제조 공정의 한 실시예를 화소 전극 가장자리를 중심으로 상세히 나타낸 단면도이고, 도 8a 및 도 8b는 도 5a 및 도 5b 단계에 해당하는 제조 공정의 다른 실시예를 화소 가장자리를 중심으로 상세히 나타낸 단면도이다.
먼저, 게이트 배선 상부에 게이트 절연막(300), 반도체층(400), 접촉층(500) 및 데이터 도체층(600)을 각각 4,000∼4,500Å, 약 2500Å, 약 500Å 및 1,000∼2,000Å의 두께로 연속하여 증착하고, 데이터 도체층(600) 위에 감광막을 도포한다. 도포한 감광막을 노광하고 현상하여, 앞서 도 5a 및 도 5b에서와 같은 게이트 절연막(300) 패턴을 형성하기 위한 감광막 패턴(50)을 형성한다. 다음, 가장 아래에 위치한 게이트 절연막(300)이 1,500∼2,500Å 정도의 두께가 잔류되는 시점까지 건식 식각을 실시한다.
이어, 비정질 실리콘 및 n+비정질 실리콘으로 각각 이루어진 반도체층(400) 및 접촉층(500)과 게이트 절연막(300) 사이의 식각 선택비가 높은 조건하에서 측면 방향으로 건식 식각하면, 도 7a에서와 같이, 게이트 절연막(300)은 거의 식각되지 않으면서 반도체층(400) 및 접촉층(500)은 빠르게 식각이 진행되어 반도체층(400) 및 접촉층(500)은 게이트선(211, 212) 및 게이트 연결선(221, 222)보다 바깥쪽으로 물러난다. 즉, 게이트선(211, 212) 및 게이트 연결선(221, 222) 위에는 게이트 절연막(300)의 두꺼운 부분이 덮이고, 반도체층(400) 및 접촉층(500)은 제거된다.
도 7b에 도시한 바와 같이, 습식 식각으로 데이터 도체층(600)을 측면 식각하여 반도체층(400)과 도체층(600) 사이의 언터 컷(undercut) 구조를 제거한다. 이때, 게이트선(211, 212) 및 게이트 연결선(221, 222) 부근, 즉 화소 영역 가장자리에서의 단차를 효과적으로 감소시키기 위해서는, 감광막 패턴(50) 하부에 발생하는 스큐(skew)의 길이(L)가 5μm 이상이 되도록 식각을 진행시켜야 한다.
다음, 도 7c에 도시한 바와 같이, 감광막 패턴(50) 바깥쪽에 잔류하는 게이트 절연막(300)을 건식 식각으로 제거하여 게이트 절연막(300)의 패터닝을 완료한 후, 감광막 패턴(50)을 스트립(strip) 공정으로 제거한다.
도 8a 및 도8b에 도시한 다른 실시에에서는, 동일한 방법으로 게이트 절연막(300), 반도체층(400), 접촉층(500), 데이터 도체층(600) 및 감광막을 형성한 후, 감광막을 노광 및 현상하여 감광막 패턴(50)을 형성한다.
다음, 도 8a에 도시한 바와 같이, 습식 식각으로 데이터 도체층(600)을 측면 식각한다.
도 8b에 도시한 바와 같이, 앞서 설명한 방법과 마찬가지로 비정질 실리콘 및 n+비정질 실리콘으로 각각 이루어진 반도체층(400) 및 접촉층(500)과 게이트 절연막(300) 사이의 식각 선택비가 높은 조건 하에서 측면 방향으로 건식 식각하여, 게이트선(211, 212) 및 게이트 연결선(221, 222) 위의 반도체층(400) 및 접촉층(500)을 제거한다. 이 실시예에 있어서도, 게이트선(211, 212) 및 게이트 연결선(221, 222) 부근, 즉 화소 영역 가장자리에서의 단차를 효과적으로 감소시키기 위해서는, 감광막 패턴(50) 하부에 발생하는 스큐(skew)의 길이(L)가 5μm 이상이 되도록 식각하여야 한다.
다음, 도 7c에서와 같이, 감광막 패턴(50) 바깥쪽에 잔류하는 게이트 절연막(300)을 건식 식각으로 제거하여 게이트 절연막(300)의 패터닝을 완료한 다음, 감광막 패턴(50)을 스트립 공정으로 제거한다.
이처럼, 도 7a 내지 도 7c 또는 도 8a 및 도 8b의 단계 이후, 앞서 도 6a 내지 도 6a 및 도 6b, 도 1 내지 도 3에서와 같은 공정을 진행하여 박막 트랜지스터 기판을 제조한다.
도 9는 앞서 설명한 방법으로 제조한 박막 트랜지스터 기판 면에 배향막이 도포되어 있는 상태를 화소 영역의 가장자리를 중심으로 나타낸 단면도이다.
도 9에 도시한 바와 같이, 게이트 절연막(300)은 화소 영역을 둘러싸고 있는 게이트 연결선(221, 222)을 덮고 있고, 화소 영역 안쪽에서는 제거되어 있으며, 게이트 절연막(300) 위의 반도체층(400)은 게이트 연결선(221, 222)의 바깥쪽, 즉 화소 영역 바깥쪽에 잔류한다. 화소 영역 내부의 기판(10) 면에는 투명한 화소 전극(760)이 형성되어 있는데, 화소 전극(760)의 가장자리는 게이트 연결선(221, 222) 상부의 게이트 절연막(300)으로 연장되어 있어서, 화소 전극(760)과 게이트 연결선(221, 222) 사이에 유지 용량을 형성한다. 또한, 화소 영역을 제외한 부분에 보호막(800)이 덮여 있다. 보호막(800) 및 화소 전극(760) 면에는 액정 분자의 배향 방향을 주기 위한 배향막(900)이 도포되어 있으며, 배향막(900)은 러빙되어 있다. 본 발명의 실시예에 따라 제조된 박막 트랜지스터 기판에서는 단차가 게이트 절연막(300)의 두께만으로 결정되는 화소 영역의 가장자리 부분(A)에서는 비교적 러빙이 고르게 이루어지므로, 러빙 불량이 발생하지 않아 화소 가장자리에서의 빛샘을 효과적으로 방지할 수 있다. 게이트선 또는 게이트 연결선(221, 222) 등의 상부에서와 같이 비교적 단차가 큰 부분(B)에서는 배향막(900)의 도포 불량이나 러빙 불량이 발생할 가능성이 크지만, 상부의 컬러 필터 기판에 형성되어 있는 차광막(도시하지 않음)에 의해 가려지는 부분이므로, 빛샘 현상을 일으키지는 않는다.
이상에서와 같이, 본 발명의 실시예에 따라 액정 표시 장치를 제조하면, 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조할 수 있을 뿐만 아니라, 화소 영역 가장자리에서의 단차를 줄여 배향막 불량 및 러빙 불량을 줄임으로써 빛샘 현상을 방지할 수 있다.

Claims (9)

  1. 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 제1 금속층을 포함하는 4중층을 증착하는 단계,
    상기 제1 금속층 위에 감광막을 도포하는 단계,
    둘째 마스크를 이용하여 상기 감광막을 노광 및 현상하여 상기 4중층을 패터닝하기 위한 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 4중층을 식각하여 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴 및 제1 금속층 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계,
    화소 전극을 형성하기 위한 제2 금속층을 증착하는 단계,
    셋째 마스크를 이용하여 상기 제2 금속층을 식각하여 상기 게이트 배선과 중첩되는 화소 전극 및 데이터 배선용 패턴을 형성하는 단계,
    상기 데이터 배선용 패턴으로 덮이지 않은 상기 제1 금속층을 식각하여 데이터 배선을 형성하는 단계,
    상기 데이터 배선으로 덮이지 않은 상기 접촉층을 식각하는 단계,
    넷째 마스크를 이용하여 보호막을 형성하는 단계, 및
    상기 보호막으로 덮이지 않은 부분의 상기 반도체층을 식각하는 단계
    를 포함하며,
    상기 반도체층 패턴 및 상기 접촉층 패턴 및 상기 제1 금속층 패턴은 상기 감광막 패턴과 상기 게이트 절연막 패턴의 가장자리보다 안쪽으로 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 게이트 절연막 패턴, 상기 반도체층 패턴, 상기 접촉층 패턴 및 상기 제1 금속층 패턴을 형성하는 단계는
    상기 감광막 패턴을 마스크로 하여 상기 제1 금속층, 상기 접촉층, 상기 반도체층 및 상기 게이트 절연막의 제1 두께를 수직 방향으로 건식 식각하는 단계,
    상기 반도체층과 상기 접촉층을 측면 방향으로 건식 식각하여 상기 반도체층 패턴 및 상기 접촉층 패턴을 형성하는 단계,
    상기 제1 금속층을 측면 방향으로 습식 식각하여 상기 제1 금속층 패턴을 형성하는 단계, 및
    잔류하는 상기 게이트 절연막의 나머지 제2 두께를 건식 식각하여 상기 게이트 절연막 패턴을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 게이트 절연막 패턴, 상기 반도체층 패턴, 상기 접촉층 패턴 및 상기 제1 금속층 패턴을 형성하는 단계는
    상기 감광막 패턴을 마스크로 하여 상기 제1 금속층, 상기 접촉층, 상기 반도체층 및 상기 게이트 절연막의 제1 두께를 수직 방향으로 건식 식각하는 단계,
    상기 제1 금속층을 측면 방향으로 습식 식각하여 상기 제1 금속층 패턴을 형성하는 단계,
    상기 반도체층과 상기 접촉층을 측면 방향으로 건식 식각하여 상기 접촉층 패턴 및 상기 반도체층 패턴을 형성하는 단계, 및
    잔류하는 상기 게이트 절연막의 나머지 제2 두께를 건식 식각하여 상기 게이트 절연막 패턴을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제2항 또는 제3항에서,
    상기 측면 방향으로의 건식 식각은 상기 반도체층 및 상기 접촉층의 식각 속도가 상기 게이트 절연막의 식각 속도보다 빠른 조건에서 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 반도체층 패턴 및 상기 접촉층 패턴의 가장자리는 상기 감광막 패턴 및 상기 게이트 절연막 패턴의 가장자리로 부터 4μm ∼ 6μm 안쪽으로 위치하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제4항에서,
    상기 게이트 절연막의 상기 제2 두께는 1,500∼2,500Å인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 제2 금속층은 ITO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 보호막 및 상기 화소 전극이 형성되어 있는 상기 절연 기판 면에 배향막을 도포하는 단계, 및
    상기 배향막을 러빙하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 게이트 배선은 서로 평행하게 형성되는 이중 게이트선 및 상기 이중 게이트선을 연결하는 게이트 연결선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990005371A 1999-02-18 1999-02-18 액정표시장치용박막트랜지스터기판의제조방법 KR100601166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990005371A KR100601166B1 (ko) 1999-02-18 1999-02-18 액정표시장치용박막트랜지스터기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990005371A KR100601166B1 (ko) 1999-02-18 1999-02-18 액정표시장치용박막트랜지스터기판의제조방법

Publications (2)

Publication Number Publication Date
KR20000056236A true KR20000056236A (ko) 2000-09-15
KR100601166B1 KR100601166B1 (ko) 2006-07-13

Family

ID=19574484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005371A KR100601166B1 (ko) 1999-02-18 1999-02-18 액정표시장치용박막트랜지스터기판의제조방법

Country Status (1)

Country Link
KR (1) KR100601166B1 (ko)

Also Published As

Publication number Publication date
KR100601166B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7978276B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR20010016713A (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4131297B2 (ja) 液晶表示装置の製造方法
KR100590753B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
JP3600112B2 (ja) 液晶表示装置の製造方法
KR20010009269A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR20000051370A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100601166B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR20010002661A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100590754B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee