KR20000051982A - 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조 - Google Patents

멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조 Download PDF

Info

Publication number
KR20000051982A
KR20000051982A KR1019990002737A KR19990002737A KR20000051982A KR 20000051982 A KR20000051982 A KR 20000051982A KR 1019990002737 A KR1019990002737 A KR 1019990002737A KR 19990002737 A KR19990002737 A KR 19990002737A KR 20000051982 A KR20000051982 A KR 20000051982A
Authority
KR
South Korea
Prior art keywords
die pad
silicon chip
segment
lead frame
segments
Prior art date
Application number
KR1019990002737A
Other languages
English (en)
Inventor
리우웬-천
리오우정-지에
후앙치-쿵
양치-안
Original Assignee
유-행 치아오
월신 어드벤스드 일렉트로닉스 리미티드
후앙, 치-쿵
시트론 프리시젼 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유-행 치아오, 월신 어드벤스드 일렉트로닉스 리미티드, 후앙, 치-쿵, 시트론 프리시젼 컴퍼니 리미티드 filed Critical 유-행 치아오
Priority to KR1019990002737A priority Critical patent/KR20000051982A/ko
Publication of KR20000051982A publication Critical patent/KR20000051982A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

리드 프레임은 하나의 실리콘 칩 혹은 복수개의 실리콘 칩을 이송할 수 있는 멀티 세그먼트 다이 패드를 가지고 있다. 상기 리드 프레임은 복수개의 다이 패드 세그먼트와 다수개의 리드들 그리고 다수개의 타이 바들로 구성되어 있다. 상기 리드들은 상기 다이 패드 세그먼트들을 둘러싸도록 배열되고 상기 타이 바들은 상기 다이 패드 세그먼트와 연결된다. 또한, 모든 다이 패드 세그먼트들의 전체 면적이 상기 실리콘 칩의 표면적 혹은 모든 실리콘 칩들의 표면적보다 작다.

Description

멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조{LEAD FRAME STRUCTURE HAVING MULTI-SEGMENT DIE PAD}
본 발명은 리드 프레임의 구조에 관한 것으로, 좀 더 구체적으로는 하나의 혹은 다수의 실리콘 칩을 홀딩하기 위한 멀티 세그먼트 다이 패드를 가지는 리드 프레임에 관한 것이다.
일반적으로 집적회로의 제조는 세 단계 즉 실리콘 웨이퍼를 제조하는 단계, 실리콘 칩에 집적회로를 구성하는 단계 그리고 집적회로 칩을 패킹(packing)하는 단계로 나눌 수 있다. 상기 집적회로 칩을 패키징(packaging)하는 것은 집적회로 생산에서 마지막 단계이다. 상기 집적회로 칩을 패키징할 때, 상기 리드 프레임은 실리콘 칩과 외부 인쇄회로판(printed circuit board; PCB)을 연결해주는 중간요소로 뿐만 아니라 살리콘 칩의 캐리어(carrier)로써의 역할도 한다.
도 1은 일반적인 리드 프레임의 구조를 보여주는 단면도이다. 도 1을 참조하면, 리드 프레임은 평평한 종이같은 구조를 갖는다. 각각의 리드 프레임은 두 부분 즉 평면부(planar section)와 리드부(lead section)로 나눌 수 있다. 상기 평면부는 다이 패드(12) 혹은 바 패드(bar pad)(12)로 알려진 실리콘 칩 캐리어를 포함한다. 상기 리드부는 또한 내부 리드부분(internal lead section)(14)과 리드 쇼울더(lead shoulder)(16) 그리고 외부 리드부분(external lead section)(18)으로 나눌 수 있다. 상기 리드 프레임은 또한, 집적회로 패키징 지역(packaging area)으로 알려진 패키지 지역(22)(큰 직사각형 형태의 일점쇄선으로 둘러싸인 지역)과 외부 리드지역(lead region)으로 구분된다. 상기 패키징 지역(22)은 본딩 지역(bonding area)(20) 혹은 코인 지역(coin area)내도 포함한다. 상기 본딩지역(20)은 금속 와이어(metallic wire)들이 본딩되는 곳이다. 상기 코인 지역(20)안의 상기 내부 리드 지역(14)은 흔히 코인 리드 팁들(coin lead tips)(24)로 불려진다. 각각의 코인 리드 팁(24)은 상기 실리콘에서 상기 리드까지 이어진 전도성 와이어를 고정하는 베이스의 역할을 한다.
더 나아가, 생산의 자동화를 촉진하기 위해, 각 리드 프레임은 각각의 리드 프레임과 연결되는 두 개의 사이드 레일(side rail)(26)을 가지고 있다. 파일럿 홀들(pilot holes)(28)은 조립중에 상기 리드 프레임을 정렬하기 위해 상기 사이드 레일(28)의 중심선 근처에 구멍을 뚫어 설치된다. 두 개의 타이 바들(tie bars)(30)은 상기 사이드 레일(26)의 상기 다이 패드(12)에 부착된다. 또한, 댐 바(dam bar)(32)는 상기 사이드 레일(26)의 상기 리드 쇼울더(16)에 연결된다. 이송 몰딩(transfer molding)이 수행될 때, 위치의 모든 리드를 홀딩하는 것외에 상기 댐 바(32)는 플라스틱 화합물이 패키지 밖으로 누설되는 것을 막는 것에 사용된다.
도 2는 몰딩 작업을 통해서 다이 패드의 중간에 실리콘 칩을 가진 종래의 리드 프레임을 보여주는 단면도이다. 반도체 집적회로 칩을 패키징하는 종래의 방법은 실리콘 칩(40)을 다이 패드(12)위에 놓는 것이다. 상기 다이 패드(40)위에 상기 칩(40)을 화합물(42)로 고정하는 단계를 포함한다. 상기 패키지의 두께를 줄이기 위해, 상기 리드 프레임은 다운셋(downset) 다이 패드(12)를 가진다. 다음에 실리콘 칩위에 본딩 패드(bonding pad)(도시되지 않음)와 상기 리드(14)의 상기 코인 리드 팁들(24)를 본딩 골드 혹은 알루미늄 와이어로 서로 전기적으로 연결한다. 그후에, 상기 실리콘 칩(40)과 전 리드 프레임이 몰드(mold)(44)안에 위치된다. 마지막으로 몰딩 화합물(46)이 몰드(44)의 입구(48)를 통해서 패키징지역으로 분사된다.
상기 실리콘 칩을 실링해서 상기 리드 프레임의 패키징 지역을 감싸는 공정에서 상기 실리콘 칩(40)위의 화합물(46)의 유동이 상기 다이 패드(12)밑의 유동과는 다르다. 이것은 상기 다운셋 다이 패드(12)가 화합물의 유동에 경계로 작용하기 때문이다. 덧붙여, 상기 칩(40)을 지나는 같은 화합물에 비해 상기 다이 패드(12)를 지나는 화합물(46)의 마찰계수가 휠씬 크다.
그러므로, 상기 리드 프레임의 상면의 상기 실리콘 칩(40)을 지나가는 화합물의 유동(46)이 상기 다이 패드(12)밑의 화합물의 유동보다 휠씬 빠르다. 도 2에 도시된, 시간에 따른 특정한 지점에서 상기 칩(40)위의 화합물(46)이 진행한 거리(50)는 상기 다이 패드(12)밑으로 진행된 거리(52)보다 휠씬 크다. 결론적으로, 상기 다이 패드(12)의 하부면과 상기 실리콘 칩(40)의 상부면의 사이에 화합물(46)이 압력차이를 만든다. 상기 리드 프레임의 상부와 하부사이에 압력의 차이는 상기 리드 프레임의 휘어짐을 가져온다. 그러므로, 상기 다이 패드(12)의 일부분이 노출될 수 있다. 더 나아가, 심지어 업셋(upset) 다이 패드 디자인이 사용될 때, 상기 다이 패드(12)의 노출은 여전히 휘어짐 때문에 발생한다.
또한, 종래의 리드 프레임은 실리콘 칩을 이송하는 큰 다이 패드를 가지고 있다. 따라서, 상기 다이 패드에 상기 실리콘 칩을 부착하는 일부 재료는 실질적으로 낭비된다. 부착 물질(attachment material)의 낭비는 특별히 상기 다이 패드위에 상기 실리콘 칩을 부착하는 데 사용되는 고가의 신뢰성있는 부착 테이프(attachment tape)를 사용하는 경우에 더욱 심각하다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 실리콘 칩이 패키지(package)될 때 리드 프레임의 아래를 흐르는 화합물 유동과 리드 프레임의 위를 흐르는 화합물 유동 사이에서 유동율의 차이를 줄여서 상기 리드 프레임의 비틀림을 막을 수 있고, 제품의 내구성을 유지하면서 패키징 물질을 절약할 수 있는 새로운 형태의 리드 프레임 구조를 제공하는데 있다.
도 1은 일반적인 리드 프레임 구조를 보여주는 평면도;
도 2는 몰딩 작업을 통해서 다이 패드 중간에 실리콘 칩이 놓여진 종래의 리드 프레임을 보여주는 측면도;
도 3은 본 발명의 제 1 실시예에 의한 멀티 세그먼트 다이 패드를 가지는 리드 프레임을 보여주는 평면도;
도 4A, 4B 그리고 4C는 본 발명의 제 1 실시예에 의한 멀티 세그먼트 다이 패드가 배열되는 세가지 형태를 보여주는 도면들;
도 5는 몰딩작업을 통해서 본 발명의 제 1 실시예에 의한 멀티 세그먼트 다이 패드위에 실리콘 칩을 갖는 리드 프레임을 보여주는 단면도;
도 6은 본 발명의 제 2 실시예에 의한 두 개의 실리콘 칩을 홀딩하기 위한 두 개의 다이 패드 세그먼트를 갖는 리드 프레임 구조를 설명하기 위한 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명
62a : 다이 패드 세그먼트62b : 다이 패드 세그먼트
68a : 타이 바68b : 타이 바
80 : 실리콘 칩84 : 몰드
86 : 화합물88 : 게이트
90 : 거리
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 리드 프레임의 구조는 실리콘 칩을 지지하는 멀티 세그먼트 다이 패드를 구비하는 것이다. 상기 리드 프레임은 복수개의 다이 패드 세그먼트와 복수개의 리드들 그리고 복수개의 타이 바들(tie bars)로 구성되어 있다. 상기 리드는 상기 다이 패드 세그먼트들 주위에 분포되어 있고 상기 타이 바들은 상기 다이 패드 세그먼트들에 연결되어 있다. 분리된 상기 다이 패드 세그먼트들을 이용하면 상기 실리콘 칩밑에 패키징 화합물의 유동에 반하는 마찰력(friction force)이 줄어든다. 그러므로 상기 실리콘 칩의 위, 아래의 화합물의 유동이 거의 균형잡히게 된다. 그래서 상기 리드 프레임의 휘어짐의 정도가 크게 줄어든다.
본 발명의 제 2 실시예에 의하면, 리드 프레임의 구조는 실리콘 칩을 지지하는 멀티 세그먼트 다이 패드를 구비하는 것이다. 상기 리드 프레임은 복수개의 다이 패드 세그먼트와 복수개의 리드들 그리고 복수개의 타이 바들(tie bars)로 구성되어 있다. 상기 리드는 상기 다이 패드 세그먼트들 주위에 분포되어 있고 상기 타이 바들은 상기 다이 패드 세그먼트들에 연결되어 있다. 분리된 상기 다이 패드 세그먼트들을 이용하면 상기 실리콘 칩밑에 패키징 화합물의 유동에 반하는 마찰력(friction force)이 줄어든다. 그러므로 상기 실리콘 칩의 위, 아래의 화합물의 유동이 거의 균형잡히게 된다. 그래서 상기 리드 프레임의 휘어짐의 정도가 크게 줄어든다.
이하, 본 발명의 실시예를 첨부도면 도 3 내지 도 6에 의거하여 상세히 설명한다. 또한, 도면들에서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.
도 3은 본 발명의 제 1 실시예에 의한 멀티 세그먼트 다이 패드(multi-segment die pad)를 갖는 리드 프레임 구조를 보여주는 평면도이다.
도 3을 참조하면, 리드 프레임(60)의 다이 패드는 두 개의 세그먼트로 구성되어 있다. 두 개의 세그먼트(62a와 62b)는 실리콘 칩(64)이 그 사이에 놓여질 정도의 충분히 작은 거리로 각각 분리되어 있다. 더 나아가, 리드들(66)은 중앙의 상기 실리콘 칩(64) 지역 근처에 형성되어, 타이 바(tie bar)(68a와 68b)가 다이 패드 세그먼트(62a와 62b)와 각각 연결된다. 상기 다이 패드 세그먼트(62a와 62b)의 전체 면적이 종래의 다이 패드의 표면적보다 휠씬 작다.
도 4A, 4B 그리고 4C는 본 발명의 제 1 실시예에 의한 멀티 세그먼트 다이 패드의 세 가지 다른 형태를 보여주는 것이다. 본 발명의 제 1 실시예에 의한 다이 패드(도 3 참조)는 각각의 끝에서 실리콘 칩을 지지하는 두가지의 다이 패드 세그먼트들을 가진다. 그러나, 상기 실리콘 칩을 지지하는 상기 다이 패드 세그먼트들을 이 형태나 구성으로 한정시켜서는 안 된다.
도 4A, 4B 그리고 4C는 같은 디자인 개념을 가지고 다이 패드 세그먼트들의 가능한 변형의 몇 가지 예를 설명한 것이다. 도 4A, 4B 그리고 4C에서 실리콘 칩이 놓이는 지역은 점선 라인(70)의 직사각형으로 둘러싸서 표시한다. 도 4A를 참조하면, 다이 패드 세그먼트(72a, 72b, 72c 그리고 72d)은 상기 실리콘 칩의 가장자리(edge)주위에 형성된다. 도 4B를 참조하면, 다이 패드 세그먼트들(74a와 74b)는 도 3과 유사하게 마주보는 측면을 가지도록 형성된다. 그러나, 상기 타이 바는 다른 형태가 사용된다. 도 4C를 참조하면, 다이 패드 세그먼트들(76a와 76b)은 직사각형 형태 대신에 다각형 형태를 가진다. 사실 상기 다이 패드 세그먼트들은 원호를 포함해서 다른 형태를 가질 수도 있다.
도 5는 몰딩 작업을 통해 본 발명의 제 1 실시예에 의한 멀티 세크먼트 다이 패드위에 실리콘 칩을 갖는 리드 프레임의 단면도이다. 도 5의 리드 프레임은 도 3과 동일한 다이 패드 세그먼트 레이아웃을 가지고 있다. 상기 실리콘 칩과 상기 리드 프레임의 패키징 지역을 실링하기 전에, 상기 실리콘 칩을 먼저 상기 리드 프레임의 중앙부분에 놓아야 한다.
칩(80)은 상기 다이 패드 세그먼트들((62a와 62b)에 의해 양쪽에서 지지된다. 그리고 상기 실리콘 칩(80)을 화합물, 실버 페이스트(silver paste) 혹은 부착 테이프를 적용해서 위치에 고정시킨다. 더욱 신뢰성있는 패키지를 얻기 위해서는 상기 부착 테이프가 바람직하게 사용된다. 상기 리드 프레임은 다운셋 다이 패드 세그먼트(downset die pad segment)(62a와 62b) 혹은 업셋 다이 패드 세그먼트(upset die pad segment)을 가질 수 있다. 본 발명의 실시예에서는 얇은 패키지를 얻기 위해서 다운셋 다이 패드 세그먼트들이 선택된다. 상기 다이 패드 세그먼트들(62a와 62b)의 전체 면적은 세그먼트들이 지지하는 실리콘 칩(80)의 표면적보다 작다.
다음에, 상기 실리콘 칩(80)의 본딩 패드(bonding pad)(도시되지 않음)들을 상기 리드들과 연결하는 금이나 알루미늄의 금속 와이어가 본딩된다. 그후에, 상기 칩(80)을 포함하는 상기 리드 프레임과 본딩된 와이어는 몰드(84)안에 놓여지고 화합물(86)이 상기 몰드안의 게이트(88)을 통해서 상기 리드 프레임의 패키징 지역안으로 분사된다.
다이 패드 세그먼트들(62a와 62b)이 서로 분리되어 있기 때문에, 상기 다이 패드 세그먼트들(62a와 62b)아래의 상기 화합물(86)의 유동에 대한 마찰력이 적어진다. 결론적으로, 상기 세그먼트들 위와 아래의 상기 화합물의 유동율이 서로 비슷해진다. 도 5에 도시된 것처럼, 시간에 대한 특정한 지점에서, 상기 칩(80)위의 상기 화합물(86)의 진행된 거리(90)가 상기 다이 패드 세그먼트(62a와 62b)아래에서 진행된 거리(92)보다 휠씬 크지는 않다. 그러므로 상기 실리콘 칩(80)위에서 칩으로 가해지는 압력과 상기 다이 패드 세그먼트(62a와 62b)아래에서 세그먼트로 가해지는 압력이 거의 비슷해진다. 따라서, 패키지 바디의 휘어짐이 제한되고, 상기 다이 패드 세그먼트들(62a와 62b)이 노출된 가능성도 줄어든다.
더 나아가 분리된 다이 패드 다자인 때문에, 상기 다이 패드 세그먼트들(62a와 62b)위에 상기 실리콘 칩(80)을 고정하는데 요구되는 부착 테이프나 다른 칩 본딩 물질(chip-bonding material)도 적게 사용된다.
도 6은 본 발명의 제 2 실시예에 의한 두 개의 실리콘 칩을 홀딩하는 두 개의 다이 패드 세그먼트들을 갖는 리드 프레임구조를 보여주는 평면도이다. 도 6을 참조하면, 상기 리드 프레임 디자인은 멀티 칩 모듈(multi-chip module)을 형성하기 위해서 두 개의 혹은 더 많은 실리콘 칩을 패키징하는 곳에 사용될 수 있다. 두 개의 다이 패드 세그먼트들(102a와 102b)이 함께 있다. 다이 패드 세그먼트(102a)는 실리콘 칩(100a)을 지지하는 역할을 하며, 다이 패드 세그먼트(102b)는 실리콘 칩(100b)을 지지하는 역할을 한다. 양 실리콘 칩(100a와 100b)은 상기 화합물, 상기 실버 페이스트 혹은 상기 부착 테이프를 사용해서 상기 세그먼트들(102a와 102b)에 부착된다.
그러나 더 신뢰성있는 패키지를 위해 상기 부착 테이프를 사용하는 것이 바람직하다. 이 경우에는 상기 다이 패드 세그먼트들(102a와 102b)의 전체 면적은 세그먼트들이 지지하는 실리콘 칩(100a와 100b)의 표면적보다 크다. 상기 실리콘 칩(100a와 100b)의 본딩 패드(bonding pad)(도시되지 않음)들을 상기 리드들과 연결하는 금이나 알루미늄의 금속 와이어가 본딩된다. 금속 와이어들(106)의 일부는 실리콘 칩(100a)과 살리콘 칩(100b)사이를 직접 연결하기 위해서 남겨진다. 마지막으로 부착된 실리콘 칩(100a와 100b)을 가진 리드 프레임이 패키지 몰딩을 위해서 몰드안에 위치된다.
본 발명의 제 2 실시예에 의하면, 비록 상기 다이 패드 세그먼트(102a와 102b)의 전체 면적이 상기 실리콘 칩(100a와 100b)의 전체 면적보다 크지만, 상기 다이 패드 세그먼트들의 아래에서 유동하는 화합물의 마찰력의 일부는 분리된 다이 패드 디자인 때문에 없어진다. 상기 실리콘 칩(100a와 100b)위에서 칩으로 가해지는 압력과 상기 다이 패드 세그먼트(102a와 102b)아래에서 세그먼트로 가해지는 압력이 거의 비슷해진다.
따라서, 패키지 바디의 휘어짐이 제한되고, 상기 다이 패드 세그먼트들(62a와 62b)이 노출된 가능성도 줄어든다. 본 발명의 제 1 실시예와 유사하게, 비록 상기 다이 패드 세그먼트들의 전체 면적이 실리콘 칩의 전체 면적보다 크지만, 상기 다이 패드 세그먼트들 사이에 존재하는 틈은 여전히 페키지 몰딩 작업에서 상기 리드 프레임아래의 화합물의 유동을 증진시킨다.
본 발명의 범위 및 사상을 벗어나지 않는 범위 내에서 상기 본 발명의 방법에 대한 다양한 변형 및 변화가 가능하다는 것은 이 분야에서 통상의 지식을 가진 자에게 있어서 자명하다. 상술한 관점에서 볼 때, 본 발명은 다음의 클레임 및 그와 동등한 것의 범주 내에 있는 모든 변형 및 변화를 포함한다.
이와 같은 본 발명을 적용하면, 분리된 다이 패드들을 적용함으로써 리드 프레임의 위와 아래의 화합물 유동율이 거의 비슷해진다. 그러므로 상기 리드 프레임의 위와 아래의 압력이 거의 비슷해진다. 따라서, 패키지 바디의 휘어짐이 방지된다. 또 다른 효과는 다이 패드의 전체 면적이 줄어들어서 다이 패드 세그먼트들 위에 실리콘 칩을 고정하는데 사용되는 부착 물질이 적게 요구된다.

Claims (21)

  1. 실리콘 칩을 홀딩할 수 있는 멀티 세그먼트 다이 패드 리드 프레임 구조에 있어서,
    리드 프레임의 중간부분주위에 위치한 복수개의 다이 패드 세그먼트와;
    상기 다이 패드 세그먼트주위의 복수개의 리드들 및;
    상기 다이 패드 세그먼트에 연결된 복수개의 타이 바들을 포함하는 것을 특징으로 하는 리드 프레임의 구조.
  2. 제 1 항에 있어서,
    상기 다이 패드 세그먼트의 전체 면적이 실리콘 칩의 표면적보다 작은 것을 특징으로 하는 리드 프레임의 구조.
  3. 제 1 항에 있어서,
    상기 다이 패드 세그먼트와 연결되는 타이 바는 상기 리드들사이에서 나오는 것을 특징으로 하는 리드 프레임의 구조.
  4. 반도체 집적회로 패키지에 있어서,
    실리콘 칩과;
    복수개의 다이 패드 세그먼트들과;
    상기 다이 패드 세그먼트들에 연결된 복수개의 타이 바들과;
    상기 실리콘 칩주위의 복수개의 리드들 및;
    상기 실리콘 칩, 상기 다이 패드 세그먼트, 타이 바들 그리고 상기 리드들의 내부부분을 실링하는 절연물을 포함하되;
    상기 실리콘 칩은 상기 다이 패드 세그먼트의 각각에 놓여지며, 상기 리드들의 적어도 일부분이 상기 실리콘 칩에 전기적으로 연결되는 것을 특징으로 하는 반도체 집적회로 패키지.
  5. 제 4 항에 있어서,
    상기 실리콘 칩이 직사각형 형태인 것을 특징으로 하는 반도체 집적회로 패키지.
  6. 제 5 항에 있어서,
    상기 다이 패드 세그먼트들은 상기 실리콘 칩의 두 개의 마주보는 가장자리를 지지하도록 설계되는 것을 특징으로 하는 반도체 집적회로 패키지.
  7. 제 5 항에 있어서,
    상기 다이 패드 세그먼트들은 상기 실리콘 칩의 가장자리 네 부분 모두를 지지하도록 설계되는 것을 특징으로 하는 반도체 집적회로 패키지.
  8. 제 4 항에 있어서,
    화합물은 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  9. 제 4 항에 있어서,
    부착 테이프는 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  10. 제 4 항에 있어서,
    전도성의 실버 페이스트는 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  11. 제 4 항에 있어서,
    상기 다이 패드 세그먼트들의 전체 면적이 상기 실리콘 칩의 표면적보다 작은 것을 특징으로 하는 반도체 집적회로 패키지.
  12. 제 4 항에 있어서,
    적어도 하나의 리드는 전도성의 와이어에 의해서 상기 실리콘 칩의 본딩 패드와 전기적으로 연결되는 것을 특징으로 하는 반도체 집적회로 패키지.
  13. 반도체 집적회로 패키지에 있어서,
    복수개의 실리콘 칩과;
    복수개의 다이 패드 세그먼트들과;
    상기 다이 패드 세그먼트들에 연결된 복수개의 타이 바들과;
    상기 실리콘 칩주위의 복수개의 리드들 및;
    상기 실리콘 칩, 상기 다이 패드 세그먼트, 타이 바들 그리고 상기 리드들의 내부부분을 실링하는 절연물을 포함하되;
    상기 실리콘 칩의 일부분이 적어도 하나의 다이 패드 세그먼트에 부칙되며, 상기 리드들의 적어도 하나는 상기 실리콘 칩의 본딩 패드에 전기적으로 연결되는 것을 특징으로 하는 반도체 집적회로 패키지.
  14. 제 13 항에 있어서,
    각각의 실리콘 칩은 다이 패드 세그먼트의 그룹에 의해 지지되는 것을 특징으로 하는 반도체 집적회로 패키지.
  15. 제 13 항에 있어서,
    각각의 실리콘 칩은 하나의 다이 패드 세그먼트에 의해서 지지되는 것을 특징으로 하는 반도체 집적회로 패키지.
  16. 제 13 항에 있어서,
    화합물은 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  17. 제 13 항에 있어서,
    부착 테이프는 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  18. 제 13 항에 있어서,
    전도성의 실버 페이스트는 상기 실리콘 칩을 각각의 다이 패드 세그먼트에 본딩할 때 사용되는 것을 특징으로 하는 반도체 집적회로 패키지.
  19. 제 13 항에 있어서,
    상기 다이 패드 세그먼트들의 전체 면적이 상기 실리콘 칩의 표면적보다 작은 것을 특징으로 하는 반도체 집적회로 패키지.
  20. 제 13 항에 있어서,
    상기 리드들의 적어도 일부가 각각의 실리콘 칩들의 본딩 패드에 전도성의 와이어에 의해서 연결되는 것을 특징으로 하는 반도체 집적회로 패키지.
  21. 제 13 항에 있어서,
    상기 패키지는 상기 실리콘 칩들 사이에서 작동하는 복수개의 전도성의 와이어를 구비하여 상기 실리콘 칩들이 전기적으로 서로 연결되도록 하는 것을 특징으로 하는 반도체 집적회로 패키지.
KR1019990002737A 1999-01-28 1999-01-28 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조 KR20000051982A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990002737A KR20000051982A (ko) 1999-01-28 1999-01-28 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990002737A KR20000051982A (ko) 1999-01-28 1999-01-28 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조

Publications (1)

Publication Number Publication Date
KR20000051982A true KR20000051982A (ko) 2000-08-16

Family

ID=19572623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002737A KR20000051982A (ko) 1999-01-28 1999-01-28 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조

Country Status (1)

Country Link
KR (1) KR20000051982A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218271A (ja) * 1992-01-30 1993-08-27 Matsushita Electric Works Ltd Ｉｃパッケージ
JPH06326234A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置
JPH0964266A (ja) * 1995-08-18 1997-03-07 Sony Corp リードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218271A (ja) * 1992-01-30 1993-08-27 Matsushita Electric Works Ltd Ｉｃパッケージ
JPH06326234A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置
JPH0964266A (ja) * 1995-08-18 1997-03-07 Sony Corp リードフレーム

Similar Documents

Publication Publication Date Title
JP4917112B2 (ja) 半導体装置
US5084753A (en) Packaging for multiple chips on a single leadframe
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
KR20010101115A (ko) 반도체 장치, 그 제조 방법 및 전자 장치
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
US5708294A (en) Lead frame having oblique slits on a die pad
US20020113305A1 (en) Dual-die integrated circuit package
JPH07201925A (ja) フィルムキャリアテープ
JPH09129663A (ja) 半導体素子及びその製作方法
US20020192874A1 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR20000051982A (ko) 멀티 세그먼트 다이 패드를 갖는 리드 프레임 구조
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP4764608B2 (ja) 半導体装置
JP2000164789A (ja) 複数のセグメントからなるダイパッドを有したリ―ドフレ―ム構造
US20010050420A1 (en) Leadframe having joined internal lead
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JPH0888310A (ja) 樹脂封止半導体装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
TWI409928B (zh) 共用型引腳上晶片之導線架
KR100525091B1 (ko) 반도체 패키지
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JPH03102859A (ja) 半導体装置の製造方法
JPH11150134A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application