KR20000051352A - 실장된 반도체 기판 - Google Patents

Abstract

본 발명의 실장된 반도체 기판은 실장용 포장제 주입 영역, 상기 기판 상에 형성된 레이아웃, 상기 레이아웃 상에 증착된 솔더 마스크 층, 및 솔더 마스크 상에 형성된 막을 포함한다. 실장용 포장제가 실장용 포장제 영역으로 주입될 때, 실장용 포장제는 상기 막에 의해 솔더 마스크로부터 분리된다. 상기 막과 실장용 포장제 간의 접착력은 상기 막과 상기 마스크 간의 접착력보다 강하게 되어 있어 실장용 포장제의 주입 공정 후 주입 채널의 디게이팅 공정 간에 주입 채널 내의 실장용 포장제와 함께 상기 막이 디게이트된다. 이에 의해, 상기 막과 실장용 포장제가 상기 기판 상에 남아있지 않게 된다.

Description

실장된 반도체 기판{Packaged semiconductor substrate}

본 발명은 실장된 반도체 기판에 관한 것으로, 보다 상세하게는 볼 그리드 어레이 집적 회로(ball grid array integrated circuit : BGAIC)용 기판의 제조 공정간에 실장용 포장제를 주입(pouring)하기 위한 위치에서 실장용 포장제와 기판 표면 간의 직접 접촉을 방지하기 위해 실장용 포장제를 주입하는 위치와 기판의 사이에 제공된 디게이터블(degatable) 전기 절연층에 관한 것이다.

종래 집적 회로를 실장하기 위한 쿼드 플랫 팩(quad flat pack : QFP) 방법 및 핀-그리드 어레이(pin-grid array : PGA) 방법은, 집적 회로의 기능이 더욱 더 복잡해지게 됨과 함께 집적 회로의 집적도가 점점 높아지게 됨에 따라, 실제의 요구를 충족할 수 없게 되었다. 다수의 핀을 갖는 IC 용으로 새롭게 개발된 방법중의 하나로는 볼 그리드 어레이 집적 회로(BGA IC) 실장 방법이 있으며, 서브마이크론 솔루션에 의해 생성된 초대규모의 집적회로(ULSI)를 실장하기에 적합하다.

도 1a 를 참조하면, BGA IC 에 일반화된 플라스틱 BGA 실장이 개시될 때, BGA IC(실장될 전자 디바이스(10))의 기판(11)의 상부에 몰드(도시하지 않음)가 놓이게 되고, 다음에 용해된 액체 플라스틱 물질(즉, 실장용 포장제)이 상기 몰드 내로 주입되어 기판(11) 상의 집적 회로를 완전하게 봉입하므로, 집적 회로 칩에는 완전히 밀폐된 봉함(seal)이 제공되게 된다. 도 1b 를 참조하면, 상기 플라스틱 물질이 굳어진 후 몰드로부터 BGA IC(실장될 전자 디바이스(10))가 제거되게 된다. 이어서 몰드 게이트(도시하지 않음)에 인접한 영역에 트림(trim) 공정을 행하여 몰드의 주입 채널(도시하지 않음)에 잔재하는 플라스틱 물질을 제거한다.

상술한 BGA IC의 실장 방법에서는, 기판(11) 상에 금속판(13)(도2)을 제공하며, 상기 금속판은 그 한 측면에 금을 증착하는 것에 의해 형성된 금속면을 포함하고 있고, 상기 금속면은 몰드의 주입 채널 아래에 위치되어 있다. 상기 금속면은 실장용 포장제의 주입 공정간에 기판과 주입 채널의 사이에 절연층으로서 기능하고, 그것에 의해 디게이팅(degating) 능력이 향상된다. 보다 상세하게는, 몰드로부터 기판을 제거할 때, 상기 금속면은 주입 채널 내 잔재하는 실장용 포장제를 기판으로부터 쉽게 디게이트될 수 있게 한다. 그것에 의해, 실장된 IC 상의 잔재물이 쉽게 제거(trim)된다. 그럼에도, 금을 사용하기 때문에 비용이 증가되는 것외에도, 금속판이 일정한 공간을 차지하기 때문에 레이아웃에 유효한 공간이 저감되게 된다. 또한, 도 2에 도시된 바와같이, 가열 처리의 결과로 금속판(13)이 확장되게 되는 경우에, 금속판(13)의 양측의 솔더 마스크(15)가 횡 방향에서 압착되게 되어 각 솔더 마스크(15)에서의 레이아웃(14)이 또한 압착되게 된다. 결과적으로, 불량품 생산율이 증대되게 된다.

도 1a는 종래 기술에 의한 실장될 전자 디바이스 상에 실장용 포장제를 주입하는 공정을 설명하는 개략적인 측면도.

도 1b는 종래 기술에 의한 몰드로부터의 실장된 전자 디바이스의 제거를 설명하는 개략적인 측면도.

도 2는 종래 기술에 의한 실장된 전자 디바이스의 몰드 게이트 영역을 설명하는 부분 단면도.

도 3은 본 발명에 의한 기판 상부의 평면도.

도 4는 도 3의 라인4-4에 의한 단면도.

도 5는 도 4와 유사하며, 실장용 포장제의 주입 후의 기판 구조를 설명하는 단면도.

*도면의 주요부분에 대한 부호의 설명*

20 : 기판 21 : 막

22 : 레이아웃 23 : 솔더 마스크

24 : 실장용 포장제 25 : 실장용 포장제 주입 영역

본 발명의 목적은 종래 몰드 게이트가 없는 실장된 반도체 기판을 제공하는 것이다. 실장용 포장제의 위치에는 1개의 막이 형성되어 주입 채널과 함께 디게이트되는 층을 형성한다. 결과적으로, 상기 막과 상기 실장용 포장제가 기판 상에 잔재되지 않을 것이다. 본 발명의 기판은 레이아웃에 유효한 공간을 증대시킬 수 있고 또한 어떤 금도 필요하지 않기 때문에 제조 비용을 저감할 수 있다. 이로써, 기판 상의 복잡한 레이아웃이 회피되고 불량품 생산율이 저감된다. 또한, 실장용 포장제를 주입하기 위한 위치와 실장용 포장제 간의 디게이팅 능력에는 아무런 영향을 미치지 않게 된다.

본 발명에 의하면, 기판은 실장용 포장제를 주입하기 위한 위치에 제공된 막을 포함한다. 상기 막은 실장용 포장제를 주입하기 위한 위치에 고착되도록 접착력을 가지고 있다. 상기 막의 아래에는 레이아웃이 배치되고, 그 레이아웃 상에는 솔더 마스크의 층이 증착된다. 실장용 포장제가 실장용 포장제를 주입하기 위한 위치에 주입되는 경우에, 실장용 포장제는 상기 막에 의해 제공되는 분리 효과를 통해서 솔더 마스크와 직접 접촉하지 않게 된다. 이 경우, 주입 채널 내의 실장용 포장제와 상기 막의 사이에는 상기 막이 주입 채널 내의 실장용 포장제에 고착될 수 있을 정도의 접착력이 생긴다. 상기 막과 실장용 포장제간의 접착력은 상기 막과 상기 마스크 간의 접착력보다 강해서 실장용 포장제의 주입 공정 후 주입 채널의 디게이팅 공정간에 주입 채널 내의 실장용 포장제와 함께 상기 막이 디게이트되게 된다. 이에 의해, 본 발명의 기판 상에는 상기 막과 실장용 포장제가 잔재하지 않게 된다.

본 발명의 다른 목적과 이점 및 새로운 특징은 첨부된 도면을 참조하는 이하의 상세한 설명으로부터 분명해질 것이다.

도 3를 참조하면, 본 발명에 의한 기판(20)은 상부 영역에 형성된 막(21)을 포함하며, 이것은 금으로 증착된 금속판보다 비용이 저렴하다. 막(21)은 비금속성 물질, 금속성 물질, 접착 테이프, 또는 고분자 화합물로 될 수 있다. 도 4를 참조하면, 기판(20)은 실장용 포장제 주입 영역(25)을 포함하고 있으며, 여기서 실장용 포장제를 주입하기 위한 부위는 실장용 포장제의 둘레가 된다. 실장용 포장제 주입 영역(25)의 아래에는 레이아웃(22)이 형성되어 있다. 도 4에 도시된 바와같이, 기판(20)의 실장용 포장제 주입 영역(25)에는 막(21)이 형성되어 있다. 바람직하게는, 막(21)은 실장용 포장제 주입 영역(25)의 영역과 일치하는 영역을 가지며 또한 실장용 포장제 주입 영역(25)에 접착되도록 접착력을 가지고 있다. 기판(20)의 상부의 레이아웃(22)은 솔더 마스크(23)로 피복되어 있고 막(21)은 솔더 마스크(23)에 접착되어 있다. 이에 의해, 막(21)이 솔더 마스크(23)에 접착되기 때문에, 기판(20) 상의 레이아웃(22)에 유효한 영역이 증대된다. 아울러, 어떤 금속판 또는 금도 필요하지 않기 때문에 기판(20)의 제조 비용이 저감된다. 또한, 금속판의 확장의 결과로 기판(20)의 양측 상의 레이아웃에 대한 횡 방향의 압착 문제가 회피되므로, 제조 수율이 개선된다.

도 5를 참조하면, 실장용 포장제(24)를 실장용 포장제 주입 영역(25)으로 주입하는 경우에, 실장용 포장제(24)가 실장용 포장제 주입 영역(25)을 피복하게 되나, 여전히 막(21)에 의해 격리되어 있어, 솔더 마스크(23)와 직접 접촉하고 있지는 않다. 몰드(도시하지 않음)는 실장용 포장제(24)를 막(21)에 유지하고 있고 아직까지는 막(21) 의 양측에서 확장이 이루어지지 않고 있으므로, 실장용 포장제(24)는 막(21)의 양측에 남아 있지 않을 것이다. 이 경우에, 주입 채널(도시하지 않음) 내의 실장용 포장제(24)는 주입 채널 내의 실장용 포장제(24)에 막(21)이 고착되도록 접착력을 제공하고 있다. 막(21)과 실장용 포장제(24)간의 접착력은 막(21)과 솔더 마스크(23) 간의 접착력보다 강하게 되어 있다. 주입 채널을 디게이팅할 때, 주입 채널 내의 실장용 포장제(24)와 함께 막(21)이 디게이트될 수 있다. 그러므로, 막(21)과 실장용 포장제(24)는 기판(20) 상의 솔더 마스크(23)에 남아있지 않을 것이다.

따라서, 기판(20)을 실장하는 경우에, 디게이트 층(막(21))은 언제라도 적정한 공정에 의해 디게이트될 수 있다. 이 경우에, 주입 채널 내에 잔재하는 실장용 포장제가 디게이트 막(21)의 면에 접착되기 때문에, 막(21)이 디게이트될 때, 기판(20) 상의 솔더 마스크(23)로부터 잔재하는 실장용 포장제(24)도 제거될 수 있다. 디게이팅 공정간에 솔더 마스크(23)는 손상되지 않게 된다.

본 발명을 양호한 실시예에 관하여 설명하였지만, 아래 청구되는 바와같은 본 발명의 사상과 범위로부터 이탈함이 없이 많은 다른 수정과 변형이 이루어질 수 있음은 물론이다.

Claims (7)

1. 표면과, 실장용 포장제가 주입되는 실장용 포장제 주입 영역을 가지며 상기 기판의 표면상에는 솔더 마스크(sodler mask)가 형성되어 있는 기판;

   상기 실장용 포장제 영역 상의 솔더 마스크에 접착된 막을 구비하며,

   상기 막과 실장용 포장제 간의 접착력이 상기 막과 상기 솔더 마스크의 접착력 보다도 강하게 되어 있어, 실장용 포장제의 주입 공정후 주입 채널의 디게이팅 공정 동안에 주입 채널 내의 실장용 포장제와 함께 상기 막이 디게이트(degate)되는 실장된 반도체 기판.
2. 제 1 항에 있어서, 상기 기판은 볼-그리드(ball-grid) 어레이 집적 회로를 포함하는 실장된 반도체 기판.
3. 제 1 항에 있어서, 상기 실장용 포장제를 주입하는 위치는 상기 실장용 포장제 둘레인 실장된 반도체 기판.
4. 제 1 항에 있어서, 상기 막은 비금속성 물질로 된 접착 탭(tap)인 실장된 반도체 기판.
5. 제 1 항에 있어서, 상기 막은 비 금속성 고분자 화합물로 제조되는 실장된 반도체 기판.
6. 제 1 항에 있어서, 상기 막은 금속성 막인 실장된 반도체 기판.
7. 제 1 항에 있어서, 상기 막은 비금속성 막인 실장된 반도체 기판.