KR20000047659A - 인듐 및 산소 적층물을 사용하여 구리 전자이동 억제기능을 향상시키는 구리 함유막 및 그 형성 방법 - Google Patents

인듐 및 산소 적층물을 사용하여 구리 전자이동 억제기능을 향상시키는 구리 함유막 및 그 형성 방법 Download PDF

Info

Publication number
KR20000047659A
KR20000047659A KR1019990050863A KR19990050863A KR20000047659A KR 20000047659 A KR20000047659 A KR 20000047659A KR 1019990050863 A KR1019990050863 A KR 1019990050863A KR 19990050863 A KR19990050863 A KR 19990050863A KR 20000047659 A KR20000047659 A KR 20000047659A
Authority
KR
South Korea
Prior art keywords
film
copper
impurity
seed layer
containing film
Prior art date
Application number
KR1019990050863A
Other languages
English (en)
Other versions
KR100381501B1 (ko
Inventor
우조시프리안이.
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000047659A publication Critical patent/KR20000047659A/ko
Application granted granted Critical
Publication of KR100381501B1 publication Critical patent/KR100381501B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583—Component contains compound of adjacent metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583—Component contains compound of adjacent metal
    • Y10T428/1259—Oxide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 복합 구리막(composite copper film)의 금속 결정입계(grain boundary) 성장 및 금속 표면 이동도를 억제하기 위해 금속간 화합물(intermetallic compound)을 형성하도록 불순물 적층 및 다른 첨가제를 사용하여 구리막 내에서의 전자이동 억제(electromigration resistance) 기능을 향상시키는 프로세스 및 구조를 개시한다. 본 발명은 합금 시드층과 적층 불순물을 제공하며, 여기서 적층 불순물은 인듐, 주석, 티탄, 이들과 산소와의 화합물, 및 이들과 산소, 탄소 및 황과의 복합물(complex)을 다른 막과 혼합시킨다. 상기 금속간 화합물은 열처리 중에 결정입계를 형성하고 편석시켜 구리 원자 이동도를 감소시킨다. 본 발명의 다른 특징으로는 본 발명을 사용하지 않는 경우 장벽 물질로서 기능을 발휘하기에는 바람직하지 않은 물질과 결합함으로써 장벽층을 형성하도록 합금 시드층 내에 혼입되는 첨가제에 대한 고온, 상호 확산(inter-diffusion)을 사용할 수 있다는 점이다.

Description

인듐 및 산소 적층물을 사용하여 구리 전자이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법 {ENHANCING COPPER ELECTROMIGRATION RESISTANCE WITH INDIUM AND OXYGEN LAMINATION}
본 발명은 반도체 칩 및 패키지용 전자이동 억제 기능이 있는 상호접속 막(electromigration-resistant interconnect film)을 생성하는 프로세스 및 구조에 관한 것이다. 보다 구체적으로, 본 발명은 칩 배선 및 패키징 응용에서 사용하도록 형성되는 금속막의 미세구조를 향상시킴으로써 전기도금된 구리(copper)와 같은 도금된 금속 상호접속 막의 전자이동 억제 기능을 향상시키는 프로세스 및 구조에 관한 것이다. 인듐(indium), 주석(tin), 티탄(titanium), 이들과 산소와의 화합물, 및 이들과 산소, 탄소 및 황(sulfur)과의 복합물(complex)은 금속 결정입계(grain boundary)의 성장 및 금속 표면의 이동도(mobility)를 억제하도록 막 내에 혼입된다.
적극적인 장치 스케일링(scaling) 및 상호접속 그라운드 규칙(interconnection ground rule)은 반도체 산업에서 재료, 프로세스, 및 구조의 물리적인 한계에 도전하고 있다. 반도체 칩 및 패키지 위에 형성되는 배선 패턴에 있어서, 구리는 여러 가지 유용한 특성으로 인해 배선 패턴용 금속 재료로 선택되고 있다. 구리의 여러 가지 장점에도 불구하고, 구리막의 전자이동 수명은 대부분 구리막을 형성하는데 사용되는 프로세스에 의존한다. 예를 들어, 구리막의 전자이동에 기인하여 고장을 일으키는데 필요한 활성화 에너지는 통상적으로 0.7 내지 1.0 eV의 범위를 갖는다. 고장을 일으키는데 필요한 활성화 에너지가 1.3 eV 이상으로 증가되는 구리 함유막(copper-containing film)을 생성하는 것이 바람직하다. 주요 프로세싱(processing)의 수정 및 다중 프로세싱 단계의 추가 없이 이러한 막을 생성하는 것이 또한 바람직하다. 또한 성능을 조금도 저하시키지 않고 이러한 막을 생성하는 것이 바람직하다.
막에 대한 열 기계적, 전기적, 및 금속학적 특성, 미세구조, 및 에칭 특성은 막 생성용 프로세스에 의존한다. 보다 구체적으로, 이러한 특성들은 상기와 같이 생성되는 금속막의 미세구조에 의존한다. 금속막의 미세구조는 도펀트(dopant) 불순물이 막의 결정입계(grain boundary)를 따라 배치되는 경우에 향상된다. 이러한 불순물은 막 내에서의 결정립의 성장 및 회복(recovery)을 억제하는데 도움이 된다. 결정립(grain)의 회복 및 성장이 제어되지 않는 경우 상기 언급된 특성들이 손상되는 것 이외에 이후의 프로세스 중에 결함이 유발될 수 있다.
열 처리된 금속막 내에 부분적 용해성 및 불용성 금속간 화합물이 존재하는 경우 높은 쌍정(雙晶) 밀도(twinning density)(결정립 당 다중 쌍정)를 포함하는 미세구조가 생성된다. 이러한 금속간 화합물은 결정입계 영역을 따라 구리 함유막 표면 가까이에 우선적으로 편석될 것이다. 구리 결정입계를 따라 구리 표면 가까이에 이러한 부분적 용해성 및 불용성 금속간 화합물이 존재하는 경우 구리 결정입계 성장 및 그 표면을 따라 구리 원자의 이동도가 감소된다. 구리 미세구조 내에 형성되는 불순물과 높은 쌍정 밀도의 상호작용으로 인해 상호접속 물질로 사용되는 막 구조 전체의 전자이동 수명이 향상된다. 이러한 전자이동 수명의 향상은 상기 구조가 임의의 주어진 방향으로 원자 이동이 우선적으로 일어나도록 하는데 보다 많은 에너지를 요구하기 때문이다. 원자 이동이 현저하게 한 방향으로 우선적으로 발생하는 경우 전자이동으로 인한 고장이 일어난다.
배선 상호접속 물질로 사용되는 구리막을 생성하고 전자이동으로 인한 고정에 대한 내성을 증가시키기 위해서는 프로세스 및 구조가 개선되어야 한다.
본 발명은 전착(electrodeposition) 프로세스에 사용되는 종래의 시드층(seed layer)을 구리, 인듐, 주석, 티탄, 및 크롬(chromium)을 포함할 수 있는 구리 합금을 가지는 합금 시드층으로 대체함으로써 종래 기술의 문제점을 해결한다. 기판 위에 시드층이 형성된 다음, 구리막은 그 시드층 위에 형성된다. 벌크(bulk) 구리막 내부 또는 상부면에 산소, 황, 질소, 및 탄소와 같은 불순물을 비교적 많이 가지는 불순물 막이 적층된다. 불순물 전기 적층(impurity electro-lamination)이 완료된 이후, 그 위치에서 또 다른 막이 구리를 포함하는 복합 상호접속 막(composite interconnect film)을 형성하도록 추가될 수 있다. 이 복합 막 구조가 완료된 이후, 기판은 열처리된다. 열처리 프로세스 중에, 합금 시드층으로부터의 첨가제가 예를 들어 불순물 함유량이 높은 적층막 내에 포함되는 산소와 결합됨에 따라 인듐 산화물, 주석 산화물, 및 이들의 복합물(complex)과 같은 불순물 화합물이 형성된다.
구리막의 결정입계로 편석되는, 인듐 산화물 및 기타 다른 산화물과 같은 고온 금속간 화합물이 존재하면, 결정입계와 표면 확산(surface diffusion) 및 이동도가 상당히 크게 감소된다. 이러한 구리 원자 이동도의 감소로 인해 새롭게 형성된 구리 함유막의 전자이동 억제 기능 및 수명이 증가된다. 본 발명의 또 다른 특징으로는 본 발명을 사용하지 않는 경우 장벽 물질로서 기능을 발휘하기에는 바람직하지 않은 물질과 결합함으로써 장벽층(barrier layer)을 형성하도록 합금 시드층에 혼입되는 첨가제에 대한 고온 상호 확산(inter-diffusion)을 사용할 수 있다는 점이다. 이러한 장벽 물질의 추가 및 형성으로 인해, 형성된 막의 여러 가지 전기기계적 특성이 개선된다.
도 1 내지 도 7은 본 발명의 예시적인 실시예를 구현하는데 사용되는 프로세스 시퀀스을 도시하는 단면도로, 보다 구체적으로
도 1은 합금막이 추가된 이후의 기판을 도시하는 단면도.
도 2는 도 1의 구조에 구리 함유막(copper-containing film)이 추가된 상태를 도시하는 단면도.
도 3은 구리 함유막 위에 조면화(粗面化)된 표면(roughened surface)이 형성된 상태를 도시하는 단면도.
도 4는 구리 함유막 위에 불순물 함유량(impurity content)이 높은 막이 적층된 상태를 도시하는 단면도.
도 5는 다른 구리 함유막이 추가된 이후의 구조를 도시하는 단면도.
도 6은 도 5의 구조가 열처리된 이후의 구조를 도시하는 단면도.
도 7은 본 발명의 한 예시적인 실시예의 복합 금속 막을 도시하는 단면도.
도 8a, 도 8b, 도 8c, 및 도 8d는 본 발명의 복합 막이 형성될 수 있는 여러 기판 구조를 도시하는 단면도.
도 9 및 도 10은 본 발명의 다른 예시적인 실시예에 따라 형성되는 2가지 상이한 구조를 도시하는 단면도로서, 도 9는 벌크 증착된 두 개의 막을 포함하는 복합 막 구조를 도시하는 단면도이고, 도 10은 벌크 증착된 하나의 막을 포함하는 복합 막을 도시하는 단면도.
도 11 내지 도 15는 본 발명의 다른 예시적인 실시예를 형성하는데 사용되는 프로세스 시퀀스를 도시하는 단면도로, 보다 구체적으로
도 11은 기판 위에 합금 시드층 막이 형성된 상태를 도시하는 단면도.
도 12는 합금 시드층 위에 조면화된 표면이 형성된 상태를 도시하는 단면도.
도 13은 적층된 불순물 막 및 벌크 금속막이 추가된 이후의 구조를 도시하는 단면도.
도 14는 상기 구조를 열처리한 효과를 도시하는 단면도.
도 15는 본 발명의 다른 예시적인 실시예의 복합 막을 도시하는 단면도.
본 발명은 구리 함유막에 대한 전기적, 금속학적, 열 기계적 및 다른 특성을 개선시키는 여러 가지 프로세스 및 구조를 제공한다. 본래 구리의 전자이동 수명은 짧다. 순수한 구리막은 빠른 결정립 성장과 특히 비교적 적절한 온도에서의 높은 표면 이동도에 영향을 받기가 매우 쉽다. 구리 박막(copper thin film)의 전자이동을 향상시키기 위한 본 발명의 한 프로세스는 결정립 성장 및 표면 이동도의 속도를 지연시키는 불순물을 추가하는 것이다. 이러한 결과를 달성하기 위한 바람직한 프로세스는 증착된 금속막 구조 내에 불순물을 적층하는 것이다. 금속 내에 적층된 불순물은 고온의 화합물을 형성하도록 금속 복합 막 내에서 다른 종류의 원소와 차례로 상호작용한다. 고온의 화합물은 구리에서 쉽게 용해되지 않으며, 오히려 이러한 화합물은 기전력의 인가 중에 결정입계 성장 및 구리 표면 이동도의 속도를 지연시키는 구리 결정입계에 우선적으로 편석된다. 이러한 지연으로 인해 막의 전자이동 수명이 증가된다.
전술한 일반적인 설명과 다음의 상세한 설명 양자 모두는 예시적인 것으로 본 발명을 제한하는 것이 아니라는 점이 이해될 것이다.
본 발명은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 잘 이해될 것이다. 도면의 여러 외형은 일정 비례가 아니라는 점에 유의하여야 한다. 오히려, 여러 외형의 칫수는 임의로 확장되거나 감소될 수 있다는 것이 명백하다.
본 발명의 프로세스는 통상적으로 단일 복합 막 구조를 형성하는 시퀀스로 다중 막을 형성하는 것에 관한 것이다. 바람직한 실시예에서, 벌크 금속막은 전기도금에 의해 형성되지만, 금속막을 증착하는 다른 바람직한 프로세스가 사용될 수 있다. 벌크 금속막을 형성하기 전에, 본 발명은 구리 및 첨가제를 포함하는 전기도금 시드층을 형성하는 것을 포함한다. 전기도금 용액은 벌크막 또는 막 위에 높은 결정학적 인덱스 평면을 포함하는 표면 미세구조를 형성하는데 사용될 수 있다. 또한, 불순물 함유량이 높은 막은 연속으로 증착된 금속막 사이의 인터페이스(interface)를 형성하는 표면의 미세구조 위에 적층될 수 있다. 이러한 불순물 함유량이 높은 적층막은 벌크 막을 형성하는데 사용되는 동일한 전기도금 용액으로부터 형성될 수 있다.
열처리 프로세스는 합금 시드층으로부터의 첨가제 확산과, 적층된 불순물 막으로부터의 불순물과의 상호작용과 같이 시드층으로부터의 첨가제와 추가 첨가제 또는 불순물과의 상호작용을 발생시킨다. 이러한 방식으로, 합금 시드층으로부터의 첨가제는 막의 전자이동 억제 기능을 향상시키는 구리 결정입계를 따라 화합물을 형성하는데 사용될 수 있거나, 본 발명을 사용하지 않는 경우 장벽층으로서 기능을 발휘하기에는 바람직하지 않은 물질과 결합하여 효과적인 장벽층을 형성할 수 있다.
본 발명의 프로세스에 따라 형성되는 복합 구리 함유막은 반도체 칩 또는 패키지에서의 응용을 위한 상호접속 배선 역할을 하도록 패턴화될 수 있다. 본 발명의 여러 예에 따라 형성되는 복합 막으로부터의 이러한 배선 패턴을 형성하는 적어도 세가지의 잘 알려진 과정(procedure)이 있다. 패턴을 형성하는 한 예로는 "플레이트 스루(plate-through)" 프로세스가 있다.
플레이트 스루 프로세스에서, 포토레지스트(photoresist) 패턴은 기판 위에 형성된다. 다음, 막 시퀀스는 포토레지스트에 의해 마스크되지 않은 기판 표면 영역 위에 선택적으로 증착된다. 복합 막이 형성된 이후, 포토레지스트가 제거되어 복합 금속막의 배선 상호접속 패턴이 생성된다.
통상적으로 사용되는 두 번째 프로세스는 기판을 제공하는 단계, 제공된 기판 위에 복합 구리 함유막을 형성하는 단계를 포함한다. 완전한 복합 막이 형성된 이후, 포토레지스트 패턴은 복합 막의 상부면 위에 생성된다. 다음, 에칭(etching) 프로세스는 포토레지스트 패턴에 의해 보호되지 않은 복합 막의 노출 부분을 제거하여 배선 상호접속 패턴을 생성한다. 그 후 포토레지스트는 제거된다.
최근의 프로세싱 산업 분야에서 사용되는 가장 많이 사용되는 세 번째 과정은 상호접속 패턴을 형성하는 다마신(damascene) 프로세스를 포함한다. 다마신 프로세스에서는, 절연 유전 재료(insulating dielectric material)가 기판 위에 형성되고, 홈(groove)은 이 재료 내에 패턴을 생성하도록 형성된다. 그 후 복합 금속막은 유전 재료 내에 형성된 트렌치(trench)를 채우도록 유전 재료 위에 형성된다. 복합 금속막 형성이 완료된 이후, 복합 금속막이 과도하게 형성된 부분(overburden)이 유전 재료의 상부면으로부터 제거됨으로써 트렌치 내에 남게되는 복합 금속막의 배선 패턴이 생성된다.
본 발명의 프로세스에 따라 생성되는 복합 막 구조는 상기 세가지 프로세스 중 하나에 의해 배선 패턴으로 순차적으로 형성될 수 있다는 점이 당업자에 의해 이해되어야 한다. 또한, 복합 금속막으로부터 배선 패턴을 생성하는 종래 알려진 임의의 다른 프로세스가 사용될 수 있다. 따라서, 본 발명의 예시적인 실시예는 본 발명의 복합 막을 사용하여 배선 패턴을 형성할 때 임의의 특정 프로세스와 관련하여 기술되지는 않을 것이다.
다음의 실시예를 통해 본 발명의 특징 전체가 보다 명백하게 설명된다. 이러한 실시예는 본 발명을 예시하는 것이지 한정하는 것은 아니다.
실시예 1 - 적층된 불순물과의 결합
발명의 복합 구리 함유막 형성용 프로세스의 예시적인 실시예에서, 복합 막은 기판 위에 형성된다. 도 1을 참조하면, 기판(2)은 바람직한 실시예에서 반도체 웨이퍼일 수 있다. 유전 절연층(8)은 반도체 기판(2) 위에 형성될 수 있다. 바람직한 실시예에서, 장벽층 막(4)은 유전층(8) 위에 형성될 수 있다. 그러나, 장벽층 막(4)이 반드시 필요한 것은 아니다. 장벽층 막(4)이 사용되는 경우, 임의의 바람직한 장벽 물질이 사용될 수 있다. 마찬가지로, 기판(2) 위에 형성되는 유전층(8) 위에 장벽층 막(4)을 형성하는데 종래의 통상적인 임의의 과정이 사용될 수 있다.
다음, 도금 기저 막(plating base film)이 기판(2) 위에 형성된다. 도금 기저 막은 구리-인듐, 구리-주석, 구리-티탄, 또는 구리-크롬을 포함할 수 있는 구리 합금 시드층(6)을 포함한다. 합금 내에서 인듐, 주석, 티탄, 또는 크롬 첨가제의 농도는 0.01 내지 5.0 원자 백분율 범위 내에 있지만, 0.08 내지 3 원자 백분율 사이인 것이 바람직하다. 합금 시드층(6)을 형성하는데 적합한 임의의 종래 프로세스가 사용될 수 있다. 예를 들어, 합금 시드층(6)은 진공증착(evaporation), 스퍼터링(sputtering), 코스퍼터링(cosputtering), 침지 도금(immersion-plating), 및 전기도금(electroplating) 프로세스를 통해 형성될 수 있다. 구리 합금 시드층(6)의 두께는 100 내지 3,000 Å일 수 있고, 바람직한 실시예에서, 250 내지 1,800 Å일 수 있다. 구리 합금 시드층(6)은 표면(7)을 가진다.
장벽층 막(4) 및 구리 합금 시드층(6)이 반도체 기판(2) 위에 형성된 이후, 벌크 구리 함유막의 증착 전에 기판(2)에 대한 초기 클리닝(cleaning) 동작이 요구될 수 있다. 클리닝 동작의 수행은 기판(2)의 청결 상태 및 구리 합금 시드층(6)의 두께 및 구성에 의해 결정된다: 구리 합금 시드층(6)은 클리닝 동작 중에 부분적으로 에칭되며, 구리 합금 시드층(6) 내의 불순물 첨가제가 우선적으로 에칭될 수 있다.
반도체 기판(2)은 황산 용액 내에서의 에칭에 의해 클리닝될 수 있다. 클리닝 용액의 황산 농도는 탈이온수(de-ionized water)에서 황산이 1 % 내지 15 % 범위일 수 있지만, 2 내지 8 % 범위 내인 것이 바람직하다. 황산 용액 내의 침지 시간은 0 내지 30초일 수 있지만 10초 이하인 것이 가장 바람직하다. 이러한 침지가 행해진 다음 벌크 구리 함유막을 형성하기 전에 탈이온수 내에서 행굼 동작이 행해진다. 구리 합금 시드층(6)이 얇고, 기판(2)이 이미 충분히 세정된 경우, 벌크막 형성 이전의 이러한 사전 클리닝 단계는 생략될 수 있다.
이하, 도 2를 참조하면, 벌크 구리 함유막(10)은 구리 합금 시드층(6)의 상부면 위에 증착된다. 벌크 구리 함유막(10)은 노출 표면(11)을 가진다. 벌크 구리 함유막(10)은 무전해 도금, 물리 기상 증착(physical vapor deposition; PVD), 화학 기상 증착(chemical vapor deposition; CVD), 또는 전기 도금 프로세스, 또는 이들 프로세스의 여러 가지 결합에 의해 증착될 수 있다.
전기도금의 경우, 기판은 불순물 첨가제를 포함하는 바람직한 전기도금조(electroplating bath)에서 다음과 같이 전기도금된다. 기판은 도금 용액이 기판에 대해 교반(agitate)될 수 있는 도금 셀(cell) 내에 침지된다. 기판은 전기 전위(electrical potential)가 인가되기 전에 잠시 동안 도금 용액에 노출될 수 있다. 이러한 체류(dwell) 시간은 0 내지 20초일 수 있지만, 바람직한 실시예에서, 0 내지 10초의 범위 내일 수 있다. 이러한 체류 시간 동안, 기판의 바람직한 회전 속도는 10 내지 400 rpm이다.
산성 구리 도금조(acid copper plating bath)가 사용되는 경우, 황산 구리 펜타하이드레이트(pentahydrate) 및 황산 이외에 다른 첨가제가 염소 이온(chloride ion), MD, 및 MLO과 같이 포함될 수 있다. MD 및 MLO는 도금 산업 분야에서 상업적으로 입수 가능한 통상적인 도금조 첨가제이다. 용액 내에서의 황산 구리 펜타하이드레이트 농도는 20 내지 130 g/ℓ로 변할 수 있다. 바람직한 실시예에서, 농도 범위는 35 내지 110 g/ℓ 내이다. 상기 도금조(bath)의 황산 함유량은 100 내지 230 g/ℓ의 범위일 수 있고, 바람직한 실시예에서 황산 함량은 150 내지 210 g/ℓ의 범위를 가진다.
첨가제로서의 염소 이온에 대해, 도금조 농도는 25 내지 180 ppm일 수 있고, 바람직한 실시예에서 45 내지 130 ppm의 범위 내에 있다. 첨가제 MD에 대해, 농도는 2 내지 18 mm/ℓ의 범위일 수 있고, 바람직한 실시예에서 4 내지 16 mm/ℓ의 범위 내에 있다. 도금조(bath) 내의 첨가제 MLO의 농도에 대해, 바람직한 실시예의 농도 범위는 0.5 내지 3.5 mm/ℓ이지만, 0.3 내지 4.5 mm/ℓ의 범위일 수 있다.
도금 용액 내의 짧은 체류 시간 이후, 도금 프로세스가 시작된다. 도금 프로세스 중에, 전기도금 전류 밀도는 5 내지 60 mA/cm2의 범위일 수 있다. 바람직한 실시예에서, 이러한 전류 밀도는 10 내지 40 mA/cm2의 범위일 수 있으며 10 내지 30 mA/cm2의 범위가 가장 바람직하다. 사용되는 양극(anode) 물질은 구리 전착에서 통상적으로 사용되는 것과 같은 CuP 합금으로 이루어질 수 있다. 기판의 도금 표면은 하향 도금되고, 회전(rotation)은 전기도금 프로세스 중에 추가 교반 소스로 사용될 수 있다. 기판은 10 내지 500 rpm의 속도로 회전될 수 있지만, 10 내지 180 rpm의 범위 내인 것이 가장 바람직하다. 바람직한 실시예에서, 요구되는 회전 속도는 도금 과정 중에 30 내지 120 rpm의 범위일 것이다. 전착은 본 발명의 복합 막 중 한 층을 포함하는 전착된 막을 형성하도록 5 내지 40초, 바람직하게는 5 내지 30초 동안 기판이 음극(cathode)이 되도록 함으로써 수행되고, 도 2에서 벌크 구리 함유막(10)으로 도시된다.
전착된 벌크 구리 함유막(10) 내에 형성된 여러 첨가제의 불순물 함유량은 다음과 같다.
[표 1] 도금된 막에서의 불순물 농도(ppm)
불순물 함유량 바람직한 불순물 함유량
탄소 3-120 ppm 3-75 ppm
산소 0-100 ppm 0-30 ppm
염소 2-200 ppm 2-100 ppm
질소 0-100 ppm 0-30 ppm
황 1-60 ppm 1-15 ppm
본 발명의 복합 막은 벌크 구리 함유막(10)의 표면(11)을 조면화(粗面化)하도록 스핀 에치(spin-and-etch) 과정을 실시함으로써 계속 형성된다. 상기한 바와 같이, 대안적인 실시예에서 벌크 구리 함유막(10)은 무전해 도금, PVD, CVD, 또는 금속막 형성용 다른 바람직한 프로세스에 의해 형성될 수 있다. 대안적인 실시예에서, 프로세스는 전착의 바람직한 실시예와 관련하여 상기 기술된 바와 같은 동일한 전기도금 용액에 벌크 구리 함유막(10)을 접촉시킴으로써 계속된다. 바람직한 실시예에서, 기판은 전기도금 용액으로부터 제거된다.
어느 쪽의 실시예든지, 기판 표면 위에 전기도금 용액이 잔류되면 기판은 기판 표면으로부터 도금 용액이 완전히 제거되도록 20 내지 1800 rpm, 바람직하게 300 내지 1200 rpm 범위의 속도로 회전된다. 회전 시간은 5 내지 60초의 범위일 수 있고, 바람직한 실시예에서 10 내지 50초일 수 있다. 이러한 과정은 또한 기판 표면 위에 특정 미세구조를 동시에 에칭한다. 이러한 스피닝(spinning) 과정이 실시되는 주변 환경 내에 산소가 존재하는 경우 노출된 구리 함유막 표면 내에 형성되는 특정 미세구조의 생성이 가속화된다. 바람직한 실시예에서, 이러한 과정은 대기 중에서 일어나지만, 다른 산소 함유 환경이 사용될 수 있다.
도 3에 도시된 바와 같이, 조면화된 미세구조를 가지는 표면(11')은 벌크 구리 함유막(10)의 노출 표면(11) 위에 생성된다. 표면(11')은 매우 넓은 미세표면(micro-surface) 영역을 가진다. 이러한 스핀 오프(spin-off) 프로세스 및 에칭 과정으로 인해 도금된 구리막에 높은 결정학적 인덱스 평면이 또한 노출된다.
이하 도 4를 참조하면, 스핀 오프 및 에칭 과정이 완료된 이후, 기판은 전기도금 용액 내에 담긴다. 그러나, 전기도금 전류가 인가되기 전에, 기판은 도금 용액에 다시 담겨서 5 내지 400 rpm의 회전 속도로 회전된다. 바람직한 실시예에서, 회전 속도는 2 내지 30초 동안 10 내지 90 rpm의 범위일 수 있다. 바람직한 실시예에서, 이러한 체류 시간은 2 내지 20초의 범위이다. 이러한 체류 시간 중에, 전기도금 전류보다 훨씬 적은 3 내지 5 mA/cm2의 최소 전류가 인가되거나, 용액이 전기적으로 중성 상태로 유지될 수 있다. 전기도금 전류가 인가되기 전의 이러한 체류 시간 중에, 도금조로부터의 첨가제는 넓은 미세구조 표면 영역 및 이전 단계에 의해 표면(11') 위에 생성된 높은 결정학적 평면 위로 흡착된다.
이러한 방식으로, 불순물 막(13)은 본 발명의 복합 막의 제1 벌크 구리 함유막(10) 위에 적층된다. 보다 구체적으로, 불순물 막(13)은 제1 증착 벌크 구리 함유막(10)의 표면 위에 형성된 표면(11') 위에 적층된다. 도금 용액 내에 포함되는 첨가제는 이러한 적층 프로세스 중에 용액으로부터 표면(11')의 구리 미세구조 위로 우선적으로 흡수된다. 따라서, 불순물 함유량이 증가된 박막(thin film)은 복합 막 구조 내에 높은 불순물 농도를 가지는 이산 영역(discrete region)을 제공하도록 미세구조 위에 적층된다. 불순물 농도가 높은 이러한 영역은 동일 전기도금 용액으로부터 전기도금되어 생성되는 벌크막 내의 해당 불순물 농도보다 더 높은 불순물 농도를 가진다.
복합 구리 함유막 내의 표면(11') 위에 생성되는 적층 불순물 막(13) 내의 불순물 농도는 서브 단일층 값(sub-monolayer value)까지 (표 1에서와 같이) 동일 전기도금 용액으로부터 형성된 벌크 전착막 내의 불순물 농도로부터 변할 수 있다. 제1 벌크 전착막이 전기도금조로부터의 불순물을 포함하는 경우 바람직한 실시예에서, 적층 불순물 막 내에서 동일 전기도금조로부터 형성된 동일 불순물의 농도는 상당히 더 클 것이다. 탄소, 산소, 질소, 및 황과 같은 불순물의 최대 농도 범위는 대략 1 x 1013내지 1 x 1014원자/cm2이다.
이하 도 5를 참조하면, 불순물 막 적층이 일어나는 이러한 짧은 체류 시간이 지났지만 전기 도금 용액 내에 아직 남아 있는 경우, 추가 전착 벌크 구리막(15)을 형성하고 막 형성 프로세스를 계속하도록 전기도금 전류가 음극에 인가된다. 전착 시간은 복합 막에 대해 요구되는 막 두께 전체에 의해 결정된다. 전기도금 프로세스의 상세한 내용은 벌크 구리 함유막(10) 형성과 관련하여 상기한 바와 동일하다. 마찬가지로, 불순물 함유량과 같은 전착막(15)의 막 특성은 벌크 구리 함유막(10)과 관련하여 또한 기술된다. 막 형성에 대해 기술된 동작 시퀀스, 즉 스핀 에치, 체류, 및 전기도금 동작을 사용하여, 탄소, 산소, 황, 및 질소와 같은 불순물의 농도가 높은 막이 복합 구리막 내에 적층된다.
이하 도 6을 참조하면, 복합 막(25)은 장벽막(4), 구리 합금 시드층(6), 조면화된 표면(11')을 가지는 벌크 구리 함유막(10), 적층된 불순물 막(13), 및 전착된 벌크 구리막(15)을 포함한다. 복합 막(25)은 어닐링된다. 어닐링 프로세스는 질소, 성형 가스(forming gas), 또는 수소와 같은 불활성 분위기에서 이루어진다. 어닐링 시간은 2 내지 180분 범위일 수 있고, 바람직한 실시예에서, 5 내지 150분 범위일 수 있다. 바람직한 실시예에서, 온도 범위는 100 내지 500℃일 수 있지만, 600℃와 같은 높은 온도가 사용될 수 있다. 온도가 증가될수록 그에 따라 어닐링에 필요한 시간은 감소된다.
열처리 중에, 구리 원자보다 더 빨리 확산되는 인듐, 주석, 티탄, 크롬, 또는 다른 종류의 원소와 같은 합금 시드층(6)의 미량 구성요소는 합금 시드층(6)으로부터 확산되어 금속간 화합물을 형성한다. 이러한 확산은 도 6에서 화살표(20)로 도시된다. 화살표(20)에 의해 도시된 바와 같이, 이러한 종류의 원소는 합금 시드층(6)으로부터 불순물 막(13)에 함유되는 전기 적층된 불순물을 향해 확산된다. 구리 합금 시드층(6)으로부터의 이러한 물질들은 화학 화합물 및 인듐 산화물, 주석 산화물, Cu-In-O 복합물, Cu-Sn-O 복합물, 크롬 산화물, 티탄 산화물, 알루미늄 산화물과 같은 복합물, 및 사용된 첨가제와 불순물에 따르는 여러 가지 기타 복합물을 형성하도록 적층된 불순물 막(13)에 함유된 불순물과 상호작용한다.
산소가 적층된 불순물 막(13) 내에 함유되는 바람직한 불순물 종류일 수 있지만, 탄소, 질소, 및 황이 추가로 또는 대안적으로 다른 실시예에서 사용될 수 있다. 이와 같이, 탄소, 질소, 및 황을 포함하는 화학 화합물 및 복합물은 합금 시드층(6)으로부터의 첨가제 물질 및 불순물 막(13) 내에 함유되는 불순물 사이의 상호작용에 의해 또한 형성될 수 있다. 도 6의 화살표(18)는 이러한 불순물 종류가 합금 시드층(6)으로부터의 첨가제와 상호작용하도록 확산되기 때문에 적층된 불순물 막(13)으로부터의 불순물 이동 방향을 나타낸다. 형성된 화합물 및 복합물의 위치는 물론 확산 방향 및 통로는 벌크 구리 함유막(10)의 결정입계(24)를 따른다.
이하 도 7을 참조하면, 본 발명의 복합 막(25)에 대한 제1 실시예는 열 처리 프로세스 중에 형성되는 상기한 바와 같은 화합물 및 복합물을 포함한다. 결정입계(24)를 따라 형성되는 이러한 화합물 및 복합물의 침입 위치(interstitial location)는 합금 시드층(6)의 표면(7)보다 적층된 불순물 막(13)에 더 가까운 영역(22)에 우선적으로 위치된다. 화합물은 복합 막(25)의 노출 표면(26)을 향하여 기판(2)으로부터 멀리 떨어지도록 형성되는 경향이 있다. 어닐링 온도가 증가됨에 따라, 형성된 화합물은 영역(22)의 위치가 노출 표면(26)에 보다 가깝게 이동되므로 최초 불순물 막(13)과 노출 표면(26) 사이에 배치될 수 있다.
부분적 용해성 및 불용성 금속간 화합물이 열처리 증착된 금속 복합 막(25) 내에 존재하는 경우 높은 쌍정 밀도(결정립 당 다중 쌍정)를 갖는 미세구조를 생성하고 구리 복합 막 표면(26) 가까이에 결정입계 영역을 따라 우선적으로 위치되는 금속간 화합물을 포함한다. 이러한 금속간 화합물이 구리 결정입계를 따라 표면(26) 가까이에 존재하는 경우 구리 결정입계 성장 및 구리 원자 표면 이동도가 감소된다. 불순물의 상호작용과 구리 결정립 구조 내에서의 높은 쌍정 밀도로 인해 상호접속 복합 막(25) 전체의 전자이동 수명이 향상된다. 형성된 복합 막(25)은 다수의 구리 원자가 임의의 주어진 방향으로 우선적으로 이동하는데 더 많은 양의 에너지를 요구하므로 전자이동을 곤란하게 한다.
복합 막(25)은 상기한 바와 같은 메커니즘 중 하나에 의해 패턴으로 형성될 수 있다. 복합 막은 대체로 평탄한 표면 위에 형성된 이후에 패턴화될 수 있거나, 또는 트렌치나 다른 다마신 구조 내에서 상감(inlay)될 수 있다. 패턴화 프로세스에 대한 통상적인 예는 도 8a, 도 8b, 도 8c, 및 도 8d에 나타나 있다. 도 8a에는 다마신 패턴화 프로세스가 사용되는 실시예의 단면도가 도시된다. 트렌치(35)는 기판(2) 위에 형성된 유전층(8) 내에 형성된다. 본 발명의 복합 금속막(25)은 트렌치(35)의 측벽(34) 및 하부면(38)을 포함하는 노출 표면(31)과 유전막(8)의 상부면(32) 위에 형성된다. 트렌치(35) 내에 배치되는 복합 막(25)의 일부를 포함하는 패턴은 종래의 다마신 프로세스를 사용하여 형성될 수 있다.
도 8b에는 기판(2) 위의 유전층(8) 위에 형성되는 본 발명의 복합 막(25)의 단면도가 도시된다. 포토레지스트 패턴(33)은 복합 막(25)의 상부면(26) 위에 형성된다. 종래의 에칭 메커니즘은 노출 영역(37)에 있는 복합 막(25)의 일부를 제거하는데 사용될 수 있다. 에칭이 완료된 이후, 포토레지스트(33)는 종래 기술에서 적합한 임의의 종래 프로세스에 의해 제거될 수 있다.
도 8c에는 패턴화에 대한 "플레이트 스루(plate-through)" 프로세스를 사용하여 복합 막(25)을 형성하는 본 발명의 응용이 도시된다. 이러한 응용에서, 포토레지스트 패턴(33)은 기판(2) 위의 유전 재료(8) 위에 형성된다. 다음, 본 발명의 복합 막(25)의 남아 있는 층은 노출 표면(31) 위에 선택적으로 형성된다. 복합 막(25)이 형성된 이후, 포토레지스터(33)는 복합 막(25) 내에 패턴을 생성하도록 적합한 임의의 종래 프로세스에 의해 제거될 수 있다.
도 8d에는 다마신 패턴화 프로세스가 이중 다마신 구조를 갖도록 사용되는 실시예의 단면도가 도시된다. 트렌치(35)는 기판(2) 위에 형성된 유전층(8) 내에 형성된다. 본 발명의 복합 금속막(25)은 측벽(34), 립 부분(lip section; 39), 및 트렌치(35)의 하부면(38)을 포함하는 노출 표면(31)과 유전막(8)의 상부면(32) 위에 형성된다. 트렌치(35) 내에 배치되는 복합 막(25)의 일부를 포함하는 패턴은 종래의 다마신 프로세스를 사용하여 형성될 수 있다.
실시예 2 - 다중 합금 시드층
본 발명의 다른 특징은 상이한 미세구조 또는 텍스쳐(texture)를 가지는 다중 금속층을 생성하는 프로세스에 관한 것이다. 도 9를 참조하면, 복합 막(30)은 실시예 1과 관련하여 기술된 바와 같은 합금 시드층(6), 벌크 증착된 구리 함유막(10), 및 적층된 불순물 막(13) 모두를 포함한다. 바람직한 실시예에서, 장벽층 막(4)도 포함될 수 있다. 장벽층 막(4)은 기판(2) 위의 유전막(8)과 제1 합금 시드층(6) 사이에 배치된다. 이러한 예시적인 실시예에서, 벌크 구리 함유막(10)은 PVD, CVD, 무전해 도금, 및 다른 프로세스를 사용하여 형성될 수 있다. 바람직한 실시예에서, 벌크 구리 함유막(10)을 형성하는데 전착이 사용된다.
불순물 함유량이 높은 불순물 막(13)이 조면화된 표면(11') 위에 형성된 이후, 제2 합금 시드층(27)이 형성된다. 제2 합금 시드층(27)은 침지 도금, 무전해 도금, PVD, CVD, 또는 다른 금속 증착 프로세스에 의해 증착될 수 있다. 바람직한 실시예에서, 이러한 제2 합금 시드층(27)은 구리 텅스텐 합금, 니켈 인 합금, CoP/NiP 합금, 또는 침지 주석층(immersion tin layer)으로 이루어질 수 있다. 대안적인 실시예에서, 기타 다른 적합한 물질이 또한 사용될 수 있다. 이러한 제2 합금 시드층(27)의 두께의 범위는 25 내지 500 Å일 수 있지만, 바람직한 실시예에서 25 내지 200 Å일 수 있다.
제2 벌크막(29)은 제2 합금 시드 층(27) 위에 형성된다. 제2 벌크막(29)은 구리로 이루어지고, 바람직한 실시예에서 전기도금에 의해 형성된다. 대안적인 실시예에서, 제2 벌크막(29)은 금, Pb-Sn 합금, 다른 납땜 가능한 합금, 또는 기타 다른 물질을 포함할 수 있다. 제2 벌크막(29) 형성 이후, 복합 금속막 구조는 어닐링된다. 어닐링은 불활성 환경에서 수행된다. 이러한 열처리 단계 중에, 제1 합금 시드층(6)으로부터의 첨가제 물질은 제1 증착된 벌크 구리 함유막(10)을 통해 확산되어 적층된 불순물 막(13) 내에 함유된 불순물, 제2 합금 시드층(27)으로부터의 물질, 또는 양자 모두와 상호작용하여 금속간 화합물을 형성한다. 제1 실시예와 관련하여 기술된 바와 같이, 적층된 불순물 막(13) 내에 포함된 불순물 종류는 바람직한 실시예에서 산소일 수 있지만, 대안적인 실시예에서는 질소, 황, 탄소, 또는 기타 다른 물질일 수 있다.
실시예 3 - 제2 합금 시드층 열처리
이하 도 10을 참조하면, 본 발명의 다른 예시적인 실시예는 실시예 2와 관련하여 기술된 바와 같은 제2 합금 시드층(27) 및 하부 구조를 포함할 수는 있지만, 제2 합금 시드층(27)의 상부면(28) 위에 계속 증착된 임의의 막을 포함하지는 않는다. 오히려, 제2 합금 시드층(27) 형성 이후, 해당 구조는 열처리된다. 바람직한 실시예에서, 이러한 제2 합금 시드층(27)은 동 텅스텐 합금, 니켈 인 합금, CoP/NiP 합금, 또는 침지 주석층으로 이루어질 수 있다. 대안적인 실시예에서, 기타 다른 물질이 또한 사용될 수 있다.
열처리 단계는 바람직한 실시예에서 상기한 바와 같은 어닐링 프로세스일 수 있다. 주변 환경에서 열처리 단계 중에, 하측의 제1 합금 시드층(6)으로부터 빠르게 확산되는 원자 종류는 제1 벌크 구리 함유막(10)을 통해 적층된 불순물 막(13) 및 제2 합금 시드층(27)을 향해 확산된다. 제1 시드층(6)으로부터의 인듐, 주석, 티탄, 및 크롬과 같은 불순물들은 화합물 및 복합물을 포함하는 금속간 물질을 형성하도록 막(13) 내의 적층된 불순물, 제2 합금 시드층(27)으로부터의 불순물 종류, 또는 양자 모두와 상호작용한다. 금속간 화합물은 적층된 불순물 막(13) 및 제2 합금 시드층(27) 내에 또는 가까이에 형성된다. 벌크 구리 함유막(10)의 표면 가까이에 이러한 금속간 화합물 또는 복합물이 존재하는 경우 구리 결정립의 표면 이동도가 억제되어 복합 구조의 전자이동 억제 기능이 향상된다.
실시예 4 - (해당 위치에서의) 장벽막 형성
본 발명의 또 다른 예는 반도체 기판 또는 패키징 구조 상의 바로 그 위치에 장벽막을 형성하는 프로세스에 관한 것이다. 본 발명의 이러한 프로세스는 본래 본 발명을 사용하지 않는 경우 적합한 장벽 물질이 될 수 없는 물질의 사용을 가능하게 한다. 기타 다른 물질로 이루어지는 막이 자신들과 인접하여 증착될 수 있는 위치에 통상적으로 적합하지 않은 상기 장벽 물질을 배치함으로써, 이들 적합하지 않은 장벽 물질은 인접 막으로부터의 물질과 상호작용하거나 복합물을 이루어 적절한 장벽 특성을 가지는 새로운 물질을 형성한다.
이하, 도 11을 참조하면, 기판(52)은 유전 재료(58)를 가지고, 합금 시드층(56)은 기판(52) 위에 배치된다. 합금 시드층(56)은 합금 내에 미량의 구성요소로서 구리 및 인듐, 크롬, 티탄, 또는 탄탈을 포함하는 구리 합금이다. 합금 내에서 미량의 구성요소의 농도는 0.2 내지 10 원자 백분율의 범위를 갖는다. 바람직한 실시예에서, 농도는 0.2 내지 5 원자 백분율이다. 합금 시드층(56)의 두께는 10 내지 200 Å일 수 있지만, 바람직한 실시예에서 10 내지 150 Å 이내이다.
합금 시드층(56)은 바람직한 실시예에서 마스터 합금 타겟(master alloy target)으로부터 스퍼터링될 수 있다. 대안적인 실시예에서, 합금 시드층(56)은 코스퍼터링(co-sputtering), 코이베이퍼레이션(co-evaporation), 또는 기타 다른 프로세스에 의해 형성될 수 있다. 합금 시드층(56) 위에 구리 시드층(60)이 형성된다. 구리 시드층(60)은 스퍼터링 또는 CVD 프로세스에 의해 형성될 수 있다. 구리 시드층(60)의 두께는 50 내지 1,500 Å일 수 있고, 바람직한 실시예에서 100 내지 1,000 Å일 수 있다. 구리 시드층(60)은 노출 표면(57)을 가진다.
이하 도 12를 참조하면, 구리 시드층(60)의 표면(57)은 실시예 1과 관련하여 기술된 바와 같이 조면화된 표면(57')을 형성하도록 스핀 에치 프로세스에 의해 적합한 전기도금조 내에서 개조된다. 조면화된 표면(57')은 노출된 높은 인덱스의 결정학적 평면(high index crystallographic plane)을 가진다.
다음, 도 13에 도시되어 있는 바와 같이, 불순물 함유량이 높은 막(62)은 조면화된 표면(57') 위에 적층된다. 불순물 함유량이 높은 막(62)을 형성하는 과정은 실시예 1과 관련하여 기술된 바와 같다. 이러한 프로세스에서 상기 구조 위에 적층될 수 있는 불순물은 탄소, 황, 산소, 질소, 및 바람직한 실시예에서 산소, 질소, 및 탄소의 결합을 포함한다. 그 후 벌크 구리 함유막(64)은 불순물 함유량이 높은 적층막(62) 위에 전착된다. 종래에 알려진 전기도금에 대한 임의의 적합한 프로세스가 이러한 목적으로 사용될 수 있다.
이하 도 14를 참조하면, 복합 구조(70)가 어닐링된다. 어닐링 프로세스는 공기 또는 질소와 같은 불활성 환경에서 100 내지 550℃의 온도, 바람직하게는 200 내지 500℃의 온도에서 수행된다. 어닐링 시간은 10분 내지 3시간일 수 있다. 이러한 열처리 중에, 불순물 함유량이 높은 막(62)로부터의 적층된 불순물은 합금 시드층(56) 내의 물질과 상호작용한다. 화살표(66)는 개별 막의 물질들 사이의 상호 확산 방향을 나타낸다. 개별 막으로부터의 물질의 상호작용으로 인해 장벽 물질이 형성된다.
열처리에 의해 도 15에 도시된 바와 같은 장벽막(68)이 생성된다. 이러한 방법으로, 적절한 장벽층 특성을 가지는 장벽막(68)은 본 발명을 사용하지 않는 경우 장벽용으로는 적합하지 않은 물질로부터 해당되는 제 위치에 형성된다. 이러한 방법으로 형성되는 장벽 물질의 예에는 Cu(O), CuTiO, CuCr(O), 및 이들과 질소, 탄소, 또는 황과의 복합물이 포함된다. 다른 장벽 물질은 시드층(도 11에서 56 참조) 내에 함유된 첨가제와 도 13에서 불순물 함유량이 높은 적층막(62)을 통해 추가된 불순물에 따라 생성될 수 있다. 복합 막 구조(70)에서, 복합 막은 벌크 구리 함유막(64) 및 장벽막(68)을 포함한다. 도 15에는 반도체 기판(52) 위에 배치되는 이러한 복합 막이 도시된다.
이전의 실시예에서와 같이, 복합 막 구조가 완성된 이후, 패턴은 배선 패턴을 생성하도록 막 내에 형성된다. 바람직한 실시예에서, 전술한 바와 같이 패턴화 프로세스 중 하나는 패턴을 형성하는데 사용될 수 있다. 그러나, 복합 금속막의 패턴을 형성하는데 임의의 적합한 프로세스가 사용될 수 있다.
본 발명이 특정 실시예 및 예를 참조하여 예시되고 기술되었지만, 본 발명은 이러한 상세한 설명에만 한정되는 것은 아니다. 오히려, 상세한 내용에 있어서 다양한 변경 및 추가가 특허청구범위 및 그 균등 범위 내에서 본 발명을 벗어남이 없이 행해질 수 있다. 상기한 프로세스 및 막은 열 기계적, 전기적, 및 금속학적 특성을 가지는 다수의 복합 구리 함유막을 형성하도록 다양한 조합으로 사용될 수 있다. 복합 막 구조 내에 도입되어 배치되는 불순물은 또한 우수한 전자이동 억제 기능을 갖는 복합 구리 함유막을 제공한다. 이러한 프로세스는 Au, Ni, Cr, 및 반도체 패키지용 구조, 또는 다른 고온 응용 제품을 제조하는데 사용되는 기타 다른 물질과 같은 도금 가능한 기타 다른 물질과 관련하여 사용될 수 있다.
본 발명의 구조를 형성하는데 사용되는 프로세스의 상세한 내용은 또한 상기한 프로세스의 파라메터(parameter)와 다를 수 있지만 그럼에도 불구하고 본 발명의 범위에 속한다. 또한, 최종 막 구조는 본 발명의 범위에 속하는 범위 내에서 변경될 수 있다.
본 발명은 전착 프로세스용 종래의 시드층을 구리 합금을 가지는 합금 시드층으로 대체함으로써, 열처리 프로세스 중에 합금 시드층으로부터의 첨가제와 불순물 함유량이 높은 적층막 내에 포함되는 산소가 결합하여 불순물 화합물이 구리막의 결정입계로 편석되어 결정입계와 표면 이동도가 감소되므로 새롭게 형성된 구리 함유막의 전자이동 억제 기능 및 수명이 증가된다.

Claims (36)

  1. a) 구리(copper) 및 첨가제(additive)를 포함하는 구리 합금을 포함하는 시드층(seed layer);
    b) 상기 시드층 위에 배치되며, 결정입계(grain boundary) 및 표면을 가지는 구리 함유 벌크막(copper-containing bulk film);
    c) 상기 구리 함유 벌크막 내에 적층되는 적어도 하나의 불순물 막(impurity film)―여기서 불순물 막은 각각 구리 및 불순물을 포함함―; 및
    d) 상기 결정입계를 따라 형성되는 복수의 화학 화합물―여기서 복수의 화학 화합물은 대부분 상기 첨가제 및 불순물의 결합으로 형성되고, 상기 표면을 향해 우선적으로(preferentially) 배치됨―
    을 포함하는 구리 함유막.
  2. 제1항에 있어서,
    상기 구리 함유 벌크막이 물리 기상 증착(physical vapor deposition), 화학 기상 증착(chemical vapor deposition), 무전해 도금(electroless plating), 및 전착(electrodeposition)으로 이루어지는 군에서 선택되는 메커니즘에 의해 형성되는 구리 함유막.
  3. 제1항에 있어서,
    상기 첨가제가 인듐(indium), 티탄(titanium), 및 주석(tin) 중 적어도 하나를 포함하는 구리 함유막.
  4. 제1항에 있어서,
    상기 불순물이 산소를 포함하는 구리 함유막.
  5. 제1항에 있어서,
    상기 불순물이 탄소 및 황 중 하나를 포함하는 구리 함유막.
  6. 제2항에 있어서,
    상기 구리 함유 벌크막이 전착에 의해 형성되고, 상기 불순물을 추가로 포함하는 구리 함유막.
  7. 제6항에 있어서,
    상기 구리 함유 벌크막은 제1 불순물 농도를 추가로 포함하고,
    상기 적어도 하나의 불순물 막은 제2 불순물 농도―여기서 제2 불순물 농도는 상기 제1 불순물 농도보다 더 큼―를 추가로 포함하는
    구리 함유막.
  8. 제1항에 있어서,
    상기 첨가제 및 불순물의 결합으로 형성되는 상기 복수의 화합물 대부분이 각각 화학량론적 비율(stoichiometric ratio)로 결합되는 상기 첨가제 및 불순물을 포함하는 구리 함유막.
  9. 제1항에 있어서,
    상기 시드층이 반도체 기판 위에 배치되는 구리 함유막.
  10. 제9항에 있어서,
    상기 시드층과 상기 반도체 기판 사이에 삽입되는 장벽막(barrier film)을 추가로 포함하는 구리 함유막.
  11. a) 반도체 기판 위에 적어도 간접적으로 시드층―여기서 시드층은 구리 및 첨가제를 포함함―을 형성하는 단계;
    b) 상기 시드층 위에 벌크 구리 함유막―여기서 벌크 구리 함유막은 연관된 결정입계 및 노출 표면을 포함함―을 형성하는 단계;
    c) 상기 노출 표면을 조면화(roughening)하기 위해 상기 노출 표면을 전기도금 용액에 접촉시키고, 산소 환경 내에서 상기 표면으로부터 상기 전기도금 용액을 기계적으로 제거하는 단계;
    d) 상기 기판을 상기 전기도금 용액에 침지(immersing)시켜서 상기 노출 표면 위에 불순물 막―여기서 불순물 막은 구리 및 불순물을 포함하고, 제1 불순물 농도를 가짐―을 적층하는 단계;
    e) 상기 불순물 막 위에 추가 벌크 구리 함유막―여기서 추가 벌크 구리 함유막은 상기 불순물, 제2 불순물 농도, 관련 결정입계, 및 추가 노출 표면을 포함함―을 형성하는 단계;
    f) 상기 기판을 건조시키는 단계; 및
    g) 상기 결정입계를 따라 배치되는 복수의 화합물―여기서 복수의 화합물은 대부분 결합된 형태의 상기 첨가제 및 불순물을 포함함―을 형성하도록 상기 기판을 어닐링(anneling)하는 단계
    를 포함하고,
    상기 제1 불순물 농도가 상기 제2 불순물 농도보다 더 큰
    구리 함유막 형성 방법.
  12. 제11항에 있어서,
    d1) 상기 전기도금 용액으로부터 상기 기판을 제거한 후 상기 기판을 건조시키는 단계를 추가로 포함하는 구리 함유막 형성 방법.
  13. 제11항에 있어서,
    상기 벌크 구리 함유막이 상기 불순물 및 제3 불순물 농도를 추가로 포함하고, 상기 제1 불순물 농도가 상기 제2 불순물 농도 및 상기 제3 불순물 농도보다 더 큰 구리 함유막 형성 방법.
  14. 제11항에 있어서,
    단계 f1)와 단계 h) 중 어느 하나의 단계로 상기 구리 함유막 내에 배선 패턴을 형성하는 단계를 추가로 포함하는 구리 함유막 형성 방법.
  15. 제11항에 있어서,
    상기 조면화가 상기 노출 표면 내에 높은 인덱스 결정학적 평면(high index crystallographic plane)을 형성하는 단계를 포함하는 구리 함유막 형성 방법.
  16. 제11항에 있어서,
    상기 전기도금 용액을 기계적으로 제거하는 단계가 상기 기판을 회전시켜 건조시키는 단계를 포함하는 구리 함유막 형성 방법.
  17. 제11항에 있어서,
    상기 어닐링 단계가 30분 내지 60분의 시간 범위 및 250℃ 내지 500℃ 온도 범위에서 수행되는 구리 함유막 형성 방법.
  18. 제11항에 있어서,
    상기 적층 단계 중에 상기 도금 용액에 5 mA 이하의 전류를 인가하는 단계를 추가로 포함하는 구리 함유막 형성 방법.
  19. 제11항에 있어서,
    상기 전기도금 용액이 상기 적층 단계 중에 전기적 중성 상태로 유지되는 구리 함유막 형성 방법.
  20. 제11항에 있어서,
    상기 어닐링 단계가 성형 가스(forming gas), 공기, 및 질소 중 하나를 포함하는 불활성 환경(inert atmosphere)에서 수행되는 구리 함유막 형성 방법.
  21. 제11항에 있어서,
    상기 벌크 구리 함유막 및 추가 벌크 구리 함유막 중 적어도 하나가 전기도금에 의해 형성되는 구리 함유막 형성 방법.
  22. 제21항에 있어서,
    상기 전기도금이 상기 전기도금 용액을 사용하여 수행되는 구리 함유막 형성 방법.
  23. a) 반도체 기판 위에 적어도 간접적으로 시드층―여기서 시드층은 구리 및 첨가제를 포함함―을 형성하는 단계;
    b) 상기 기판을 전기도금 용액에 침지시키는 단계;
    c) 상기 전기도금 용액으로부터 제1 벌크 구리 함유막―여기서 제1 벌크 구리 함유막은 불순물, 제1 불순물 농도, 연관된 결정입계, 및 노출 표면을 포함함―을 상기 시드층 위에 전착시키는 단계;
    d) 상기 노출 표면을 조면화하기 위해 상기 기판을 상기 전기도금 용액으로부터 제거하고, 산소 환경 내에서 상기 벌크 구리 함유막으로부터 상기 전기도금 용액을 기계적으로 제거하는 단계;
    e) 상기 기판을 상기 전기도금 용액에 침지시켜서 상기 노출 표면 위에 불순물 막―여기서 불순물 막은 구리 및 불순물을 포함하고, 제2 불순물 농도를 가짐―을 적층하는 단계;
    f) 상기 전기도금 용액으로부터 제2 벌크 구리 함유막―여기서 제2 벌크 구리 함유막은 상기 불순물, 제3 불순물 농도, 연관된 결정입계, 및 제2 노출 표면을 포함함―을 상기 불순물 막 위에 전착시키는 단계;
    g) 상기 기판을 상기 전기도금 용액으로부터 제거하는 단계;
    h) 상기 기판을 헹군 후 건조시키는 단계; 및
    i) 상기 결정입계를 따라 배치되는 복수의 화합물―여기서 복수의 화합물은 대부분 결합된 형태의 상기 첨가제 및 불순물을 포함함―을 형성하도록 상기 기판을 어닐링하는 단계
    를 포함하고,
    상기 제2 불순물 농도가 상기 제1 불순물 농도 및 상기 제3 불순물 농도 각각보다 더 큰
    전착된 구리 함유막 형성 방법.
  24. 제23항에 있어서,
    f1a) 상기 제2 노출 표면을 조면화하기 위해 상기 기판을 상기 전기도금 용액으로부터 제거하고, 산소 환경 내에서 상기 제2 벌크 구리 함유막으로부터 상기 전기도금 용액을 기계적으로 제거하는 단계;
    f1b) 상기 기판을 상기 전기도금 용액에 침지시켜서 상기 제2 노출 표면 위에 추가 불순물 막―여기서 추가 불순물 막은 구리 및 상기 불순물을 포함하고, 제4 불순물 농도를 가짐―을 적층하는 단계; 및
    f1c) 상기 전기도금 용액으로부터 제3 벌크 구리 함유막―여기서 제3 벌크 구리 함유막은 상기 불순물, 제5 불순물 농도, 연관된 결정입계, 및 제3 노출 표면을 포함함―을 상기 다른 불순물 막 위에 전착시키는 단계
    로 이루어지는 단계 f1)를 추가로 포함하고,
    상기 제2 불순물 농도 및 제4 불순물 농도가 각각 상기 제1 불순물 농도, 상기 제3 불순물 농도, 및 상기 제5 불순물 농도 각각보다 더 큰
    전착된 구리 함유막 형성 방법.
  25. a) 반도체 기판 위에 적어도 간접적으로 제1 시드층―여기서 제1 시드층은 구리 및 첨가제를 포함함―을 형성하는 단계;
    b) 상기 제1 시드층 위에 벌크 구리 함유막―여기서 벌크 구리 함유막은 노출 표면을 포함함―을 형성하는 단계;
    c) 상기 노출 표면을 조면화하기 위해 상기 노출 표면을 전기도금 용액에 접촉시키고, 산소 환경 내에서 상기 표면으로부터 상기 전기도금 용액을 기계적으로 제거하는 단계;
    d) 상기 노출 표면 위에 적어도 간접적으로 제2 시드층을 형성하는 단계; 및
    e) 상기 구리 함유막 내에 상기 첨가제가 확산되도록 상기 기판을 어닐링하는 단계
    를 포함하는 구리 함유막 형성 방법.
  26. 제25항에 있어서,
    상기 제2 시드층 형성 단계가 침지 도금(immersion plating), 무전해 도금, 물리 기상 증착, 및 화학 기상 증착 중 하나를 포함하는 구리 함유막 형성 방법.
  27. 제25항에 있어서,
    c1) 상기 기판을 상기 전기도금 용액 내에 침지시켜서 상기 노출 표면 위에 불순물을 포함하는 불순물 막을 적층하는 단계를 추가로 포함하고,
    상기 불순물은 탄소, 산소, 질소, 및 황 중 하나를 포함하며,
    상기 어닐링 단계는 상기 첨가제와 상기 불순물 간의 상호작용을 일으키는
    구리 함유막 형성 방법.
  28. 제25항에 있어서,
    c1) 상기 기판을 상기 전기도금 용액 내에 침지시켜서 상기 노출 표면 위에 불순물을 포함하는 불순물 막을 적층하는 단계; 및
    d1) 상기 제2 시드층 위에 제2 벌크막을 형성하는 단계
    를 추가로 포함하고,
    상기 제2 시드층은 구리 및 추가 첨가제를 포함하며, 상기 어닐링 단계가 금속간 막(intermetallic film)을 형성하도록 상기 추가 첨가제 및 상기 불순물 중 하나와 상기 첨가제 간의 상호작용을 일으키는
    구리 함유막 형성 방법.
  29. 제25항에 있어서,
    d1) 상기 제2 시드층 위에 제2 벌크막을 형성하는 단계를 추가로 포함하고,
    상기 제2 시드층은 구리 및 추가 첨가제를 포함하며, 상기 어닐링 단계가 금속간 막을 형성하도록 상기 첨가제와 상기 추가 첨가제 간의 상호작용을 일으키는
    구리 함유막 형성 방법.
  30. a) 기판 위에 적어도 간접적으로 합금 시드층을 형성하는 단계;
    b) 상기 합금 시드층 위에 노출 표면을 포함하는 구리 시드층을 형성하는 단계;
    c) 상기 노출 표면을 조면화하기 위해 상기 노출 표면을 전기도금 용액에 접촉시키고, 산소 환경 내에서 상기 표면으로부터 상기 전기도금 용액을 기계적으로 제거하는 단계;
    d) 상기 기판을 상기 전기도금 용액에 침지시켜서 상기 노출 표면 위에 불순물 막―여기서 불순물 막은 구리 및 불순물을 포함하고, 제2 불순물 농도를 가짐―을 적층하는 단계;
    e) 상기 불순물 막 위에 구리 함유막을 전착시키는 단계; 및
    f) 상기 합금 시드층과 상기 불순물 사이에 상호확산(interdiffusion)이 일어나도록 상기 기판을 어닐링함으로써 장벽 물질을 형성하는 단계
    를 포함하는 장벽막 형성 방법.
  31. 제30항에 있어서,
    상기 합금 시드층이 진공증착(evaporation), 스퍼터링(sputtering), 코스퍼터링(cosputtering), 침지 도금, 및 전기도금 중 하나에 의해 형성되는 장벽막 형성 방법.
  32. 제30항에 있어서,
    상기 구리 시드층이 스퍼터링 및 화학 기상 증착 중 하나에 의해 형성되는 장벽막 형성 방법.
  33. 제30항에 있어서,
    상기 어닐링 단계가 30분 내지 180분 내의 시간 동안 100℃ 내지 550℃ 범위 내의 온도에서 수행되는 장벽막 형성 방법.
  34. 제30항에 있어서,
    상기 합금 시드층이 구리와, 크롬(chromium), 인듐, 티탄, 및 탄탈 중 적어도 하나를 포함하는 장벽막 형성 방법.
  35. 제30항에 있어서,
    상기 장벽 물질이 Cu(O), CuTi(O), CuCr(O), 및 이들과 질소, 탄소, 및 황과의 연관 복합물 중 하나를 포함하는 장벽막 형성 방법.
  36. 제30항의 방법에 따라 형성되는 장벽막.
KR10-1999-0050863A 1998-12-02 1999-11-16 인듐 및 산소 적층물을 사용하여 구리 전기 이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법 KR100381501B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/203,928 US6126806A (en) 1998-12-02 1998-12-02 Enhancing copper electromigration resistance with indium and oxygen lamination
US09/203,928 1998-12-02

Publications (2)

Publication Number Publication Date
KR20000047659A true KR20000047659A (ko) 2000-07-25
KR100381501B1 KR100381501B1 (ko) 2003-04-23

Family

ID=22755872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0050863A KR100381501B1 (ko) 1998-12-02 1999-11-16 인듐 및 산소 적층물을 사용하여 구리 전기 이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법

Country Status (3)

Country Link
US (2) US6126806A (ko)
KR (1) KR100381501B1 (ko)
TW (1) TW471070B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348010B1 (ko) * 2012-03-20 2014-01-08 한국산업기술대학교산학협력단 기판 배선전극 형성방법 및 이에 의해 제조된 기판

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
JP3449960B2 (ja) * 2000-02-25 2003-09-22 沖電気工業株式会社 半導体装置の製造方法
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6228759B1 (en) * 2000-05-02 2001-05-08 Advanced Micro Devices, Inc. Method of forming an alloy precipitate to surround interconnect to minimize electromigration
US7533193B2 (en) 2000-06-02 2009-05-12 Thomson Licensing Apparatus and method for reducing electromigration
TW523792B (en) 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6727177B1 (en) * 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
JP2003293193A (ja) * 2002-04-02 2003-10-15 Nec Electronics Corp 微細回路配線形成方法およびこれに用いる装置
US20030207558A1 (en) * 2002-05-06 2003-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method forming copper containing semiconductor features to prevent thermally induced defects
US6930391B2 (en) * 2002-08-27 2005-08-16 Intel Corporation Method for alloy-electroplating group IB metals with refractory metals for interconnections
AU2003275517A1 (en) * 2002-11-01 2004-05-25 Institute Of Metal Research Chinese Academy Of Sciences A nano icrystals copper material with super high strength and conductivity and method of preparing thereof
KR100483594B1 (ko) * 2002-12-27 2005-04-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
DE602004024071D1 (de) * 2003-07-11 2009-12-24 Nxp Bv Verfahren für das herstellen eines halbleiterbauelements
US7737560B2 (en) * 2006-05-18 2010-06-15 Infineon Technologies Austria Ag Metallization layer for a power semiconductor device
TW200743676A (en) * 2006-05-30 2007-12-01 Jinn P Chu Copper seed layer for barrier-free metallization and the method for making the same
JP4783261B2 (ja) * 2006-10-30 2011-09-28 株式会社東芝 半導体装置の製造方法
US20080164613A1 (en) * 2007-01-10 2008-07-10 International Business Machines Corporation ULTRA-THIN Cu ALLOY SEED FOR INTERCONNECT APPLICATION
JP4831783B2 (ja) * 2008-02-01 2011-12-07 メック株式会社 導電層及びこれを用いた積層体と、これらの製造方法
JP2010021490A (ja) * 2008-07-14 2010-01-28 Kobe Steel Ltd 半導体配線
JP5582727B2 (ja) 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8901414B2 (en) * 2011-09-14 2014-12-02 International Business Machines Corporation Photovoltaic cells with copper grid
US9418937B2 (en) 2011-12-09 2016-08-16 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
US8975531B2 (en) 2013-01-22 2015-03-10 International Business Machines Corporation Composite copper wire interconnect structures and methods of forming
US10522444B2 (en) 2013-03-11 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment method and apparatus for semiconductor packaging
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US10170425B2 (en) * 2014-11-12 2019-01-01 International Business Machines Corporation Microstructure of metal interconnect layer
US9761523B2 (en) * 2015-08-21 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure with twin boundaries and method for forming the same
EP3885842B1 (fr) * 2020-03-26 2024-03-20 Nivarox-FAR S.A. Composant horloger amagnétique avec résistance à l'usure améliorée
CN112133675A (zh) * 2020-08-25 2020-12-25 上海集成电路研发中心有限公司 一种金属扩散阻挡层结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814049A (en) * 1983-06-24 1989-03-21 Tektronic, Inc. Plating bath composition for copper-tin-zinc alloy
US4661416A (en) * 1984-04-05 1987-04-28 Gte Products Corporation Ductile reactive metal-indium-copper brazing alloy article
JPS6464338A (en) 1987-09-04 1989-03-10 Hitachi Ltd Wiring for semiconductor device
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
JPH03152933A (ja) * 1989-11-09 1991-06-28 Sanyo Electric Co Ltd 半導体装置
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5320689A (en) * 1990-07-27 1994-06-14 Olin Corporation Surface modified copper alloys
US5213638A (en) * 1990-07-27 1993-05-25 Olin Corporation Surface modified copper alloys
JP3158598B2 (ja) * 1991-02-26 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
DE69226411T2 (de) * 1991-09-30 1998-12-24 At & T Corp Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
JPH06208999A (ja) * 1993-01-11 1994-07-26 Kawasaki Steel Corp 半導体装置の製造方法
US5385661A (en) * 1993-09-17 1995-01-31 International Business Machines Corporation Acid electrolyte solution and process for the electrodeposition of copper-rich alloys exploiting the phenomenon of underpotential deposition
DE69637333T2 (de) * 1995-06-27 2008-10-02 International Business Machines Corp. Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348010B1 (ko) * 2012-03-20 2014-01-08 한국산업기술대학교산학협력단 기판 배선전극 형성방법 및 이에 의해 제조된 기판

Also Published As

Publication number Publication date
KR100381501B1 (ko) 2003-04-23
TW471070B (en) 2002-01-01
US6235406B1 (en) 2001-05-22
US6126806A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
KR100381501B1 (ko) 인듐 및 산소 적층물을 사용하여 구리 전기 이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법
US6123825A (en) Electromigration-resistant copper microstructure and process of making
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US5969422A (en) Plated copper interconnect structure
TWI254411B (en) Damascenes and manufacturing method thereof
US7101790B2 (en) Method of forming a robust copper interconnect by dilute metal doping
WO2000005747A2 (en) Metallization structures for microelectronic applications and process for forming the structures
US20100099252A1 (en) Methods to completely eliminate or significantly reduce defects in copper metallization in IC manufacturing
US6861354B2 (en) Method and structure to reduce defects in integrated circuits and substrates
US7442267B1 (en) Anneal of ruthenium seed layer to improve copper plating
US20030186540A1 (en) Method and apparatus for forming fine circuit interconnects
CN102683270A (zh) 半导体器件制造方法以及半导体器件
WO2006039138A1 (en) Homogeneous copper interconnects for beol
US6646353B1 (en) Semiconductor device having reduced electromigration in copper lines with calcium-doped copper surfaces formed by using a chemical solution
JP4005295B2 (ja) 半導体装置の製造方法
US6624074B1 (en) Method of fabricating a semiconductor device by calcium doping a copper surface using a chemical solution
KR20070059616A (ko) 첨가제를 이용한 초등각 구리 무전해 도금 방법
US6621165B1 (en) Semiconductor device fabricated by reducing carbon, sulphur, and oxygen impurities in a calcium-doped copper surface
JP2001250824A (ja) 半導体集積回路装置およびその製造方法
JP2009266985A (ja) 半導体装置の製造装置
JPH11312655A (ja) Ｃｕ合金膜の形成方法および半導体装置の製造方法
KR100673881B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040006116A (ko) 구리 배선의 형성 방법
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
KR20030095005A (ko) 반도체 배선용 금속막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060310

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee