KR20000046596A - 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치 - Google Patents

우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치 Download PDF

Info

Publication number
KR20000046596A
KR20000046596A KR1019980063288A KR19980063288A KR20000046596A KR 20000046596 A KR20000046596 A KR 20000046596A KR 1019980063288 A KR1019980063288 A KR 1019980063288A KR 19980063288 A KR19980063288 A KR 19980063288A KR 20000046596 A KR20000046596 A KR 20000046596A
Authority
KR
South Korea
Prior art keywords
channel
channels
multiplexer
priority
block
Prior art date
Application number
KR1019980063288A
Other languages
English (en)
Inventor
이용우
Original Assignee
권상문
삼성중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권상문, 삼성중공업 주식회사 filed Critical 권상문
Priority to KR1019980063288A priority Critical patent/KR20000046596A/ko
Publication of KR20000046596A publication Critical patent/KR20000046596A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/122Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 다중 입력신호 처리장치에서 우선순위 채널을 이용하여 신호처리하여 시스템 제어속도를 향상시키기 위한 것이다. 본 발명은 아날로그 다중 입력신호 처리장치에서 빠른 데이타 업데이트입력을 요구하는 경우에는 높은 우선순위를 가진 채널에 신호를 연결하고, 빠른 데이타 업데이트입력이 요구되지 않는 신호일 경우에는 우선순위가 낮은 채널에 연결함으로써 시스템 전체의 제어속도를 향상시키는 장치에 관한 것이다. 따라서, 본 발명은 각 채널의 우선순위 따라 채널을 선택적으로 사용함으로써 시스템 전체의 제어속도를 능동적으로 제어할 수 있도록 하는 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치의 제어속도가 향상되는 효과를 제공한다.

Description

우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치
본 발명은 다채널 아날로그입력이 가능한 시스템에 관한 것으로, 보다 상세하게는, 각 채널마다 우선순위(priority)를 두어 그 우선순위대로 채널선택하여 아날로그신호를 입력받아 시스템 전체의 제어속도를 향상시킬 수 있도록 한 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치에 관한 것이다.
일반적으로 신호처리시스템의 경우, 대개 신호는 복수개가 되기 때문에 A/D변환기의 전단에는 복수입력신호들중 하나를 선택하는 멀티플렉스(Multiplexer)가 연결된다. 이때, 멀티플렉서 주변에는 다중 입력신호를 처리하기 위해 제어로직(Control Logic)부가 부가적으로 필요하게 된다.
종래의 아날로그 다중 입력신호 처리장치에서, 멀티플렉서는 N개의 채널을 통해 다중 아날로그신호를 입력받는다. 멀티플렉서는 복수개의 입력신호를 채널순서에 따라 선택하여 순차적으로 출력하여 신호처리가 이루어진다. 따라서, N개의 입력채널로 구성되어 있는 경우에, 각 채널의 신호처리 시간이 K㎲이면 전채널 신호처리 시간은 N×K㎲가 되고 각 채널 데이타 업데이트 시간은 N×K㎲마다 이루어진다.
하지만, 이와 같은 멀티플렉서를 이용하여 채널순서에 따라 선택하여 순차적으로 아날로그 다중 입력신호를 처리하는 경우에는, 각 채널의 데이타 업데이타 시간은 N×K㎲가 되어 고속의 신호처리가 요구되는 시스템일 경우에는 특정 채널의 신호처리가 늦어져 시스템의 동작지연 및 응답성이 늦어질 수 있는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 점을 감안하여, 각 채널별로 우선순위를 다르게 설정하여 우선순위가 높은 채널일수록 더 빈번하게 데이타가 업데이트되게 하여 시스템 전체의 제어속도를 향상시키는 아날로그 다중 입력신호 처리장치를 제공함에 있다.
도 1은 본 발명에 따른 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치를 나타내는 구성도,
도 2 및 도 3은 다채널 입력에 대해 우선순위를 설정하는 과정을 설명하기 위한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 멀티플렉서 12 : 증폭기/필터회로부
13 : A/D변환기 14 : 메모리
15 : 채널선택부 16 : 제어부
이와 같은 목적을 달성하기 위한 본 발명의 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치는, N개의 채널을 통해 다중 입력되는 아날로그신호에 대해 입력되는 선택신호에 따라 한 채널씩 선택하여 출력하는 멀티플렉서와, 멀티플렉서에서 선택되어 출력되는 아날로그신호를 신호처리하는 수단과, 채널들을 일정개의 블록으로 구분지으며, 구분된 블록들에 우선순위를 다르게 설정하여 최우선순위의 블록부터 각 블록의 한채널씩 순환적으로 선택하도록 제어하는 제어부, 및 제어부의 제어에 따라 멀티플렉서에 채널을 선택하기 위한 채널선택신호를 출력하는 채널선택부를 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 1은 본 발명에 따른 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치의 구성도를 나타낸다. 도 1에 나타낸 장치는 다수의 입력채널(1∼N)을 통해 입력되는 다수의 아날로그신호를 선택적으로 출력하는 멀티플렉서(11), 멀티플렉서(11)에서 선택 출력되는 아날로그신호를 일정크기로 증폭하거나 필터링하여 노이즈를 제거하는 증폭기/필터회로부(12), 및 증폭기/필터회로부(12)에서 출력되는 아날로그신호를 디지털형태로 변환하는 A/D변환기(13)를 구비한다. 도 1 장치는 또한, A/D변환기(13)에서 출력되는 디지털신호를 저장하는 메모리(14), N개의 입력채널을 모두 표현할 수 있는 채널선택신호를 멀티플렉서(11)로 인가하는 채널선택부(15), 및 채널들을 일정개의 블록으로 구분지으며, 구분된 블록들에 우선순위를 다르게 설정하여 최우선순위의 블록부터 각 블록의 한채널씩 순환적으로 선택하여 신호처리하도록 제어하는 제어부(16)를 구비한다. 이러한 구성을 갖는 도 1 장치의 동작을 도 2 및 도 3를 참조하여 설명한다.
도 1에서, 제어부(16)는 멀티플렉서(11)의 N개의 입력채널 각각에 대해 우선순위를 설정한다. 제어부(16)는 빠른 신호처리 즉, 짧은 업데이트시간(update time)을 필요로 하는 채널순으로 우선순위를 정한다. 그런 다음, 제어부(16)는 우선순위가 설정된 채널들에 대해 n개의 블록으로 나누어 묶는다. 제어부(16)는 도 2에 보여진 바와 같이, n개의 블록중 블록1에는 20(=1)개의 채널, 블록2에는 21+1(=3)개의 채널, 블록3에는 22(=4)개의 채널, …, 블록n에는 2n-1개의 채널들로 묶는다. 여기서, 2n=N이다. 즉, 블록수(n)는 우선순위에 따라 채널을 채널갯수 m개씩 묶음단위하여 순환하는 갯수를 나타내며, 채널갯수(m)는 각 블록수(n)에 들어가는 채널의 수를 나타내기로 한다. 각 블록당 들어가는 채널갯수(m)는 2n-1방식으로 들어가며, 블록 2에만 하나의 채널을 추가한다. 예를 들어, 멀티플렉서(11)의 입력채널수가 16(24)개인 경우 제어부(16)는 도 3에 보여진 바와 같이, 16개의 채널을 4개의 블록에 나누어 묶는다. 도 3를 보면, 블록1에는 최우선순위의 1번 채널 1개가, 블록2에는 2∼4번 채널 3개가, 블록3에는 5∼8번 채널 4개가, 그리고 마지막 블록인 블록4에는 9∼16번 채널 8개가 묶인다. 제어부(16)는 최우선순위 순서대로 채널들을 각 블록에 순환 배치한다. 제어부(16)는 최우선순위의 블록부터 각 블록내의 최우선순위의 한채널씩 순환적으로 선택하도록 채널선택부(15)를 제어한다. 채널선택부(15)는 제어부(16)의 제어에 따라 멀티플렉서(11)에 채널선택신호를 인가한다. 멀티플렉서(11)는 채널선택부(15)로부터 인가되는 채널선택신호에 따라 블록1에 들어있는 첫번째 채널에 해당하는 1번채널을 선택하여 1번채널로 입력되는 아날로그신호를 출력한다. 그런 다음, 멀티플렉서(11)는 채널선택신호에 의해 블록2에 들어있는 첫번째 채널에 해당하는 2번채널을 선택하여 2번채널로 입력되는 아날로그신호를 출력한다. 즉, 멀티플렉서(11)는 채널선택신호에 따라 "1→2→5→9→1→3→6→10→1→4→7→11→1→2→8→12→…→16번채널"의 순으로 선택한다. 결국, 우선순위가 높은 채널이 우선순위가 낮은 채널에 비해 상대적으로 여러번 채널선택이 된다. 그래서, 한번 블록을 변환하는 시간이 K㎲이면 가장 우선순위가 높게 선정된 1번채널은 4×K㎲의 시간마다 변환이 이루어지고, 가장 우선순위가 낮게 선정된 16번 채널은 4×8×K㎲의 시간마다 변환이 되어 데이타가 업데이트된다. 증폭기/필터회로부(12)는 멀티플렉서(11)에서 선택되는 채널의 아날로그신호를 뒷단에 마련된 A/D변환기(13)의 입력특성에 맞게 일정크기로 증폭하거나 주파수 필터링한다. A/D변환기(13)는 입력되는 아날로그신호를 메모리(14)에 저장할 수 있는 디지털형태로 변환하여 메모리(14)에 저장한다. 제어부(16)는 메모리(14)에 저장된 디지털데이타를 이용하여 제어대상을 제어하거나 감시한다.
상술한 바와 같이, 본 발명의 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치는, 각 채널의 우선순위에 따라 채널을 선택적으로 사용함으로써 빠른 데이터 업데이트 입력을 요구하는 경우에는 높은 우선순위를 가진 채널에 신호를 연결하고, 빠른 데이터 업데이트 입력이 요구되지 않을 경우에는 우선순위가 낮은 채널에 연결함으로써 시스템 전체의 제어속도를 향상하는 효과를 제공한다.

Claims (3)

  1. 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치에 있어서,
    N개의 채널을 통해 다중 입력되는 아날로그신호에 대해 입력되는 선택신호에 따라 한 채널씩 선택하여 출력하는 멀티플렉서;
    상기 멀티플렉서에서 선택되어 출력되는 아날로그신호를 신호처리하는 수단;
    채널들을 일정개의 블록으로 구분지으며, 구분된 블록들에 우선순위를 다르게 설정하여 최우선순위의 블록부터 각 블록의 한채널씩 순환적으로 선택하도록 제어하는 제어부; 및
    상기 제어부의 제어에 따라 상기 멀티플렉서에 채널을 선택하기 위한 채널선택신호를 출력하는 채널선택부를 포함하는 아날로그 다중 입력신호 처리장치.
  2. 제 1항에 있어서, 상기 제어부는 각 채널입력중 빠른 신호처리를 필요로 하는 입력의 채널순으로 우선순위를 정하는 아날로그 다중 입력신호 처리장치.
  3. 제 2항에 있어서, 상기 제어부는 우선순위가 높은 채널이 우선순위가 낮은 채널에 비해 상대적으로 여러번 선택되도록 블록을 구분지는 아날로그 다중 입력신호 처리장치.
KR1019980063288A 1998-12-31 1998-12-31 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치 KR20000046596A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063288A KR20000046596A (ko) 1998-12-31 1998-12-31 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063288A KR20000046596A (ko) 1998-12-31 1998-12-31 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치

Publications (1)

Publication Number Publication Date
KR20000046596A true KR20000046596A (ko) 2000-07-25

Family

ID=19569888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063288A KR20000046596A (ko) 1998-12-31 1998-12-31 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치

Country Status (1)

Country Link
KR (1) KR20000046596A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061025A (ko) * 1999-03-23 2000-10-16 김영환 데이터시험장비 공유장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850002182A (ko) * 1983-08-08 1985-05-06 글렌 에이취. 브르스틀 각 변조신호용 복조기 및 아나로그-디지탈 변환기
KR920017373A (ko) * 1991-02-22 1992-09-26 오오가 노리오 아날로그 디지탈 변환회로
KR960043967A (ko) * 1995-05-30 1996-12-23 배순훈 음향신호 선택방법
US5774567A (en) * 1995-04-11 1998-06-30 Apple Computer, Inc. Audio codec with digital level adjustment and flexible channel assignment
KR19980046584A (ko) * 1996-12-12 1998-09-15 양승택 멀티채널 오디오 데이터의 고속 입출력 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850002182A (ko) * 1983-08-08 1985-05-06 글렌 에이취. 브르스틀 각 변조신호용 복조기 및 아나로그-디지탈 변환기
KR920017373A (ko) * 1991-02-22 1992-09-26 오오가 노리오 아날로그 디지탈 변환회로
US5774567A (en) * 1995-04-11 1998-06-30 Apple Computer, Inc. Audio codec with digital level adjustment and flexible channel assignment
KR960043967A (ko) * 1995-05-30 1996-12-23 배순훈 음향신호 선택방법
KR19980046584A (ko) * 1996-12-12 1998-09-15 양승택 멀티채널 오디오 데이터의 고속 입출력 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061025A (ko) * 1999-03-23 2000-10-16 김영환 데이터시험장비 공유장치

Similar Documents

Publication Publication Date Title
US4709340A (en) Digital speech synthesizer
US5051939A (en) Vector data retrieval apparatus
US5648922A (en) Digital filter
KR20000046596A (ko) 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치
KR970022794A (ko) 다중 채널 공유 회로 데이터 처리 시스템내의 데이터 지연을 감소시키기 위한 방법 및 장치
KR19980052401A (ko) 어드레스 발생장치
KR200216605Y1 (ko) 하나의 디지털/아날로그 변환기를 이용한 다채널 아날로그 출력회로
KR100291680B1 (ko) 선형필터처리된 복합신호의 발생장치 및 발생방법
US5305439A (en) Method and apparatus for time-shared processing of different data word sequences
KR200157336Y1 (ko) 아날로그 다중입력 신호 처리장치
CN111327321B (zh) 一种音频模数转换芯片阵列实时同步的实现装置及实现方法
JPH06202852A (ja) ディジタル信号処理装置及び方法
KR0143593B1 (ko) 음향신호 선택방법
KR200148662Y1 (ko) 고속 영상처리기
JP2785287B2 (ja) 試験アクセス回路
JP3106731B2 (ja) 速度パルス生成回路
KR0135203B1 (ko) 다중채널 공간 변환 스위치 및 그 방법
KR850001263B1 (ko) 피씨엠 음성신호 교환회로와 마이크로프로세서간에 어드레스버스 및 데이타버스를 배열하는 방법
KR940007952B1 (ko) 에이직 내부의 테스트 포인트 모니터링 회로
JP2844971B2 (ja) ディジタル符号処理システム
KR200161731Y1 (ko) 다중 채널 선택 장치
KR100246346B1 (ko) 화면종횡비변환필터
KR0182037B1 (ko) 오버샘플링 디지탈 필터
JPH03238923A (ja) A/d変換装置
JPH0591142A (ja) パケツトスイツチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application