KR100246346B1

KR100246346B1 - 화면종횡비변환필터

Info

Publication number: KR100246346B1
Application number: KR1019970018745A
Authority: KR
Inventors: 정호성
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-05-15
Filing date: 1997-05-15
Publication date: 2000-03-15
Also published as: KR19980083443A

Abstract

본 발명은 화면종횡비 변환필터에 관한 것으로, 특히 로드신호에 따라 입력신호를 순서대로 저장 출력하는 제1버퍼부와; 로드신호에 따라 상기 제1버퍼부의 출력신호를 순서대로 저장 출력하는 제2버퍼부와; 대체신호에 따라 상기 제1 또는 제2버퍼부의 출력신호를 선택하여 출력하는 제1,제2멀티플렉서와; 선택신호에 따라 상기 제2멀티플렉서의 출력신호를 시프트하여 4배의 신호로 출력하거나 또는 제로신호를 출력하는 제3멀티플렉서와; 상기 제1멀티플렉서의 출력신호를 1배 및 2배의 신호로 입력받아 이를 가산하여 출력하는 제1가산기와; 상기 제2,제3멀티플렉서의 출력신호를 가산하여 출력하는 제2가산기와; 상기 제1,제2가산기의 출력신호를 가산하여 출력하는 제3가산기와; 상기 제3가산기의 출력신호를 4 및 8로 나눈값으로 입력받아 이를 나눗셈신호에 따라 선택하여 출력하는 제4멀티플렉서와: 로드출력신호에 따라 상기 제4멀티플렉서의 출력신호를 저장 출력하는 제3버퍼부와; 상기 각 수단을 총괄제어하는 시퀀스제어부로 구성한다.이와같이 본 발명은 곱셈기없이 멀티플렉서와 가산기만으로 16:9화면비의 신호를 4:3화면비의 신호로 변환하기 위한 연산을 수행할 수 있어 회로의 크기를 줄일 수 있는 효과가 있다.

Description

화면종횡비 변환필터{ASPECT RATIO TRANSFER FILTER}

본 발명은 화면종횡비를 변환하는 필터에 관한 것으로, 특히 곱셈기와 나눗셈기를 사용하지 않고 멀티플렉서와 가산기만으로도 16:9화면비를 4:3화면비로 변환하는데 적당 하도록 한 화면종횡비 변환필터에 관한 것이다.

도1은 종래 화면종횡비 변환필터의 개략적인 블록 구성도로서, 이에 도시된 바와같이 16:9화면비의 입력 화소신호(INPUT PIXEL)를 입력받아 이를 소정계수와 소정단계로 연산하여 4:3화면비의 화소신호(OUTPUT PIXEL)를 출력하는 데이터패스부(10)와; 상기 데이터패스부(10)에 소정계수값을 출력하기 위한 계수어드레스신호 및 로드제어신호(load,load_output)를 인가하는 시퀀스제어부(20)로 구성된다.

상기 데이터패스부(10)는 도2에 도시된 바와같이 시퀀스 제어부(20)의 로드신호(load)에 따라 화소신호를 입력받는 제1버퍼부(11)와; 상기 로드신호(load)에 따라 상기 제1버퍼부(11)의 출력신호를 입력받는 제2버퍼부(12)와; 상기 시퀀스제어부(20)의 제1계수어드레스신호에 따라 기 설정된 계수값을 출력하는 제1계수롬(13)과; 상기 시퀀스제어부(20)의 제2계수어드레스신호에 따라 기 설정된 계수값을 출력하는 제2계수롬(14)과; 상기 제2버퍼부(12)와 상기 제1계수롬(13)의 출력신호를 곱하는 제1곱셈기(15)와; 상기 제1버퍼부(11)와 상기 제2계수롬(14)의 출력신호를 곱하는 제2곱셈기(16)와; 상기 제1 및 제2곱셈기(15,16)의 출력신호를 가산하는 가산기(17)와; 상기 시퀀스제어부(20)의 로드출력신호(load_output)에 따라 상기 가산기(17)의 출력신호를 저장 출력하는 제3버퍼부(18)로 구성된다.

상기 시퀀스제어부(20)는 도3에 도시된 바와같이 일정한 카운트동작을 하는 시퀀스카운터(21)와; 상기 시퀀스카운터(21)의 카운트값에 따라 소정의 제1계수 어드레스신호를 출력하는 제1어드레스디코더(22)와; 상기 시퀀스카운터(21)의 카운트값에 따라 소정의 제2계수 어드레스신호를 출력하는 제2어드레스디코더(23)로 구성된다.

이와같이 구성된 종래 장치의 동작을 설명하면 다음과 같다.

먼저, 16:9화면비의 신호를 4:3화면비의 신호로 변환하기 위해서는 도4에 도시된 바와같이 16:9화면비의 신호(x1-x6) 각각에 소정의 계수를 곱한 다음 인접한 두 신호 예를들어 x1,x2를 더하여 4:3화면비의 신호(y1-y8)를 생성한다.

이를 도2를 참조하여 좀더 자세히 설명하면 다음과 같다.

먼저, 16:9화면비의 픽셀신호(x1-x6)를 4:3화면비의 신호(y1-y8)로 변환하기 위해서는 도4에 도시된 바와같이 소정의 계수를 곱한 인접한 16:9화면비의 두 신호를 가산하여 구한다.(예를들어 y1=(0.75×x1)+(0.25×x2))

따라서 데이터패스부(10)의 결과값이 상기 식을 연산한 값이면 된다. 이 동작을 설명하기 위해 로드신호(load)에 의해 제2버퍼부(12)는 x1신호를 로드하여 출력하고, 제1버퍼부(11)는 x2신호를 로드하여 출력한다고 가정한다.

이와같은 상태에서 시퀀스제어부(20)의 제1,제2어드레스디코더(22,23)에서 시퀀스카운터(21)의 값에 따라 소정의 제1, 제2계수 어드레스신호를 출력하면, 그에따라 제1,제2계수롬(13,14)은 소정의 계수값을 출력한다.

이에따라 제1곱셈기(15)는 상기 제1계수롬(13)의 계수값과 상기 제2버퍼부(12)의 출력신호를 곱하여 출력하고, 제2곱셈기(16)는 상기 제2계수롬(14)의 계수값과 상기 제1버퍼부(11)의 출력신호를 곱하여 출력한다.

그러면 가산기(17)는 상기 제1 및 제2곱셈기(15,16)의 출력신호를 가산하여 출력하고, 제3버퍼부(18)는 로드출력신호(load_output)에 따라 그 가산기(17)의 출력신호를 일시 저장 및 출력한다.

이와같은 동작을 반복하여 16:9화면비의 신호를 4:3화면비의 신호로 변환할 수 있다.

이상에서 설명한 바와같이 종래의 장치는 16:9화면비의 신호를 4:3화면비의 신호로 변환하기 위해 다수의 곱셈기와 나눗셈기를 사용하기 때문에 회로의 크기가 커지는 문제점이 있었다.

본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해, 16:9화면비의 신호를 4:3화면비의 신호로 변환하는 과정을 다수의 멀티플렉서와 가산기로 구현 가능하도록 함으로써 회로의 크기를 줄일 수 있도록 한 화면종횡비 변환필터를 제공하는데 있다.

도 1은 종래 화면종횡비 변환필터의 개략적인 블록 구성도.

도 2는 도1에 있어서, 데이터패스부의 상세 블록 구성도.

도 3은 도1에 있어서, 시퀀스제어부의 상세 블록 구성도.

도 4는 16:9화면비신호와 4:3화면비신호의 관계를 나타낸 설명도.

도 5는 본 발명의 일 실시예시도.

도 6은 도5에 있어서, 시퀀스제어부의 상태도.

도 7은 시퀀스제어부의 상태신호를 나타낸 표.

*****도면의 주요부분에 대한 부호의 설명*****

110,120,200 : 제1-제3버퍼부 130,140,150,190 : 제1-제4멀티플렉서

160,170,180 : 제1-제3가산기 300 : 시퀀스제어부

상기 본 발명의 목적을 달성하기 위한 화면종횡비 변환필터는 로드신호에 따라 입력신호를 순서대로 저장 출력하는 제1버퍼수단과; 상기 로드신호에 따라 상기 제1버퍼수단의 출력신호를 순서대로 저장 출력하는 제2버퍼수단과; 대체신호에 따라 상기 제1 버퍼수단 또는 제2버퍼수단의 출력신호를 각기 선택하여 출력하는 제1,제2선택수단과; 상기 제2선택수단의 출력신호를 시프트하여 4배의 신호로 입력받음과 아울러 제로신호를 입력받아 선택신호에 따라 이를 선택하여 출력하는 제3선택수단과; 상기 제1선택수단의 출력신호를 1배 및 2배의 신호로 입력받아 이를 가산하여 출력하는 제1가산수단과; 상기 제2,제3선택수단의 출력신호를 가산하여 출력하는 제2가산수단과; 상기 제1,제2가산수단의 출력신호를 가산하여 출력하는 제3가산수단과; 상기 제3가산수단의 출력신호를 4 및 8로 나눈값으로 입력받아 이를 나눗셈신호에 따라 선택하여 출력하는 제4선택수단과: 로드출력신호에 따라 상기 제4선택수단의 출력신호를 저장 출력하는 제3버퍼수단과; 상기 각 수단을 총괄제어하는 시퀀스제어수단으로 구성한다.

이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명하면 다음과 같다.

도5는 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 로드신호(load)에 따라 입력신호(x1-x6)를 순서대로 저장 출력하는 제1버퍼부(110)와; 상기 로드신호(load)에 따라 상기 제1버퍼부(110)의 출력신호를 순서대로 저장 출력하는 제2버퍼부(120)와; 대체신호(input_commute)에 따라 상기 제1 버퍼부(110) 또는 제2버퍼부(120)의 출력신호를 각기 선택하여 출력하는 제1,제2멀티플렉서(130,140)와; 선택신호(c)에 따라 상기 제2멀티플렉서(140)의 출력신호를 시프트하여 4배의 신호로 출력하거나 또는 제로신호를 출력하는 제3멀티플렉서(150)와; 상기 제1멀티플렉서(130)의 출력신호를 1배 및 2배의 신호로 입력받아 이를 가산하여 출력하는 제1가산기(160)와; 상기 제2,제3멀티플렉서(140,150)의 출력신호를 가산하여 출력하는 제2가산기(170)와; 상기 제1,제2가산기(160,170)의 출력신호를 가산하여 출력하는 제3가산기(180)와; 상기 제3가산기(180)의 출력신호를 4 및 8로 나눈값으로 입력받아 이를 나눗셈신호(divide)에 따라 선택하여 출력하는 제4멀티플렉서(190)와: 로드출력신호(output_load)에 따라 상기 제4멀티플렉서(190)의 출력신호를 저장 출력하는 제3버퍼부(200)와; 상기 각 수단을 총괄제어하는 시퀀스제어부(300)로 구성한다.

이하, 동작을 설명하면 다음과 같다.

먼저, 16:9화면비의 픽셀신호(x1-x6)를 4:3화면비의 픽셀신호(y1-y8)로 변환하기 위해서는 도4에 도시된 바와같이 소정의 계수를 곱한 인접한 16:9화면비의 신호를 가산하여 구한다.

즉, y1=(3x1+x2)/4, y2=(x1+3x2)/4, y3=(3x2+5x3)/8, y4=(5x3+3x4)/8의 식으로 구해진다. 이때, y5-y8까지는 y1-y4까지의 반복이다.

그리고 시퀀스제어부(300)는 도6에 도시한 바와같은 8가지 상태(s0-s7)에 따른 신호를 순서대로 반복하여 출력하는데, 각 상태(s0-s7)에 따른 제어신호(load, c, divide, input_commute, output_load)는 도7에 도시한 테이블값과 같이 기 설정되어 있다.

그리고 로드신호(load)에 따라 제1버퍼부(110)는 7비트의 입력신호(x1-x6)를 순서대로 출력하고, 제2버퍼부(120)는 그 제1버퍼부(110)의 출력신호를 입력받아 역시 순서대로 출력한다.

이때, 시퀀스제어부(300)로부터의 대체신호(input_commute)에 따라 제1,제2멀티플렉서(130,140)는 상기 제1 버퍼부(110) 또는 제2버퍼부(120)의 출력신호를 선택하여 출력한다.

이와같은 상태에서 예를들어 시퀀스제어부(300)로부터의 로드신호(load)에 의해 제2버퍼부(120)는 x1신호를 출력하고, 제1버퍼부(110)는 x2신호를 출력하는 것을 가정하여 설명한다.

상기와 같은 상태를 상태(s0)로 가정하면 상기 시퀀스제어부(300)로부터의 제어신호인 대체신호(input_commute)는 '0'이 되어 제1멀티플렉서(130)는 제2버퍼부(120)의 출력신호(x1)를 선택하여 7비트의 신호로 출력하고, 제2멀티플렉서(140)는 제1버퍼부(110)의 출력신호(x2)를 선택하여 7비트의 신호로 출력한다.

이때, 제3멀티플렉서(150)는 일측입력단자로는 상기 제2멀티플렉서(140)의 출력신호(x2)를 시프트하여 4배의 신호(4x2)로 입력받음과 아울러 타측입력단자로는 제로(0)신호를 입력받아 이를 선택신호(c)에 따라 선택하여 출력한다.

이때, 상태(s0)에서의 선택신호(c)는 '0'이므로 상기 제3멀티플렉서(150)는 제로(0)신호를 선택하여 출력한다.

그리고 제1가산기(160)는 일측입력단자로는 상기 제1멀티플렉서(130)의 출력신호(7비트)를 그대로(x1) 입력받음과 아울러 타측입력단자로는 이를 시프트하여 2배의 신호(2x1)로 입력받아 그 두 신호(x1,2x1)를 가산하여 출력한다(3x1)

그리고 제2가산기(170)는 상기 제2멀티플렉서(140)의 출력신호(x2)와 상기 제3멀티플렉서(150)의 출력신호(0)를 가산하여 출력한다.(x2)

그리고 제3가산기(180)는 상기 제1가산기(160)의 출력신호(3x1)와 상기 제2가산기(170)의 출력신호(x2)를 입력받아 이를 가산하여 출력한다. (3x1+x2)

그러면 제4멀티플렉서(190)는 일측입력단자로는 상기 제3가산기(180)의 출력신호를 시프트하여 4로나눈값으로 입력받고, 타측입력단자로는 8로나눈값으로 입력받아 나눗셈신호(0)에 따라 4 또는 8로나눈값을 선택하여 출력한다.(3x1+x2)/4

그리고 제3버퍼부(200)는 로드출력신호(output_load)에 따라 상기 제4멀티플렉서(190)의 출력신호를 일시 저장하였다가 출력한다.

이와같은 동작을 통해 곱셈기 및 나눗셈기 없이도 도4에 도시한 바와같은 연산을 수행하여 16:9화면비의 신호를 4:3화면비의 신호로 변환할 수 있다.

이상에서 상세히 설명한 바와같이 본 발명은 곱셈기없이 멀티플렉서와 가산기만으로 16:9화면비의 신호를 4:3화면비의 신호로 변환하기 위한 연산을 수행할 수 있어 회로의 크기를 줄일 수 있는 효과가 있다.

Claims

로드신호에 따라 입력신호를 순서대로 저장 출력하는 제1버퍼수단과; 상기 로드신호에 따라 상기 제1버퍼수단의 출력신호를 순서대로 저장 출력하는 제2버퍼수단과; 대체신호에 따라 상기 제1 버퍼수단 또는 제2버퍼수단의 각기 출력신호를 선택하여 출력하는 제1,제2선택수단과; 상기 제2선택수단의 출력신호를 시프트하여 4배의 신호로 입력받음과 아울러 제로신호를 입력받아 선택신호에 따라 이를 선택하여 출력하는 제3선택수단과; 상기 제1선택수단의 출력신호를 1배 및 2배의 신호로 입력받아 이를 가산하여 출력하는 제1가산수단과; 상기 제2,제3선택수단의 출력신호를 가산하여 출력하는 제2가산수단과; 상기 제1,제2가산수단의 출력신호를 가산하여 출력하는 제3가산수단과; 상기 제3가산수단의 출력신호를 4 및 8로 나눈값으로 입력받아 이를 나눗셈신호에 따라 선택하여 출력하는 제4선택수단과: 로드출력신호에 따라 상기 제4선택수단의 출력신호를 저장 출력하는 제3버퍼수단과; 상기 각 수단을 총괄제어하는 시퀀스제어수단으로 구성한 것을 특징으로 하는 화면종횡비 변환필터.