KR20000045282A - 전류 미러형 감지 증폭기 - Google Patents

전류 미러형 감지 증폭기 Download PDF

Info

Publication number
KR20000045282A
KR20000045282A KR1019980061840A KR19980061840A KR20000045282A KR 20000045282 A KR20000045282 A KR 20000045282A KR 1019980061840 A KR1019980061840 A KR 1019980061840A KR 19980061840 A KR19980061840 A KR 19980061840A KR 20000045282 A KR20000045282 A KR 20000045282A
Authority
KR
South Korea
Prior art keywords
output node
power supply
supply voltage
sense amplifier
current mirror
Prior art date
Application number
KR1019980061840A
Other languages
English (en)
Other versions
KR100487636B1 (ko
Inventor
김택무
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061840A priority Critical patent/KR100487636B1/ko
Publication of KR20000045282A publication Critical patent/KR20000045282A/ko
Application granted granted Critical
Publication of KR100487636B1 publication Critical patent/KR100487636B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 센싱속도를 향상시킬 수 있는 반도체 메모리소자의 전류미러형 감지증폭기에 관한 것이다.
본 발명은 감지증폭기 인에이블신호에 인에이블되고, 전류미러수단으로부터 전류를 공급받아 메모리셀로부터 입력 데이터를 감지 증폭하여 출력노드를 통해 출력신호를 발생하는 반도체 메모리소자의 감지증폭기에 있어서, 칩디셀렉트구간에서는 칩셀렉트신호에 의해 상기 출력노드를 전원전압레벨로 프리차아지시켜주는 PMOS 트랜지스터로 구성된 제1프리차아지수단과 그외의 모든 디스에이블구간에서는 감지증폭기 인에이블신호에 의해 출력노드를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 주는 NMOS 트랜지스터로 구성된 제2프리차아지수단을 포함한다.

Description

전류미러형 감지증폭기
본 발명은 반도체 메모리소자에 관한 것으로서, 보다 구체적으로는 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 센싱속도를 향상시킬 수 있는 전류미러형 감지증폭기에 관한 것이다.
반도체 메모리장치에 있어서, 감지증폭기는 메모리셀로부터의 데이터를 감지 및 증폭하여 데이터 출력버퍼로 제공하는 역할을 하는 것으로서, 도 1에는 종래의 전류미러형 감지증폭기(sense amplifier)가 도시되어 있다.
도 1을 참조하면, 종래의 감지증폭기는 외부로부터 인가되는 입력 데이타, 즉, 메모리셀로부터 인가되는 데이터(db, dbb)를 입력하여 출력데이타(outb)를 출력단(17)을 통해 발생하는 것으로서, 전류미러수단인 PMOS 트랜지스터(11, 12)와, 입력 데이터(db, dbb)를 센싱하기 위한 센싱수단인 NMOS 트랜지스터(14, 15)와, 감지증폭기 인에이블신호(saen)에 의해 상기 NMOS 트랜지스터(14, 15)를 인에이블시켜 주기위한 인에이블수단인 NMOS 트랜지스터(16)로 이루어진다.
또한, 종래의 전류미러형 감지증폭기는 감지증폭기 인에이블신호(saen)에 의해 출력노드(17)를 Vcc-Vtp 정도의 레벨로 프리차아지시켜 주기위한 프리차아지 수단으로서, 게이트에 감지증폭기 인에이블시노(saen)가 인가되고 전원(Vcc)과 출력노드(17)사이에 연결된 PMOS 트랜지스터(13)를 더 구비한다.
상기한 바와같은 구성을 갖는 종래의 감지증폭기는 감지증폭기 인에이블신호(saen)가 디스에이블되는 경우에는, 즉 감지증폭기 인에이블신호(saen)가 로우상태인 경우에는 인에이블수단인 NMOS 트랜지스터(16)가 턴오프되어 디스에이블되고, 프리차아지수단인 PMOS 트랜지스터(13)가 턴온되어 출력노드(17)를 하이상태의 전원전압으로 프리차아지시켜 준다. 이때, 출력노드(17)는 하이상태로 프리차아지되고, 노드(A)는 PMOS 트랜지스터(11)의 문턱전압(Vtp)만큼 낮은 Vcc-Vtp 레벨을 갖는다.
한편, 감지증폭기 인에이블신호(saen)가 인에이블되는 경우에는, 즉 감지증폭기 인에이블신호(saen)가 하이상태인 경우에는 프리차아지수단인 PMOS 트랜지스터(13)는 턴오프되고, 인에이블수단인 NMOS 트랜지스터(16)는 턴온되어 인에이블되므로 입력신호(db, dbb)를 센싱하여 출력단(17)을 통해 출력신호(outb)를 출력하게 된다.
그러나, 상기한 바와같은 종래의 감지증폭기는 출력노드(17)가 하이레벨로 프리차아지된 후 데이터 센싱동작시 로우상태의 신호를 출력노드(17)를 통해 출력하는 경우 출력노드가 하이레벨인 전원전압레벨부터 로우레벨인 접지레벨로 떨어지므로, 속도가 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여, 본 발명은 칩디셀렉트상태를 제외한 모든 디스에이블구간에서 출력노드를 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 줌으로써 프리차아지상태후 데이터 독출시 출력노드가 Vcc-Vtn 레벨에서 접지로 천이되도록 함으로써, 센싱속도를 향상시킬 수 있는 반도체 메모리소자의 전류미러형 감지증폭기를 제공하는 데 그 목적이 있다.
도 1은 종래의 반도체 메모리소자의 감지증폭기의 회로도,
도 2는 본 발명의 실시예에 따른 반도체 메모리소자의 감지증폭기의 회로도,
(도면의 주요 부분에 대한 부호의 설명)
21, 22, 23 : PMOS 트랜지스터
24, 25, 26, 27 : NMOS 트랜지스터
28 : 반전 게이트 40 : 프리차아지수단
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 감지증폭기 인에이블신호에 인에이블되고, 전류미러수단으로부터 전류를 공급받아 메모리셀로부터 입력 데이터를 감지 증폭하여 출력노드를 통해 출력신호를 발생하는 반도체 메모리소자의 감지증폭기에 있어서, 칩디셀렉트구간에서는 칩셀렉트신호에 의해 상기 출력노드를 전원전압레벨로 프리차아지시켜주고, 그외의 모든 디스에이블구간에서는 감지증폭기 인에이블신호에 의해 출력노드를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 프리차아지수단을 포함하는 전류미러형 감지증폭기를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 프리차아지수단은 칩디셀렉트구간에서 상기 칩셀렉트신호에 의해 상기 출력노드를 전원전압 레벨로 프리차아지시켜주기 위한 제1수단과, 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 상기 감지증폭기 인에이블신호에 의해 상기 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 주기 위한 제2수단으로 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 프리차아지수단의 제1수단은 소오스에 전원전압이 인가되고, 드레인이 상기 출력노드에 연결되며, 게이트에 상기 칩셀렉트신호가 인가되는 PMOS 트랜지스터로 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 프리차아지수단의 제2수단은 드레인에 전원전압에 인가되고 소오스가 상기 출력노드에 연결되며 게이트에 감지증폭기 인에이블신호가 인가되는 NMOS 트랜지스터로 이루어지는 것을 특징으로한다.
본 발명의 실시예에 따르면, 상기 프리차아지수단의 제2수단은 상기 출력노드를 전원전압보다 상기 NMOS 트랜지스터의 문턱전압만큼 낮은 레벨로 프리차아지시켜 주는 것을 특징으로 한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리소자의 전류미러형 감지증폭기의 회로도를 도시한 것이다. 도 2를 참조하면, 본 발명은 메모리셀(도면상에는 도시되지 않음)로부터 인가되는 데이터(db, dbb)를 입력하여 출력데이타(outb)를 출력단(30)을 통해 발생하는 전류미러형 감지증폭기에 관한 것으로서, 전류미러수단인 PMOS 트랜지스터(21, 22)와, 입력 데이터(db, dbb)를 센싱하기 위한 센싱수단인 NMOS 트랜지스터(25, 26)와, 감지증폭기 인에이블신호(saen1)에 의해 상기 NMOS 트랜지스터(25, 26)를 인에이블시켜 주기위한 인에이블수단인 NMOS 트랜지스터(27)로 이루어진다.
또한, 본 발명의 전류미러형 감지증폭기는 칩디셀렉트구간에서는 출력노드(30)를 전원전압레벨로 프리차아지시켜주고, 그외의 모든 디스에이블구간에서는 출력노드(30)를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 줌으로써 센싱속도를 향상시킬 수 있는 프리차아지수단(40)을 포함한다.
상기 프리차아지수단(40)은 칩디셀렉트구간에서 출력노드(30)를 전원전압(Vcc) 레벨로 프리차아지시켜주기 위한 제1수단(41)과, 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드(30)를 전원전압보다 낮은 레벨인 Vcc-Vtn으로 프리차아지시켜 주기 위한 제2수단(42)으로 이루어진다.
상기 프리차아지수단(40)의 칩디셀렉트구간에서 출력노드(30)를 전원전압(Vcc)레벨로 프리차아지시켜 주기위한 제1수단(41)은 소오스에 전원전압(Vcc)이 인가되고 드레인이 상기 출력노드(30)에 연결되며 게이트에 칩셀렉트신호(CS)가 인가되는 PMOS 트랜지스터(23)로 이루어진다.
상기 프리차아지수단(40)의 칩디셀렉트구간을 제외한 디스에이블구간에서 출력노드(30)를 전원전압레벨보다 낮은 레벨로 프리차아지시켜 주기위한 제2수단(42)는 감지증폭기 인에이블신호를 반전시켜 주기위한 반전 게이트(28)와, 상기 반전 게이트(28)를 통한 감지증폭기 인에이블신호(saen1)가 게이트에 인가되며 드레인에 전원전압(Vcc)이 인가되고 소오스가 출력노드(30)가 연결되는 NMOS 트랜지스터(24)로 이루어진다. 이때, 상기 프리차아지수단(40)의 제1수단(41)과 제2수단(42)은 상기에서 설명한 바와같이 전원단자(Vcc)와 출력노드(30)사이에 병렬로 연결되어진다.
상기한 바와같은 구성을 갖는 본 발명의 전류미러형 감지증폭기의 동작을 설명하면 다음과 같다.
먼저, 감지증폭기 인에이블신호(saen1)의 디스에이블구간에서는 감지증폭기 인에이블신호가 로우레벨로 되어 인에이블수단인 NMOS 트랜지스터(27)는 턴오프되어 디스에이블되고, 프리차아지수단(40)에서는 반전 게이트(28)를 통해 로우상태의 감지증폭기 인에이블신호가 반전되므로 노드(B)는 하이상태로 된다. 하이상태의 노드(B)의 전위는 NMOS 트랜지스터(24)의 게이트에 인가되므로, NMOS 트랜지스터(24)는 턴온된다.
따라서, 출력노드(40)는 디스에이블구간에서 출력노드(30)를 전원전압(Vcc) 레벨에서 상기 프리차아지수단인 NMOS 트랜지스터(24)의 문탁전압(Vtn)만큼 전압강하되어 Vcc-Vtn 레벨로 프리차아지시켜 준다.
이어서, 감지증폭기 인에이블신호(saen1)가 인에이블상태로 되면, 노드(B)는 로우상태로 되어 NMOS 트랜지스터(24)의 게이트에 인가되므로, NMOS 트랜지스터(24)는 턴오프된다.
그리고, 인에이블수단인 NMOS 트랜지스터(27)가 하이상태의 감지증폭기 인에이블신호(saen1)에 의해 턴온되어 인에이블되므로, 감지수단인 NMOS 트랜지스터(25, 26)는 게이트에 인가되는 입력신호(db, dbb)를 감지 증폭하여 출력노드(30)를 통해 출력신호(doutb)를 출력하게 된다.
이때, 출력노드(30)가 하이상태로 프리차아지된 후 데이터 독출동작에서 로우상태의 데이터를 감지증폭하여 출력노드(30)를 통해 출력한다고 하더라도, 본 발명에서는 출력노드가 종래의 전원전압 레벨보다 프리차아지수단인 NMOS 트랜지스터(24)의 문턱전압만큼 낮은 Vcc-Vtn 레벨로 프리차아지되어 있으므로, 전원전압 레벨부터 접지레벨로 천이하는 것보다 전압스윙폭이 작으므로 종래보다 센싱속도가 빠르게 된다.
상기의 프리차아지수단(40)의 제2수단에 의한 프리차아지동작은 칩의 디셀렉트구간이외의 구간 즉, 칩셀렉트(chip select)구간에서만 동작하는 것이다.
한편, 본 발명의 감지증폭기가 포함된 블록이나 칩전체를 선택하지 않는 칩의 디셀렉트(deselect)구간에서는 칩셀렉트신호(CS)가 로우상태이므로, 프리차아지수단(40)의 PMOS 트랜지스터(23)가 동작하여 출력노드(30)를 전원전압레벨로 프리차아지시켜 준다. 이것은 칩이 디셀렉트되면 출력노드(30)가 다른 게이트의 입력신호로 동작하기 때문에 출력노드(30)를 감지증폭기 디스에이블구간과 동일하게 Vcc-Vtn 레벨로 프리차아지시켜주게 되면, 높은 온도에서 스탠바이전류 ISB(stand-by current)가 증가하기 때문이다.
따라서, 본 발명에서는 이러한 현상을 방지하기 위하여 칩디셀렉트(chip deselect)구간에서는 출력노드(30)를 전원전압 레벨로 프리차아지시켜 주기위한 수단으로서 PMOS 트랜지스터(23)를 다른 프리차아지수단인 NMOS트랜지스터(24)와 병열로 구성한 것이다. 이때, PMOS 트랜지스터(23)는 감지증폭기가 동작하는 실제동작상태에서는 칩셀렉드신호에 의해 항상 턴오프되어 있으므로, 프리차아지수단(42)에 의해 출력노드(30)를 Vcc-Vtn 레벨로 프리차아지시켜 주는 동작에는 전혀 영향을 미치지 않는다.
이상에서 자세히 설명된 바와 같이, 본 발명의 감지증폭기에 따르면, 출력노드를 칩의 디셀렉트상태에서는 출력노드를 전원전압레벨로 프리차아지시켜 스탠바이 전류를 감소시키고, 감지증폭기의 디스에이블구간에서는 전원전압보다 낮은 레벨로 프리차아지시켜 줌으로써 프리차아지후 데이터 독출시 로우상태의 데이터를 독출하는 경우의 전압스윙폭을 감소시켜 줌으로써 센싱속도를 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 감지증폭기 인에이블신호에 인에이블되고, 전류미러수단으로부터 전류를 공급받아 메모리셀로부터 입력 데이터를 감지 증폭하여 출력노드를 통해 출력신호를 발생하는 반도체 메모리소자의 감지증폭기에 있어서,
    칩셀렉트구간에서는 칩셀렉트신호에 의해 상기 출력노드를 전원전압레벨로 프리차아지시켜주고, 그외의 모든 디스에이블구간에서는 감지증폭기 인에이블신호에 의해 출력노드를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 프리차아지수단을 포함하는 것을 특징으로 하는 전류미러형 감지증폭기.
  2. 제1항에 있어서, 상기 프리차아지수단은
    칩셀렉트구간에서 상기 칩셀렉트신호에 의해 상기 출력노드를 전원전압 레벨로 프리차아지시켜주기 위한 제1수단과,
    칩셀렉트구간을 제외한 모든 디스에이블구간에서 상기 감지증폭기 인에이블신호에 의해 상기 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 주기 위한 제2수단으로 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  3. 제2항에 있어서, 상기 프리차아지수단의 제1수단은
    소오스에 전원전압이 인가되고, 드레인이 상기 출력노드에 연결되며, 게이트에 상기 칩셀렉트신호가 인가되는 PMOS 트랜지스터로 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  4. 제3항에 있어서, 상기 프리차아지수단의 제2수단은
    드레인에 전원전압에 인가되고 소오스가 상기 출력노드에 연결되며 게이트에 감지증폭기 인에이블신호가 인가되는 NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  5. 제4항에 있어서, 상기 프리차아지수단의 제2수단은 상기 출력노드를 전원전압보다 상기 NMOS 트랜지스터의 문턱전압만큼 낮은 레벨로 프리차아지시켜 주는 것을 특징으로 하는 전류미러형 감지증폭기.
KR1019980061840A 1998-12-30 1998-12-30 전류미러형감지증폭기 KR100487636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061840A KR100487636B1 (ko) 1998-12-30 1998-12-30 전류미러형감지증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061840A KR100487636B1 (ko) 1998-12-30 1998-12-30 전류미러형감지증폭기

Publications (2)

Publication Number Publication Date
KR20000045282A true KR20000045282A (ko) 2000-07-15
KR100487636B1 KR100487636B1 (ko) 2006-05-11

Family

ID=19568537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061840A KR100487636B1 (ko) 1998-12-30 1998-12-30 전류미러형감지증폭기

Country Status (1)

Country Link
KR (1) KR100487636B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041746A (en) * 1989-12-20 1991-08-20 Texas Instruments Incorporated Sense amplifier providing a rapid output transition
KR19980034554A (ko) * 1996-11-07 1998-08-05 김광호 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR19990004582A (ko) * 1997-06-28 1999-01-15 김영환 반도체 메모리 소자의 승압전원 발생장치
KR19990084397A (ko) * 1998-05-06 1999-12-06 윤종용 내부전압 변환 장치

Also Published As

Publication number Publication date
KR100487636B1 (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
KR930007279B1 (ko) 더미비트선을 갖춘 반도체 메모리장치
US5841719A (en) Data latching circuit for read-out operations of data from memory device
JP3667700B2 (ja) 入力バッファ回路及び半導体記憶装置
CA2481336A1 (en) Single-ended current sense amplifier
EP0306519B1 (en) Current sensing differential amplifier
US5576641A (en) Output buffer
US10366764B2 (en) Sense amplifier for detecting data read from memory cell
US5305272A (en) Sense amplifier circuit
KR100767647B1 (ko) 반도체 기억 장치
KR100546184B1 (ko) 센스 앰프 회로
KR100259338B1 (ko) 반도체소자의 읽기회로
US5646892A (en) Data reading circuit
KR100454145B1 (ko) 플래쉬 메모리 장치
US6114881A (en) Current mirror type sense amplifier
JP3181759B2 (ja) 半導体記憶装置
KR100487636B1 (ko) 전류미러형감지증폭기
KR100373339B1 (ko) 에스램의워드라인제어회로
KR19980025764A (ko) 비트라인 방전회로를 구비한 반도체 메모리 장치
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
KR100308127B1 (ko) 비트 라인 프리차아지 회로
KR100246319B1 (ko) 반도체 메모리
KR930011354B1 (ko) 데이타버스선 전압레벨 제어회로
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치
KR20030002504A (ko) 높은 동작 주파수에서도 안정적으로 동작하는 반도체메모리 장치의 입출력 라인 감지 증폭 회로
JPH11260058A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee