KR20000044272A - 범용 입출력 포트 생성 장치 - Google Patents
범용 입출력 포트 생성 장치 Download PDFInfo
- Publication number
- KR20000044272A KR20000044272A KR1019980060763A KR19980060763A KR20000044272A KR 20000044272 A KR20000044272 A KR 20000044272A KR 1019980060763 A KR1019980060763 A KR 1019980060763A KR 19980060763 A KR19980060763 A KR 19980060763A KR 20000044272 A KR20000044272 A KR 20000044272A
- Authority
- KR
- South Korea
- Prior art keywords
- output port
- output
- input
- universal input
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0274—Details of the structure or mounting of specific components for an electrical connector module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 휴대 전화 단말 장치에 관한 것으로서, 특히 코드 분할 다중 접속 방식을 사용하는 휴대 전화 단말 장치의 범용 입출력 포트수를 증가시키는 것을 가능하게 하는 범용 입출력 포트 생성 장치에 관한 것이다.
범용 입출력 포트의 상태 정의 데이터 및 범용 입출력 포트 생성 신호를 발생하는 제어부와, 상기 제어부에서 발생한 범용 입출력 포트 생성 신호를 입력하여 그에 따라 상기 범용 입출력 포트를 생성하기 위한 범용 입출력 포트 생성 신호를 발생하는 범용 입출력 인터페이스부와, 상기 범용 입출력 인터페이스부에서 발생한 신호를 입력하고, 그 입력된 신호를 게이팅하여 클락 신호를 발생하는 신호 구동부와, 상기 신호 구동부에서 발생한 클락 신호 및 상기 제어부에서 발생한 범용 입출력 포트 상태 정의 데이터를 입력하여 그에 따른 범용 입출력 포트를 생성하는 출력 포트 생성부와, 상기 출력 포트 생성부에서 발생한 범용 입출력 포트 데이터 상태를 유지· 버퍼링하는 출력 버퍼부를 포함하여 구성한다.
Description
본 발명은 휴대 전화 단말 장치에 관한 것으로서, 특히 코드 분할 다중 접속 방식(CDMA: code division multiple access)을 사용하는 휴대 전화 단말 장치의 범용 입출력 포트수를 증가시키는 것을 가능하게 하는 범용 입출력 포트 생성 장치에 관한 것이다.
근래에 들어 휴대 전화 단말 장치에 다양한 서비스 기능, 예를 들어 EVRC(enhanced variable rate code)와 같은 기능을 위해 외부 장치와의 인터페이싱을 위해 필요한 범용 입출력 포트 수가 증가하게 되었다. 그런데 종래의 범용 입출력 포트수는 한계가 있었다.
따라서, 본 발명의 목적은 휴대 전화 단말 장치에 범용 입출력 포트수를 증가시키는 범용 입출력 포트 생성 장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은, 범용 입출력 포트의 상태 정의 데이터 및 범용 입출력 포트 생성 신호를 발생하는 제어부와, 상기 제어부에서 발생한 범용 입출력 포트 생성 신호를 입력하여 그에 따라 상기 범용 입출력 포트를 생성하기 위한 범용 입출력 포트 생성 신호를 발생하는 범용 입출력 인터페이스부와, 상기 범용 입출력 인터페이스부에서 발생한 신호를 입력하고, 그 입력된 신호를 게이팅하여 클락 신호를 발생하는 신호 구동부와, 상기 신호 구동부에서 발생한 클락 신호 및 상기 제어부에서 발생한 범용 입출력 포트 상태 정의 데이터를 입력하여 그에 따른 범용 입출력 포트를 생성하는 출력 포트 생성부와, 상기 출력 포트 생성부에서 발생한 범용 입출력 포트 데이터 상태를 유지· 버퍼링하는 출력 버퍼부를 포함하여 구성함을 특징으로 한다.
도 1은 본 발명의 일 실시예에서의 기능을 수행하기 위한 범용 입출력 포트 생성 장치 회로도
도 2는 본 발명의 일 실시예에 따른 범용 입출력 포트 생성 장치 타이밍도
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 일 실시예에서의 기능을 수행하기 위한 범용 입출력 포트 생성 장치 회로도로서, 특히 증가된 범용 입출력 포트를 제공하는 것을 가능하게 하는 범용 입출력 포트 생성 장치 회로도이다.
상기 범용 입출력 포트 생성 장치가 동작하면 제어부 100과 범용 입출력 인터페이스부 200은 초기화 동작을 수행한다. 즉, 상기 범용 입출력 인터페이스부 200은 /RESET 단자를 통해 논리 하이(HIGH)를 출력한다. 상기 /RESET 단자를 통해 출력된 논리 하이 값은 인버팅되어, 즉 논리 로우 값으로 출력 포트 생성부 400을 구성하고 있는 각각의 디 플립플랍(D-FLIP FLOP), 즉 411과, 413과, 415와, 417의 클리어(CL:CLEAR) 신호로 입력된다. 상기 논리 로우 클리어 신호값에 상응하여 상기 출력 포트 생성부 400의 각각의 디 플립플랍 411, 413, 415, 417은 출력 Q가 논리 로우로 된다. 즉, 상기 디 플립플랍 411, 413, 415, 417은 리세트(RESET)되어 이전 값에 의한 영향을 받지 않게 된다. 또한 상기 /RESET 단자를 통해 출력된 논리 하이 값은 신호 구동부 300의 인버터 313으로 입력된다. 상기 논리 하이 값은 상기 인버터 313을 통과한 후 논리 로우(LOW)로 인버팅되어 출력버퍼부 500으로 입력된다. 본 발명의 일 실시예에서는 상기 출력버퍼부 500은 511과, 513으로 구성되며 상기 511과 513은 각각 3상태(THREE STATE) 라인 드라이버(LINE DRIVER) 소자인 74LS244로 구현한다. 상기 논리 로우 값은 다시 인버팅되어 상기 3상태 라인 드라이버 511과, 513의 각각의 1G, 2G의 입력으로 작용한다. 상기 3상태 라인 드라이버 511과 513은 상기 논리 하이 값에 상응하여 하이 임피던스(HIGH IMPEDENCE)의 출력 상태를 유지하게 된다.
상기와 같이 초기화 과정이 종료되면, 상기 제어부 100은 범용 입출력 포트를 생성하기 위한 제어 신호를 상기 범용 입출력 인터페이스부 200으로 전달하고, 상기 범용 입출력 인터페이스부 200은 상기 제어부 100으로부터 전달받은 제어 신호를 입력하고, 그 입력된 제어 신호에 상응하여 GP_WR/ 단자로 논리 로우 값을, /WR 단자로 논리 하이 값을 출력한다. 이때, 상기 제어부 100은 범용 입출력 포트 상태 정의 데이터, 예를 들어 제 1출력 포트 OUT0은 EVRC용 포트이며, 제 2 출력 포트 OUT1은 키패트용 포트라는 출력 포트 상태를 정의하는 출력 포트 상태 정의 데이터를 데이터 버스를 통해 출력한다.
상기 GP_WR/단자를 통해 출력된 논리 로우 값과 상기 /WR 단자를 통해 출력된 논리 하이 값은 상기 신호 구동부 300의 논리 합 게이트(OR GATE) 311로 입력된다. 상기 논리 합 게이트 311은 GP_WR/ 논리 값을 단자 1로 입력하고, /WR 논리값을 단자 2로 입력하고, 각각의 논리 값을 논리 합하여 출력 단자인 3 단자로 출력한다. 상기 출력된 논리 값은 논리 하이로 출력되고 그 출력된 논리 값은 상기 출력 포트 생성부 400의 각각의 디 플립플랍 411, 413, 415, 417에 클락 신호로 입력된다. 상기 각각의 디 플립플랍 411, 413, 415, 417은 클락 신호가 논리 로우에서 논리 하이로 제어되고, 그에 따라 상기 디 플립플랍 411, 413, 415, 417은 세트된다. 그러므로 상기 제어부 100에서 출력한 범용 출력 포트 상태 정의 데이터 값을 그대로 유지하고, 그 범용 출력 포트 상태 정의 데이터 값을 출력한다. 상기 출력 포트 생성부 400의 각각의 디 플립플랍 411, 413, 415, 417에서 출력된 범용 출력 포트 상태 정의 데이터는 상기 출력버퍼부 500의 각각의 3상태 라인 드라이버 511과 513으로 입력된다. 상기 출력버퍼부 500의 각각의 3상태 라인 드라이버 511과 513으로 입력된 범용 출력 포트 상태 정의 데이터는 버퍼링되어 범용 입출력 포트를 생성한다. 그래서 범용 입출력 포트 OUT0, OUT1, ....., OUT14, OUT15의 16개의 범용 입출력 포트가 생성된다. 상기 범용 입출력 포트 OUT0, OUT1,....., OUT14, OUT15의 범용 출력 포트 상태는 계속 유지된다.
도 2는 본 발명의 일 실시예에 따른 범용 입출력 포트 생성 장치 타이밍도를 도시한 도면이다.
/RESET 신호는 상기 범용 입출력 포트 생성 장치의 초기화를 위해 도 1의 범용 입출력 인터페이스부 200에서 출력하는 초기화 신호이고, 611단계에서 논리 하이로 되면 초기화 동작을 수행한다.
/RESET 신호가 논리 하이가 되어 초기화된 후 GP_WR/ 신호가 613단계부터 615단계까지 논리 로우가 되고, 이때 범용 출력 포트 상태 정의 데이터 D0, D1, ..., D14, D15가 출력된다. 상기 GP_WR/의 논리 로우 값과 상기 범용 출력 포트 상태 정의 데이터 D0, D1, ..., D14, D15의 출력에 상응하여 617단계에서 619단계까지의 논리 로우 단계를 거쳐 범용 입출력 포트 OUT0, OUT1, ...., OUT14, OUT15가 생성된다.
상술한 바와 같이 본 발명은 범용 입출력 포트수를 증가 발생시키는 범용 입출력 포트 생성 장치를 제공함으로써, 휴대 전화 단말 장치에 있어 범용 입출력 포트 생성을 증가시키는 것을 가능하게 하여 다양한 서비스 기능 구현을 가능하게 한다는 이점을 가지고 있다.
Claims (5)
- 범용 입출력 포트 생성 장치에 있어서,상기 범용 입출력 포트의 상태 정의 데이터 및 범용 입출력 포트 생성 신호를 발생하는 제어부와,상기 제어부에서 발생한 범용 입출력 포트 생성 신호를 입력하여 그에 따라 상기 범용 입출력 포트를 생성하기 위한 범용 입출력 포트 생성 신호를 발생하는 범용 입출력 인터페이스부와,상기 범용 입출력 인터페이스부에서 발생한 신호를 입력하고, 그 입력된 신호를 게이팅하여 클락 신호를 발생하는 신호 구동부와,상기 신호 구동부에서 발생한 클락 신호 및 상기 제어부에서 발생한 범용 입출력 포트 상태 정의 데이터를 입력하여 그에 따른 범용 입출력 포트를 생성하는 출력 포트 생성부와,상기 출력 포트 생성부에서 발생한 범용 입출력 포트 데이터 상태를 유지· 버퍼링하는 출력 버퍼부를 포함하여 구성함을 특징으로 하는 범용 입출력 포트 생성 장치.
- 제 1항에 있어서,상기 제어부와 상기 범용 입풀력 인터페이스부는 범용 인터페이스 버스로 결함되어 있음을 특징으로 하는 범용 입출력 포트 생성 장치.
- 제 1항에 있어서,상기 신호 구동부는 1개의 논리합 게이트와 1개의 인버터로 구성함을 특징으로 하는 범용 입출력 포트 생성 장치.
- 제 1항에 있어서,상기 출력 포트 생성부는 4개의 디 플립플랍으로 구성함을 특징으로 하는 범용 입출력 포트 생성 장치.
- 제 1항에 있어서,상기 출력 버퍼부는 2개의 3상태 라인 드라이버 로직으로 구성함을 특징으로 하는 범용 입출력 포트 생성 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980060763A KR100312218B1 (ko) | 1998-12-30 | 1998-12-30 | 범용입출력포트생성장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980060763A KR100312218B1 (ko) | 1998-12-30 | 1998-12-30 | 범용입출력포트생성장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000044272A true KR20000044272A (ko) | 2000-07-15 |
KR100312218B1 KR100312218B1 (ko) | 2002-01-15 |
Family
ID=19567527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980060763A KR100312218B1 (ko) | 1998-12-30 | 1998-12-30 | 범용입출력포트생성장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100312218B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100877735B1 (ko) * | 2001-09-27 | 2009-01-12 | 소니 가부시끼 가이샤 | 휴대용 통신단말, 휴대용 통신단말의 통신방법과 그프로그램 및 그 프로그램을 기록한 기록매체 |
KR101445067B1 (ko) * | 2013-01-21 | 2014-10-01 | 주식회사 포티스 | Gpio 확장 제어 시스템 |
-
1998
- 1998-12-30 KR KR1019980060763A patent/KR100312218B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100877735B1 (ko) * | 2001-09-27 | 2009-01-12 | 소니 가부시끼 가이샤 | 휴대용 통신단말, 휴대용 통신단말의 통신방법과 그프로그램 및 그 프로그램을 기록한 기록매체 |
KR101445067B1 (ko) * | 2013-01-21 | 2014-10-01 | 주식회사 포티스 | Gpio 확장 제어 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR100312218B1 (ko) | 2002-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0227811A (ja) | ステート・マシン | |
CN108052156A (zh) | 一种基于门控技术的处理器时钟树架构及构建方法 | |
US20240077906A1 (en) | Processor and computing system | |
US7170317B2 (en) | Sum bit generation circuit | |
KR100312218B1 (ko) | 범용입출력포트생성장치 | |
CN109710549B (zh) | 可编程芯片内部基于通用i/o的mipi接口电路 | |
JPS6010910A (ja) | ラツチ回路アレイ | |
US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
KR960004572B1 (ko) | 산술연산 논리회로 | |
CN106899502B (zh) | 一种用于PXIe背板的触发信号分段路由装置及方法 | |
KR20000059423A (ko) | 다단 인터럽트 제어 장치 | |
JP3504316B2 (ja) | 多ビットカウンタ | |
JPH10228491A (ja) | 論理検証装置 | |
KR100248821B1 (ko) | 연산논리 장치의 전가산기 | |
CN207720100U (zh) | 一种cpld双边沿触发器电路 | |
WO2010034327A1 (en) | Apparatus and method for emulating a full-rate finite state machine | |
KR100198801B1 (ko) | 비동기 클리어신호 및 세트신호를 갖는 플립-플롭 회로 | |
KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
CN113590200A (zh) | 一种基于sr锁存器的异步微流水线控制器 | |
KR100267783B1 (ko) | 디엠에이(dma)제어신호발생회로 | |
CN111488310A (zh) | 一种Soc系统中分组算法功能扩展适配结构及方法 | |
JPH08204128A (ja) | マルチファンクションlsi装置とその機能切換方法、及び演算処理システム | |
Lemberski | Internal state assignment for two-level hazard-free asynchronous implementation | |
JPH04105412A (ja) | フリップフロップ | |
Budyakov et al. | 2 to 4 Decoder based on current logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080903 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |