KR20000043585A - 반도체 소자의 평탄화 방법 - Google Patents

반도체 소자의 평탄화 방법 Download PDF

Info

Publication number
KR20000043585A
KR20000043585A KR1019980059983A KR19980059983A KR20000043585A KR 20000043585 A KR20000043585 A KR 20000043585A KR 1019980059983 A KR1019980059983 A KR 1019980059983A KR 19980059983 A KR19980059983 A KR 19980059983A KR 20000043585 A KR20000043585 A KR 20000043585A
Authority
KR
South Korea
Prior art keywords
oxide film
film
semiconductor device
region
porous oxide
Prior art date
Application number
KR1019980059983A
Other languages
English (en)
Other versions
KR100283485B1 (ko
Inventor
이태영
이재석
Original Assignee
한신혁
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한신혁, 동부전자 주식회사 filed Critical 한신혁
Priority to KR1019980059983A priority Critical patent/KR100283485B1/ko
Priority to US09/472,556 priority patent/US6348415B1/en
Priority to JP11372433A priority patent/JP2000195865A/ja
Priority to TW088123153A priority patent/TW434684B/zh
Publication of KR20000043585A publication Critical patent/KR20000043585A/ko
Application granted granted Critical
Publication of KR100283485B1 publication Critical patent/KR100283485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 금속 패턴들간의 층간 절연막 형성을 위한 반도체 소자의 평탄화 방법에 있어서: 금속 패턴들상에 다공성의 산화막을 증착하는 제 1 과정; 상기 산화막의 표면을 플라즈마 처리하여, 상기 다공성 산화막의 표면을 경화시키는 제 2 과정; 상기 제 3 과정후 CMP 공정에 의해 평탄화를 수행하는 제 3 과정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 평탄화 방법(PLANARIZATION METHOD IN SEMICONDUCTOR)
본 발명은 반도체 소자 제조 방법에 있어서, 특히 층간 절연막 형성을 위한 평탄화 공정시 디싱(dishing)을 감소시킬수 있는 반도체 소자의 평탄화 방법에 관한 것이다.
집적회로의 집적도가 증가함에 따라 리쏘그래피(lithography) 요구 조건에 부합하기 위하여 CMP(Chemical Mechanical Polishing)와 같은 글로벌 평탄화를 통한 다층간의 상호 접속이 필수적으로 되었다. 여기에서, CMP 공정은 화학 반응과 기계적인 가공을 동시에 이용하는 화학적 기계 연마 공정으로서, 웨이퍼의 표면을 기계적으로 연마시키고, 이와 동시에 회전시키면서 용제를 뿌려주어 연마시키는 공정으로서, 평탄화 방법들중 리플로우(reflow)공정이나, 포토 레지스트 에치백(photo resist etchback)으로 평탄화할수 없는 넓은 공간 영역의 글로벌 평탄화와 저온 평탄화 공정을 달성할수 있는 장점을 가지고 있다.
한편, 패턴(pattern)간의 공간이 작을 경우, 예를들어 0.3㎛이하일 경우 공간 매립이 해결 과제로 대두되었고, 고밀도 플라즈마 CVD(Chemical Vapor Deposition) 방식과 스핀 온 폴리머 코팅(spin on polymer coating) 방식 및 표면 이동도가 뛰어난 O3-TEOS(Tetra Etchylortho Silicate)막 증착이 이에 대한 해결책으로 제시되었다.
공간 매립을 위해 사용되는 O3-TEOS막은, 막의 구조가 다공성인 단점이 있는데, 어닐링(annealing)처리를 하면 밀도가 증가하지만 열산화막에 비하면 여전히 막의 질이 떨이지기 때문에 패턴간의 공간이 큰 영역에서는 CMP 공정시에 연마 방지 층에서의 과도 연마로 인하여 디싱(dishing) 현상이 크게 나타나는 단점이 있다. 이런 디싱 현상은 O3-TEOS막 뿐만이 아니라, 모든 종류의 산화물 계통의 막 및 W와 같은 금속 계통의 막에서도 나타나고 있다.
최근에는 선택적 CMP 공정을 이용하여 디싱 현상을 줄여주는 방법이 제안되었다. 도 1 에는 선택적 CMP 공정을 설명하기 위한 공정 순서도가 도시된다.
선택적 CMP 공정에서는 금속 패턴(10)이 형성되고 나면, O3-TEOS막(20)을 도포하고, O3-TEOS막(20)상에 BN이나, SiN과 같은 질화막(30)을 도포한다. 도 1a를 참조하면, 금속 패턴(10)이 있는 영역과 금속 패턴(10)이 없는 넓은 공간 영역간에는 단차가 존재한다.
이와 같은 상태에서 CMP 공정을 진행하게 되면, 도 1b와 같이 금속 패턴(10)이 있는 영역에서의 질화막(30)은 제거되지만, 금속 패턴(10)이 없는 넓은 공간 영역에서의 질화막(30)은 여전히 남게된다.
잘알려져 있다시피, 질화막(30)은 산화물 계통의 막이나, 금속 계통의 막과의 선택비가 크다. 따라서, 도 1b의 상태에서 CMP 공정을 계속 진행하면, O3-TEOS막(20)과 질화막(30)간의 선택비로 인하여, 금속 패턴(10)이 있는 영역에서의 O3-TEOS막(20)은 빠르게 제거되지만, 금속 패턴(10)이 없는 넓은 공간 영역에서의 질화막(30)은 느리게 제거되어, 도 1c와 같이 보다 디싱이 적은 평탄화를 이룰수 있게 된다.
그러나, 이와 같은 평탄화 방법은 BN이나, SiN과 같은 질화막(30)을 도포하는 공정이 추가되어, 도포 공정에 다른 생산 원가 증가, 생산성 감소, 도포 공정시 발생되는 먼지등으로 인한 오염의 문제점을 안고 있다.
따라서, 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 다공성인 O3-TEOS막의 표면을 플라즈마(plasma)처리하여 경화시킨후 평탄화 공정을 수행하여, 평탄화 공정시에 발생되는 디싱을 감소할수 있는 평탄화 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 금속 패턴들간의 층간 절연막 형성을 위한 반도체 소자의 평탄화 방법에 있어서: 상기 금속 패턴들상에 다공성의 산화막을 증착하는 제 1 과정; 상기 산화막의 표면을 플라즈마 처리하여, 상기 다공성 산화막의 표면을 경화시키는 제 2 과정; 상기 제 2 과정후 CMP 공정에 의해 평탄화를 수행하는 제 3 과정을 포함하여 이루어짐을 특징으로 한다.
도 1a 내지 도 1c는 종래 기술의 평탄화 공정를 나타낸 공정 순서도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 평탄화 공정을 나타낸 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
10 : 금속 패턴 20 : O3-TEOS막
30 : 플라즈마 처리된 표면층
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 2 에는 본 발명의 바람직할 실시예에 따른 평탄화 방법의 공정 순서도가 도시된다.
도 2에 있어서, 본 발명의 일 실시예에 따른 평탄화 공정은 도 1에 도시된 종래 기술의 평탄화 공정과 거의 유사하며, 다만, 도 1에서 O3-TEOS막과의 선택비가 다른 질화막을 증착하는 과정을 생략하고, O3-TEOS막의 표면층을 플라즈마(plasma)처리하여 경화시킨후 CMP 공정을 수행한다는데 그 특징점이 있다.
따라서, 도 2에서는 도 1의 구성 부재와 동일한 기능을 수행하는 구성 부재에 대해서는 동일 참조 번호로서 표시하였으며, 이하에서는 본 발명의 특징점을 중심으로 설명한다.
도 2a에는 금속 패턴(10)상에 O3-TEOS막(20)이 도포된 상태를 나타내는 도면이 도시된다.
이와 같은 상태에서, 예를들어 Ar을 이용하여, O3-TEOS막(20)의 표면을 플라즈마 처리한다. 그러면, 도 2b와 같에 도시된 바와 같이, O3-TEOS막(20) 표면에서부터 소정 깊이까지 Ar 이온이 침투되어, O3-TEOS막(20) 표면에서부터 소정 깊이까지 물리적, 화학적으로 경화되고, 이로 인하여 O3-TEOS막(20)과는 선택비가 다른 표면층(40)이 형성된다.
플라즈마 처리후, CMP 공정을 진행하게 되면, 도 2c와 같이 금속 패턴(10)이 있는 영역에서의 표면층(40)은 제거되지만, 금속 패턴(10)이 없는 넓은 공간 영역에서의 표면층(30)은 여전히 남게된다.
CMP 공정을 계속 진행하면, 도 2d에 도시된 바와 같이 O3-TEOS막(20)과 표면층(40)간의 선택비로 인하여, 금속 패턴(10)이 있는 영역에서의 O3-TEOS막(20)은 빠르게 제거되지만, 금속 패턴(10)이 없는 넓은 공간 영역에서의 표면층(40)은 느리게 제거되어, 디싱이 보다 감소된 평탄화를 이룰수 있게 된다.
한편, 본 발명의 다른 실시예에 따르면, O3-TEOS막(20)의 표면을, NH3또는 N2O를 이용하여 플라즈마 처리한다. 그러면, O3-TEOS막(20) 표면에서 부터 소정 깊이까지는 질소(nitrogen) 원자로 인하여 질화성 막질의 표면층(40)이 형성된다. 질화성 막질의 표면층(40)은 O3-TEOS막(20)과의 선택비가 크고, 이에 따라 CMP 공정 수행시 디싱이 보다 감소된 평탄화를 이룰수 있다.
이상, 설명한바와 같이 본 발명은 다공성인 O3-TEOS막의 표면을 플라즈마 처리하여 경화시킨후 평탄화 공정을 수행하여, 평탄화 공정시에 발생되는 디싱을 감소할수 있는 효과가 있다.

Claims (5)

  1. 금속 패턴들간의 층간 절연막 형성을 위한 반도체 소자의 평탄화 방법에 있어서:
    상기 금속 패턴상에 다공성의 산화막을 증착하는 제 1 과정;
    상기 산화막의 표면을 플라즈마 처리하여, 상기 다공성 산화막의 표면을 경화시키는 제 2 과정;
    상기 제 2 과정후 CMP에 의한 평탄화를 수행하는 제 3 과정을 포함하여 이루어지는 반도체 소자의 평탄화 방법.
  2. 제 1 항에 있어서, 상기 다공성 산화막은 O3-TEOS막으로 이루어진 반도체 소자의 평탄화 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 다공성 산화막의 표면을 질화물에 의해 플라즈마 처리하는 반도체 소자의 평탄화 방법.
  4. 제 3 항에 있어서, 상기 질화물은 N2, NH3또는 N2O로 이루어진 반도체 소자의 평탄화 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 다공성 산화막의 표면을 Ar, 또는 He, Ne에 의해 플라즈마 처리하는 반도체 소자의 평탄화 방법.
KR1019980059983A 1998-12-29 1998-12-29 반도체 소자의 평탄화 방법 KR100283485B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980059983A KR100283485B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 평탄화 방법
US09/472,556 US6348415B1 (en) 1998-12-29 1999-12-27 Planarization method for semiconductor device
JP11372433A JP2000195865A (ja) 1998-12-29 1999-12-28 半導体素子の平坦化方法
TW088123153A TW434684B (en) 1998-12-29 1999-12-28 Planarization method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059983A KR100283485B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR20000043585A true KR20000043585A (ko) 2000-07-15
KR100283485B1 KR100283485B1 (ko) 2001-11-02

Family

ID=19566841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059983A KR100283485B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 평탄화 방법

Country Status (4)

Country Link
US (1) US6348415B1 (ko)
JP (1) JP2000195865A (ko)
KR (1) KR100283485B1 (ko)
TW (1) TW434684B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
JP4585656B2 (ja) * 2000-06-21 2010-11-24 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100382541B1 (ko) * 2000-09-21 2003-05-01 주식회사 하이닉스반도체 반도체 소자의 플러그 형성 방법
US7307021B1 (en) * 2000-10-02 2007-12-11 National Semiconductor Corporation Method for planarizing a thin film
US6777347B1 (en) * 2001-01-19 2004-08-17 Taiwan Semiconductor Manufacturing Company Method to produce porous oxide including forming a precoating oxide and a thermal oxide
US20150179469A1 (en) * 2013-12-20 2015-06-25 Sridhar Govindaraju Method and system to control polish rate variation introduced by device density differences
KR20170039902A (ko) * 2015-10-02 2017-04-12 삼성전자주식회사 반도체 장치 제조 방법
US9997562B1 (en) * 2017-03-14 2018-06-12 Globalfoundries Singapore Pte. Ltd. Mram memory device and manufacturing method thereof
KR102452562B1 (ko) 2017-09-01 2022-10-11 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
CN111554574B (zh) * 2020-05-19 2023-03-21 中国科学院微电子研究所 一种平坦化方法、半导体器件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853661B2 (ja) * 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6159842A (en) * 1999-01-11 2000-12-12 Taiwan Semiconductor Manufacturing Company Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections

Also Published As

Publication number Publication date
JP2000195865A (ja) 2000-07-14
US6348415B1 (en) 2002-02-19
TW434684B (en) 2001-05-16
KR100283485B1 (ko) 2001-11-02

Similar Documents

Publication Publication Date Title
US5872042A (en) Method for alignment mark regeneration
KR100283485B1 (ko) 반도체 소자의 평탄화 방법
US5904563A (en) Method for metal alignment mark generation
US6025270A (en) Planarization process using tailored etchback and CMP
KR100221347B1 (ko) 층간 절연막의 평탄화를 위한 화학적-기계적 연마법에 의한 반도체 장치 제조방법
US8338952B2 (en) Interconnect structures with ternary patterned features generated from two lithographic processes
US6670272B2 (en) Method for reducing dishing in chemical mechanical polishing
US20050020046A1 (en) Planarization for integrated circuits
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
KR100507868B1 (ko) 반도체장치의 배선 형성방법
US6358841B1 (en) Method of copper CMP on low dielectric constant HSQ material
KR100742961B1 (ko) 반도체 소자의 평탄화 방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR100769206B1 (ko) 반도체 소자의 평탄화 방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR19980045148A (ko) 반도체 소자의 트렌치 소자 분리 방법
KR19990004567A (ko) 반도체 소자의 평탄화 방법
KR100418093B1 (ko) 반도체 소자의 콘택 형성 방법
KR100891533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100207476B1 (ko) 화학기계적 폴리싱에 의한 반도체 장치의 제조 방법
KR20010063907A (ko) 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법
KR19990059172A (ko) 반도체장치의 산화막 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee