KR20000042852A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20000042852A
KR20000042852A KR1019980059144A KR19980059144A KR20000042852A KR 20000042852 A KR20000042852 A KR 20000042852A KR 1019980059144 A KR1019980059144 A KR 1019980059144A KR 19980059144 A KR19980059144 A KR 19980059144A KR 20000042852 A KR20000042852 A KR 20000042852A
Authority
KR
South Korea
Prior art keywords
layer
titanium nitride
film
nitride film
semiconductor device
Prior art date
Application number
KR1019980059144A
Other languages
English (en)
Other versions
KR100315025B1 (ko
Inventor
박현
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980059144A priority Critical patent/KR100315025B1/ko
Publication of KR20000042852A publication Critical patent/KR20000042852A/ko
Application granted granted Critical
Publication of KR100315025B1 publication Critical patent/KR100315025B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 텅스텐 플러그 형성시 텅스텐막에 대한 접착층의 열처리시 크랙발생을 방지하여 텅스텐막의 비정상적 성장을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 금속배선 형성방법은 도전층 패턴을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계; 도전층 패턴의 일부가 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계; 콘택홀 표면 및 층간절연막 상에 티타늄막과 티타늄 질화막을 순차적으로 형성하는 단계; 티타늄 질화막이 형성된 기판을 열처리하는 단계; 기판 전면에 텅스텐막을 증착하는 단계; 및, 텅스텐막을 전면식각하여 텅스텐 플러그를 형성하는 단계를 포함하고, 티타늄 질화막은 다공성 구조로 형성하는 것을 특징으로 한다. 본 실시예에서, 티타늄 질화막은 N2개스 플라즈마만을 이용한 스퍼터링 방식으로 형성하고, 스퍼터링의 진행시 순간적으로 스퍼터링 장비의 파워극성을 변경한다. 바람직하게, 스퍼터링 장비의 파워 극성은 스퍼터링 장비의 챔버벽과 서셉터 사이의 바이어스를 조절하여 변경한다. 또한, 열처리는 급속열처리방식으로 진행한다.

Description

반도체 소자의 금속배선 형성방법
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 텅스텐 플러그를 이용한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 디바이스가 고집적화 됨에 따라, 콘택홀의 크기가 감소되고, 확산영역의 깊이도 얕아지게 됨으로서, 배선의 콘택저항은 증대되고, 접합이 파괴되는 문제가 발생되고 있다. 또한, 디바이스의 미세화는 가로 방향의 길이 축소가 주된 것이기 때문에, 표면 단차의 어스펙트비가 증대한다. 따라서, 알루미늄막의 스퍼터링에 의해 형성되는 금속 배선막의 피복력이 약화되어 배선 단락의 문제를 일으키게 되어, 디바이스의 신뢰성을 저하시킨다.
이에 대하여 종래에는 배선의 저항을 감소시켜 디바이스의 동작 속도를 향상시키면서 어스펙트 비의 증가에 따른 배선 불량을 방지하기 위하여, 콘택홀 내부에 텅스텐과 같은 내화성 금속막을 매립시킨 후 전면식각하여 텅스텐 플러그를 형성하고, 이 플러그를 통하여 상부 배선과 하부 배선이 연결되도록 배선을 형성하였다.
한편, 상기한 바와 같이 배선에 텅스텐 플러그를 적용하는 경우, 텅스텐막의 증착전에 텅스텐막의 접착력을 향상시키기 위한 목적으로 Ar과 N2개스 플라즈마를 이용한 스퍼터링 방식으로 티타늄막(Ti)과 티타늄 질화막(TiN)을 형성한다. 또한, 접착력을 증가시키기 위하여, 티타늄막과 티타늄 질화막의 형성 후 급속열처리공정(Rapid Thermal Processing; RTP)을 진행하는데, 이때 온도의 빠른 변화속도로 인하여 티타늄과 티타늄 질화막에서 스트레스가 발생되어 크랙(crack)이 발생된다. 이에 따라, 이후 텅스텐막의 성장시 크랙 발생위치에서 텅스텐막이 비정상적으로 성장하여 식각시 제거되지 않는 부분이 남게되어, 이후 배선 브리지(bridge)를 유발할 뿐만 아니라, 콘택저항이 커지는 문제가 발생된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 텅스텐 플러그 형성시 텅스텐막에 대한 접착층의 열처리시 크랙발생을 방지하여 텅스텐막의 비정상적 성장을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 반도체 기판 11 : 도전층 패턴
12 : 층간절연막 13 : 콘택홀
14 : 티타늄막 15 : 티타늄 질화막
16 : 텅스텐 플러그
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 도전층 패턴을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계; 도전층 패턴의 일부가 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계; 콘택홀 표면 및 층간절연막 상에 티타늄막과 티타늄 질화막을 순차적으로 형성하는 단계; 티타늄 질화막이 형성된 기판을 열처리하는 단계; 기판 전면에 텅스텐막을 증착하는 단계; 및, 텅스텐막을 전면식각하여 텅스텐 플러그를 형성하는 단계를 포함하고, 티타늄 질화막은 다공성 구조로 형성하는 것을 특징으로 한다.
본 실시예에서, 티타늄 질화막은 N2개스 플라즈마만을 이용한 스퍼터링 방식으로 형성하고, 스퍼터링의 진행시 순간적으로 스퍼터링 장비의 파워극성을 변경한다. 바람직하게, 스퍼터링 장비의 파워 극성은 스퍼터링 장비의 챔버벽과 서셉터 사이의 바이어스를 조절하여 변경한다. 또한, 열처리는 급속열처리방식으로 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 및 도 1c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 도전층 패턴(11), 예컨대 하부금속배선층 또는 불순물 확산영역을 구비한 반도체 기판(10) 상에 층간절연막(12)을 형성한다. 도전층 패턴(11)의 일부가 노출되도록 층간절연막(12)을 식각하여 콘택홀(13)을 형성한다.
도 1b를 참조하면, 콘택홀(13) 표면 및 층간절연막(12) 상에, 이후 형성될 텅스텐막의 접착력을 향상시키기 위하여 티타늄막(14)과 티타늄 질화막(15)의 적층막으로 접착층(100)을 형성한다. 티타늄 질화막(15)은 Ar과 N2개스 플라즈마를 이용한 종래의 스퍼터링 방식과는 달리, N2개스 플라즈마만을 이용한 스퍼터링 방식으로 진행하여 다공성(porous) 구조로 형성된다. 즉, N2개스 플라즈마만을 이용하여 스퍼터링을 진행하여 티타늄 질화막(15)을 형성한 후, 순간적으로 스퍼터링 장비의 파워극성을 변경한다. 즉, 챔버벽(chamber wall)과 서셉터(susceptor) 사이의 바이어스를 조절함으로써 파워극성을 변경한다. 그러면, N2원자가 티타늄 질화막(15)에 데미지(damage)를 입히게 되어, N2원자가 다시 티타늄 질화막(15)으로부터 일탈하게 됨으로써, 티타늄 질화막(15)에 홀(hole)이 발생되어 밀도가 낮은 다공성 구조로 형성된다.
그리고 나서, 티타늄 질화막(15)의 접착력을 증가시키기 위하여, 상기한 바와 같은 티타늄 질화막(15)을 RTP로 열처리한다. 이때, 다공성 구조에 의해 티타늄 질화막(15)에 크랙이 발생되지 않는다. 그런 다음, 티타늄 질화막(15)이 형성된 콘택홀(13)에 매립되도록 텅스텐막을 증착하고 전면식각하여, 도 1c에 도시된 바와 같이, 텅스텐 플러그(16)를 형성한다.
상기한 본 발명에 의하면, 티타늄 질화막을 종래와는 달리 N2개스 플라즈마만을 이용한 스퍼터링 방식으로 형성하여 다공성 구조로 형성함으로써, RTP 진행시 크랙 발생을 억제할 수 있다. 이에 따라, 크랙발생으로 인한, 배선 브리지의 유발을 방지할 수 있을 뿐만 아니라, 콘택저항을 최소화할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 도전층 패턴을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 도전층 패턴의 일부가 노출되도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀 표면 및 층간절연막 상에 티타늄막과 티타늄 질화막을 순차적으로 형성하는 단계; 및,
    상기 티타늄 질화막이 형성된 기판을 열처리하는 단계를 포함하고,
    상기 티타늄 질화막은 다공성 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 티타늄 질화막은 N2개스 플라즈마만을 이용한 스퍼터링 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 2 항에 있어서, 상기 스퍼터링의 진행시 순간적으로 스퍼터링 장비의 파워극성을 변경하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서, 상기 스퍼터링 장비의 파워 극성은 상기 스퍼터링 장비의 챔버벽과 서셉터 사이의 바이어스를 조절하여 변경하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 열처리는 급속열처리방식으로 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019980059144A 1998-12-28 1998-12-28 반도체소자의금속배선형성방법 KR100315025B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059144A KR100315025B1 (ko) 1998-12-28 1998-12-28 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059144A KR100315025B1 (ko) 1998-12-28 1998-12-28 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR20000042852A true KR20000042852A (ko) 2000-07-15
KR100315025B1 KR100315025B1 (ko) 2002-09-05

Family

ID=19566105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059144A KR100315025B1 (ko) 1998-12-28 1998-12-28 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100315025B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법

Also Published As

Publication number Publication date
KR100315025B1 (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
JPH10223608A (ja) 半導体装置の製造方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
KR100261611B1 (ko) 반도체장치 제조방법
KR100315025B1 (ko) 반도체소자의금속배선형성방법
KR100877095B1 (ko) 반도체소자의 연결배선 형성방법
KR19990003495A (ko) 반도체 소자의 베리어 금속층 형성방법
JP2004522315A (ja) 半導体構造
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100525906B1 (ko) 반도체 소자의 구리 배선 형성방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR100209368B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000005933A (ko) 집적회로디바이스의접촉부제조방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100359777B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030059456A (ko) 반도체 소자의 금속배선 형성방법
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법
KR100274346B1 (ko) 반도체소자의금속배선형성방법
KR19980033883A (ko) 반도체 디바이스의 금속배선 형성방법
KR20010056939A (ko) 반도체 소자의 실리사이드 배선 형성방법
KR20000015238A (ko) 반도체소자의 금속배선 형성방법
KR19990059072A (ko) 반도체 소자의 장벽 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee