KR20010056939A - 반도체 소자의 실리사이드 배선 형성방법 - Google Patents

반도체 소자의 실리사이드 배선 형성방법 Download PDF

Info

Publication number
KR20010056939A
KR20010056939A KR1019990058625A KR19990058625A KR20010056939A KR 20010056939 A KR20010056939 A KR 20010056939A KR 1019990058625 A KR1019990058625 A KR 1019990058625A KR 19990058625 A KR19990058625 A KR 19990058625A KR 20010056939 A KR20010056939 A KR 20010056939A
Authority
KR
South Korea
Prior art keywords
silicide
interlayer insulating
forming
plug
semiconductor device
Prior art date
Application number
KR1019990058625A
Other languages
English (en)
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058625A priority Critical patent/KR20010056939A/ko
Publication of KR20010056939A publication Critical patent/KR20010056939A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

본 발명은, 고온 공정으로 인한 실리사이드 배선의 수축을 방지할 수 있는 반도체 소자의 실리사이드 배선 형성방법을 개시한다. 개시된 본 발명은, 도전 영역을 포함하는 반도체 기판 상부에 층간 절연막을 형성하는 단계; 상기 도전 영역이 노출되도록 층간 절연막의 소정 부분을 식각하여, 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 플러그를 형성하는 단계; 상기 플러그와 콘택되도록 층간 절연막 상부에 실리사이드 배선을 형성하는 단계; 및 상기 실리사이드 배선을 급속 열처리하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 실리사이드 배선 형성방법{METHOD FOR FORMING SILICIDE LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 실리사이드 배선 형성방법에 관한 것으로, 보다 구체적으로는 고온 공정 진행시, 실리사이드 배선의 수축을 방지할 수 있는 반도체 소자의 텅스텐 금속 배선 형성방법에 관한 것이다.
일반적으로 실리사이드막은 저저항 특성을 가지므로, 반도체 소자의 게이트라인, 비트 라인 및 그 밖의 전도 배선으로 이용된다.
도 1은 종래의 실리사이드를 전도 배선으로 사용한 반도체 소자의 단면도이다.
도 1을 참조하여, 도전 영역(1a)을 포함하는 반도체 기판(1) 상부에 제 1 층간 절연막(2)을 형성한다. 그 다음, 반도체 기판(1)의 도전 영역(1a)이 노출되도록, 제 1 층간 절연막(2)의 소정 부분 식각하여, 콘택홀(H)을 형성한다. 콘택홀(H)이 충분히 매립될 수 있도록, 제 1 층간 절연막(2) 상부에 텅스텐 금속막을 형성한다. 그리고나서, 텅스텐 금속막을 제 1 층간 절연막(2)의 표면이 노출되도록 에치백하여, 텅스텐 플러그(3)를 형성한다. 다음으로, 층간 절연막(2) 및 텅스텐 플러그(3) 상부에 실리사이드층을 소정 두께로 증착한다음, 소정 부분 패터닝하여, 실리사이드 배선(4)을 형성한다. 그 다음, 실리사이드 배선(4)이 형성된 제 1 층간 절연막(2) 상부에 제 2 층간 절연막(5)을 형성한다.
상기와 같은 실리사이드막으로 금속 배선을 형성한다음, 후속으로 층간 절연막 형성공정과 같은 고온 공정이 수반된다. 이때, 실리사이드막은 열이 가해지면 실리사이드막의 그레인 사이즈가 성장되고, 그레인 바운더리의 결합력이 약화되므로써, 전체 길이의 약 0.01% 정도 응축되는 성질이 있다. 이 때문에, 고온 공정을 진행하게 되면, 도 2에 도시된 바와 같이, 실리사이드 배선이 소정 길이만큼 수축되어 버린다.
이로 인하여, 실리사이드 배선의 형태가 변형되어, 플러그 형태도 휘어지게되고, 심할 경우, 실리사이드 배선과 플러그 사이가 단절되어 버린다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 고온 공정으로 인한 실리사이드 배선의 수축을 방지할 수 있는 반도체 소자의 실리사이드 배선 형성방법을 제공하는 것이다.
도 1은 종래의 실리사이드를 전도 배선으로 사용한 반도체 소자의 단면도.
도 2는 고온 공정이 진행된후, 실리사이드 배선을 나타낸 단면도.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 실리사이드 배선 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 - 반도체 기판 12 - 제 1 층간 절연막
13 - 플러그 14 - 실리사이드 배선
15 - 제 2 층간 절연막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 도전 영역을 포함하는 반도체 기판 상부에 층간 절연막을 형성하는 단계; 상기 도전 영역이 노출되도록 층간 절연막의 소정 부분을 식각하여, 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 플러그를 형성하는 단계; 상기 플러그와 콘택되도록 층간 절연막 상부에 실리사이드 배선을 형성하는 단계; 및 상기 실리사이드 배선을 급속 열처리하는 단계를 포함하는 것을 특징으로 한다.
여기서, 급속 열처리 공정은 수소(H2), 질소(N2) 또는 비활성 가스 분위기에서 진행된다.
또한, 상기 급속 열처리 공정은 700 내지 1000℃의 온도에서 진행된다.
본 발명에 의하면, 실리사이드 배선을 형성하고, 고온에 의한 후속 공정을 진행하기 전에, 실리사이드 배선을 수소, 질소 또는 비활성 분위기에서 급속 열처리 한다. 이에따라, 실리사이드의 그레인 바운더리간 결합력이 개선되어, 후속으로 고온 공정이 진행되더라도, 배선 수축이 발생되지 않는다.
(실시예)
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부된 도면 도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 실리사이드 배선 형성방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 도전 영역(11a)을 포함하는 반도체 기판(11) 상부에 제 1 층간 절연막(12), 예를들어 BPSG막과 같은 평탄화막을 형성한다. 그 다음, 반도체 기판(11)의 도전 영역(11a)이 노출되도록, 층간 절연막(12)의 소정 부분을 공지의 포토리소그라피 공정을 통하여 식각하여, 콘택홀(H)을 형성한다. 콘택홀(H)이 충분히 매립되도록, 매립용 금속막, 예를들어 텅스텐 금속막을 제 1 층간 절연막(12) 상부에 형성한다. 그다음, 매립용 금속막을 제 1 층간 절연막(12) 표면이 노출되도록 에치백하여, 콘택홀내에 플러그(13)를 형성한다.
그리고 나서, 도 3b에 도시된 바와 같이, 제 1 층간 절연막(12) 및 플러그 (13) 상부에 전이 금속 실리사이드막 예를들어, 텅스텐 실리사이드막, 코발트 실리사이드막, 탄탈륨 실리사이드막을 약 2000 내지 3000Å 정도로 증착한다음, 전이 금속 실리사이드막을 플러그(13)와 콘택되도록 소정 부분 식각하여, 실리사이드 배선(14)을 형성한다.
다음, 도 3c에 도시된 바와 같이, 실리사이드 배선(14)이 고온 공정이 진행되더라도, 응축되지 않도록, 수소(H2), 질소(N2) 또는 불소(F)와 같은 비활성 가스 분위기 하에서, 급속 열처리 공정(rapid thermal process : RTP)을 진행한다. 이때, 급속 열처리 공정은 700 내지 1000℃ 온도에서 진행됨이 바람직하고, 퍼니스 또는 플라즈마 장비에서 진행한다. 이러한 급속 열처리 공정에 의하여, 실리사이드막내의 그레인 바운더리 간의 결합력이 개선된다.
그 다음, 도 3d에 도시된 바와 같이, 실리사이드 배선(14)이 형성된 제 1 층간 절연막(12) 상부에 제 2 층간 절연막(15)을 증착한다. 이때, 제 2 층간 절연막(15) 형성 공정시, 고온이 수반되더라도, 이미 실리사이드 배선(14)이 급속 열처리 공정이 진행되었으므로, 실리사이드막의 그레인 성장이 억제되고, 그레인 바운더리간의 결합력이 개선되었으므로, 응축이 방지된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 실리사이드 배선을 형성하고, 고온에 의한 후속 공정을 진행하기 전에, 실리사이드 배선을 수소, 질소 또는 비활성 분위기에서 급속 열처리 한다. 이에따라, 실리사이드의 그레인 바운더리간 결합력이 개선되어, 후속으로 고온 공정이 진행되더라도, 배선 수축이 발생되지 않는다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 도전 영역을 포함하는 반도체 기판 상부에 층간 절연막을 형성하는 단계;
    상기 도전 영역이 노출되도록 층간 절연막의 소정 부분을 식각하여, 콘택홀을 형성하는 단계;
    상기 콘택홀 내부에 플러그를 형성하는 단계;
    상기 플러그와 콘택되도록 층간 절연막 상부에 실리사이드 배선을 형성하는 단계; 및
    상기 실리사이드 배선을 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드 배선 형성방법.
  2. 제 1 항에 있어서, 상기 급속 열처리 공정은 수소(H2) 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 실리사이드 배선 형성방법.
  3. 제 1 항에 있어서, 상기 급속 열처리 공정은 질소(N2) 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 실리사이드 배선 형성방법.
  4. 제 1 항에 있어서, 상기 급속 열처리 공정은 비활성 가스 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 실리사이드 배선 형성방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 급속 열처리 공정은 700 내지 1000℃의 온도에서 진행되는 것을 특징으로 하는 반도체 소자의 실리사이드 배선 형성방법.
KR1019990058625A 1999-12-17 1999-12-17 반도체 소자의 실리사이드 배선 형성방법 KR20010056939A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058625A KR20010056939A (ko) 1999-12-17 1999-12-17 반도체 소자의 실리사이드 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058625A KR20010056939A (ko) 1999-12-17 1999-12-17 반도체 소자의 실리사이드 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20010056939A true KR20010056939A (ko) 2001-07-04

Family

ID=19626625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058625A KR20010056939A (ko) 1999-12-17 1999-12-17 반도체 소자의 실리사이드 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20010056939A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743660B1 (ko) * 2006-06-30 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100935298B1 (ko) * 2003-02-17 2010-01-06 매그나칩 반도체 유한회사 반도체 소자의 배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935298B1 (ko) * 2003-02-17 2010-01-06 매그나칩 반도체 유한회사 반도체 소자의 배선 형성방법
KR100743660B1 (ko) * 2006-06-30 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US5963827A (en) Method for producing via contacts in a semiconductor device
JPS63205951A (ja) 安定な低抵抗コンタクト
US5591671A (en) Method for interconnecting layers in semiconductor device
US6274479B1 (en) Flowable germanium doped silicate glass for use as a spacer oxide
US7018878B2 (en) Metal structures for integrated circuits and methods for making the same
US5674782A (en) Method for efficiently removing by-products produced in dry-etching
KR20010056939A (ko) 반도체 소자의 실리사이드 배선 형성방법
KR100505449B1 (ko) 반도체 소자의 폴리사이드 게이트 전극 형성방법
KR100406601B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100455443B1 (ko) 반도체소자의금속배선형성방법
KR100587037B1 (ko) 반도체장치 제조방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100321145B1 (ko) 반도체 소자의 제조방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPS62269340A (ja) 絶縁分離層にあけられた接触孔にタングステンを充填する方法
KR100195224B1 (ko) 반도체장치의 제조방법
KR100341847B1 (ko) 반도체 소자의 비트라인 형성방법
KR950012919B1 (ko) 반도체장치의 도전선 및 층간절연막 형성방법
KR100486234B1 (ko) 반도체 소자의 층간접속방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination