KR20000041051A - 절연 수지기판의 도금층 형성방법 - Google Patents

절연 수지기판의 도금층 형성방법 Download PDF

Info

Publication number
KR20000041051A
KR20000041051A KR1019980056820A KR19980056820A KR20000041051A KR 20000041051 A KR20000041051 A KR 20000041051A KR 1019980056820 A KR1019980056820 A KR 1019980056820A KR 19980056820 A KR19980056820 A KR 19980056820A KR 20000041051 A KR20000041051 A KR 20000041051A
Authority
KR
South Korea
Prior art keywords
layer
insulating resin
substrate
plating
copper foil
Prior art date
Application number
KR1019980056820A
Other languages
English (en)
Other versions
KR100320942B1 (ko
Inventor
송창규
김상진
권오근
Original Assignee
이형도
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기 주식회사 filed Critical 이형도
Priority to KR1019980056820A priority Critical patent/KR100320942B1/ko
Publication of KR20000041051A publication Critical patent/KR20000041051A/ko
Application granted granted Critical
Publication of KR100320942B1 publication Critical patent/KR100320942B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 유기물로 이루어진 절연층상에 용이하게 도금층을 형성할 수 있도록한 절연수지 기판의 도금층 형성방법에 관한 것으로 이는 특히, 동박층이 형성되는 기판의 주연으로 요부를 형성하여 내층 회로부를 형성하고, 상기 기판의 내층 회로부에 절연수지층이 일정두께 도포토록 하여, 상기 내층 회로부 가장자리에 동박층이 잔존되도록 하며, 상기 내층 회로부 가장자리의 동박층을 기준으로 상기 절연수지층 상측으로 도금층이 형성 되도록 하는것을 요지로 한다.
이에따라서, 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판의 절연수지 표면으로 일정한 두께의 동 도금을 손쉽고, 용이하게 수행할 수 있는 것이다.

Description

절연수지 기판의 도금층 형성방법
본 발명은 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업(Build - Up)기판에 있어서, 상기 유기물로 이루어진 절연층상에 용이하게 도금층을 형성할 수 있도록한 절연수지 기판의 도금층 형성방법에 관한 것으로 이는 특히, 동박층이 형성되는 기판의 주연으로 요부를 형성하여 내층 회로부를 형성하는 단계와, 상기 기판의 내층 회로부에 절연수지층이 일정두께 도포토록 하여, 상기 내층 회로부 가장자리에 동박층이 잔존되도록 하는 단계와, 상기 내층 회로부 가장자리의 동박층을 기준으로 상기 절연수지층 상측으로 도금층이 형성 되도록 하는 단계로 구성됨으로 인하여, 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판의 절연수지 표면으로 일정한 두께의 동 도금을 손쉽고, 용이하게 수행할 수 있도록 함은 물론, 기판상에 미세 회로의 형성이 가능하여 회로의 파인 패턴화가 가능하고, 별도의 도금라인을 설치하지 않고서도 회로를 형성할 수 있도록 하여 회로폭을 줄일 수 있도록한 절연 수지기판의 도금층 형성방법에 관한 것이다.
일반적으로 알려져있는 종래의 기판 제조공정에 있어서는, 기판상에 형성된 층간 드릴홀을 전기적으로 도통시키고자 할 경우 도금 고정을 거치게 되며, 이때 MLB(Mult Layer Board) 또는 BAG(Ball Grid Array)등의 경우, 적층후 동박이 존재하여 전기 동 도금시 상기 존재하는 동박이 매개체 역할을 하게 되어 동도금작업을 수행할 수 있게되는 것이다.
그러나, 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판에 있어서는 상기와같이 적층을 이용하여 층간 절연층을 형성하는 것이 아니므로 동박에 의한 도전층이 조재하지 않게 되므로, 유기물로 구성된 절연층상에 일정한 두께의 도금층을 형성할 수 없게 되는 것이다.
이와같은 기술과 관련된 종래의 절연 수지기판의 적층 구조에 있어서는 도 1에 도시한 바와같이, 절연층(10)의 상측으로 동박층(20)이 형성되며, 그 상측에는 열 경화성 수지 또는 감광성 절연수지등을 이용한 절연 수지층(30)이 적층 형성되는 구성으로 이루어진다.
상기와같은 절연 수지를 이용한 빌드업 기판에 있어서는, 절연 수지층(30)의 상측에 동 도금층의 형성시, 베이스(Base) 동박이 존재하지 않게 되는 관계로 일전한 두께의 도금층을 형성할 수 없게되는 단점이 있는 것이다.
또한, 일반적으로 도금 공정중에서 화학 동도금 상측에 전기 동도금이 형성되는 것이므로, 상기 화학동이 균일하게 되어 있지 않고, 상기에서와 같이 절연층(10)과 절연 수지층(30) 사이의 측면에만 일부의 동박층(20)이 형성되는 경우, 전기 동도금이 제대로 이루어 지지 않게 됨은 물론, 전기 동도금의 진행시, 상기 동박층(20) 측면에 아주 얇은 두께(약 0.2 - 0.3㎛)의 도금층이 도금 약품에 의해 엣칭되어 전기 동도금이 이루어지지 않게 되는등 많은 문제점이 있는 것이다.
본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위하여 안출된 것으로서 그 목적은, 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판의 절연수지 표면으로 일정한 두께의 동 도금을 손쉽고, 용이하게 수행할 수 있도록 함은 물론, 기판상에 미세 회로의 형성이 가능하여 회로의 파인 패턴화가 가능하고, 별도의 도금라인을 설치하지 않고서도 도금층에 의한 회로를 형성할 수 있도록 하여 기판의 회로폭을 줄일 수 있는 절연 수지기판의 도금층 형성방법을 제공하는데 있다.
도 1은 일반적인 절연 수지기판의 적층구조를 나타낸 적층 구조도.
도 2는 본 발명에 따른 절연 수지기판의 절연수지 상측으로 도금층을 형성하는 단계를 나타낸 도면.
도 3은 본 발명에 의한 절연 수지기판의 절연수지 상측으로 동 도금층이 형성된 구조를 나타낸 적층 구조도
* 도면의 주요 부분에 대한 부호의 설명 *
110...절연층 120...동박층
130...요부 140...내층 회로부
150...절연 수지층 160...동박층
170...도금층
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 동박층이 형성되는 기판의 주연으로 요부를 형성하여 내층 회로부를 형성하는 단계와,
상기 기판의 내층 회로부에 절연수지층이 일정두께 도포토록 하여, 상기 내층 회로부 가장자리에 동박층이 잔존되도록 하는 단계와,
상기 내층 회로부 가장자리의 동박층을 기준으로 상기 절연수지층 상측으로 도금층이 형성 되도록 하는 단계를 포함하여 도금층을 형성하는것을 특징으로 하는 절연 수지기판의 도금층 형성방법을 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 2는 본 발명에 따른 절연 수지기판의 절연수지 상측으로 도금층을 형성하는 단계를 나타낸 도면이고, 도 3은 본 발명에 의한 절연 수지기판의 절연수지 상측으로 동 도금층이 형성된 구조를 나타낸 적층 구조도로서, 절연층(110)의 상측으로 일정한 두께의 동박층(120)이 형성되는 빌드업 기판의 주연에는 요부(130)를 형성시킴으로써, 회로 방향으로 전류를 전달할 수 있는 내층 회로부(140)를 형성하게 된다.
또한, 상기 빌드업 기판의 내층 회로부(140) 상측에는 절연 수지층(150)이 일정두께 도포토록 하여, 상기 내층 회로부(140) 가장자리에 동박층(160)이 잔존되도록 하는 한편, 상기 내층 회로부(140) 가장자리의 동박층(160)을 기준으로 상기 절연수지층(150) 상측으로 도금층(170)이 형성 되는 구성으로 이루어진다.
이하, 본 발명의 실시예를 설명하면 다음과 같다.
도3 및 도 4에 도시한 바와같이, 파이버 글래스(Fiber Glass)에 수지(Resin)를 함침시킨 절연층층에 구리 포일(Cu Foil)이 양면에 착설되는 CCL을 기판의 코아(Core)기재로 하여, 상기 절연층(110)의 상측으로 구리 포일이 착설된 일정한 두께의 동박층(120)이 형성되는 빌드업 기판의 코아가 형성되는 상태에서, 상기 절연층(110)의 상측 동박층(120)에는 그 주연으로 요부(凹部)(130)를 형성시킴으로써, 상기 요부(130)를 통해 회로 방향으로 전류를 용이하게 전달할 수 있도록 내층 회로부(140)가 형성된다.
상기와같이, 상기 빌드업 기판의 동박층(120) 주연에 형성되는 내층 회로부(140) 상측에는 상기 내층 회로부(140)를 보호하기 위한 열 결화성 절연수지 또는 감광성 수지로 구성되는 절연 수지층(150)이 일정두께 도포 되도록 하며, 이때 상기 내층 회로부(140)의 가장자리에는 동박층(160)이 잔존되도록 하여 상기 동박층(160)을 기준으로 동 도금이 형성될 수 있도록 한다.
상기 내층 회로부(140)의 가장자리에 남아있는 동박층(160)은, 상기 내층 회로부(140)를 보호토록 도포되는 절연 수지층(150)의 단부에서 약 8-12mm 바람직하게로는 약 10mm 정도 잔존하도록 하여 전기분해에 의한 동 도금시 전극으로 활용할 수 있도록 한다.
계속해서, 상기 내층 회로부(140)의 가장자리에 남아있는 일정한 두께의 동박층(160)을 기준으로 이를 전기분해시의 전극으로 이용되는 전류가 공급되는 부분으로 이용하게 됨으로써, 상기 동박층(160)은 물론, 도금이 불가능한 절연수지층(150)의 상측에도 일정한 두께의 동 도금층(170)이 손쉽고, 용이하게 형성 되는 것이다.
이상과 같이 본 발명에 따른 절연 수지기판의 도금층 형성방법에 의하면, 열 경화성 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판의 절연수지 표면으로 일정한 두께의 동 도금을 손쉽고, 용이하게 수행할 수 있도록 함은 물론, 기판상에 미세 회로의 형성이 가능하여 회로의 파인 패턴화가 가능하고, 별도의 도금라인을 설치하지 않고서도 도금층에 의한 회로를 형성할 수 있도록 하여 기판의 회로폭을 줄일 수 있는 우수한 효과가 있다.

Claims (4)

  1. 절연 수지기판의 도금층 형성방법에 있어서,
    동박층이 형성되는 기판의 주연으로 요부를 형성하여 내층 회로부를 형성하는 단계와,
    상기 기판의 내층 회로부에 절연수지층이 일정두께 도포토록 하여, 상기 내층 회로부 가장자리에 동박층이 잔존되도록 하는 단계와,
    상기 내층 회로부 가장자리의 동박층을 기준으로, 상기 절연수지층 상측으로 도금층이 형성 되도록 하는 단계를 포함하여 도금층을 형성하는것을 특징으로 하는 절연 수지기판의 도금층 형성방법.
  2. 제 1항에 있어서, 상기 내층 회로부의 가장자리에 남아있는 동박층은, 전기 동도금시의 전류 공급부로 형성되는 것을 특징으로 하는 절연 수지기판의 도금층 형성방법.
  3. 제 1항에 있어서, 상기 내층 회로부의 상측으로 도포되는 수지 절연층은, 열 경화성 절연수지인 것을 특징으로 하는 절연 수지기판의 도금층 형성방법.
  4. 제 1항에 있어서, 상기 내층 회로부의 상측으로 도포되는 수지 절연층은, 감광성 절연수지인 것을 특징으로 하는 절연 수지기판의 도금층 형성방법.
KR1019980056820A 1998-12-21 1998-12-21 절연수지기판의도금층형성방법 KR100320942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056820A KR100320942B1 (ko) 1998-12-21 1998-12-21 절연수지기판의도금층형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056820A KR100320942B1 (ko) 1998-12-21 1998-12-21 절연수지기판의도금층형성방법

Publications (2)

Publication Number Publication Date
KR20000041051A true KR20000041051A (ko) 2000-07-15
KR100320942B1 KR100320942B1 (ko) 2002-05-09

Family

ID=19564286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056820A KR100320942B1 (ko) 1998-12-21 1998-12-21 절연수지기판의도금층형성방법

Country Status (1)

Country Link
KR (1) KR100320942B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110529797A (zh) * 2019-10-12 2019-12-03 深圳市中奇创享照明科技有限公司 一种投光灯

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110529797A (zh) * 2019-10-12 2019-12-03 深圳市中奇创享照明科技有限公司 一种投光灯

Also Published As

Publication number Publication date
KR100320942B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
US6774486B2 (en) Circuit boards containing vias and methods for producing same
CN101027948B (zh) 电子模块及其制造方法
EP2647267B1 (en) Method for manufacturing printed circuit board
JPH06112630A (ja) 回路配線パタ−ンの形成法
JP2004515610A5 (ko)
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN101409987A (zh) 芯基板及其制造方法
EP3817525A1 (en) Wiring board
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP7464352B2 (ja) 配線基板およびその製造方法
KR20000041051A (ko) 절연 수지기판의 도금층 형성방법
CN106211632B (zh) 电路板的填孔方法及其所制成的电路板
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
KR20120026849A (ko) 인쇄회로기판 및 그의 제조 방법
JP4482613B2 (ja) 多層配線基板の製造方法
JPH1079568A (ja) プリント配線板の製造方法
JP4123637B2 (ja) フィルムキャリアの製造方法
KR20010065115A (ko) 인쇄회로기판 제조방법
CN112312671B (zh) 电路板以及电路板的制备方法
JP2006310758A (ja) 回路配線板、及びその製造方法
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20100091368A (ko) 회로기판의 코팅방법 및 코팅층을 갖는 회로기판
JPH0946027A (ja) プリント配線板のレジスト印刷方法
JP4456996B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee