KR20000035725A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20000035725A
KR20000035725A KR1019990052945A KR19990052945A KR20000035725A KR 20000035725 A KR20000035725 A KR 20000035725A KR 1019990052945 A KR1019990052945 A KR 1019990052945A KR 19990052945 A KR19990052945 A KR 19990052945A KR 20000035725 A KR20000035725 A KR 20000035725A
Authority
KR
South Korea
Prior art keywords
liquid crystal
transparent
conductive
film
crystal display
Prior art date
Application number
KR1019990052945A
Other languages
English (en)
Other versions
KR100673930B1 (ko
Inventor
후쿠다가즈오
Original Assignee
이와오 코우이찌로
나녹스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와오 코우이찌로, 나녹스 가부시키가이샤 filed Critical 이와오 코우이찌로
Publication of KR20000035725A publication Critical patent/KR20000035725A/ko
Application granted granted Critical
Publication of KR100673930B1 publication Critical patent/KR100673930B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 색 얼룩을 일으키는 것을 회피하여 신뢰성을 향상시키는 액정표시소자 및 그 제조방법을 제공하는 것이다.
본 발명에 있어서는, 한 쌍의 제1 및 제2 투명기판의 각 대향 면 위에는 제1 및 제2 투명도전막이 형성되어 있고, 이들 제1 및 제2 투명기판사이에는 액정이 개재되어 있다. 상기 액정은 밀봉부에 의하여 밀봉되어 있으며, 상기 밀봉부는 상기 제1 및 제2 투명도전막을 전기적으로 도통하도록 배치된 도전부를 포함하고 있다. 상기 제1 및 제2 투명도전막은 각각 상기 도전부를 포함하는 소정 표면 상에 도포된 금속 박막을 가지고 있다. 상기 금속 박막에는 액정 표시 제어를 수행하기 위한 구동회로가 접속되어 있다. 상기 밀봉부에는 이 밀봉부의 두께를 제어하기 위하여 복수의 스페이서 부재가 혼입되어 대략 균일하게 분산되어 있고, 이 스페이서 부재는 상기 도전부에 혼입된 제1 스페이서 부재와 상기 도전부 이외의 밀봉부 내에 혼입된 제2 스페이서 부재로 이루어져 있다. 상기 제1 스페이서 부재는 제2 스페이서 부재보다도 소정치 X만큼 작은 입자 직경을 가진 것이다.

Description

액정표시소자 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 휴대전화나 전자수첩 등의 소형 휴대장치에 사용되는 액정표시소자 및 그 제조방법에 관한 것이다.
오늘의 정보통신기술의 급속한 진전에 따라 휴대전화나 전자수첩 등의 소형 휴대장치의 분야에서도 액정표시소자의 중요성은 최근 점점 증대하고 있다.
이러한 종류의 액정표시소자는 2장의 글라스(glass)기판(제1 및 제2 글라스기판) 사이에 액정을 밀봉하여 이루어지는 액정 셀(cell)과, 이 액정 셀의 주변에 배설되어 이 액정 셀의 구동 및 제어를 행하는 구동회로(이하, 「구동IC」라고 칭한다)로 1개의 모듈을 구성하고 있다.
그리고, 소형의 모듈을 제조하는 방법으로서는 종래부터 1장의 대형 글라스기판에 대하여 소위「멀티 셀 본딩(multi-cell bonding)」을 행하여 연속한 1회의 작업공정에서 다수의 액정 셀을 제작하고, 이후 소위 COG(chip on glass)설치방식에 의해 구동IC을 직접 액정 패널에 설치하는 것이 행하여지고 있다. 이러한 제조방법에 의하면, 멀티 셀 본딩 처리를 행함으로써 1회의 작업공정에서 다수의 액정 셀을 얻을 수 있기 때문에 대폭적으로 생산성을 향상시킬 수 있고, 또한 COG 설치방식을 채용함에 의해 공정수 등의 삭감을 꾀하는 수 있어, 소형 모듈을 염가로 제조할 수가 있다.
도16은 이러한 종류의 종래 액정표시소자의 요부를 모식적으로 도시한 평면도이다. 구체적으로는, 액정표시소자는 액정 주입구(51)를 가지며 모두 투명한 아래쪽의 제1 글라스기판(53)과 위쪽의 제2 글라스기판(54) 사이에 끼워지는 틀(frame)형상의 밀봉부(密封部; seal)(52)를 포함한다. 상기 액정 주입구(51)를 통하여 액정(55)이 주입된 다음에, 이 액정 주입구(51)는 자외선 경화수지(이하,「UV 경화수지」라고 칭한다) 등의 밀봉재(密封材; sealant)로 밀봉된다. 이에 따라 상기 액정(55)은 상기 밀봉부(52)에 의해 완벽하게 밀봉되어 있다. 또한, 상기 밀봉부(52)의 모서리 근방에는 상기 제1 및 제2 글라스기판(53,54)의 각기 표면에 형성된 투명도전막 사이의 도전을 도모하기 위하여 수직 도전부(56)가 설치되어 있다. 또한, 상기 밀봉부(52)는 엑폭시 수지를 주성분으로 하는 밀봉재를 틀형상 패턴으로 스크린(screen) 인쇄하여 형성되어 있다.
도17은 상기 밀봉부(52)의 상세 구성을 도시한 단면도이다. 동 도면에 도시한 바와 같이, 밀봉부(52)에는 스페이서(spacer)(58)와 도전입자(conductive particles)(59)가 대략 균일하게 분산되어 다수 혼입(混入)되어 있다. 이 스페이서(58)에 의해 밀봉부(52)의 두께가 제어되고, 상기 도전입자(59)를 사용하여 얻은 이방성 도전(anisotropic conduction)에 의하여 제1 및 제2 글라스기판(53)의 표면에 형성된 투명도전막 사이의 도전이 확보된다. 또한, 도전입자(59)는 투명도전막 사이의 도전을 확보하기 위하여 수직 도전부(56)에만 혼입하는 것이지만, 생산효율을 고려하여 밀봉부(52)의 전역에 균일하게 첨가하는 것이 널리 행하여지고 있다.
그런데, 오늘의 정보화 사회에서는 가능한 한 많은 정보를 표시할 수 있도록 액정표시에서의 표시 패턴의 고선명화가 요구되고 있다. 그리고, 그것을 위해서는 구동IC에 접속되는 접속배선(57)(도16 참조)의 선 폭을 가늘게 형성해야 하며, 특히 상기 구동IC의 주변에서는 접속배선(57)의 선 폭이 100㎛ 이하로 미세하게 형성할 필요가 있다.
그렇지만, 상기 접속배선(57)을 미세하게 형성하면 배선저항이 높게 되기 때문에, 투명도전막만으로 접속배선(57)을 구성한 경우에는 접속배선(57)에서의 전압강하가 현저하게 되어 액정표시의 정상동작을 방해하게 된다.
따라서, 종래부터 배선저항이 작고 도전성이 우수한 금속 박막을 투명도전막 상에 도포하여 접속배선(57)을 투명도전막과 금속 박막의 2층 구조로 하는 것이 행하여지고 있다.
즉, 상기와 같이 제1 및 제2 글라스기판(53,54)의 각기 표면에는 상기 투명도전막, 구체적으로는 산화 인듐 주석(indium tin oxide : 이하,「ITO」라고 칭한다)막이 적층되어 있다. 또한, 액정표시부에 대응하는 부분의 ITO막의 표면에는 투명절연막이 적층되어 있다. 그리고, 종래에는 이 투명절연막을 마스크로 사용하여 상기 투명도전막의 표면에 무전해(無電解) 니켈(Ni)-인(P)합금 도금 및 무전해 금(Au) 도금을 실시함으로써 ITO막 상의 소정 부위에 금속 박막을 형성한다. 이에 따라 상기 금속 박막이 액정표시부에 부착되는 것을 방지하면서 소망의 미세한 접속배선(57)을 얻을 수 있다.
이 무전해 도금에서는 ITO막이 형성되어 있는 부분 상에 선택적으로 Ni-P 합금을 침적(precipitation)시키고, 이어서 Ni-P 합금 상에서의 P와의 치환반응에 의해 또한 Au 이온의 자기 촉매 반응에 의해서 Au를 침적시킨다. 이에 따라 액정표시부에 도금막이 부착하지도 않으면서 소망의 고정세(高精細)한 접속배선(57)을 얻을 수 있다. 즉, 종래에는 투명도전막으로서의 ITO막 상에 금속을 선택적으로 침적시켜서 상기 ITO막 상에 금속 박막을 도포한다. 따라서 ITO막이 형성되어 있지 않은 부분에는 금속 박막이 형성되지 않기 때문에, 금속 박막 형성을 위한 패터닝을 요하지 않으면서 소망의 부위에 금속 박막으로 이루어지는 접속배선(57)을 형성할 수가 있다.
그렇지만, 상기 종래의 액정표시소자에서는 상술한 바와 같이 투명절연막을 마스크로 사용하여 무전해 도금을 실시하고 있기 때문에 투명절연막이 도포되어 있지 않은 수직 도전부(56)의 투명도전막 상에도 도금막, 즉 금속 박막이 도포되게 된다.
또한, 액정 셀은 상기한 바와 같이 「멀티-셀 본딩」에 의해 연속적인 1회의 작업공정에서 대량 생산되기 때문에 제1 글라스기판(53)측 뿐만 아니라 제2 글라스기판(54)측의 수직 도전부(56)에도 금속 박막이 도포된다.
도18은 도16의 X-X선에 따른 단면도이고, 도19도는 도18의 Y-Y선에 따른 단면도이다. 제1 및 제2 글라스기판(53,54)의 대향면 위에는 ITO막(60,61)이 형성되어 있다. 이 제1 및 제2 글라스기판(53,54)상의 수직 도전부(56)상에는 투명절연막이 형성되어 있지 않기 때문에, 수직 도전부(56)의 ITO막(60,61)상에도 도금 처리가 실시되어 금속 박막(62)이 형성된다.
따라서, 수직 도전부(56)에 사용된 스페이서(58)의 입자 직경이 수직 도전부(56) 이외의 부위의 입자 직경과 동일한 경우, 금속 박막(62)의 막 두께를 t'로 하면 수직 도전부(56)에서의 밀봉부(52)의 두께는 제1 및 제2 글라스기판(53,54)의 대향면 위에 형성된 쌍방의 금속 박막(62)의 합계 막 두께(2 ×t')분만큼 수직 도전부(56) 이외의 부위보다 커진다. 즉, 밀봉부(52)의 두께에 변동이 생기고, 이 때문에 액정층의 두께 분포가 불균일하게 되어, 액정표시를 한 경우에 배경색에 색 얼룩이 생긴다고 하는 문제점이 있었다.
또한, 상기 밀봉부(52)는 상기한 바와 같이 엑폭시 수지를 주성분으로 하는 밀봉재를 틀 형상 패턴으로 스크린 인쇄하여 형성하고 있기 때문에, 밀봉부(52)의 표면 및 하면에는 수지 박막(64)이 형성되고, 그 결과로 인하여 수지 박막(64)이 절연막으로서 작용하여 도전불량이 생긴다고 하는 문제점이 있었다. 즉, 예를 들면 도20에 도시한 바와 같이 제1 글라스기판(53)의 표면에는 ITO막(61) 및 금속 박막(62)이 적층되고, 밀봉부(52)의 하면에는 수지 박막(64)이 형성된다. 마찬가지로 밀봉부(52)의 표면에도 동일한 수지 박막(64)이 형성된다. 이 때문에, 이 수지 박막(64)에 의해 ITO막(60,61)과 도전입자(59)의 도전이 방해되어 도전불량이 생기는 경우가 있다는 문제점이 있었다.
본 발명의 제1 목적은 색 얼룩의 발생을 회피하여 신뢰성을 향상시킨 액정표시소자 및 그 제조방법을 제공하는 것이다.
본 발명의 제2 목적은 색 얼룩 및 도전불량의 발생을 회피하여 신뢰성을 향상시킨 액정표시소자 및 그 제조방법을 제공하는 것이다.
도1은 본 발명의 1실시형태에 따른 액정표시소자를 나타내는 단면도이다.
도2는 도1의 A-A선 화살표 방향에서 본 도면이다.
도3은 밀봉부(密封部)의 평면도이다.
도4는 수직 도전부와 그 근방을 나타내는 평면도이다.
도5는 도4의 C-C선 단면도이다.
도6은 도4의 D-D선 단면도이다.
도7은 도5의 E부분의 확대 단면도이다.
도8은 본 발명의 1실시형태에 따른 액정표시소자의 제조방법을 나타내는 전체 공정도이다.
도9는 투명도전막 형성공정의 공정도이다.
도10은 투명절연막 형성공정의 공정도이다.
도11은 도금 공정의 공정도이다.
도12는 배향 처리공정의 공정도이다.
도13은 밀봉부 형성공정의 공정도이다.
도14는 액정주입 및 분단(breaking)공정의 공정도이다.
도15는 편광판 부착 및 구동IC 설치공정의 공정도이다.
도16은 종래의 액정표시소자를 모식적으로 나타낸 평면도이다.
도17은 종래의 밀봉부의 요부 단면도이다.
도18은 도16의 X-X선 단면도이다.
도19는 도18의 Y-Y선 단면도이다.
도20은 종래의 수직 도전부의 요부 확대 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 제1 글라스기판(제1 투명기판) 2 : 제1 투명도전막
5 : 금속 박막 8 : 제2 글라스기판(제2 투명기판)
9 : 제2 투명도전막 12 : 밀봉부
13 : 액정 18 : 도전 밀봉부
21 : 제1 스페이서(제1 스페이서 부재)
22 : 제2 스페이서(제2 스페이서 부재)
24 : 돌기부
밀봉부에 설치된 도전부(수직 도전부)는 투명도전막(ITO막)사이의 도전을 확보하기 위한 것이기 때문에 이 도전부에서의 투명도전막 상의 금속 박막은 불필요하다고 생각된다.
그렇지만, 도전부 상에는 투명절연막이 도포되지 않기 때문에, 도금처리를 실시한 경우, 이 도전부의 투명도전막 상에는 금속 박막이 필연적으로 도포된다.
한편, 액정표시소자의 생산효율을 고려하면, 종래 기술에서 채택한 바와 같이 1장의 대형 글라스기판에「멀티-셀 본딩」을 행하여 고효율로 액정 셀을 생산할 필요가 있다.
따라서, 현재 상태의 생산 기술 및 작업효율 등을 고려하면 금속 박막이 투명도전막에 도포되는 것을 전제로 하여 액정표시 동안의 배경색의 색 얼룩에 대처하는 것이 바람직하다고 생각된다.
그래서, 본 발명자는 도전부의 투명도전막 상에 금속 박막이 도포되는 것을 전제로 하여 상기 제1 목적을 달성할 수 있는 액정표시소자를 얻기 위하여 연구한 결과, 색 얼룩이 생기는 것을 최대한으로 억제하여 균일한 배경색을 얻기 위해서는 액정층의 두께의 변동을 O.1㎛ 이하로 억제해야 한다는 것을 알았다. 그리고, 이러한 액정층의 두께의 변동을 O.1㎛ 이하로 억제하기 위해서는 도전부에 혼입되는 제1 스페이서 부재를, 도전부 이외의 밀봉부 내에 혼입되는 제2 스페이서 부재보다도 소정치 X만큼 작게 형성하여 밀봉부의 두께를 감소시킴으로써, 액정층의 두께 분포를 대략 균일하게 하는 것이 필요하다는 것을 알았다.
본 발명은 상기한 연구결과에 기초하여 이루어진 것이다. 따라서, 본 발명에 따른 액정표시소자는, 제1 투명도전막이 표면에 형성된 제1 투명기판과, 상기 제1 투명도전막과 대향하는 면에 제2 투명도전막이 형성된 제2 투명기판과, 상기 제1 투명기판과 상기 제2 투명기판의 사이에 끼워진 액정과, 이 액정을 밀봉하는 밀봉부와, 구동회로를 구비하고, 상기 밀봉부는 상기 제1 투명도전막과 상기 제2 투명도전막을 전기적으로 연결하도록 배치된 도전부를 가지고 있고, 상기 도전부를 포함하는 상기 제1 및 제2 투명도전막의 각각의 소정 표면에 금속 박막이 도포되어 있으며, 이 금속 박막에 접속된 상기 구동회로에 의해 액정표시의 제어를 행하는 액정표시소자에 있어서, 상기 밀봉부에 대략 균일하게 분산되어 혼입되어 상기 밀봉부의 두께를 제어하는 복수의 스페이서 부재를 포함하며, 상기 스페이서 부재는 상기 도전부에 혼입된 제1 스페이서 부재와, 상기 도전부 이외의 밀봉부내에 혼입된 제2 스페이서 부재로 이루어지고, 상기 제1 스페이서 부재의 입자 직경은 상기 제2 스페이서 부재의 입자 직경보다도 소정치 X만큼 작은 것을 특징으로 한다.
상기 구성에 의하면, 도전부에 혼입된 제1 스페이서 부재는 상기 도전부 이외의 밀봉부내에 혼입된 제2 스페이서 부재보다도 소정치 X만큼 작은 입자 직경을 가지므로, 투명도전막 상에 금속 박막이 도포되어 있는 경우에도 도전부에서의 밀봉부의 두께를 작게 할 수가 있어, 액정층의 두께 분포를 대략 균일하게 하는 것이 가능해진다.
그리고, 본 발명자는 더욱 연구를 한 결과, 상기 소정치 X는 금속 박막의 막 두께 t에 의존한다는 것을 알았고, 구체적으로는 상기 소정치 X를 X = (2t + 0.5)∼(2t - 0.6)㎛의 범위로 설정함으로써, 상기 밀봉부의 두께를 대략 균일하게 할 수 있어, 액정표시 동안의 배경색의 색 얼룩을 제거할 수 있다는 것을 알았다.
그래서, 본 발명은 상기 소정치 X는 X = (2t + 0.5)∼(2t - 0.6)㎛(t는 상기 금속 박막의 막 두께)로 설정되어 있는 것도 특징으로 한다.
또, 본 발명의 제2 목적을 달성할 수 있는 액정표시소자를 얻기 위해 본 발명자가 연구한 결과, 수지 박막의 막 두께를 초과하는 높이를 갖는 다수의 돌기부를 금속 박막에 형성함으로써 도전불량의 발생을 회피할 수 있다는 것을 알았다.
따라서, 본 발명에 따른 액정표시소자는, 다수의 도전부재가 상기 도전부에 혼입되어 있음과 동시에, 다수의 돌기부가 상기 금속 박막에 형성되어 있으며, 상기 제1 및 제2 투명도전막이 상기 도전부재 및 상기 돌기부를 통해 전기적으로 연결되는 것을 특징으로 한다.
또한, 본 발명자의 연구결과로부터 상기 밀봉부의 표면 및 하면에 형성되는 수지 박막의 막 두께는 0.04㎛ 이하인 것이 판명되었다. 따라서, 상기 돌기부의 피크(peak) 높이는 적어도 수지 박막의 막 두께보다도 크게 할 필요가 있다. 한편, 돌기부의 피크 높이가 과도하게 큰 경우는 밀봉부의 두께 제어가 곤란하게 된다. 또한, 돌기부의 1㎛2당의 개수가 적은, 즉 돌기부의 개수 밀도가 작은 경우에는 도전부재와 돌기부가 서로 비접촉 상태가 된다. 그 반면에, 개수 밀도가 큰 경우에는 인접하는 돌기부끼리 합쳐지게 될 우려가 있다. 따라서, 돌기부의 피크 높이 및 개수 밀도에는 최적 범위가 있다고 생각된다.
그래서, 본 발명자가 여러 가지의 실험을 한 결과, 돌기부의 피크 높이를 0.05∼0.50㎛, 개수 밀도를 0.1∼0.5개/㎛2로 각각 설정함으로써 돌기부와 도전부재가 서로 확실하게 접촉하여 제1 및 제2 투명도전막 사이의 도전을 확보할 수 있는 것이 판명되었다.
따라서, 본 발명에 따른 액정표시소자는, 상기 돌기부의 피크 높이가 0.05∼0.50㎛로 설정되고, 또한 상기 돌기부의 개수 밀도가 0.1∼0.5개/㎛2로 설정되어 있는 것도 특징으로 한다.
또한, 상기 제1 목적을 달성하기 위해서 본 발명은, 1) 제1 및 제2 투명기판의 대향 면에 소정 패턴으로 이루어지는 제1 및 제2 투명도전막을 형성하는 공정과,
2) 액정표시부에 대응하는 상기 제1 및 제2 투명도전막 상에 제1 및 제2 투명절연막을 형성하는 공정과,
3) 상기 제1 및 제2 투명절연막을 마스크로 사용하여 무전계(無電界) 도금을 행하여, 상기 제1 및 제2 투명절연막이 형성되어 있지 않은 상기 제1 및 제2 투명도전막의 부분 상에 선택적으로 합금을 침적시킴으로써, 금속 박막을 상기 제1 및 제2 투명도전막의 상기 부분 상에 형성하는 공정과,
4) 상기 제1 및 제2 투명기판중의 한 쪽의 기판 상에, 제2 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 메인(main) 밀봉부를 형성하는 공정과,
5) 상기 제1 및 제2 투명기판중의 다른 쪽의 기판 상에, 상기 제2 스페이서 부재의 입자 직경보다 소정치만큼 작은 입자 직경을 갖는 제1 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 도전 밀봉부를 형성하는 공정과,
6) 상기 메인 밀봉부와 상기 도전 밀봉부가 서로 정합하도록 상기 제1 투명기판과 상기 제2 투명기판을 적층해서 상기 메인 밀봉부와 상기 도전 밀봉부로 밀봉부를 형성하는 공정과,
7) 상기 밀봉부에 액정을 주입하고 상기 적층된 제1 및 상기 제2 투명기판을 복수의 액정 셀로 분단하는 공정으로 이루어지는 액정표시소자의 제조방법을 제공한다.
또한, 상기 제2 목적을 달성하기 위해서 본 발명은, 1) 제1 및 제2 투명기판의 대향 면에 소정의 패턴으로 이루어지는 제1 및 제2 투명도전막을 형성하는 공정과,
2) 액정표시부에 대응하는 상기 제1 및 제2 투명도전막 상에 제1 및 제2 투명절연막을 형성하는 공정과,
3) 상기 제1 및 제2 투명절연막을 마스크로 사용하여 무전계 Ni-P합금 도금을 행하여, 이 제1 및 제2 투명절연막이 형성되어 있지 않은 상기 제1 및 제2 투명도전막의 부분 상에 선택적으로 Ni-P합금을 침적시키고, 계속해서 소정의 무전해 금 도금조(planting bath)를 사용하는 무전해 Au 도금을 행하여, P와의 치환반응에 의해서 Ni막 상에 Au를 침적시킴으로써, 표면에 소정의 피크 높이 H와 개수 밀도 ρ를 갖는 다수의 돌기부가 형성된 금속 박막을 상기 제1 및 제2 투명도전막의 상기 부분 상에 형성하는 공정과,
4) 상기 제1 및 제2 투명기판중의 한 쪽의 기판 상에, 제2 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 메인 밀봉부를 형성하는 공정과,
5) 상기 제1 및 제2 투명기판중의 다른 쪽의 기판 상에, 상기 제2 스페이서 부재의 입자 직경보다 소정치 만큼 작은 입자 직경을 갖는 제1 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 도전 밀봉부를 형성하는 공정과,
6) 상기 메인 밀봉부와 상기 도전 밀봉부가 서로 정합하도록 상기 제1 투명기판과 상기 제2 투명기판을 적층해서 상기 메인 밀봉부와 상기 도전 밀봉부로 밀봉부를 형성하는 공정과,
7) 상기 밀봉부에 액정을 주입하고 상기 적층된 제1 및 제2 투명기판을 복수의 액정 셀로 분단하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
[실시형태]
이하, 본 발명의 실시형태를 도면에 따라서 상세히 설명한다.
도1은 본 발명의 1실시형태에 따른 액정표시소자의 단면도이다. 본 실시형태에 따른 액정표시소자는 콘트라스트(contrast)가 높은 STN(Super Twisted Nematic)형 액정표시소자에 적용한 것이다.
도1에 있어서, 도면부호 1은 저 알칼리(low alkali) 글라스 등으로 이루어지는 직사각형 형상의 제1 글라스기판(1)(제1 투명기판)을 나타낸다. 이 제1 글라스기판(1)의 표면에는 소정 형상으로 패터닝된 ITO로 이루어지는 제1 투명도전막(ITO막)(2)이 형성되어 있다. 또, 이 제1 투명도전막(2)의 표면 상에서 액정표시부에 대응하는 부분에는 SiO2-TiO2로 이루어지는 제1 투명절연막(3)이 적층되어 있다. 또한, 이 제1 투명절연막(3)의 표면에는 폴리이미드 등으로 이루어지는 제1 배향막(orientation film)(4)이 적층되어 있다.
또한, 액정표시부 바깥쪽의 이 제1 투명도전막(2)의 표면상에는 Ni, Au 등으로 이루어지는 금속 박막(5)이 도포되어 있고, 금속 박막(5)상에는 구동IC(6)가 착되어 있다. 이 구동IC(6)는 보호수지(7)로 도포되어 있다.
상기 제1 글라스기판(1)과 같은 재료로 이루어지는 제2 글라스기판(제2 투명기판)(8)이 상기 제1 글라스기판(1)과 대향하여 배치되어 있고, 상기 제1 투명도전막(2)에 대향하는 제2 글라스기판(8)의 표면상에는 ITO로 이루어지는 제2 투명도전막(ITO막)(9)이 형성되어 있으며, 이 제2 투명도전막(9)의 표면상에는 SiO2-TiO2로 이루어지는 제2 투명절연막(10)이 형성되어 있고, 또한 이 제2 투명절연막(10)의 표면상에는 폴리이미드 등으로 이루어지는 제2 배향막(11)이 적층되어 있다.
또한, 제1 및 제2 글라스기판(1,8)의 사이에는 틀 형상의 밀봉부(12)가 끼워져 있다. 이 밀봉부(12)의 내부에는 액정(13)이 주입되어 있고, 이 액정(13)은 밀봉부(12)와 제1 및 제2 배향막(4,11)으로 둘러싸여 이들과 함께 액정 셀을 형성하고 있다. 또한, 제1 및 제2 글라스기판(1,8)의 배면 측에는 각각 편광판(14,15)이 부착되어 있다.
또, 본 실시형태에서는 제1 투명도전막(2)이 세그먼트(segment)측 표시전극부(2a)와 외부 전극부(2b)를 구성하고, 또한 제2 투명도전막(9)이 공통(common)측 표시전극을 구성하고 있다.
도2는 도1의 A-A선 화살표 방향에서 본 도면이다.
즉, 제1 글라스기판(1)의 표면상에는 소정 패턴으로 패터닝된 제1 투명도전막(2)에 의해 7개의 세그먼트측 표시전극부(2a)가 형성되어 있다. 그리고, 이 세그먼트측 표시전극부(2a)의 표면에는 절개부(16)를 갖는 대략 직사각형 형상의 투명절연막(3)이 적층되어 있고, 금속 박막(5)은 투명절연막(3)을 마스크로 사용하여 상기 제1 투명도전막(2)상에 선택적으로 도포되어 있다. 이 금속 박막(5)에 의해 선폭이 1OO㎛ 이하인 고정세한 접속배선이 형성되어 있다.
그리고, 상기 절재부(16)에 의해 형성된 오목부에는 제1 투명도전막(2)과 제2 투명도전막(9)의 사이를 도전시키기 위한 수직 도전부(17)가 설치되어 있다.
즉, 밀봉부(12)는 도3에 도시한 바와 같이 도전 밀봉부(18)와 이 도전 밀봉부(18) 이외의 메인 밀봉부(19)로 구분되어 있고, 도전 밀봉부(18)는 제1 투명도전막(2)과 제2 투명도전막(9)을 전기적으로 연결시켜 제1 및 제2 투명도전막(2,9)이 서로 도전 가능하게 되어 있다.
도4는 수직 도전부(17)와 그 근방을 나타내는 평면도이다.
상기 메인 밀봉부(19)의 아래쪽에는 제1 투명절연막(3)이 형성되어 있고, 이 제1 투명절연막(3)의 아래쪽에는 세그먼트측 표시전극부(2a)로서의 제1 투명도전막(2)이 형성되어 있다. 또한, 상기 제1 투명절연막(3)이 형성되어 있지 않은 제1 투명도전막(2)상의 부분에는 금속박막(5)이 도포되어 있다.
한편, 도전 밀봉부(18)측에서, 제2 투명도전막(9)의 하면과 제1 투명도전막(2)의 표면에는 금속 박막(5)이 형성되어 있고, 이에 따라 제2 투명도전막(9)과 제1 투명도전막(2)은 그 사이에 끼워진 도전 밀봉부(18)를 통해서 전기적으로 접속되어 있다.
도5는 도4의 C-C선 단면도이고, 도6은 도4의 D-D선 단면도이다.
상술한 바와 같이, 제1 투명도전막(2)의 상면 및 제2 투명도전막(9)의 하면에는 금속 박막(5)이 형성되어 있고, 도전 밀봉부(18)는 이 금속 박막(5)사이에 끼워져 있다.
그리고, 도5에 도시한 바와 같이 도전 밀봉부(18)에는 금속 박막(5)사이에서의 도전을 제공하기 위한 Au로 이루어지는 다수의 도전입자(20)와, 밀봉부(12)의 두께를 제어하기 위한 다수의 제1 스페이서(21)(제1 스페이서 부재)가 혼입되어 있다.
또한, 도6에 도시한 바와 같이 메인 밀봉부(19)에는 제1 스페이서(21)의 입자 직경보다도 큰 입자 직경을 갖는 제2 스페이서(22)(제2 스페이서 부재)가 대략 균일하게 분산되어 함유되어 있다. 즉, 제1 스페이서(21)의 입자 직경(이하,「제1 스페이서 직경(D1)」라고 칭한다)이 제2 스페이서(22)의 입자 직경(이하,「제2 스페이서 직경(D2)」라고 칭한다)보다도 소정치 X ㎛만큼 작은 입자 직경을 갖도록 하는 상기 제1 및 제2 스페이서(21,22)가 각각 도전 밀봉부(18) 및 메인 밀봉부(19)에 대략 균일하게 분산되어 혼입되어 있다.
그리고, 소정치 X는 구체적으로는 식 (1)에 나타내는 범위로 설정되고 있다.
X = {(2t + 0.5)∼(2t - 0.6) } ----- (1)
여기서, t는 금속 박막(5)의 막 두께이다.
이와 같이 소정치 X의 범위를 수 (1)과 같이 설정하는 이유는 다음과 같다.
즉, 상기한 바와 같이 제1 투명도전막(2)의 표면 및 제2 투명도전막(9)의 하면에는 금속 박막(5)이 형성되어 있다. 따라서, 액정층의 두께, 즉 밀봉부(12)의 두께를 균일하게 하여 액정표시에 색 얼룩이 생기는 것을 회피하기 위해서는 제1 스페이서 직경(D1)을 제2 스페이서 직경(D2)보다도 소정치 X만큼 작게 해야 할 필요가 있다.
밀봉부(12)는 제1 및 제2 글라스기판(1,8)을 가열 압착에 의해 부착함으로써 얻어진다. 소정치 X가 (2t + 0.5)를 넘으면 제1 및 제2 글라스기판(1,8)을 가열 압착에 의해 부착한 후에 도전 밀봉부(18)의 두께가 메인 밀봉부(19)의 두께보다도 얇게 되어, 액정층의 두께 분포를 대략 균일하게 하는 것이 곤란해진다. 그 반면에, 소정치 X가 (2t - 0.6)미만인 경우에는 메인 밀봉부(19)의 두께가 도전 밀봉부(18)의 두께보다도 얇게 되어, 액정층의 두께 분포를 대략 균일하게 제어하는 것이 곤란해진다. 따라서, 제1 및 제2 스페이서(21,22)의 스페이서 직경을 식 (1)에 나타내는 범위 이외로 설정하면 액정층의 두께의 변동이 O.1㎛을 넘어 이 두께 분포의 균일성을 손상시키고, 이에 따라 액정표시 동안에 배경색에 색 얼룩이 생긴다. 이 때문에, 상기한 바와 같이 소정치 X를 (2t + 0.5)∼(2t - 0.6) ㎛, 보다 바람직하게는 (2t + 0.4)∼(2t - 0.1) ㎛로 설정하였다.
또한, 본 실시형태에서는 도7에 도시한 바와 같이, 각 금속 박막(5)에는 표면에 다수의 돌기부(24)가 형성되어 있다. 즉, 상술한 바와 같이, 종래의 액정표시소자에서는 밀봉부(12)가 엑폭시 수지를 주성분이라고 하고 있다. 스크린 인쇄에 의해 밀봉부(12)를 형성할 때에 밀봉부(52)의 하면 및 표면에 수지 박막(23)이 형성된다. 따라서, 도전 밀봉부(18)의 하면 및 표면에도 수지 박막(23)이 형성되게 되어, 이 수지 박막(23)이 금속 박막(5)과 도전입자(20)의 접촉을 방해하는 절연막으로서 작용하여, 도전불량을 야기할 우려가 있다.
이 때문에, 본 실시형태에서는 금속 박막(5)의 표면에 다수의 돌기부(24)를 설치함으로써 금속 박막(5)과 도전입자(20)의 사이에서 도전불량이 생기는 것을 회피하고 있다. 구체적으로, 돌기부(24)의 피크 높이 H(소정 높이)는 0.05∼0.50㎛로 설정하고, 돌기부(24)의 개수 밀도 ρ는 0.1∼0.50개/㎛2로 설정하고 있다.
이와 같이 돌기부(24)의 피크 높이 H와 개수밀도 ρ를 상기한 수치로 한정하는 이유는 다음과 같다.
(a) 돌기부(24)의 피크 높이 H
다수의 돌기부를 설치함으로써 금속 박막(5)과 도전입자(20) 사이의 도전을 확보할 수가 있다. 그러나, 수지 막 두께는 0.04㎛ 정도이기 때문에 돌기부(24)의 피크 높이 H가 0.05㎛ 미만인 경우에는 수지 박막(23)의 막 두께 쪽이 커질 가능성이 있어, 도전불량이 생기는 것을 회피한다고 하는 소기의 목적을 달성하지 못할 우려가 있다. 한편, 돌기부(24)의 피크 높이 H가 0.50㎛를 넘으면 피크 높이 H가 너무 커져 제1 스페이서(20)에 기초한 액정층의 두께 제어가 곤란해진다. 이 때문에, 본 실시형태에서는 돌기부(24)의 피크 높이 H(소정 높이)를 0.05∼0.50㎛로 설정하였다.
(b) 돌기부(24)의 개수 밀도 ρ
금속 박막(5)과 도전입자(20)사이의 도전을 확보하기 위해서는 돌기부(24)의 개수 밀도도 중요한 요소가 된다. 즉, 돌기부(24)의 개수밀도 ρ가 0.1개/㎛2미만인 경우에는 도전입자(20)가 수지 박막(23)에만 접촉하고 금속 박막(5)에는 비접촉 상태가 되는 영역이 생기게 되어 도전불량을 야기할 우려가 있다. 한편, 돌기부(24)의 폭이 1㎛정도이기 때문에, 개수 밀도 ρ가 0.5개/㎛2를 넘으면 인접하는 돌기부(24)끼리 합쳐져서 평탄하게 될 우려가 있다. 이 때문에, 본 실시형태에서는 돌기부(24)의 개수 밀도 ρ를 0.1∼0.5개/㎛2으로 설정하였다.
다음에, 상기 액정표시소자의 제조방법에 관해서 설명한다.
도8은 본 발명의 1실시예에 따른 액정표시소자의 제조방법을 나타내는 전체 공정도이고, 도9∼도15는 각 공정의 상세 내용을 나타내는 공정도이다.
우선, 도8의 투명도전막 형성공정(30)에서는 제1 및 제2 글라스기판(1,8)의 표면상에 소정 패턴으로 이루어지는 제1 및 제2 투명도전막(2,9)을 형성한다.
보다 상세하게는, 도9에 도시한 바와 같이, 주지의 스퍼터링법 등에 의해 한쪽의 표면 전역에 ITO막이 도포된 제1 및 제2 글라스기판(1,8)을 준비하고(스텝 30a), 계속되는 세정공정(30b)에서 세정을 실시하여 ITO 막의 표면 등에 부착되어 있는 오물이나 먼지를 제거한다. 이어서, 패터닝 공정(30c)에서는 주지의 포토리소그래피(photolithography) 기술을 이용하여 소정 패턴의 제1 및 제2 ITO막(2,9)을 형성한다. 즉, ITO막 상에 레지스트 패턴을 형성한 후, 이 레지스트 패턴을 마스크로 하여 에칭 처리를 실시하고, 이 에칭 처리를 실시한 후에 레지스트를 제거하며, 이에 따라 소정 패턴으로 패터닝된 제1 및 제2 ITO막(2,9)을 형성한다.
이어서, 도8의 투명절연막 형성공정(31)에서는 액정표시부에 대응하는 제1 및 제2 ITO막(2,9)의 표면 상에 제1 및 제2 투명절연막(3,10)을 형성한다.
보다 상세하게는, 도10에 도시한 바와 같이, 인쇄공정(31a)에서는 후술하는 도금공정(32)에서 액정표시소자의 표시부에 도금이 부착되지 않도록 하는 형상을 갖는 플렉소 판을 준비하고 플렉소 인쇄(flexography)에 의해 Si-Ti 알코사이드(alkoxide)액을 제1 및 제2 ITO막(2,9)의 표면에 도포한다. 여기서, Si-Ti 알코사이드액은 SiO2및 TiO2환산으로 SiO2:TiO2= 1:1이 되도록 성분조정하고, 또한 투명절연막(3,10)의 막 두께가 0.05∼0.08㎛가 되도록 플렉소 인쇄의 인쇄 조건 및 Si-Ti 알코사이드액의 점도가 조정된다.
그리고, 계속되는 건조공정(31b)에서는 80℃로 가열된 핫 플레이트(hot plate)상에서 3∼5분 동안 건조하고, 이어서 자외선(UV) 조사공정(31c)에서는 고압 수은 램프 등을 이용하여 파장 250nm의 자외선을 조사하며, 그후 소성(燒成; baking)공정(31d)에서는 300℃에서 30분 동안 소성처리를 행함으로써, SiO2-TiO2으로 이루어지는 투명절연막(3,10)이 제1 및 제2 ITO막(2,9)의 표면에 적층된다.
다음에, 도8의 도금공정(32)에서는 무전해(無電解) 도금에 의해 상기 제1 및 제2 글라스기판(1,8)상에 금속 박막(5)을 형성한다.
보다 상세하게는, 도11에 도시한 바와 같이 세정공정(32a)에서 알칼리성 용액을 사용하여 탈지(脫脂)를 행한 후, 중화(中和)공정(32b)에서 염산에 의해 중화시키고, 이어서 촉매(catalyst)처리공정(32c)에서는 촉매로 호칭되는 Sn-Pd 혼합용액에 상기 제1 및 제2 글라스기판(1,8)을 침지(浸漬)한 후에 수세(水洗)한다. 그후, 촉진제(accelerator)처리공정(32d)에서는 황산이나 염산 등을 촉진제 액으로 사용하여 상기 제1 및 제2 글라스기판(1,8)을 상기 촉진제 액에 침지하여, 도금금속의 침적이 용이하게 되도록 표면에 촉매금속 핵(catalytic metal nuclei)(Pd)을 시드(seed)로서 붙인다. 그리고, 이후 무전해 Ni-P 도금공정(32e)에서는 투명절연막(3,10)을 마스크로 사용하고 포스핀산염(phosphinate)을 환원제로 사용하여 무전해 Ni-P합금도금을 행함으로써, 투명절연막(3,10)이 적층되어 있지 않은 ITO막(2,9)상에 선택적으로 Ni-P 합금을 침적시킨다. 그리고, 계속되는 무전해 Au 도금공정(32f)에서는 오쿠노화학공업 주식회사(Okuno Chemical Industries Co., Ltd.)제의 무덴 골드(Muden Gold)를 무전해 금 도금조로서 사용하여 P와의 치환반응에 의해서 Ni막 상에 Au를 침적시킴으로써, 표면에 다수의 돌기부(24)가 형성된 금속 박막(5)이 제1 및 제2 투명도전막(2,9)의 표면상에 도포된다. 그리고, 최종적으로 열처리공정(32g)에서는 Ni의 부착력을 증가시키기 위해서 250℃에서 30분 정도의 열처리를 실시한다.
다음에, 도8의 배향처리공정(33)에서는 액정분자를 일정 방향으로 배향시키기 위한 제1 및 제2 배향막(4,11)을 제1 및 제2 글라스기판(1,8)상에 도포한다.
보다 상세하게는, 도12에 도시한 바와 같이, 세정공정(33a)에서는 금속 박막(5)이 제1 및 제2 ITO막(2,9)상에 도포된 제1 및 제2 글라스기판(1,8)상에 소정의 조건하에서 세정처리를 실시한다. 그후, 배향막 도포공정(33b)에서는 플렉소 인쇄에 의해 폴리이미드계 재료를 제1 및 제2 글라스기판(1,8) 상에 도포하여 제1 및 제2 배향막(4,11)을 적층하고, 계속되는 소성공정(33c)에서는 소정조건 하에서 소성처리를 실시한다. 이어서, 러빙(rubbing)처리공정(33d)에서는 액정분자를 일정 방향으로 배향시키기 위해서 배향막(4,11)의 표면을 회전 금속 로울러에 감겨진 가죽 포(buff cloth)로 일정 방향으로 문질러 러빙처리를 행한다.
다음에, 도8의 밀봉부 형성공정(34)에서는 스크린 인쇄를 사용하여 액정주입구를 갖는 메인 밀봉부(19)를 제1 글라스기판(1) 상에 형성함과 동시에, 도전 밀봉부(18)를 제2 글라스기판(8)상에 형성하고, 양자를 조합하여 밀봉부(12)를 형성한다.
보다 상세하게는, 도13에 도시한 바와 같이, 메인 밀봉부 인쇄공정(34a)에서는 대략 틀 형상의 메인 밀봉용 스크린 판(screen form)을 준비하고, 글라스 파이버재(glass fiber material)의 제2 스페이서(22)를 대략 균일한 분포로 함유한 에폭시 수지를 제1 글라스기판(1)상에 스크린 인쇄하며, 이어서 가소성(假燒成; prebaking)공정(34b)에서는 가소성 처리를 실시하여 메인 밀봉부(19)를 형성한다. 그후, 갭 부재(gap member)살포공정(34c)에서는 액정층의 두께를 제어하기 위한 플라스틱제의 갭 부재를 메인 밀봉부(19)의 내부에 살포한다.
한편, 도전 밀봉부 인쇄공정(34d)에서는 선(線)형상의 도전 밀봉용 스크린 판을 준비하고, 제2 스페이서 직경(D2)보다도 소정치 X만큼 작은 제1 스페이서 직경(D1)을 갖는 제1 스페이서(21)와 Au로 이루어지는 도전입자(20)를 함유한 에폭시 수지를 제2 글라스기판(8)상에 스크린 인쇄하며, 그후 가소성공정(34e)에서는 가소성 처리를 실시하여 도전 밀봉부(18)를 형성한다. 그후, 기판부착공정(34f)에서는 메인 밀봉부(19)와 도전 밀봉부(18)가 동일 평면이 되도록 제1 글라스기판(1)과 제2 글라스기판(8)을 부착한다.
다음에, 도8의 액정주입·분단공정(35)에서는 밀봉부(12) 내부에 액정을 주입하고, 그후 멀티 셀 본딩에 의하여 형성된 액정 셀을 가진 글라스기판(1,8)을 각각의 액정 셀로 분단한다.
보다 상세하게는, 도14에 도시한 바와 같이, 가열압착공정(35a)에서는 상기한 바와 같이 부착한 제1 및 제2 글라스기판(1,8)에 대하여 소정 온도로 가열된 가열 프레스에 의해 가열압착(소성)한 후, 계속되는 스크라이빙(scribing)공정(35b)에서는 액정 주입구를 통해 액정이 용이하게 주입되도록 글라스 스크라이버(scriber)에 의해 스크립(scrip) 패턴으로 크랙 라인(crack line)을 긋는다. 그후, 일차 분단(breaking) 공정(35c)에서는 크랙 라인을 따라서 분단하여 스크립 패턴을 얻는다. 이어서, 액정주입공정(35d)에서는 진공 주입법으로 액정 주입구를 통해서 액정재료를 주입하고, 그후 이 액정 주입구를 UV경화 수지 등의 밀봉재로 밀봉한다. 그후, 외관검사공정(35e)에서는 이물질의 존재나 분단 불량의 유무 등의 소정의 조건하에서 외관검사를 행한다. 계속되는 2차 분단 공정(35f)에서는 상기 일차 분단 공정(35c)에서 분단이 실시된 크랙 라인과는 직교하는 방향으로 글라스기판(1,8)을 분단하여 다수의 액정 셀을 얻는다.
다음에, 도8의 편광판 부착·구동IC 설치공정(36)에서는 제1 및 제2 글라스기판(1,8)의 배면 측에 편광판(14,15)을 부착하고 COG설치에 의해 구동IC(6)을 제1 글라스기판(1) 상에 설치한다.
보다 상세하게는, 도15에 도시한 바와 같이, 세정 공정(36a)에서는 액정 셀의 기판 면이나 전극단자 면 등에 부착되어 있는 오물이나 먼지 등을 소정의 세정액을 사용하여 세정하여 제거한다. 그후, 편광판 부착 공정(36b)에서는 압력 롤러 부착장치에 의해 PVA나 옥소(iodine)를 함유한 편광판을 제1 및 제2 글라스기판(1,8)의 배면에 부착한다. 이어서, 구동IC 압착 공정(36c)에서는 구동IC(6)를 금속 박막(5)과 전기적으로 접속되는 소정 위치에 압착하여 설치하고, 이어서 보호수지 도포 공정(36d)에서는 실리콘 수지 등의 보호수지를 구동IC(6)의 외주에 도포하여 이 구동IC(6)을 보호한다. 최종적으로, 표시검사 공정(36e)에서는 전압을 인가하여 액정의 표시검사를 행하여 액정표시소자의 제조를 완료한다.
따라서, 본 실시 형태에 있어서는, 밀봉부(12)를 메인 밀봉부(19)와 도전 밀봉부(18)로 구분하여 개별적으로 제조한다. 또한, 도전 밀봉부(18)에 혼입되는 제1 스페이서(21)의 스페이서 직경(제1 스페이서 직경(D1))을 메인 밀봉부(19)에 혼입되는 제2 스페이서(22)의 스페이서 직경(제2 스페이서 직경(D2))보다도 소정치 X만큼 작게 형성하고 있다. 따라서, 밀봉부(12) 전체의 두께를 균일화하는 것이 가능해지므로 액정층의 두께 분포의 균일성을 확보할 수가 있어, 액정표시 동안의 배경색의 색 얼룩을 제거할 수가 있다. 또한, 금속 박막(5)의 표면에 소정 높이 H 및 소정의 개수 밀도 ρ를 갖는 다수의 돌기부를 형성함으로써, 제1 및 제2 투명도전막(2,9)사이의 도전이 확실하게 확보된다. 따라서, 도전불량이 생기는 것을 회피할 수가 있고, 이에 따라 신뢰성이 향상된 액정표시소자를 얻을 수 있다.
또, 본 발명은 상기 실시 형태에 한정되는 것이 아니다. 예를 들면 상기 실시 형태에서는 제1 글라스기판(1) 상에 메인 밀봉부(19)를 형성하고 제2 글라스기판(8)상에 도전 밀봉부(18)를 형성하고 있지만, 제1 글라스기판(1) 상에 도전 밀봉부(18)를 형성하고 제2의 글라스기판(8) 상에 메인 밀봉부(19)를 형성해도 되는 것은 말할 필요도 없다.
다음에, 본 발명의 실시예를 구체적으로 설명한다.
〔제1 실시예〕
제2 스페이서 직경(D2)을 동일 직경으로 하고 제1 스페이서 직경(D1)만이 다른 10종류의 액정 셀을 각 500개씩 견본으로서 준비하였다. 그리고, 이들 견본에 대하여 표시시험을 행하여 제1 스페이서 직경(D1)과 제2 스페이서 직경(D2)의 차분이 액정표시에 미치는 영향을 실험하였다.
우선, 길이 300mm, 폭 315mm, 두께 1.1mm의 크기를 갖는 2장의 글라스기판(제1 및 제2 글라스기판(1,8))을, 총계로 5000개의 액정 셀을 얻을 수 있는 매수만큼 준비하였다.
그리고, 스퍼터링법으로 제1 및 제2 글라스기판(1,8)의 표면상에 ITO막을 도포한 후, 상기한 바와 같은 주지의 포토리소그래피 기술을 이용하여 막 두께가 0.03㎛인 소정 패턴의 ITO막(2,9)을 상기 제1 및 제2 글라스기판(1,8) 상에 형성하였다.
그후, 액정표시소자의 표시부에 도금이 부착되지 않도록 하는 형상을 갖는 플렉소 판을 준비하고 플렉소 인쇄에 의해 Si-Ti 알코사이드액을 제1 및 제2 ITO막(2,9)의 표면에 도포하였다. 여기서, Si-Ti 알코사이드액은 SiO2및 TiO2환산으로 SiO2:TiO2=1:1이 되도록 성분조정하고, 또한 투명절연막(3,10)의 막 두께가 0.06㎛가 되도록 플렉소 인쇄의 인쇄 조건 및 Si-Ti 알코사이드액의 점도를 조정하였다.
이어서, 제1 및 제2 글라스기판(1,8)을 80℃로 가열된 핫 플레이트 상에서 3∼5분 동안 건조하고, 이후 고압 수은 램프를 사용하여 파장 250nm의 자외선을 조사하며, 이어서 300℃에서 30분 동안 소성(燒成)처리를 행하여, 액정표시에 사용되는 제1 및 제2 ITO막(2,9)의 표면상에 막 두께 0.06㎛의 SiO2-TiO2로 이루어지는 투명절연막(3,10)을 적층하였다.
다음에, 이와 같이 투명절연막(3,10)이 적층된 제1 및 제2 글라스기판(1,8)을 세정액으로 세정하여 탈지(脫脂)처리 등을 실시하였다. 여기서, 세정액으로서는 알칼리성 클린너(cleaner)[우에무라공업 주식회사(Uyemura ＆ Co., Ltd.)에 의해 제조된 C-4000]를 50g/l 함유한 알칼리 수용액을 사용하였다. 다음에, 염산 1OOml/l을 함유한 염산 수용액을 사용하여 중화처리를 한 후, 상기 제1 및 제2 글라스기판(1,8)을 Sn-Pd 혼합용액(촉매액)에 1∼3분 동안 침지하였다. 촉매액으로서는 우에무라공업 주식회사 제의 SKN-200을 100ml/l 함유한 수용액을 사용하였다. 그리고, 이러한 촉매처리가 종료한 후, 상기 제1 및 제2 글라스기판(1,8)을 수세(水洗)하고, 이어서 촉진제(accelerator)액에 침지하여 도금 금속의 침적이 용이하게 되도록 표면에 촉매 금속 핵(Pd)을 시드(seed)로서 붙였다. 여기서, 촉진제 액으로서는 우에무라공업 주식회사 제의 AL-106을 100ml/l 함유한 수용액을 사용하였다. 이어서, 투명절연막(3,10)을 마스크로 사용하고 포스핀 산염(phosphinate)을 환원제로 사용하여 무전해 Ni-P 도금을 행하여, 투명절연막(3,10)이 형성되어 있지 않은 ITO막(2,9) 상에 선택적으로 Ni-P합금을 침적하였다. 여기서, 무전해 Ni-P 도금조로서는 우에무라공업 주식회사 제의 NPR4를 사용하였다. 그후, 오쿠노화학공업 주식회사 제의 무덴 골드를 무전해 금 도금조로 사용하여 무전해 금 도금을 실시하여, P와의 치환반응에 의해 Ni막 상에 Au를 침적시킴으로써, 다수의 돌기부(24)를 갖는 금속 박막(5)을 ITO막(2,9)상에 도포하였다. 이어서, 온도 250℃에서 30분간 열처리를 실시하여 Ni의 부착력을 강화하였다. 또, 돌기부(24)의 피크 높이 H 및 개수 밀도 ρ를 전자현미경으로 계측한 바, 피크 높이 H는 0.17㎛, 개수 밀도는 0.18개/㎛2이었다.
다음에, 금속 박막(5)이 형성된 제1 및 제2 글라스기판(1,8)에 대하여 초음파 세정을 실시하고, 폴리이미드계 재료를 플렉소 인쇄에 의해 제1 및 제2 글라스기판(1,8) 상에 도포하였다. 그후, 온도 300℃에서 30분 동안 소성처리를 실시한 후, 액정분자를 일정 방향으로 배향시키기 위해서 폴리이미드계 재료가 도포된 면을, 회전 금속 로울러에 감겨짐 가죽 포(buff cloth)로 일정 방향으로 문질러 러빙처리를 행해서, 막 두께가 0.07㎛인 제1 및 제2 배향막(4,11)을 형성하였다.
이어서, 제2 스페이서(22)를 대략 균일한 분포로 함유한 엑폭시 수지를 제1 글라스기판(1)상에 스크린 인쇄하고, 이어서 온도 80℃에서 30분 동안 가소성(假燒成)을 실시하여 대략 틀 형상의 메인 밀봉부(19)를 형성했다. 그후, 액정층의 두께를 제어하기 위해서 갭 부재를 메인 밀봉부(19)의 내부에 살포하였다. 여기서, 제2 스페이서(22)로서는 제2 스페이서 직경(D2)이 6.3㎛인 글라스 파이버로 이루어지는 스페이서를 사용하고, 갭 부재로서는 액정층의 두께가 6㎛가 되도록 입자 직경이 6㎛인 플라스틱제의 갭 부재를 사용하였다.
한편, 스페이서 직경이 제2 스페이서 직경(D2)보다도 소정치 X만큼 작은 제1 스페이서(21)와 Au로 이루어지는 도전 입자(20)를 함유한 에폭시 수지를 제2 글라스기판(8)상에 스크린 인쇄하고, 이어서, 가소성 공정(34e)에서 온도 80℃에서 30분 동안 가소성을 실시하여 선형상의 도전 밀봉부(18)를 형성하였다. 여기서, 제1 스페이서 직경(D1)로서는 4.8∼6.3㎛ 사이의 것을 사용하였다. 또한, 도전 입자(20)로서는 입자 직경이 D1보다 0.7㎛만큼 큰 직경을 갖는 입자를 사용하여 도전 밀봉부(18)에 1중량%를 첨가하였다.
그후, 메인 밀봉부(19)와 도전 밀봉부(18)가 동일 평면이 되도록 제1 글라스기판(1)과 제2 글라스기판(8)을 부착하였다.
다음에, 서로 부착된 제1 및 제2 글라스기판(1,8)을 온도 180℃로 가열한 가열 프레스로 가열 압착하였다. 그후, 액정주입이 용이하게 되도록 제1 및 제2 글라스기판(1,8)상에 클랙 라인을 스크립 패턴으로 긋고, 다음에 크랙 라인을 따라서 제1 및 제2 글라스기판을 일체로 하여 스크립 패턴으로 분단하여 일차 분단을 행하였다. 그리고, 에스테르계의 STN형 액정재료를 진공주입법으로 액정 주입구를 통해서 밀봉부(12)의 내부에 주입하고, 그후 디스펜서(dispenser)를 사용하여 이 액정 주입구를 UV경화 수지 등의 밀봉재로 밀봉하였다.
이어서, 이물질의 존재나 분단 불량의 유무 등의 외관검사를 행하고, 이후 상기 일차 분단이 실시된 클랙 라인과는 직교하는 방향에서 2차 분단을 행하여 글라스기판(1,8)을 분단하여, 대형 글라스기판(길이 300mm, 폭 315mm, 두께 1.1mm)으로부터 다수의 액정 셀을 제조하였다.
이렇게 하여 본 제1 실시예에서는 제1 스페이서 직경(D1)만이 다른 10종류의 액정 셀을 각각 500개씩 제작하였다.
표시시험은 주파수 1024Hz, 전압 1.5V의 구형파를 각각 액정 셀에 인가하고 액정표시 동안의 배경색에 색 얼룩이 생기는가 아닌가를 관찰하여 액정 셀의 신뢰성을 평가하였다.
표1은 상기 실험결과를 나타낸다.
제1스페이서두께D1(㎛) 제2스페이서두께D2(㎛) 금속박막의 막두께(㎛) D2-D1(㎛) 시험 결과
불량률η(%) 평가
본발명의실시예 1 5.3 6.3 0.44×2 1.0 0.0 Ｏ
2 5.5 6.3 0.44×2 0.8 0.0 Ｏ
3 5.7 6.3 0.44×2 0.6 0.2 Ｏ
4 5.9 6.3 0.44×2 0.4 0.6 Ｏ
5 5.1 6.3 0.64×2 1.2 0.2 Ｏ
6 5.5 6.3 0.64×2 0.8 0.0 Ｏ
7 5.1 6.3 0.44×2 1.2 0.4 Ｏ
비교예 51 4.8 6.3 0.44×2 1.5 1.8 ×
52 6.1 6.3 0.44×2 0.2 2.4 ×
53 6.3 6.3 0.44×2 0 5.6 ×
54 5.9 6.3 0.64×2 0.4 2.6 ×
여기서, 금속 박막은 각각 다른 도금 조건에 의해 막 두께 t가 0. 44㎛와 0.64㎛인 두 가지를 제작하였다. 또, 막 두께 t가 0.44㎛인 금속 박막(5)의 경우에는 Ni층의 막 두께를 0.4㎛, Au층의 막 두께를 0.04㎛으로 각각 형성하고, 막 두께 t가 0.64㎛인 금속 박막(5)의 경우에는 Ni층의 막 두께를 0.6㎛, Au층의 막 두께를 0.04㎛로 각각 형성하였다.
비교예 51은 배경색에 색 얼룩이 생기는 불량률 η이 1.8%로 높았다. 이것은 비교예 51의 제1 스페이서 직경(D1)이 지나치게 작기 때문에 메인 밀봉부(19)의 두께가 도전 밀봉부(18)의 두께보다 크게 되어, 배경색에 색 얼룩이 발생할 확률이 높게 되었기 때문이라고 생각된다.
또한, 비교예 52∼54의 경우에는 제2 스페이서 직경(D2)과 제1 스페이서 직경(D1)의 차분이 지나치게 작기 때문에, 금속 박막(5)의 막 두께 t로 인하여 도전 밀봉부(18)의 두께가 메인 밀봉부(19)의 두께보다 커지게 되어, 배경색에 색 얼룩이 생겨 불량률이 2% 이상이 되어 원료대 제품비의 저하를 초대한다고 생각된다.
이에 반하여, 본 발명에 따른 실시예 1∼4는 소정치 X(=D2-D1)가 1.0∼0.4㎛의 범위내에 있고, 또한 본 발명에 따른 실시예 5,6 및 7은 소정치 X(=D2-D1)가 각각 1.2㎛, 0.8㎛ 및 1.2㎛이었다. 본 발명의 모든 실시예에서는 불량률 η이 1% 이하가 되어 원료대 저품비의 저하를 최대한으로 회피할 수 있는 것으로 판단된다.
상술한 바와 같이 액정층의 두께를 균일하게 유지하게 하기 위해서는 소정치 X를 (2t + 0.5)∼(2t - 0.6)㎛로 설정할 필요가 있다. 따라서, 금속 박막(5)의 막 두께 t가 0.44㎛인 경우에는 소정치 X(=D2-D1)가 1.38∼0.28의 범위내에 있어야 하고, 금속 박막(5)의 막 두께 t가 0.64㎛인 경우에는 소정치 X(=D2-D1)가 1.78∼0.68의 범위내에 있어야 한다. 그런데, 본 발명에 따른 실시예 1∼7에서는 소정치 X가 이들의 설정범위내에 들어가 있으므로 불량율 η을 1% 이하로 억제할 수가 있다고 생각된다. 특히, 소정치 X가 0.8∼1.2에 있는 본 발명의 실시예1,2 및 6의 경우에는 불량품이 생기지 않으므로, 이 범위의 소정치 X로 우수한 결과를 얻을 수 있다는 것이 확인되었다.
〔제2 실시예〕
다음에, 각각 다른 도금 조건하에서 다른 피크 높이 H 및 개수 밀도 ρ의 금속 박막(5)을 갖는 12종류의 액정 셀을 각각 500개씩 제작하고 표시시험을 하여 피크 높이 H 및 개수밀도 ρ가 액정표시의 품질에 미치는 영향을 실험하였다.
즉, 제1 실시예와 같은 제조조건으로 대형 글라스기판으로부터 견본으로서 다수의 액정 셀을 제작하였다.
여기서, 밀봉부(12)에 혼입하는 스페이서 직경으로서는 제1 스페이서 직경(D1)이 5.5㎛, 제2 스페이서 직경(D2)이 6.3㎛인 것을 사용하였다.
표시시험은 제1 실시예와 같은 조건하에서 주파수 1024Hz, 전압 1.5V의 구형파를 각각 액정 셀에 인가하고 액정표시의 배경색에 색 얼룩이 생기는가 아닌가를 관찰하여 액정 셀의 신뢰성을 평가하였다. 표2는 상기 실험결과를 나타낸다.
피크 높이H (㎛) 개수 밀도ρ(개/㎛2) 시험결과
불량률η(%) 평가
본발명의실시예 11 0.11 0.11 0.4 Ｏ
12 0.12 0.13 0.2 Ｏ
13 0.17 0.18 0 Ｏ
14 0.26 0.30 0.2 Ｏ
15 0.42 0.44 0.4 Ｏ
비교예 61 0 0 2.4 ×
62 0.03 0.04 3.2 ×
63 0.04 0.16 1.8 ×
64 0.04 0.24 2.8 ×
65 0.08 0.07 1.6 ×
66 0.12 0.06 1.8 ×
67 0.17 0.04 1.2 ×
비교예 61는 돌기부(24)를 형성하지 않은 경우이고, 불량률 η이 2.4%로 높았다. 이것은 상술한 바와 같이 종래의 액정표시소자에서는 수지 박막(23)이 절연막으로서의 작용을 달성할 확률이 높게 되기 때문이라고 생각된다.
또한, 비교예 62는 돌기부(24)가 형성되어 있지만, 피크 높이 H 및 개수 밀도 ρ가 모두 지나치게 작기 때문에, 금속 박막(5)과 도전 입자(20) 사이에서 도전 불량을 일으킬 수 있으므로 불량률 η이 높게 되는 것으로 생각된다.
비교예 63 및 비교예 64는 돌기부(24)의 개수 밀도 ρ가 0.16∼0.24개/㎛2로 본 발명의 범위 내에 있지만, 피크 높이 H가 지나치게 작기 때문에 수지 박막(23)이 절연막으로서 작용할 수 있다. 따라서, 상기 비교예 63 및 비교예 64의 경우에는 종종 소망의 도전이 이루어지지 않아서 불량률 η이 모두 1%를 넘는다.
비교예 65∼ 비교예 67은 피크 높이가 0.08∼0.17㎛로 본 발명의 범위 내에 있지만, 개수 밀도 ρ가 0.1개/μm2이하로 지나치게 작기 때문에 도전입자(20)가 돌기부(24)와 접촉하지 않고서 수지 박막(23)에만 접촉한다. 이 때문에 불량률 η이 높게 되는 것으로 생각된다.
이에 반하여, 본 발명에 따른 실시예 11∼실시예 15는 돌기부(24)의 피크 높이 H가 0.05∼0.50㎛, 돌기부(24)의 개수밀도 ρ가 0.1∼0.5개/㎛2의 범위에 있으므로, 모두 불량률이 0.5% 이하인 양호한 결과를 얻을 수 있는 것이 확인되었다.
이상 설명한 바와 같이, 본 발명에 따른 액정표시소자는 대략 균일하게 분산되어 상기 밀봉부에 혼입되어 상기 밀봉부의 두께를 제어하는 복수의 스페이서 부재를 포함하고, 상기 스페이서 부재가 상기 도전 밀봉부에 혼입된 제1 스페이서 부재와, 상기 도전 밀봉부 이외의 밀봉부내에 혼입된 제2 스페이서 부재로 이루어지며, 상기 제1 스페이서 부재의 입자 직경이 상기 제2 스페이서 부재의 입자 직경보다 소정치 X만큼 작기 때문에, 투명도전막 상에 금속 박막이 도포되어 있는 경우라도 도전 밀봉부에서의 밀봉부의 두께를 작게 할 수가 있어, 액정층의 두께 분포를 대략 균일하게 하는 것이 가능해지므로, 액정표시 동안의 배경색에 색 얼룩의 발생을 회피할 수가 있다.
또한, 상기 소정치 X를 X= (2t + 0.5)∼(2t - 0.6)㎛(t는 상기 금속 박막의 막 두께)로 설정함에 따라 배경색에 색 얼룩의 발생을 확실하게 회피할 수가 있으므로 액정표시소자의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 도전부재가 상기 도전 밀봉부에 혼입되어 있고 다수의 돌기부가 상기 금속 박막상에 형성되어 있다. 따라서, 상기 제1 및 제2 투명도전막이 상기 도전부재 및 상기 금속 박막을 통해 전기적으로 연결되어 있기 때문에, 밀봉부의 표면 및 하면에 수지 박막이 형성된 경우라도 도전부재와 돌기부의 사이에서 도전을 확보하는 것이 가능해지므로 도전불량의 발생을 제거할 수 있다.
또한, 상기 돌기부의 피크 높이를 0.05∼0.50㎛로 설정되고, 또한 상기 돌기부의 개수 밀도를 0.1∼0.5개/㎛2로 설정함으로써, 도전입자와 금속 박막 사이의 도전불량을 확실하게 회피할 수가 있으므로 액정표시소자의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 제1 투명도전막이 표면에 형성된 제1 투명기판과, 이 제1 투명기판과 대향하는 면에 제2 투명도전막이 형성된 제2 투명기판과, 상기 제1 투명기판과 상기 제2 투명기판의 사이에 끼워진 액정과, 이 액정을 밀봉하는 밀봉부와, 구동회로를 구비하고, 상기 밀봉부가 상기 제1 투명도전막과 상기 제2 투명도전막을 전기적으로 연결하도록 배치된 도전부를 가지고 있고, 상기 도전부를 포함하는 상기 제1 및 제2 투명도전막의 각각의 소정 표면에 금속 박막이 도포되어 있으며, 이 금속 박막에 접속된 상기 구동회로에 의해 액정표시의 제어를 행하는 액정표시소자에 있어서,
    상기 밀봉부에 대략 균일하게 분산되어 혼입되어 상기 밀봉부의 두께를 제어하는 복수의 스페이서 부재를 포함하며, 상기 스페이서 부재가 상기 도전부에 혼입된 제1 스페이서 부재와, 상기 도전부 이외의 상기 밀봉부 내에 혼입된 제2 스페이서 부재로 이루어지고, 상기 제1 스페이서 부재의 입자 직경이 상기 제2 스페이서 부재의 입자 직경보다 소정치 X만큼 작은 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서, 상기 소정치 X는 X = (2t + 0.5)∼(2t - 0.6)㎛(t는 상기 금속 박막의 막 두께)로 설정되고 있는 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 상기 소정치 X는 X = (2t + 0.4)∼(2t - 0.1)㎛ 로 설정되어 있는 것을 특징으로 하는 액정표시소자.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 도전부에 혼입된 다수의 도전부재를 포함하고, 상기 금속 박막은 그 위에 형성된 다수의 돌기부를 가지며, 상기 제1 및 제2 투명도전막은 상기 도전부재 및 상기 돌기부를 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시소자.
  5. 제4항에 있어서, 상기 돌기부는 0.05∼0.50㎛로 설정되는 피크 높이와, 0.1∼0.5개/㎛2로 설정되는 개수 밀도를 갖는 것을 특징으로 하는 액정표시소자.
  6. 1) 제1 및 제2 투명기판의 대향면 상에 소정의 패턴으로 이루어지는 제1 및 제2 투명도전막을 각각 형성하는 공정과,
    2) 액정표시부에 대응하는 상기 제1 및 제2 투명도전막 상에 제1 및 제2 투명절연막을 각각 형성하는 공정과,
    3) 상기 제1 및 제2 투명절연막을 마스크로 사용하여 무전계 도금을 행하여, 상기 제1 및 제2 투명절연막이 형성되어 있지 않은 상기 제1 및 제2 투명도전막의 부분 상에 선택적으로 합금을 침적시킴으로써, 금속 박막을 상기 제1 및 제2 투명도전막의 상기 부분 상에 형성하는 공정과,
    4) 상기 제1 및 제2 투명기판중의 한 쪽의 기판 상에, 제2 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 메인 밀봉부를 형성하는 공정과,
    5) 상기 제1 및 제2 투명기판중의 다른 쪽의 기판 상에, 상기 제2 스페이서 부재의 입자 직경보다 소정치 만큼 작은 입자 직경을 갖는 제1 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 도전 밀봉부를 형성하는 공정과,
    6) 상기 메인 밀봉부와 상기 도전 밀봉부가 서로 정합하도록 상기 제1 투명기판과 상기 제2 투명기판을 적층해서 상기 메인 밀봉부와 상기 도전 밀봉부로 밀봉부를 형성하는 공정과,
    7) 상기 밀봉부에 액정을 주입하고 상기 적층된 제1 및 상기 제2 투명기판을 복수의 액정 셀로 분단하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 1) 제1 및 제2 투명기판의 대향면 상에 소정의 패턴으로 이루어지는 제1 및 제2 투명도전막을 각각 형성하는 공정과,
    2) 액정표시부에 대응하는 상기 제1 및 제2 투명도전막 상에 제1 및 제2 투명절연막을 각각 형성하는 공정과,
    3) 상기 제1 및 제2 투명절연막을 마스크로 사용하여 무전계 Ni-P합금 도금을 행하여, 상기 제1 및 제2 투명절연막이 형성되어 있지 않은 상기 제1 및 제2 투명도전막의 부분 상에 선택적으로 Ni-P 합금을 침적시키며, 계속해서 소정의 무전해 금 도금조를 사용하는 무전해 Au 도금을 행하여 P와의 치환반응에 의해서 Ni막 상에 Au를 침적시킴으로써, 표면에 소정의 피크 높이 H와 개수밀도 ρ를 갖는 다수의 돌기부가 형성된 금속 박막을 상기 제1 및 제2 투명도전막의 상기 부분 상에 형성하는 공정과,
    4) 상기 제1 및 제2 투명기판중의 한 쪽의 기판 상에, 제2 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 메인 밀봉부를 형성하는 공정과,
    5) 상기 제1 및 제2 투명기판중의 다른 쪽의 기판 상에, 상기 제2 스페이서 부재의 입자 직경보다 소정치 만큼 작은 입자 직경을 갖는 제1 스페이서 부재를 대략 균일하게 분산하여 함유한 수지를 인쇄함으로써 도전 밀봉부를 형성하는 공정과,
    6) 상기 메인 밀봉부와 상기 도전 밀봉부가 서로 정합하도록 상기 제1 투명기판과 상기 제2 투명기판을 적층해서 상기 메인 밀봉부와 상기 도전 밀봉부로 밀봉부를 형성하는 공정과,
    7) 상기 밀봉부에 액정을 주입하고 상기 적층된 제1 및 제2 투명기판을 복수의 액정 셀로 분단하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1019990052945A 1998-11-27 1999-11-26 액정표시소자 및 그 제조방법 KR100673930B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP33768798 1998-11-27
JP98-337687 1998-11-27
JP11233964A JP2000221515A (ja) 1998-11-27 1999-08-20 液晶表示素子
JP99-233964 1999-08-20

Publications (2)

Publication Number Publication Date
KR20000035725A true KR20000035725A (ko) 2000-06-26
KR100673930B1 KR100673930B1 (ko) 2007-01-25

Family

ID=26531289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052945A KR100673930B1 (ko) 1998-11-27 1999-11-26 액정표시소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US6525799B1 (ko)
JP (1) JP2000221515A (ko)
KR (1) KR100673930B1 (ko)
CN (1) CN1154010C (ko)
HK (1) HK1025635A1 (ko)
MY (1) MY122191A (ko)
TW (1) TW526375B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046985A (ko) * 2001-12-07 2003-06-18 엘지.필립스 엘시디 주식회사 액정표시소자
KR100437594B1 (ko) * 2001-03-31 2004-06-26 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100496087B1 (ko) * 2001-03-09 2005-06-20 세이코 엡슨 가부시키가이샤 전기 광학 장치와 전자기기
KR100783692B1 (ko) * 2000-07-27 2007-12-07 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290161A (ja) * 2000-04-04 2001-10-19 Advanced Display Inc 液晶表示装置およびその製法
JP2002169487A (ja) 2000-09-22 2002-06-14 Seiko Epson Corp 電気光学装置及び電子機器
TW532489U (en) * 2000-11-20 2003-05-11 Hannstar Display Corp Orientation detector of LCD unit
KR100466627B1 (ko) * 2001-02-27 2005-01-15 삼성에스디아이 주식회사 멀티 디스플레이장치
JP2004317924A (ja) 2003-04-18 2004-11-11 Advanced Display Inc 表示装置および表示装置の製造方法
TWI281580B (en) * 2003-10-15 2007-05-21 Innolux Display Corp Method of manufacture of LCD panel
KR100721570B1 (ko) * 2004-12-10 2007-05-23 삼성에스디아이 주식회사 액정 표시 장치
JP4196944B2 (ja) * 2004-12-27 2008-12-17 セイコーエプソン株式会社 液晶装置の製造方法
JP4389780B2 (ja) 2004-12-27 2009-12-24 セイコーエプソン株式会社 液晶装置の製造方法、液晶装置、及び電子機器
JP4508160B2 (ja) * 2005-10-14 2010-07-21 セイコーエプソン株式会社 表示装置及び電子機器
US8125593B2 (en) * 2005-10-18 2012-02-28 Sharp Kabushiki Kaisha Color filter substrate including support members and display device using the same
CN101484838B (zh) * 2006-06-30 2011-11-02 旭硝子株式会社 液晶显示面板
CN101206356B (zh) * 2006-12-22 2010-12-29 群康科技(深圳)有限公司 液晶显示面板
KR101470639B1 (ko) * 2008-07-07 2014-12-08 엘지디스플레이 주식회사 표시장치
KR101451742B1 (ko) * 2008-07-09 2014-10-17 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR20110114325A (ko) * 2010-04-13 2011-10-19 삼성모바일디스플레이주식회사 표시 장치
CN103294248B (zh) * 2012-08-17 2016-04-20 上海天马微电子有限公司 触控液晶显示装置的电连接结构
CN104603685B (zh) * 2012-09-04 2017-04-19 夏普株式会社 液晶显示装置
CN103309092A (zh) * 2013-06-20 2013-09-18 合肥京东方光电科技有限公司 用于显示面板的导电封框胶、显示面板及显示装置
JP6603580B2 (ja) * 2014-07-02 2019-11-06 積水化学工業株式会社 液晶表示素子及び液晶表示素子用シール剤
CN109243305B (zh) 2018-09-17 2021-10-12 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
US11715742B2 (en) * 2020-11-11 2023-08-01 Innolux Corporation Wiring structure and electronic device including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101520A (ja) * 1983-11-08 1985-06-05 Seikosha Co Ltd 液晶セル
CA1281114C (en) * 1985-09-25 1991-03-05 Kokichi Ito Liquid crystal electro-optical element with adhesive particles
US5235741A (en) * 1989-08-18 1993-08-17 Semiconductor Energy Laboratory Co., Ltd. Electrical connection and method for making the same
JPH04217228A (ja) 1990-12-19 1992-08-07 Hitachi Ltd 液晶表示装置
JPH05241183A (ja) 1992-02-26 1993-09-21 Canon Inc 液晶表示体
JPH0611722A (ja) * 1992-06-24 1994-01-21 Optrex Corp 液晶表示素子の端子部に導体を形成する方法
JPH06308505A (ja) * 1993-04-23 1994-11-04 Seiko Instr Inc 液晶電気光学装置
JPH06308516A (ja) 1993-04-26 1994-11-04 Sharp Corp 液晶表示装置
JP3437886B2 (ja) * 1995-10-11 2003-08-18 シャープ株式会社 液晶表示装置及びシール形成方法
JP3249038B2 (ja) * 1995-11-15 2002-01-21 アルプス電気株式会社 タブレット一体型液晶表示装置
US5946057A (en) * 1997-05-28 1999-08-31 Nec Corporation Liquid crystal display having electrostatic discharge damage prevention

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783692B1 (ko) * 2000-07-27 2007-12-07 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법
KR100496087B1 (ko) * 2001-03-09 2005-06-20 세이코 엡슨 가부시키가이샤 전기 광학 장치와 전자기기
KR100437594B1 (ko) * 2001-03-31 2004-06-26 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR20030046985A (ko) * 2001-12-07 2003-06-18 엘지.필립스 엘시디 주식회사 액정표시소자

Also Published As

Publication number Publication date
TW526375B (en) 2003-04-01
MY122191A (en) 2006-03-31
KR100673930B1 (ko) 2007-01-25
HK1025635A1 (en) 2000-11-17
US6525799B1 (en) 2003-02-25
JP2000221515A (ja) 2000-08-11
CN1154010C (zh) 2004-06-16
CN1255648A (zh) 2000-06-07

Similar Documents

Publication Publication Date Title
KR100673930B1 (ko) 액정표시소자 및 그 제조방법
US6226060B1 (en) Active matrix type liquid crystal display device having chromium alloy connecting portions at pixel electrode or near driving circuit terminals
KR100792982B1 (ko) 전기광학소자의 제조방법
KR100494682B1 (ko) 액정표시소자 및 그 제조방법
US7508464B2 (en) Array substrate, manufacturing method of the same, and fabricating method of liquid crystal display device including the array substrate
US20020063843A1 (en) Manufacturing process of liquid crystal cell for a small size liquid crystal display device
US9195110B2 (en) Liquid crystal display device and process for producing the same
KR20000053387A (ko) 액정 디스플레이 패널
CN103885221B (zh) 大板加电线路及其制造方法
JP3480697B2 (ja) Ｃｏｇ型液晶表示装置の製造方法
KR100223087B1 (ko) 액정표시장치의 제조방법
KR20030058166A (ko) 액정표시장치
USRE45727E1 (en) Method and apparatus for manufacturing liquid crystal display device using serial production processes
US20040119915A1 (en) Liquid crystal display device and method of fabricating the same
KR101564922B1 (ko) 소다라임유리 기판의 처리 방법을 이용한 표시기판의 제조 방법
JPH0862591A (ja) フィルム液晶パネルとその製造に使用するベース基板とアクティブマトリックス基板およびフィルム液晶パネルの製造方法
TW578027B (en) Liquid crystal display panel, method of producing the same, method of driving the same
CN201252101Y (zh) 薄膜晶体管阵列基板
KR100653475B1 (ko) 평면 스위칭 액정 표시 장치의 제조 방법
JP2911480B2 (ja) 電気光学セル、その製造方法、および液晶セル
JPH0194320A (ja) 液晶表示パネル
JP3618913B2 (ja) 液晶表示装置の製造方法
KR101057851B1 (ko) 액정 표시 장치의 제조 방법
KR101282800B1 (ko) 칼라필터기판 및 그 제조방법, 액정 디스플레이 패널 및액정 디스플레이 장치
KR100258915B1 (ko) 비도전성 엘시디(lcd)의 제조공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee