KR20000034537A - 반도체 소자의 배선 금속층 패터닝 방법 - Google Patents
반도체 소자의 배선 금속층 패터닝 방법 Download PDFInfo
- Publication number
- KR20000034537A KR20000034537A KR1019980051876A KR19980051876A KR20000034537A KR 20000034537 A KR20000034537 A KR 20000034537A KR 1019980051876 A KR1019980051876 A KR 1019980051876A KR 19980051876 A KR19980051876 A KR 19980051876A KR 20000034537 A KR20000034537 A KR 20000034537A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- wiring metal
- semiconductor device
- layer
- patterning
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 공정을 단순화할 수 있는 반도체 소자의 배선 금속층 패터닝 방법에 관한 것이다. 배선 금속층을 증착한다. 배선 금속층 상에 하드 마스크막을 도포한 후 인시튜로 반사방지막을 도포한다. 배선 금속층을 패터닝한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 공정을 단순화할 수 있는 반도체 소자의 배선 금속층 패터닝 방법에 관한 것이다.
도 1은 반도체 소자의 배선 금속층을 패터닝하는 종래의 공정 순서도이다.
반도체 기판 상에 배선 금속층을 증착한 후, 그 상부에 플라즈마 산화막과 같은 하드 마스크층을 도포한다. 이후, 상기 하드 마스크층 상에 반사방지막 (ARL; Anti - Reflect Layer)를 도포하고, 상기 배선 금속층을 패터닝한다.
배선 금속층을 패터닝하기 위해서, 종래에는, 하드 마스크층 도포 공정과 사진 식각 시의 마아진(margine)을 좋게하는 반사방지막 형성 공정을 별도의 공정으로 진행하였다. 이는, 각각 단위 공정의 설비를 요구하고 있으며, 동일 설비에서도 각각의 공정 어랜지(arrange)를 필요로하고 있어 반도체 제작 공수 및 설비 능력을 필요로하고 있다.
본 발명은 공정을 단순화하여 설비의 생산성을 향상시킬 수 있는 반도체 소자의 금속 배선층 패터닝 방법을 제공하는데 있다.
도 1은 반도체 소자의 배선 금속층을 패터닝하는 종래의 공정 순서도이다.
도 2는 반도체 소자의 배선 금속층을 패터닝하는 본 발명에 의한 공정 순서도이다.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 금속 배선층 패터닝 방법은, 배선 금속층을 증착하는 단계와, 상기 배선 금속층 상에 하드 마스크막을 도포한 후 인시튜로 반사방지막을 도포하는 단계와, 상기 배선 금속층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 반도체 소자의 금속 배선층 패터닝 방법을 더욱 상세하게 설명하고자 한다.
도 2는 반도체 소자의 배선 금속층을 패터닝하는 본 발명에 의한 공정 순서도이다.
반도체 기판 상에 배선 금속층을 증착한다. 이후, 그 상부에, 예컨대 플라즈마 산화막(plasma oxide)과 같은 하드 마스크층을 도포하고 계속해서 인시튜(Insitu)로 사진 식각 시의 마아진을 좋게하는 반사방지막을 도포한다. 이어서, 상기 배선 금속층을 사진공정을 이용하여 패터닝한다. 이때, 상기 반사방지막으로, 예컨대 플라즈마 옥시 실리콘 나이트라이드(PE-SiH4)를 도포한다.
종래에는 하드 마스크층 도포 공정과 반사방지막 도포 공정을 별도의 공정으로 진행하던 것을, 본 발명에서는 하드 마스크층 도포 공정과 반사방지막 도포 공정을 인시튜로 진행하여 공정을 단순화한다. 즉, 동일설비에서 2회의 진행공정을 1회로 감소시켰을 때, 공정 단순화 및 설비의 생산성을 향상시킬 수 있다.
아래 표 1은 종래의 공정 레시피(recipe)와 본 발명의 공정 레시피를 비교한 것으로, 종래에는 하드 마스크층 (PEOX) 도포 공정과 반사방지막 (PE-SiON) 도포 공정을 별도(2회)로 행하던 것을, 본 발명에서는 인시튜를 적용하여 1회로 행한다는 것을 알 수 있다.
스텝 | 스텝명 | PEOX | PE-SiON | INSUIT 적용 |
1 | PRE | N2O 1800압력 2800 | N23500압력 4.2 | N2O 1800압력 2800 |
2 | STABLE | N2O 1800SiH490압력 2800 | N23500N2O 120NH3100SiH4133압력 4.2 | N2O 1800SiH490압력 2800 |
3 | DEPO | N2O 1800SiH490압력 2800RF 190 | N23500N2O 120NH3100SiH4133압력 4.2RF 100 | N2O 1800SiH490압력 2800RF 190 |
4 | PURGE | N22000 | N22000 | N22000 |
5 | PUMP | PUMPING | PUMPING | PUMPING |
6 | PRE | N23500압력 4.2 | ||
7 | STABLE | N23500N2O 120NH3100SiH4133압력 4.2 | ||
8 | DEPO | N23500N2O 120NH3100SiH4133압력 4.2RF 100 | ||
9 | PURGE | N22000 | ||
10 | PUMP | PUMPING |
PE-SiON (플라즈마 옥시 실리콘 나이트라이드) 도포 공정의 레시피를 PEOX (플라즈마 산화막) 도포 공정의 레시피에 연결하여 진행하게 되면 1회 공정 진행으로 각기 2회의 공정으로 진행되는 위의 두 공정을 진행가능하게 된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반도체 소자의 배선 금속층 패터닝 방법에 의하면, 2회의 공정을 1회 인시튜 공정으로 단순화하여 공정을 단순화함으로써 작업자의 작업시간 및 설비 어랜지(arrange)를 간소화할 수 있으며, 설비 능력 향상을 통한 생산성 향상의 효과를 얻는데 있다.
Claims (1)
- 배선 금속층을 증착하는 단계;상기 배선 금속층 상에 하드 마스크막을 도포한 후 인시튜로 반사방지막을 도포하는 단계; 및상기 배선 금속층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 금속층 패터닝 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980051876A KR20000034537A (ko) | 1998-11-30 | 1998-11-30 | 반도체 소자의 배선 금속층 패터닝 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980051876A KR20000034537A (ko) | 1998-11-30 | 1998-11-30 | 반도체 소자의 배선 금속층 패터닝 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000034537A true KR20000034537A (ko) | 2000-06-26 |
Family
ID=19560490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980051876A KR20000034537A (ko) | 1998-11-30 | 1998-11-30 | 반도체 소자의 배선 금속층 패터닝 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000034537A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498605B1 (ko) * | 2000-12-28 | 2005-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 이너 실린더 캐패시터 형성방법 |
-
1998
- 1998-11-30 KR KR1019980051876A patent/KR20000034537A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498605B1 (ko) * | 2000-12-28 | 2005-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 이너 실린더 캐패시터 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101079625B1 (ko) | 마스크 패턴의 형성 방법, 미세 패턴의 형성 방법 및 성막 장치 | |
KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
KR20030031599A (ko) | 반도체장치의 제조방법 | |
US5914277A (en) | Method for forming metallic wiring pattern | |
KR20000034537A (ko) | 반도체 소자의 배선 금속층 패터닝 방법 | |
CN101169600A (zh) | 半导体制造中去除钛或氮化钛层上的光刻胶的方法 | |
KR100900243B1 (ko) | 반도체소자의 비트라인 형성방법 | |
US7541290B2 (en) | Methods of forming mask patterns on semiconductor wafers that compensate for nonuniform center-to-edge etch rates during photolithographic processing | |
US4405406A (en) | Plasma etching process and apparatus | |
KR100596431B1 (ko) | 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 | |
KR100262532B1 (ko) | 반도체 소자의 폴리실리콘 패턴 형성 방법 | |
KR100308421B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
KR20020036254A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
US6861206B2 (en) | Method for producing a structured layer on a semiconductor substrate | |
US20040029394A1 (en) | Method and structure for preventing wafer edge defocus | |
KR0122524B1 (ko) | 금속배선층 형성방법 | |
KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010044889A (ko) | 반도체소자 제조를 위한 식각방법 | |
KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
KR20040022079A (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
KR20030045375A (ko) | 식각공정의 마스크를 이용한 물질 증착 방법 | |
KR100192369B1 (ko) | 반도체소자 평탄화 형성방법 | |
KR970006934B1 (ko) | 금속패턴 형성방법 | |
KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 | |
KR19990031659A (ko) | 반도체 박막 식각방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |