KR20010044889A - 반도체소자 제조를 위한 식각방법 - Google Patents

반도체소자 제조를 위한 식각방법 Download PDF

Info

Publication number
KR20010044889A
KR20010044889A KR1019990047939A KR19990047939A KR20010044889A KR 20010044889 A KR20010044889 A KR 20010044889A KR 1019990047939 A KR1019990047939 A KR 1019990047939A KR 19990047939 A KR19990047939 A KR 19990047939A KR 20010044889 A KR20010044889 A KR 20010044889A
Authority
KR
South Korea
Prior art keywords
etching
film
semiconductor device
oxide film
polymer
Prior art date
Application number
KR1019990047939A
Other languages
English (en)
Inventor
한준호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990047939A priority Critical patent/KR20010044889A/ko
Publication of KR20010044889A publication Critical patent/KR20010044889A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 질화산화막 식각시 발생되는 폴리머를 효율적으로 제거하기 위한 반도체소자 제조를 위한 식각방법에 관한 것이다.
본 발명은, 반도체 기판 상에 산화막, 폴리막 및 질화산화막이 순차적으로 형성되어 있는 박막구조를 인시튜(in-situ)로 식각하는 반도체소자 제조를 위한 식각방법에 있어서, 상기 질화산화막 식각 후 상기 폴리막 식각 전에 헬륨과 산소가 혼합된 혼합가스를 사용하여 폴리머를 제거하는 식각공정을 더 수행하는 것을 특징으로 한다.
따라서, 이피롬의 워드라인의 식각 프로파일이 향상되는 효과가 있다.

Description

반도체소자 제조를 위한 식각방법{Etching method for manufacturing semiconductor device}
본 발명은 반도체소자 제조를 위한 식각방법에 관한 것으로서, 보다 상세하게는 질화산화막 식각시 발생되는 폴리머를 효율적으로 제거하기 위한 반도체소자 제조를 위한 식각방법에 관한 것이다.
일반적으로 반도체소자는 증착공정, 사진공정, 식각공정 및 이온주입공정 등의 일련의 공정들을 수행하여 이루어진다.
즉, 반도체소자는 반도체 기판 위에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착하여 사진공정, 식각공정 및 이온주입공정을 통해 패턴을 형성시켜 완성한다.
상기 식각공정은 소자에 필요한 패턴을 만들어 주는 공정으로 건식식각과 습식식각으로 나눌 수 있다. 종래에는 화학약품을 이용한 습식식각을 많이 사용하였으나 현재는 반도체소자의 집적도가 커지고 식각되는 부분의 재질이 다양함에 따라 건식식각이 주로 사용되고 있다.
상술한 바와 같이 상기 반도체소자는 여러 막질이 다양하게 증착되는 다층구조로 상부막질의 식각시 하부막질에도 영향을 준다.
도1은 일반적인 이피롬 소자의 워드라인을 형성하기 위한 박막 구조를 나타내는 단면도이고, 도2는 종래의 방법에 의한 워드라인의 식각 단면도이다.
도1에서 보는 바와 같이, 이피롬(EEPROM) 소자의 워드라인을 형성하는 박막구조는 반도체 기판(10) 상에 산화막(12), 제 1 폴리막(14), 질화산화막(16), 제 2 폴리막(18), 텅스텐 실리콘막(20) 및 반사방지막(22)이 순차적으로 형성되어 이루어진다. 이때 상기 질화산화막(16)은 ONO 구조를 이룬다. 그리고 상기 박막구조를 워드라인으로 형성하기 위해서는 상기 반사방지막(22)상에 포토레지스트 패턴(24)을 형성한 후 상기 포토레지스트 패턴(24)을 식각마스크로 하여 인시튜(in-situ)로 통상의 건식식각방법으로 상기 박막들을 식각한다. 그러나 상기 박막구조의 식각시 상기 질화산화막(16), 즉 ONO 박막 식각 중 폴리머(Polymer)가 측벽에 형성되어 상기 폴리머가 후속의 제 1 폴리막(14) 및 산화막(12)의 식각을 방해하여 상기 워드라인 패턴의 하부영역에 슬로프(S)를 형성시킨다.
상기 슬로프는 원하는 디자인 룰(Design Rule)에 적합한 워드라인 제조를 방해하여 소자의 집적도를 낮추며, 또한 상기 워드라인 패턴 사이를 서로 연결시켜 전기적 불량을 유발시키는 문제점이 있었다.
본 발명의 목적은, 질화산화막 식각 공정시 발생된 폴리머를 효율적으로 제거하여 패턴의 프로파일을 향상시킬 수 있는 반도체소자 제조를 위한 식각방법을 제공하는 데 있다.
도1은 일반적인 이피롬 소자의 워드라인을 형성하기 위한 박막 구조를 나타내는 단면도이다.
도2는 종래의 방법에 의한 워드라인의 식각 단면도이다.
도3은 본 발명에 의한 워드라인의 식각 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 ; 반도체 기판 12 ; 산화막
14 ; 제 1 폴리막 16 ; 질화산화막
18 ; 제 2 폴리막 20 ; 텅스텐 실리콘막
22 ; 반사방지막 24 ; 포토레지스트 패턴
S ; 슬로프 영역
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조를 위한 식각방법은 반도체 기판 상에 산화막, 폴리막 및 질화산화막이 순차적으로 형성되어 있는 박막구조를 인시튜(in-situ)로 식각하는 반도체소자 제조를 위한 식각방법에 있어서, 상기 질화산화막 식각 후 상기 폴리막 식각 전에 헬륨과 산소가 혼합된 혼합가스를 사용하여 폴리머를 제거하는 식각공정을 더 수행하는 것을 특징으로 한다.
상기 질화산화막은 ONO 박막 구조인 것이 바람직하며, 상기 폴리머 제거 식각공정은 50 내지 200 mT의 식각챔버 내부 압력, 300 내지 600 W의 알에프 파우어 및 5 내지 20 sccm 의 헬륨과 산소의 혼합가스 공급량의 분위기에서 수행될 수 있다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도3은 본 발명에 의한 워드라인의 식각 단면도이다.
도3을 참조하면, 도1의 반도체 기판(10) 상에 산화막(12), 제 1 폴리막(14), ONO 구조의 질화산화막(16), 제 2 폴리막(18), 텅스텐 실리콘막(20) 및 반사방지막(22)이 순차적으로 형성되어 이루어진 이피롬(EEPROM) 소자의 워드라인을 형성하는 박막구조상에 포토레지스트 패턴(24)을 형성한 후 상기 포토레지스트 패턴(24)을 식각마스크로 하여 인시튜(in-situ)로 통상의 건식식각방법으로 상기 박막들을 식각시 상기 질화산화막(16) 식각 후 상기 제 1 폴리막(14) 식각 전에 헬륨과 산소가 혼합된 혼합가스를 사용하여 폴리머를 제거하는 식각공정을 더 수행한다. 이때 상기 폴리머 제거 식각공정은 50 내지 200 mT의 식각챔버 내부 압력, 300 내지 600 W의 알에프 파우어 및 5 내지 20 sccm 의 헬륨과 산소의 혼합가스 공급량의 분위기에서 수행된다.
따라서 식각공정이 완료되면 종래의 상기 폴리머에 의해 상기 제 1 폴리막(14) 및 상기 산화막(12)의 프로파일에 슬로프가 형성되는 것이 방지되어 버티컬(Vertical)한 프로파일(Profile)이 형성된다.
즉, 상기 질화산화막(16) 식각 후 상기 제 1 폴리막(14) 식각 전에 헬륨과 산소가 혼합된 혼합가스를 사용하여 폴리머를 제거함으로써 상기 제 1 폴리막(14) 및 상기 산화막(12)의 식각공정을 원할하게 하여 버티컬한 프로파일이 형성된다. 상기 폴리머는 폴리머내의 탄소(C) 성분과 산소(O) 성분이 반응하여 휘발됨으로써 제거된다.
따라서, 이피롬의 워드라인의 식각 프로파일이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (3)

  1. 반도체 기판 상에 산화막, 폴리막 및 질화산화막이 순차적으로 형성되어 있는 박막구조를 인시튜(in-situ)로 식각하는 반도체소자 제조를 위한 식각방법에 있어서,
    상기 질화산화막 식각 후 상기 폴리막 식각 전에 헬륨과 산소가 혼합된 혼합가스를 사용하여 폴리머를 제거하는 식각공정을 더 수행하는 것을 특징으로 하는 반도체소자 제조를 위한 식각방법.
  2. 제 1 항에 있어서,
    상기 질화산화막은 ONO 박막 구조인 것을 특징으로 하는 반도체소자 제조를 위한 식각방법.
  3. 제 1 항에 있어서,
    상기 폴리머 제거 식각공정은 50 내지 200 mT의 식각챔버 내부 압력, 300 내지 600 W의 알에프 파우어 및 5 내지 20 sccm 의 헬륨과 산소의 혼합가스 공급량의 분위기에서 수행되는 것을 특징으로 하는 반도체소자 제조를 위한 식각방법.
KR1019990047939A 1999-11-01 1999-11-01 반도체소자 제조를 위한 식각방법 KR20010044889A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047939A KR20010044889A (ko) 1999-11-01 1999-11-01 반도체소자 제조를 위한 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047939A KR20010044889A (ko) 1999-11-01 1999-11-01 반도체소자 제조를 위한 식각방법

Publications (1)

Publication Number Publication Date
KR20010044889A true KR20010044889A (ko) 2001-06-05

Family

ID=19617998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047939A KR20010044889A (ko) 1999-11-01 1999-11-01 반도체소자 제조를 위한 식각방법

Country Status (1)

Country Link
KR (1) KR20010044889A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762868B1 (ko) * 2001-06-28 2007-10-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762868B1 (ko) * 2001-06-28 2007-10-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트 형성방법

Similar Documents

Publication Publication Date Title
US8367303B2 (en) Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
KR20100039886A (ko) 산화물 스페이서의 평활화 방법
JP4756063B2 (ja) 半導体装置の製造方法
US6809004B2 (en) Method of forming a shallow trench isolation
CN114496736A (zh) 光刻胶的处理方法及自对准双图案化方法
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
KR20010044889A (ko) 반도체소자 제조를 위한 식각방법
US20040092126A1 (en) Method for preventing reworked photoresist from collapsing
KR100777925B1 (ko) 금속 배선 형성 방법
CN109659231B (zh) 光刻胶剥离工艺中改善器件均一性的方法
KR100545174B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100661233B1 (ko) 반도체 소자의 게이트 패턴 형성 방법
KR20030048957A (ko) 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법
KR100607760B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR20040057611A (ko) 트렌치 형성 방법
KR100262532B1 (ko) 반도체 소자의 폴리실리콘 패턴 형성 방법
KR100518236B1 (ko) 반도체소자의 게이트산화막 형성방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR20040057645A (ko) 반도체 소자의 제조방법
KR20040065442A (ko) 반도체 소자의 제조 방법
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination