KR20020036254A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

Abstract

유기 ARC(Anti-Reflective Coating)를 적용한 반도체 소자의 미세 패턴 형성시 식각가스로 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 사용하므로써, 폴리머 증가에 따른 미세 패턴의 프로파일 불량 발생을 막을 수 있도록 한 반도체 소자의 미세 패턴 형성방법이 개시된다.

이를 위해 본 발명에서는, 폴리실리콘막이 적층된 하부구조 상에 "패드산화막/질화막/유기 ARC" 구조의 적층막을 형성하는 단계와, 상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 이용하여 건식식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법이 제공된다.

그 결과, 건식식각중에 발생되는 카본(C) 성분의 일부를 O₂와 반응시켜 CO 또는 CO₂의 형태로 배출시킬 수 있게 되므로, 무기 ARC 적용시 대비 폴리머의 량이 증가하는 것을 막을 수 있게 되어, 미세 패턴을 원하는 형상 그대로 재현성있게 구현할 수 있게 된다.

Description

반도체 소자의 미세 패턴 형성방법{Method for fabricating fine pattern of semiconductor device}

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 유기 ARC(Anti-Reflective Coating)를 적용한 반도체 소자의 미세 패턴 형성방법에 관한 것이다.

반도체 소자의 집적도가 커지고 디자인 룰이 감소함에 따라 단위 공정에서의 공정 마진(margin) 역시 작아지고 있다. 이에 따라 현재는 미세 가공 공정 구현시 빛의 난반사를 막고자 포토레지스트에 무기 ARL(Anti-Reflective Layer)을 적용하는 것이 일반화되었다.

하지만 무기 ARL을 적용할 경우에는 FAB에서의 파티클 발생, 단위 공정 수의 증가(무기 ARL 막질 증착 전후에 유기 ARC에서는 필요치 않는 크리닝 공정과 건조 공정이 요구됨)등과 같은 공정 진행상의 문제가 수반되므로, 현재는 유기 ARC 막질로 변경되고 있는 추세이다.

유기 ARC의 경우, 무기 ARL과는 달리 포토(photo) 공정의 일부로서 속해 있어 막질 형성이 증착 공정이 아닌 코팅(coating)법에 의해 이루어지므로, 소자 제조시 별도의 크리닝 작업이나 건조 작업이 필요치 않아 단위 공정의 수를 줄일 수 있으며 파티클(particle) 발생이 없다는 장점을 지닌다.

하지만 유기 ARC는 그 성분이 포토레지스트와 같이 C, H의 조합으로 이루어져 있어, 포토레지스트 패턴을 마스크로 이용한 건식식각시, PE-SiON 계열의 무기 ARC 적용할 때 사용되던 혼합가스(CHF₃/CF₄/Ar의 혼합가스)를 그대로 사용할 경우 원하는 미세 패턴을 제대로 형성할 수 없다는 문제가 발생된다.

이는, 유기 ARC 성분중의 하나인 카본(C) 성분의 증가로 인해 건식식각중에 발생되는 폴리머 성분이 기존의 무기 ARC 적용시 대비 증가하게 되어, 이것이 유기 ARC 하단 막질의 측면에 사이드 패시베이션(side passivation) 형태로 부착되는 현상이 야기되기 때문이다.

이에 본 발명의 목적은, 유기 ARC를 적용하여 미세 패턴 형성시"O₂/CHF₃/CF₄/Ar"의 혼합가스를 식각가스로 사용하므로써, 건식식각 과정에서 생성되는 폴리머의 량을 감소시켜, 미세 패턴의 프로파일을 원하는 형상 그대로 재현할 수 있도록 한 반도체 소자의 미세 패턴 형성방법을 제공함에 있다.

도 1a 내지 도 1c는 본 발명에서 제안된 유기 ARC를 적용한 반도체 소자의 미세 패턴 형성방법을 보인 공정수순도,

도 2는 도 1a 내지 도 1c에 대응되는 반도체 소자의 미세 패턴 형성방법을 보인 공정블럭도이다.

상기 목적을 달성하기 위하여 본 발명에서는, 폴리실리콘막이 적층된 하부구조 상에 패드산화막 상에는 질화막이 형성되고, 상기 질화막 상에는 유기 ARC가 형성되는 구조의 적층막을 형성하는 단계와, 상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 이용하여 건식식각하는 단계로 이루어진 반도체 소자의 미세 패턴 형성방법이 제공된다.

상기와 같이 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 적용하여 미세 패턴을 형성하기 위한 식각 공정을 진행할 경우, 건식식각 과정에서 카본(C) 성분의 일부와 O₂가 반응하여 CO 또는 CO₂의 형태로 배출되므로, 식각 과정에서 질화막의 측면에 증착되는 폴리머의 량을 감소시킬 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

도 1a 내지 도 1d는 본 발명에서 제안된 유기 ARC를 적용한 반도체 소자의미세 패턴 형성방법을 보인 공정수순도로서, 이를 도 2에 제시된 공정블럭도를 참조하여 제 4 단계로 구분하여 설명하면 다음과 같다.

제 1 단계(200)로서, 도 1a와 같이 폴리실리콘이 적층된 하부구조(100) 상에 패드산화막(102)과 질화막(102) 및 유기 ARC(106)을 순차 적층하여, "패드산화막(102)/질화막(102)/유기 ARC(106)" 구조의 3층 적층막을 형성한다.

제 2 단계(210)로서, 도 1b와 같이 상기 유기 ARC(106)의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴(108)을 형성한다.

제 3 단계(220)로서, 도 1c와 같이 포토레지스트 패턴(108)을 마스크로 이용하여 하부구조(100)의 표면이 소정 부분 노출되도록 상기 적층막을 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 이용하여 건식식각한다.

제 4 단계(230)로서, 도 1d와 같이 상기 포토레지스트 패턴(108)을 제거하므로써, 미세 패턴 형성을 완료한다.

이와 같이 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 사용하여 적층막을 건식식각할 경우, 카본(C) 성분의 일부를 O₂와 반응시켜 CO 또는 CO₂의 형태로 배출시킬 수 있게 되므로, 질화막(104)의 측면에 증착되는 폴리머의 량을 "CHF₃/CF₄/Ar"의 혼합가스를 사용한 경우보다 현격하게 감소시킬 수 있게 된다. 따라서, 이 경우는 무기 ARC 대신에 유기 ARC를 사용하더라도 미세 패턴을 원하는 형상대로 재현성있게 구현할 수 있게 된다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 유기 ARC를 적용하여 미세 패턴을 형성할 때 식각가스로 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 사용하므로써, 식각 공정 중에 생성되는 폴리머를 CO 또는 CO₂의 형태로 배출시킬 수 있게 되므로, 질화막의 측면에 증착되는 폴리머를 감소시킬 수 있게 되어, 폴리머 증가에 따른 미세 패턴의 프로파일 불량 발생을 막을 수 있게 된다.

Claims (1)

1. 폴리실리콘막이 적층된 하부구조 상에 패드산화막 상에는 질화막이 형성되고, 상기 질화막 상에는 유기 ARC가 형성되는 구조의 적층막을 형성하는 단계;

   상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계; 및

   상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O₂/CHF₃/CF₄/Ar"의 혼합가스를 이용하여 건식식각하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.