KR20000032840A - 플라즈마디스플레이패널 - Google Patents

플라즈마디스플레이패널 Download PDF

Info

Publication number
KR20000032840A
KR20000032840A KR1019980049446A KR19980049446A KR20000032840A KR 20000032840 A KR20000032840 A KR 20000032840A KR 1019980049446 A KR1019980049446 A KR 1019980049446A KR 19980049446 A KR19980049446 A KR 19980049446A KR 20000032840 A KR20000032840 A KR 20000032840A
Authority
KR
South Korea
Prior art keywords
discharge
electrode
lower electrode
phosphor layer
phosphor
Prior art date
Application number
KR1019980049446A
Other languages
English (en)
Other versions
KR100327352B1 (ko
Inventor
안영준
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980049446A priority Critical patent/KR100327352B1/ko
Priority to US09/442,004 priority patent/US6541914B1/en
Priority to JP32883699A priority patent/JP3272335B2/ja
Publication of KR20000032840A publication Critical patent/KR20000032840A/ko
Application granted granted Critical
Publication of KR100327352B1 publication Critical patent/KR100327352B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 컬러 플라즈마 디스플레이 패널에 관한 것으로, 소정의 제 1 기판 위에 열방향으로 연속하여 형성된 하부전극과, 하부전극이 형성된 제 1 기판 전면에 도포된 유전층과, 하부전극 사이의 유전층 위에 하부전극에 평행하도록 형성된 격벽과, 하부전극이 형성된 제 1 기판에 대향하는 제 2 기판 위에 하부전극에 직교하도록 연속하여 형성된 상부전극 그리고, 상부전극 사이의 영역과 하부전극 사이의 교차부에 위치한 하부전극 위의 유전층 일부분을 제외한 나머지 부분의 유전층 위에 형성된 형광체층을 포함하여 구성된 것이 특징을 가지고 있어 종래의 컬러 플라즈마 디스플레이 패널에 비해 화질이 개선되고 수명이 연장되는 효과가 있다.

Description

플라즈마 디스플레이 패널
본 발명은 플라즈마 디스플레이 패널(이하 피디피 : Plasma Display Panel)에 관한 것으로, 특히 컬러영상을 구현하기 위한 피디피의 각 방전전극과 형광체에 관한 것이다.
피디피와 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 피디피는 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.
피디피는 가스방전을 이용하여 표시발광시키는 방식을 이용하고 있으며, 그 구성에 있어서 전극표면에 유전층을 구성시킨 AC형 피디피와 전극의 표면이 방전공간에 노출되어 있는 DC형 피디피로 구분된다. AC형 피디피는 유전층 위에 형광체가 구성되어 있고, DC형 피디피는 전극 위에 형광체가 구성되어 있다. 피디피는 가스방전에 의해 발생된 자외선을 형광체에 조사하여 형광체를 발광시킨다.
도 1은 일반적인 3전극 면방전 방식의 AC형 피디피의 단면구조를 도시한 것으로, 전면 유리기판(1)의 동일면 상에 Y 전극과 Z 전극으로 구성된 상부전극(4)을 형성하고, 그 상부전극(4) 위에 유전층을 인쇄기법으로 형성하며, 유전층(2) 위에 보호층을 증착방식으로 형성한 상부구조와, 그 상부구조의 배면 유리기판(11) 위에 상부전극에 직교하는 방향으로 X 전극(12)을 형성하고, X 전극(12) 간에 인접한 셀(cell)과의 누화(crosstalk) 현상을 방지하기 위해 격벽(6)을 형성하며, 격벽(6)과 X 전극(12) 주위에 형광체(8, 9, 10)를 형성한 하부 구조로 구성되어 상부구조와 하부구조의 사이 공간에 불활성 가스를 봉입하여 방전영역(5)을 가지도록 구성된다. 도 1은 설명의 편의상 상판을 90°회전시켜 도시한 것이다.
이러한 3전극 면방전 방식의 AC형 피디피는 먼저, X 전극과 Y 전극 사이에 구동전압이 인가되면, X 전극과 Y 전극 사이에 대향방전이 일어나서 상부구조의 보호층 표면에 벽전하가 발생한다. 그리고, Y 전극과 Z 전극에 서로 극성이 반대인 방전전압이 지속적으로 인가되고 X 전극에 인가되던 구동전압이 차단되면, 벽전하에 의해 Y 전극과 Z 전극 상호간에 소정의 전위차가 유지되어 유전층(2)과 보호층(3) 표면의 방전영역에서 면방전이 일어난다. 그 결과, 방전영역의 불활성 가스로부터 자외선(7)이 발생된다. 이 자외선(7)에 의해 형광체(8, 9, 10)를 여기시키고, 발광된 형광체(8, 9, 10)에 의해 칼라(color) 표시가 이루어진다.
즉, 방전셀(cell) 내부에 존재하는 전자들이 인가된 구동전압에 의해 음극(-)으로 가속하면서, 상기 방전셀 안에 400∼500 torr 정도의 압력으로 채워진 불활성 혼합가스 즉, 헬륨(He)을 주성분으로 하여 크세논(Xe), 네온(Ne) 가스 등을 첨가한 페닝(Penning) 혼합가스와 충돌하여 불활성 가스가 여기되면서 147nm의 파장을 갖는 자외선이 발생한다. 이러한 자외선(7)이 하부전극(12)과 격벽(6) 주위를 둘러싸고 있는 형광체(8, 9, 10)와 충돌하여 가시광선 영역에 발광이 된다.
이러한 피디피는 X 전극과 Y 전극 그리고, Z 전극에 전압의 인가를 제어하여 화소(pixel)를 구성하는 셀(cell)을 방전시키며, 이 방전에 의해 발광된 빛의 양은 셀의 방전시간을 변화시켜 조절한다. 즉, 영상표시를 위해 필요한 계조(grey scale)는 전체영상을 표시하기 위해 필요한 시간(NTSC TV 신호의 경우, 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다. 이 때, 화면의 휘도는 각각의 셀을 최대로 방전되었을 때의 밝기에 의해 결정된다. 또, 피디피 화면의 휘도를 최대로 높이려면, 한 화면을 구성시키기 위해 필요한 시간 내에서 셀의 방전시간을 최대로 길게 유지되어야 한다.
도 2는 구동회로부가 포함된 피디피의 개략적인 구조를 도시한 블록도로서, 패널과 X 전극 드라이버(10)와 Y 전극 드라이버(20) 그리고, Z 전극 드라이버(30)를 도시한 것이다. 도 1에 도시된 피디피의 각 셀에 형성된 X 전극(12)은 X 전극 드라이버(10)에 연결되어 어드레스전압(address voltage)을 인가받고, Y 전극(25)은 Y 전극 드라이버(20)에 연결되어 스캔전압(scan voltage)을 인가받으며, Z 전극(35)은 Z 전극 드라이버(30)에 연결되어 서스테인전압(sustain voltage)을 인가받는다.
이러한 X 전극과 Y 전극, 그리고 Z 전극이 매트릭스 형태로 이루어진 부분이 피디피의 표시영역(50)이다. 그리고, 도 2의 Y 전극(25)과 Z 전극(35)이 도 1에 도시된 상부전극(4)에 해당한다.
그리고, 도 3은 피디피의 각 전극에 인가되는 펄스의 파형을 도시한 것으로서, 각 펄스는 리셋구간과 어드레스구간 및 서스테인구간에서 각각 다른 파형을 나타낸다.
Y 전극 드라이버(20)에서 출력되는 스캔전압의 리셋펄스(21)는 피디피의 각 방전셀에 모든 Y 전극(25)의 라인에 동시에 인가된다. 그리고, Y 전극 드라이버(20)는 스캔데이터를 참조하여, X 전극(12)과 대향방전을 일으키기 위해 Y 전극(25)에 인가된 스캔전압의 서스테인 펄스(80) 사이에 스캔펄스(22)를 삽입한다. 이 때, X 전극(12)은 X 전극 드라이버(10)에서 출력되는 어드레스펄스(60)를 인가받는다.
이 때, 도면에는 도시되지 않았으나, Z 전극(35)에 인가되는 서스테인전압은 스캔전압의 서스테인 펄스(80)에 비해 위상이 반대이고 주기가 동일한 펄스이다. 그리고, X 전극(12)에 인가되는 어드레스펄스(60)는 Y 전극(25)에 인가된 스캔펄스(22)에 동기하고 위상이 스캔펄스의 반대인 파형을 가지고 있다. 따라서, 어드레스펄스(60)와 스캔펄스(22)의 전압차에 의해 도 1에 도시된 X 전극(12)과 Y 전극(25)이 대향방전을 일으키고, 스캔전압의 서스테인 펄스와 서스테인전압의 전압차에 의해 Y 전극(25)과 Z 전극(35)이 면방전을 일으킨다. 그 후, 스캔전압에 소거펄스(60)가 인가되면, 면방전이 중단되어 방전셀이 꺼진다.
이 때, 대향방전 시 각 방전셀에 형성된 적색형광체와 청색형광체 및 녹색형광체는 각각 다른 레벨의 인가전압에서 발광한다. 즉, 적색형광체를 발광시킬 수 있는 자외선이 발생되는 방전전압과 청색형광체를 발광시킬 수 있는 자외선이 발생되는 방전전압, 그리고 녹색형광체를 발광시킬 수 있는 자외선이 발생되는 방전전압이 각각 다르다. 그 이유는 각 형광체의 유전상수가 다르기 때문이다. 그 결과, 피디피의 각 방전셀은 동일한 방전전압을 인가받아도 각 방전셀에 형성된 형광체에 따라 대향방전을 일으키는 시점과 휘도가 조금씩 다르다.
도 4는 방전전압이 인가된 피디피 방전셀의 등가회로를 도시한 것이다. 이 때, 형광체는 하판의 전극 위에 도포되었다고 가정한다. 도 4에서 전압 Vs는 외부에서 방전셀에 인가되는 전압이고, C1은 방전시킬 셀의 상판이 보유한 커패시터의 용량이며, Cg는 방전공간에 인가되는 커패시터의 용량이고, Cp는 발광시킬 형광체의 커패시터 용량, C2는 방전시킬 셀의 하판에서 Cp를 제외한 커패시터의 용량을 나타낸 것이다.
각 방전셀의 방전공간에 인가되는 전압은 각 방전셀에 형성된 형광체층의 커패시터의 용량에 영향을 받는다. 그리고, 형광체층의 커패시터 용량은 각 형광체층의 두께와 유전상수에 의해 결정된다. 일반적으로 녹색형광체 물질의 유전상수는 적색형광체 물질과 청색형광체 물질의 유전상수보다 크므로, 녹색형광체가 형성된 방전셀의 방전영역에 인가되는 전압은 적색형광체, 또는 청색형광체가 형성된 방전셀의 방전영역에 인가되는 전압보다 작다.
그런데, 종래의 피디피는 다음과 같은 문제점이 있다.
먼저, 각 방전셀의 방전공간에 인가되는 전압이 각 방전셀에 형성된 형광체층의 커패시터의 용량에 영향을 받아 실제로 방전영역에 인가되는 방전전압이 각 방전셀마다 달라 휘도와 발광시점에 차이가 발생한다는 문제점이 있다. 그 이유는 방전영역에 인가되는 방전전압이 각 형광체층의 커패시터 용량에 영향을 받기 때문이다.
형광체층의 커패시터 용량은 각 형광체층의 두께와 유전상수에 의해 결정된다. 일반적으로 녹색형광체 물질의 유전상수는 적색형광체 물질과 청색형광체 물질의 유전상수보다 크므로, 녹색형광체가 형성된 방전셀의 방전영역에 인가되는 전압은 적색형광체, 또는 청색형광체가 형성된 방전셀의 방전영역에 인가되는 전압보다 작다. 그 결과, 동일한 전압이 각 방전셀에 인가되었을 때, 녹색형광체가 형성된 방전셀이 가장 늦게 발광하게 되어 피디피의 화질이 저하되는 문제가 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 모든 방전셀의 방전영역에 동일한 방전전압이 인가되는 피디피를 제공하는 데에 그 목적이 있다.
도 1은 일반적인 3전극 면방전 방식의 AC형 피디피의 단면구조를 도시한 도면
도 2는 상기 도 1에 도시된 플라즈마 디스플레이 패널과 구동회로부를 도시한 블록도
도 3은 상기 도 1과 도 2에 도시된 플라즈마 디스플레이 패널의 각 전극에 인가되는 펄스의 파형을 도시한 도면.
도 4는 방전전압이 인가된 플라즈마 디스플레이 패널의 각 방전셀의 등가회로를 도시한 회로도
도 5a는 본 발명의 플라즈마 디스플레이 패널의 단면을 개략적으로 도시한 도면
도 5b는 본 발명의 플라즈마 디스플레이 패널의 평면을 개략적으로 도시한 도면
도 6a는 형광체가 형성되지 않는 종래의 플라즈마 디스플레이 패널의 방전셀을 도시한 도면
도 6b는 형광체가 유전체 전면에 도포된 종래의 플라즈마 디스플레이 패널의 방전셀을 도시한 도면
도 6c는 형광체가 유전체 일부에 도포된 본 발명의 플라즈마 디스플레이 패널의 방전셀을 도시한 도면
도 7a는 도 6a에 도시된 방전셀의 등가회로를 도시한 회로도
도 7b는 도 6b에 도시된 방전셀의 등가회로를 도시한 회로도
도면의 주요부분에 대한 부호의 설명
100 : 제 1 기판 110 : 하부전극
120 : 유전층 130 : 격벽
140 : 형광체층 150 : 홀(hole)
200 : 제 2 기판 210 : 상부전극
본 발명의 피디피는 형광체층에 의한 커패시터 용량을 최소화함으로써, 각 방전셀의 방전영역에 인가되는 방전전압이 거의 동일한 레벨을 유지하도록 각 방전셀의 형광체층의 일부를 제거하는 것이 특징이다.
본 발명의 피디피는 도 5a에 도시된 것과 같이 소정의 제 1 기판(100) 위에 열방향으로 연속하여 형성된 하부전극(110)과, 하부전극(110) 사이에 상기 하부전극에 평행하도록 형성된 격벽(130)과, 하부전극(110)이 형성된 제 1 기판(100)에 대향하는 제 2 기판(200) 위에 하부전극(110)에 직교하도록 연속하여 형성된 상부전극(210) 그리고, 상부전극(210) 사이의 영역과 하부전극(110) 사이의 교차부에 위치한 상기 하부전극(110) 위의 일부분을 제외한 나머지 부분에 형성된 형광체층(140)을 포함하여 구성되어 있다.
본 발명의 피디피에 형성된 하부전극(110)은 소정의 제 1 기판(100) 위에 열방향으로 연속하여 형성되어 있다. 제 1 기판(110)은 투명한 유리기판으로서, 그 배면에 백색의 반사박막(도면미도시)이 도포될 수도 있다.
유전층(120)은 하부전극(110)이 형성된 제 1 기판(100) 전면에 도포되어 있다. 본 발명의 피디피는 때로 유전층(120)이 형성되지 않도록 구성될 수도 있다. 즉, 도면에는 도시되지 않았으나, 하부전극(110) 위에 직접 형광체층(140)이 형성되도록 구성될 수 있는 것이다.
그리고, 격벽(130)은 유전층(120) 위에 하부전극(110)에 평행하도록 형성되어 있다. 이 때, 격벽(130)은 하부전극(110) 사이의 영역에 형성되어 유전층(120)을 소정의 폭만큼 영역별로 구분짓는다. 만약, 유전층(120)이 형성되지 않았다면, 격벽(130)은 제 1 기판(100) 위의 하부전극(110) 사이 영역에 형성된다.
상부전극(210)은 제 1 기판(100)에 대향하도록 설치된 제 2 기판(200) 위에 하부전극(110)에 대향하는 방향으로 형성되어 있다. 이 때, 상부전극(210)은 하부전극(110)에 직교하도록 연속하여 형성되어 있다.
형광체층(140)은 도 5a에 도시된 것과 같이 상부전극(210) 사이의 영역과 하부전극(110) 사이의 교차부의 하부전극 일부분을 노출하도록 형성되어 있다. 즉, 하부전극 위의 일부분에 형광체가 형성되지 않은 홀(150)이 형성되어 있다는 것이다. 즉, 본 발명의 형광체층(140)은 도 5b에 도시된 평면도와 같이 하부전극(110) 위의 일부분을 제외한 나머지 부분에 형성되어 있다. 다시 말해, 하부전극(110) 위 일부분은 형광체층이 형성되지 않은 홀(150)(hole)에 의해 노출되어 있다.
결국, 형광체층(140)은 하부전극(110)에 평행하도록 격벽(130)의 측면부에 형성되고, 상부전극(210)과 하부전극(110) 사이의 교차부에 위치한 하부전극(110) 위의 홀(150)을 제외한 유전층(120)과 하부전극(110) 위에 형성되어 있다. 따라서, 형광체층(140)이 도포되지 않은 홀(hole)에 의해 블랙마스크층과 하부전극 사이의 교차부에 위치한 하부전극 위의 유전층 일부분이 노출된다.
컬러 피디피는 격벽 사이의 방전영역의 일부분에 형성된 적색형광체층과, 그 적색형광체층이 형성된 방전영역에 인접한 다른 방전영역의 일부분에 형성된 청색형광체층, 그리고 청색형광체층이 형성된 방전영역에 인접한 다른 방전영역의 일부분에 형성된 녹색형광체층을 포함하여 구성되어 있다.
이하, 본 발명의 피디피의 동작원리에 대하여 종래의 피디피와 비교하여 설명하도록 한다. 도 6a는 형광체층이 도포되지 않은 방전셀을 도시한 것이고, 도 6b는 형광체층(140)이 하부전극(110) 위부분을 완전히 도포한 종래의 피디피의 방전셀을 도시한 것이며, 도 6c는 하부전극(110) 위의 형광체층(140) 일부가 제거되어 홀(150)이 형성된 본 발명의 피디피의 방전셀을 도시한 것이다.
형광체층이 도포되지 않은 방전셀은 형광체층에 의한 커패시터가 존재하지 않기 때문에 형광체층에 의한 전압강하현상이 나타나지 않는다.
즉, 도 6a의 방전셀의 등가회로는 도 7a에 도시된 것과 같다. 도 7a와 도 7b에서 전압 Vs는 외부에서 방전셀에 인가되는 전압이고, C1은 방전시킬 셀의 상판이 보유한 커패시터의 용량이며, Cg는 방전공간에 인가되는 커패시터의 용량이고, Cp는 발광시킬 형광체의 커패시터 용량, C2는 방전시킬 셀의 하판에서 Cp를 제외한 커패시터의 용량을 나타낸 것이다.
형광체층(140)이 하부전극(110) 위부분을 완전히 도포한 종래의 피디피의 방전셀은 형광체층(140)에 포함된 커패시터(Cp)에 의해 하부전극과 상부전극 사이의 방전영역에 인가되는 방전전압이 강하되는 현상이 있다. 이 때, 형광체층의 커패시터(Cp)는 형광체 물질 고유의 유전율과 형광체층의 두께에 의해 결정된다. 그러므로, 모든 방전셀에 도포된 형광체층의 두께가 모두 동일하다고 가정하면, 각 형광체 물질 고유의 유전율에 의해 각 방전셀은 커패시터가 각각 다르다. 즉, 도 6b의 방전셀의 등가회로는 도 7b에 도시된 것과 같다. 결국, 각 방전셀의 방전영역에 인가되는 방전전압은 각 형광체 물질의 커패시터에 의해 좌우된다.
따라서, 각각의 방전셀은 동일한 방전전압을 인가받더라도 방전시점과 발광 휘도가 다르게 된다. 특히, 녹색형광체층이 도포된 방전셀의 방전시점이 가장 느리고, 휘도도 가장 낮게 된다. 그 이유 중의 하나는 녹색형광체층의 유전율이 가장 높아 녹색형광체층에 포함된 커패시터가 가장 큰 원인이 되기 때문이다.
하부전극 위의 형광체층 일부가 제거되어 홀(150)이 형성된 본 발명의 피디피의 방전셀은 형광체층(140)에 포함된 커패시터(Cp)의 크기를 최소화시킴으로써, 방전전압에 미치는 형광체층의 영향이 최소화된다. 그 이유는 방전영역에서 전계가 집중되는 영역에 형광체층이 거의 없고, 형광체층은 전계가 거의 없는 영역에 밀집되어 있기 때문이다. 도 6c에 도시된 방전셀의 등가회로는 도 7b와 동일하지만, 도 6a에 도시된 방전셀과 달리 형광체층에 포함된 커패시터(Cp)가 회로의 다른 요소에 비해 무시해도 좋을 만큼 작은 값을 가진다. 따라서, 도 6c에 도시된 방전셀은 형광체의 종류에 상관없이 도 7a에 도시된 등가회로에서 산출되는 방전전압과 거의 비슷한 수준의 방전전압이 방전영역에 인가되므로, 각 방전셀의 방전시점과 휘도가 거의 동일해진다.
본 발명에 의한 컬러 피디피는 종래의 컬러 피디피에 비해 서로 다른 형광체가 도포된 각 방전셀이 모두 동일한 방전시점과 발광휘도를 갖는 효과가 있다. 즉, 모든 방전셀의 방전영역에 인가되는 방전전압이 거의 동일한 수준으로 유지되므로, 동일한 구동전압을 방전셀에 인가하였을 때에 각 방전셀이 동시에 방전하며, 그 방전에 따른 발광휘도가 거의 동일하게 된다. 그리고, 각 방전셀의 전계집중영역에 형광체가 거의 없어 형광체의 열화가 거의 없다. 따라서, 본 발명에 의한 컬러 피디피는 종래의 컬러 피디피에 비해 화질이 개선되며, 수명도 연장되는 효과가 있다.

Claims (5)

  1. 소정의 제 1 기판 위에 열방향으로 연속하여 형성된 하부전극;
    상기 하부전극 사이에 상기 하부전극에 평행하도록 형성된 격벽;
    상기 하부전극이 형성된 제 1 기판에 대향하는 제 2 기판 위에 상기 하부전극에 직교하도록 연속하여 형성된 상부전극; 그리고,
    상기 상부전극 사이의 영역과 상기 하부전극 사이의 교차부에 위치한 상기 하부전극 위의 일부분을 제외한 나머지 부분에 형성된 형광체층을 포함하여 구성된 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서, 상기 플라즈마 디스플레이 패널은 상기 형광체층이 형성되지 않은 하부전극의 일부분에 대향하도록 상기 제 2 기판 위에 블랙마스크 층이 상기 상부전극에 평행하도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서, 상기 블랙마스크 층은 상기 인접한 상부전극 사이의 영역에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 2 항에 있어서, 상기 형광체층은
    상기 하부전극에 평행하도록 상기 격벽의 측면부에 형성된 제 1 형광체층;
    상기 블랙마스크 층과 상기 하부전극 사이의 교차부에 위치한 상기 하부전극의 일부분을 제외한 나머지 부분의 위에 형성된 제 2 형광체층으로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서, 상기 플라즈마 디스플레이 패널은 상기 형광체층과 상기 하부기판 사이와 상기 하부전극 위에 유전체층이 부가적으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1019980049446A 1998-11-18 1998-11-18 플라즈마디스플레이패널 KR100327352B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980049446A KR100327352B1 (ko) 1998-11-18 1998-11-18 플라즈마디스플레이패널
US09/442,004 US6541914B1 (en) 1998-11-18 1999-11-17 Plasma display panel including grooves in phosphor
JP32883699A JP3272335B2 (ja) 1998-11-18 1999-11-18 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049446A KR100327352B1 (ko) 1998-11-18 1998-11-18 플라즈마디스플레이패널

Publications (2)

Publication Number Publication Date
KR20000032840A true KR20000032840A (ko) 2000-06-15
KR100327352B1 KR100327352B1 (ko) 2002-05-09

Family

ID=19558775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049446A KR100327352B1 (ko) 1998-11-18 1998-11-18 플라즈마디스플레이패널

Country Status (3)

Country Link
US (1) US6541914B1 (ko)
JP (1) JP3272335B2 (ko)
KR (1) KR100327352B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404847B1 (ko) * 2001-07-18 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024690A (ja) * 2003-06-30 2005-01-27 Fujitsu Hitachi Plasma Display Ltd ディスプレイ装置およびディスプレイの駆動方法
KR20050107050A (ko) * 2004-05-07 2005-11-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20070107871A (ko) * 2006-05-04 2007-11-08 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615202A (ja) * 1984-06-20 1986-01-11 Okuno Seiyaku Kogyo Kk 赤色色光用無機素材光学フイルタ−
EP0554172B1 (en) * 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JPH09312129A (ja) 1996-05-22 1997-12-02 Dainippon Printing Co Ltd Dc型プラズマディスプレイパネルの蛍光面形成方法
JP3116844B2 (ja) * 1996-06-21 2000-12-11 日本電気株式会社 カラープラズマディスプレイパネル、及びその製造方法
JPH1012150A (ja) 1996-06-21 1998-01-16 Dainippon Printing Co Ltd 交流型プラズマディスプレイパネル及びその製造方法
JPH10321145A (ja) 1997-03-19 1998-12-04 Sony Corp 表示装置
JP4059305B2 (ja) * 1997-07-04 2008-03-12 株式会社日立プラズマパテントライセンシング スクリーン印刷装置
US5852347A (en) * 1997-09-29 1998-12-22 Matsushita Electric Industries Large-area color AC plasma display employing dual discharge sites at each pixel site
FR2773907B1 (fr) * 1998-01-20 2000-04-07 Thomson Tubes Electroniques Panneau a plasma bi-substrat a rendement lumineux ameliore

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404847B1 (ko) * 2001-07-18 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널
US6667581B2 (en) 2001-07-18 2003-12-23 Lg Electronics Inc. Plasma display panel

Also Published As

Publication number Publication date
JP2000156169A (ja) 2000-06-06
JP3272335B2 (ja) 2002-04-08
US6541914B1 (en) 2003-04-01
KR100327352B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
KR100304906B1 (ko) 플로팅 전극을 가진 플라즈마 디스플레이 패널
KR100670351B1 (ko) 플라즈마 디스플레이 패널
US6255779B1 (en) Color plasma display panel with bus electrode partially contacting a transparent electrode
KR100679440B1 (ko) 교류형 플라즈마표시패널의 구동방법
KR100327352B1 (ko) 플라즈마디스플레이패널
KR20000060401A (ko) 플라즈마 디스플레이 패널의 녹색 형광체와 플라즈마 디스플레이 패널
JPH08339766A (ja) プラズマパネル、その製造方法及び画像表示装置
KR100272590B1 (ko) 플라즈마 디스플레이 패널
KR19990081215A (ko) 플라즈마 디스플레이 패널의 구동방법
KR19990065917A (ko) 플라즈마 표시장치
KR20000009188A (ko) 플라즈마 디스플레이 패널
KR100304905B1 (ko) 컬러 플라즈마 디스플레이 패널
KR100246224B1 (ko) Ac 플라즈마 디스플레이 패널
KR100293517B1 (ko) 플라즈마디스플레이패널과그구동방법
KR100269396B1 (ko) 칼라 플라즈마 디스플레이 패널
KR20020072867A (ko) 플라즈마 표시장치
KR100298404B1 (ko) 플라즈마디스플레이패널
KR100272604B1 (ko) 플라즈마 디스플레이 패널의 방전전극 구조
KR20030026777A (ko) 플라즈마 디스플레이 패널
KR100481323B1 (ko) 플라즈마디스플레이패널의격벽구조
KR100426193B1 (ko) 플라즈마 디스플레이 패널
KR100272603B1 (ko) 플라즈마 디스플레이 패널의 유전층 구조
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법
KR19990074400A (ko) 플라즈마 표시패널의 셀 구조
KR100273195B1 (ko) 플라즈마디스플레이패널및그의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee