KR100273195B1 - 플라즈마디스플레이패널및그의구동방법 - Google Patents

플라즈마디스플레이패널및그의구동방법 Download PDF

Info

Publication number
KR100273195B1
KR100273195B1 KR1019980016013A KR19980016013A KR100273195B1 KR 100273195 B1 KR100273195 B1 KR 100273195B1 KR 1019980016013 A KR1019980016013 A KR 1019980016013A KR 19980016013 A KR19980016013 A KR 19980016013A KR 100273195 B1 KR100273195 B1 KR 100273195B1
Authority
KR
South Korea
Prior art keywords
address
discharge
sustain
electrode lines
electrodes
Prior art date
Application number
KR1019980016013A
Other languages
English (en)
Other versions
KR19990084343A (ko
Inventor
전우곤
유준영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980016013A priority Critical patent/KR100273195B1/ko
Publication of KR19990084343A publication Critical patent/KR19990084343A/ko
Application granted granted Critical
Publication of KR100273195B1 publication Critical patent/KR100273195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 어드레스 방전시 가시광의 발생을 억제할 수 있는 PDP 및 그의 구동 방법에 관한 것이다.
본 발명의 PDP는 서스테인 방전을 일으키기 위한 제1 및 제2 서스테인 전극과, 어드레스 방전을 일으키기 위한 제1 및 제2 어드레스 전극과, 제1 및 제2 어드레스 전극 사이에 어드레스 방전공간을 마련함과 아울러 어드레스 방전시 벽전하가 형성되는 제1 유전체층을 구비한다.
본 발명에 의하면, 어드레스 방전이 제1 및 제2 어드레스 전극사이의 작은 방전공간에서 일어나므로써 어드레스 기간에서의 가시광 발생이 억제되어 컨트래스트비가 현저하게 상승되게 된다.

Description

플라즈마 디스플레이 패널 및 그의 구동 방법(Plasma Display Panel and its Driving Method)
본 발명은 평판 디스플레이 장치 중의 하나인 플라즈마 디스플레이 장치에 관한 것으로, 특히 어드레스 방전시 가시광의 발생을 억제할 수 있는 PDP 및 그의 구동 방법에 관한 것이다.
최근들어 대형 평판표시장치가 요구됨에 따라 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)에 대한 연구가 활발히 진행되고 있다. PDP는 통상 가스 방전 현상을 이용하여 화상을 표시하는 디스플레이 장치로서 방전방식에 따라 직류(DC) 방식과 교류(AC) 방식으로 크게 대별되고 있다.
도 1을 참조하면, 통상적으로 많이 사용되고 있는 3전극 교류(AC) 방식의 PDP의 셀 구조가 도시되어 있다. 여기서, 도 1의 (a)는 PDP의 셀을 가로축을 따라 절단한 단면도를 나타내고, (b)는 세로축을 따라 절단한 단면도를 나타낸다.
도 1에 도시된 PDP의 셀은 화상의 표시면인 상부기판(10)과, 격벽(14)에 의해 상부기판(10)과 평행하게 배치된 하부기판(12)을 구비한다. 이 격벽(14)은 셀 사이를 격리시켜 셀 내부에 방전공간을 마련하게 된다. 상부기판(10) 상에는 서스테인전극 쌍(16), 즉 주사 및 서스테인 전극(이하, Y 서스테인전극이라 한다)과 서스테인 전극(이하, Z 서스테인전극이라 한다)이 나란하게 배치된다. 이 Y 및 Z 서스테인전극(16)들은 빛을 투과시키기 위한 투명전극(ITO)(16a)과, 이 투명전극(16a)의 도전성을 향상시키기 위한 버스전극(16b)으로 구성되어진다. 하부기판(12) 상에는 Y 및 Z 서스테인전극들(16)과 방전을 일으키기 위한 어드레스 전극(22)이 배치되게 된다. 이 Y 및 Z 서스테인전극(16)과 어드레스 전극(22)에는 방전을 유지시켜 주기 위해 극성이 계속적으로 반전되는 교류(AC) 전압이 인가된다. 그리고, Y 및 Z 서스테인전극(16)이 배치된 상부기판(10) 상에는 전하축적을 위한 상부 유전체층(18)이 평탄하게 형성되어 있고, 이 상부 유전체층(18) 표면에는 보호막(20)이 형성되어 있다. 이 보호막(20)은 플라즈마 입자들의 스퍼터링 현상으로부터 상부 유전체층(18)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차전자의 방출 효율을 높여주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여주는 역할을 하는 것으로써, 주로 산화마그네슘(MgO) 막이 사용되어 진다. 어드레스 전극(22)이 배치된 하부기판(12) 상에는 역시 전하축적을 위한 하부 유전체층(24)이 평탄하게 형성되어 있고, 하부 유전체층(24) 상에는 고유색의 가시광선(R,G,B)을 발생하기 위한 형광체층(26)이 격벽(14)을 포획하도록 도포되어 있다. 이 형광체층(14)은 가스방전시 발생되는 짧은 파장의 자외선(Vacuum Ultraviolet;VUV)에 의해 여기되어 적, 녹, 청(R,G,B)의 가시광을 발생하게 된다. 셀 내부에 마련되는 방전공간은 자외선 방출 효율을 높여주기 위해 주로 네온(Ne)과 제논(Xe)의 혼합가스로 충진되어진다. 이러한 구성을 갖는 PDP의 셀에 있어서, 어드레스전극(22)과 하나의 서스테인전극(16) 사이에 방전이 일어나 셀 내부의 유전체에 벽전하를 형성하게 된다. 그 다음, Y 및 Z 서스테인전극(16)에 전압을 인가하면 벽전하가 형성된 셀에서만 방전이 계속해서 일어나서 진공 자외선을 방출하게 된다. 이 진공 자외선이 형광체(26)를 여기시켜 가시광이 발생되게 된다.
도 2는 PDP의 계조구현 방법을 나타내는 것으로서, 도 2는 서브필드 방식으로 구동되는 경우 한 프레임의 구동순서를 나타내고 있다.
PDP가 서브필드 방식으로 구동되는 경우 한 화면에 해당하는 한 프레임은 시간적으로 구분된 다수개, 예컨대 8개의 서브필드를 포함하고 있다. 이 경우, 한 프레임의 계조는 각 서브필드에서 발광기간의 길이에 의해 결정된 밝기, 즉 휘도치의 조합으로 구현되게 된다. 도 2에 있어서, 각 서브필드에서 결정된 휘도치(1, 2, 4, 8,…, 128)의 조합으로 0에서 255까지의 계조를 구현하게 된다. 이를 위하여, 각 셀에 선택적으로 벽전하를 형성하여 벽전하가 형성된 셀에서는 방전이 일어나고 벽전하가 형성되지 않은 셀에서는 방전이 일어나지 않도록 하고 있다. 선택적으로 각각의 셀에 벽전하를 형성하는 구간을 어드레스구간이라 하고, 방전이 일어나서 발광하는 구간을 서스테인 구간이라고 한다. 여기서, 어드레스구간은 각 서브필드마다 동일한 시간이 할당되는 반면에 휘도치가 결정되는 서스테인 구간은 각 서브필드마다 다르게 할당되게 된다.
이와 같이, 통상의 PDP 구동방법은 어드레스 방전을 통하여 발광을 하고자 하는 셀에 벽전하를 형성하고 서스테인 전압을 인가하여 방전을 개시하는 방법을 취하고 있다. 이 경우, 어드레스 방전기간에도 셀의 내부에서 발광현상이 발생하여, 즉 셀이 비발광기간에서도 발광하여 최소 휘도치가 상대적으로 상승되게 된다. 이에 따라, 한 프레임에서 최소 휘도치와 최대 휘도치의 비의 나타내는 컨트래스트비가 저하되어 화면이 뚜렷하게 보이지 않는 단점이 있다.
따라서, 본 발명의 목적은 서로 교차하는 어드레스 전극을 이용하여 어드레스 방전을 일으킴으로써 어드레스 방전시 가시광 발생을 억제할 수 있는 PDP 및 그 구동방법을 제공하는 것이다.
본 발명의 다른 목적은 어드레스 방전시 가시광 발생을 억제하여 컨트래스트비를 현저하게 향상시킬 수 있는 PDP 및 그 구동방법을 제공하는 것이다.
도 1은 통상적인 교류방식의 PDP 셀의 구조를 나타내는 단면도.
도 2는 PDP의 계조구현 방법을 설명하기 위하여 서브필드로 구성되는 한 프레임의 구동순서를 나타내는 도면.
도 3은 본 발명의 실시예에 따른 PDP 셀의 구조를 나타내는 단면도.
도 4는 도 3에 도시된 PDP 셀의 전극 구조를 나타내는 도면.
도 5는 도 3에 도시된 PDP의 셀에서 어드레스 방전이 일어나서 벽전하가 형성되는 과정을 단계적으로 나타내는 단면도.
도 6은 도 3에 도시된 PDP의 셀에서 초기 서스테인 방전이 일어나는 경우를 단계적으로 나타내는 단면도.
도 7은 본 발명에 따른 PDP의 전극구조를 전체적으로 나타내는 도면.
도 8은 도 3에 도시된 PDP의 셀의 각 전극에 공급되는 전압 파형도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 30 : 상부기판 12, 32 : 하부 기판
14, 34 : 격벽 16, 36 : 서스테인 전극
16a : 투명전극 16b : 버스전극
18, 38 : 상부 유전체 20, 40 : 보호막
22 : 어드레스전극 24, 46 : 하부 유전체
26, 48 : 형광체 42 : 제1 어드레스 전극
44 : 제2 어드레스 전극 50 : 셀
52 : PDP
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP는 서스테인 방전을 일으키기 위한 제1 및 제2 서스테인 전극과, 어드레스 방전을 일으키기 위한 제1 및 제2 어드레스 전극과, 제1 및 제2 어드레스 전극 사이에 어드레스 방전공간을 마련함과 아울러 어드레스 방전시 벽전하가 형성되는 제1 유전체층을 구비하는 것을 특징으로 한다.
또한, 본 발명에 따른 PDP는 서스테인 방전을 일으키기 위한 제1 및 제2 서스테인 전극라인들과, 어드레스 방전을 일으키기 위한 제1 및 제2 어드레스 전극라인들과, 제1 및 제2 어드레스 전극라인 사이 각각에 어드레스 방전공간을 마련함과 아울러 어드레스 방전시 벽전하가 형성되는 제1 유전체층을 구비하는 것을 특징으로 한다.
그리고, 본 발명에 따른 PDP 구동방법은 구동하기 위한 셀들을 선택하기 위하여 제1 어드레스 전극라인들과 제2 어드레스 전극라인들 사이에 인가되는 전압펄스에 의해 어드레스 방전을 일으키는 단계와, 제1 서스테인 전극라인들과 제2 서스테인 전극라인들 사이에 인가되는 전압펄스에 의해 상기 단계에서 선택된 셀들에서 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 3는 본 발명의 실시 예에 따른 PDP에 구성되는 한 셀의 단면을 도시한 것으로서, 도 3에 도시된 PDP의 셀은 화상의 표시면인 상부기판(30)과, 격벽(34)에 의해 상부기판(30)과 평행하게 배치된 하부기판(32)과, 상부기판(30) 상에 나란하게 형성된 서스테인 전극(36)과, 하부기판(32) 상에 서스테인 전극(36)과 평행하도록 형성된 제1 어드레스 전극(42)과, 격벽(34)과 평행하도록 형성된 제2 어드레스 전극(44)을 구비한다.
도 3에 도시된 PDP의 셀에서 하부기판(32) 상에 수직으로 신장된 격벽(34)은 셀 사이를 격리시켜 셀 내부에 방전공간을 마련하게 된다. 상부기판(32) 상에는 서스테인전극(36), 즉 Y 서스테인전극과 Z 서스테인전극이 수평방향으로 나란하게 배치된다. 그리고, 서스테인전극(36)이 배치된 상부기판(30) 상에는 전하축적을 위한 상부 유전체층(38)이 평탄하게 형성되어 있고, 이 상부 유전체층(38) 표면에는 보호막(40)이 형성되어 있다. 이 보호막(40)은 방전시 플라즈마 입자들의 스퍼터링 현상으로부터 상부 유전체층(38)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차전자의 방출 효율을 높여주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여주는 역할을 하는 것으로써, 주로 산화마그네슘(MgO) 막이 사용되어 진다. 하부기판(32) 상에는 제1 어드레스 전극(42)이 상기 서스테인 전극(36)과 평행하게 수평방향으로 배치되어 있다. 제1 어드레스 전극(42)이 형성된 하부기판(32) 상에는 격벽(34)과 평행하게 배치된 제2 어드레스 전극(44)을 내부에 포함한 하부 유전체층(46)이 평탄하게 형성되어 있다. 또한, 하부 유전체층(46)은 제2 어드레스 전극(44)과 평행한 방향으로 분리되어 제1 어드레스 전극(42)과 제2 어드레스 전극(44) 간의 어드레스 방전을 위한 작은 방전공간(a)을 마련하고 있다. 좌우로 분리된 하부 유전체층(46) 상에는 고유색의 가시광선(R,G,B)을 발생하기 위한 형광체층(48)이 격벽(34)을 포획하여 도포되어 있다. 이 형광체층(48)은 셀 내부에서 가스방전시 발생되는 짧은 파장의 자외선(Vacuum Ultraviolet ;VUV)에 의해 여기되어 적, 녹, 청(R,G,B) 중 하나의 가시광을 발생하게 된다. 셀 내부에 마련되는 방전공간은 자외선 방출 효율을 높여주기 위해 주로 네온(Ne)과 제논(Xe)의 혼합가스로 충진되어진다.
도 4를 참조하면, 도 3에 도시된 PDP 셀에 배치된 전극 구조가 도시되어 있다. 도 4에 도시된 셀에서 Y 및 Z 서스테인 전극(36 a, 36b)은 수평방향으로 나란하게 배치되고, 제1 어드레스 전극(42)은 Y 및 Z 서스테인 전극(36a, 36b)과 평행하게 배치되게 된다. 제2 어드레스 전극(44)은 격벽(34)과 평행하게 수직방향으로 배치되어 제1 어드레스 전극(42)과 교차하게 된다. 도 4에 있어서, 어드레스 방전은 제1 어드레스 전극(42)과 제2 어드레스 전극(44)의 교차지점의 일측부에 마련된 방전공간(a)에서 일어나게 된다.
도 5을 참조하면, 도 3에 도시된 PDP의 한 셀에서 어드레스 방전이 일어나서 벽전하가 형성된 상태가 단계적으로 도시되어 있다.
도 5의 (a)는 제1 어드레스 전극(42)과 제2 어드레스 전극(44) 사이에서 어드레스 방전이 일어난 경우를 도시하고, (b)는 이 어드레스 방전으로 인하여 셀 내부에 벽전하가 형성된 상태를 도시하고 있다. 도 5의 (a)에서 제1 어드레스 전극(42)에 도 8의 (a)에 도시된 바와 같이 음의 전압 펄스(Xa)을 인가하고 제2 어드레스 전극(44)에 도 8의 (b)에 도시된 바와 같이 양의 전압 펄스(Xb)를 인가하면 하부 유전체층(46) 사이에 형성된 방전공간(a)에서 어드레스 방전이 일어나게 된다. 이 경우, 방전공간(a)에서 어드레스 방전에 의해 발생하는 진공 자외선(VUV)은 구조적으로 하부 유전체층(46)의 상부에 위치한 형광체(48)를 여기시키기 어려우므로 어드레스 방전에 의한 가시광은 종래에 비하여 현저하게 감소하게 된다. 이어서, 어드레스 방전으로 인하여 도 5의 (b)에 도시된 바와 같이 제1 어드레스 전극(42)의 측의 유전체층(46)에는 양의 전하가 축적되고 제2 어드레스 전극(44) 측의 유전체층(46)에는 전자가 축적됨으로써 벽전하가 형성되고 전계는 감소되어 방전은 꺼지게 된다.
도 6을 참조하면, 도 3에 도시된 PDP의 한 셀에서 서스테인 방전이 일어나는 경우가 단계적으로 도시되어 있다.
도 6의 (a)에서 도 8의 (b)에 도시된 바와 같이 제2 어드레스 전극(44)에 음의 전압 펄스(Xb)를 인가하고 Y 서스테인 전극(36a)에 도 8의 (c)에 도시된 바와 같이 양의 전압 펄스(Y)를 인가하면 어드레스 방전으로 벽전하가 형성된 셀에서만 서스테인 방전이 개시되게 된다. 이 서스테인 방전이 개시된 셀의 내부에는 도 6의 (b)에 도시된 바와 같이 Y 서스테인 전극(36a)이 측의 유전체층(38)에 벽전하가 형성된다. 그 다음 주기로부터 Y 및 Z 서스테인 전극(36a, 36b)에 도 8의 (c)와 (d)에 도시된 바와 같이 교번적으로 인가되는 서스테인 전압 펄스(Y, Z)에 의해 서스테인 방전이 연속적으로 일어나서 진공 자외선을 방출하게 된다. 이 진공 자외선이 형광체(48)를 여기시켜 가시광이 발생되게 된다.
도 7을 참조하면, 본 발명에 따른 PDP의 전극구조가 전체적으로 도시되어 있다. 도 7에 도시된 PDP(52)는 수평방향으로 나란하게 배치된 Y 및 Z 서스테인 전극라인(Y, Z)과, Y 및 Z 서스테인 전극라인(Y, Z) 사이에서 평행하게 배치된 제1 어드레스 전극라인(A)과, 제1 어드레스 전극라인(A)과 수직하게 배치된 제2 어드레스 전극라인(B)을 구비한다.
도 7에 도시된 PDP(52)에서 Y 및 Z 서스테인 전극라인(Y, Z)과 제1 및 제2 어드레스 전극라인(A, B)은 매트릭스 구조로 배치되어, Y 및 Z 서스테인 전극라인(Y, Z), 제1 어드레스 전극라인(A)과 제2 어드레스 전극라인(B)의 교차지점에 하나의 셀(50)이 각각 형성되게 된다. 여기서, 어드레스 방전은 제1 및 제2 어드레스 전극라인(A, B) 사이에서 일어나게 된다. 이 경우, Y 및 Z 서스테인 전극라인들(Y, Z)에는 도 8의 (c)와 (d)에 도시된 바와 같이 반주기마다 극성이 교번되는 서스테인 전압펄스가 공통적으로 인가되게 된다. 이에 따라, 종래의 PDP에는 Y 서스테인 전극라인들(Y)은 각각의 구동부에 의해 구동되는 반면에 본 발명에 따른 PDP에서는 Z 서스테인 전극라인들(Z)과 같이 하나의 구동부에 의해 구동될 수 있게 된다.
결과적으로, 어드레스 방전이 제1 및 제2 어드레스 전극사이의 작은 방전공간에서 일어나므로써, 어드레스 방전에 의해 발생된 진공 자외선이 구조적으로 형광체를 여기시키기 어렵게 되어 어드레스 기간에서 가시광 발생을 억제할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 PDP 및 그 구동방법에 의하면, 어드레스 방전이 제1 및 제2 어드레스 전극사이의 작은 방전공간에서 일어나므로써, 어드레스 방전에 의해 발생된 진공 자외선이 구조적으로 형광체를 여기시키기 어렵게 되어 어드레스 기간에서 가시광의 발생을 억제할 수 있게 된다. 결과적으로, 한 프레임동안 비발광기간에서의 가시광 발생이 억제되어 최소 휘도치가 상대적으로 감소함으로써 컨트래스트비가 상승되어 화면이 뚜렷하게 보이게 되는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

  1. 플라즈마 디스플레이 패널에 구성되는 임의의 셀에 있어서,
    상부기판 상에 형성되어 서스테인 방전을 일으키는 제1 및 제2 서스테인 전극과,
    방전공간을 사이에 두고 상기 상부기판과 대면된 하부기판 상에 형성되어 어드레스 방전을 일으키는 제1 및 제2 어드레스 전극과,
    상기 제1 및 제2 어드레스 전극 사이에서의 어드레스 방전이 일어나는 보조 방전공간을 마련함과 아울러 상기 어드레스 방전시 벽전하가 형성되는 제1 유전체층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 상부기판과 하부기판 사이에 형성되어 상기 제1 및 제2 서스테인 전극들 사이에서 방전이 일어나는 주 방전공간을 마련하는 격벽과,
    상기 제1 및 제2 서스테인 전극을 덮게끔 상기 상부기판 상에 형성된 제2 유전체층과,
    상기 제2 유전체층 상에 성막된 보호막과,
    상기 주 방전공간 내에 포함된 상기 제1 유전체층과 격벽의 표면 상에 도포된 형광체층을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제1 어드레스 전극라인은 상기 제1 및 제2 서스테인 전극라인과 평행하도록 배치되고, 상기 제2 어드레스 전극라인은 상기 제1 어드레스 전극라인 및 서스테인 전극라인들과 교차하도록 배치되어 그 교차지점에 셀이 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제1 서스테인 전극라인들과 제2 서스테인 전극라인들은 동일한 구동회로로부터 공급되는 교류펄스에 의해 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 방전에 의해 화상을 표시하는 셀들이 매트릭스 형태로 배치되며 상기 셀들 각각에 상부기판 상에 형성되어 서스테인 방전을 일으키는 제1 및 제2 서스테인 전극과 방전공간을 사이에 두고 상기 상부기판과 대면된 하부기판 상에 형성되어 어드레스 방전을 일으키는 제1 및 제2 어드레스 전극이 마련된 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 셀들을 선택하기 위하여 제1 어드레스 전극라인들과 제2 어드레스 전극라인들 각각에 동기되는 역위상의 펄스신호를 공급하는 단계와,
    상기 역위상의 펄스신호에 의해 일어나는 어드레스 방전에 의해 선택된 셀들내에 서스테인 방전이 일어나도록 상기 제1 서스테인 전극라인들과 제2 서스테인 전극라인들 각각에 서스테인 펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 어드레스 전극라인들 중 어느 한 어드레스 전극라인과 상기 제1 및 제2 서스테인 전극라인들 중 어느 한 서스테인 전극라인에 인가되는 전압펄스에 의해 상기 서스테인 방전이 개시되는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  7. 제 5 항에 있어서,
    상기 어드레스 방전은 상기 제1 어드레스 전극라인과 제2 어드레스 전극라인 사이에 분리되게 형성된 유전체층에 마련된 소정의 방전공간에서 발생되는 것을 특징으로 하는 플라즈마 디스플레이 구동방법.
  8. 제 7 항에 있어서,
    상기 서스테인 방전시 발생되는 진공 자외선에 의해서만 상기 유전체층 상에 형성된 형광체가 여기에서 가시광을 발생하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
KR1019980016013A 1998-05-04 1998-05-04 플라즈마디스플레이패널및그의구동방법 KR100273195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016013A KR100273195B1 (ko) 1998-05-04 1998-05-04 플라즈마디스플레이패널및그의구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016013A KR100273195B1 (ko) 1998-05-04 1998-05-04 플라즈마디스플레이패널및그의구동방법

Publications (2)

Publication Number Publication Date
KR19990084343A KR19990084343A (ko) 1999-12-06
KR100273195B1 true KR100273195B1 (ko) 2000-12-01

Family

ID=19537033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016013A KR100273195B1 (ko) 1998-05-04 1998-05-04 플라즈마디스플레이패널및그의구동방법

Country Status (1)

Country Link
KR (1) KR100273195B1 (ko)

Also Published As

Publication number Publication date
KR19990084343A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
KR20010077575A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100285620B1 (ko) 플라즈마 디스플레이 패널 및 그의 어드레스 방법
KR100271133B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100273195B1 (ko) 플라즈마디스플레이패널및그의구동방법
JP4052756B2 (ja) Ａｃ型プラズマディスプレイ装置
JP2001052618A (ja) Ａｃ型プラズマディスプレイパネルおよびその駆動方法
JP4048637B2 (ja) Ａｃ型プラズマディスプレイ装置
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100285621B1 (ko) 플라즈마디스플레이패널구동방법
KR100298556B1 (ko) 고주파를이용한플라즈마디스플레이패널및그의구동방법
KR100293517B1 (ko) 플라즈마디스플레이패널과그구동방법
KR100266209B1 (ko) 플라즈마 디스플레이 패널의 벽 전하 형성 장치 및 방법
KR100357236B1 (ko) 고주파를이용한플라즈마디스플레이패널및그구동방법
KR20010076098A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20030026777A (ko) 플라즈마 디스플레이 패널
KR100426193B1 (ko) 플라즈마 디스플레이 패널
KR100389020B1 (ko) 플라즈마 디스플레이 패널
KR100351465B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100278784B1 (ko) 플라즈마디스플레이패널
KR100824674B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020020385A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100400373B1 (ko) 플라즈마 디스플레이 패널
KR100293515B1 (ko) 고주파를이용한플라즈마디스플레이패널의구동방법
KR100364668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020056005A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee