KR20000027499A - 폴리실리콘-박막 트랜지스터의 제조방법 - Google Patents

폴리실리콘-박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20000027499A
KR20000027499A KR1019980045444A KR19980045444A KR20000027499A KR 20000027499 A KR20000027499 A KR 20000027499A KR 1019980045444 A KR1019980045444 A KR 1019980045444A KR 19980045444 A KR19980045444 A KR 19980045444A KR 20000027499 A KR20000027499 A KR 20000027499A
Authority
KR
South Korea
Prior art keywords
gate
film
forming
polysilicon
thin film
Prior art date
Application number
KR1019980045444A
Other languages
English (en)
Other versions
KR100293820B1 (ko
Inventor
인태형
조상권
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045444A priority Critical patent/KR100293820B1/ko
Publication of KR20000027499A publication Critical patent/KR20000027499A/ko
Application granted granted Critical
Publication of KR100293820B1 publication Critical patent/KR100293820B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 장비상의 난점을 극복하면서, 원하는 모든 박막 트랜지스터에 오프셋 영역을 용이하게 형성할 수 있는 폴리실리콘-박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 폴리실리콘-박막 트랜지스터의 제조방법은 절연기판 상에 비정질 실리콘막을 형성하는 단계; 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형시키는 단계; 기판 전면에 게이트 산화막을 형성하는 단계; 게이트 산화막 상에 게이트를 형성하는 단계; 게이트의 표면을 전자자기공명 플라즈마를 이용하여 산화시켜 금속산화막을 형성하는 단계; 및, 기판 전면에 불순물 이온을 주입하여 금속산화막 양 측의 폴리시리콘막에 소오스 및 드레인 영역을 형성함과 동시에, 게이트의 양 측벽에 오프셋 영역을 형성하는 단계를 포함한다. 본 실시예에서. 전자자기공명 플라즈마를 이용한 산화는 O2, N2O, NH3, NO 개스 및 이들 개스의 혼합개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행한다.

Description

폴리실리콘-박막 트랜지스터의 제조방법
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히 오프셋(offset) 영역을 구비한 폴리실리콘-박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 폴리실리콘-박막 트랜지스터(Thin Film Transistor; TFT)는 엑시머 레이저 어닐링(Excimer Laser Annealing)으로 비정질 실리콘막을 결정화시킴으로써 폴리실리콘막을 형성한다. 여기서, 비정질 실리콘막의 결정화시 액상과 고상의 두가지 상이 공존하는데, 액상 실리콘막은 온도에 따라 고상으로 응고한다. 이때, 액상에서 고상으로 상전이되는 폴리실리콘 입자는 핵생성 후 액상 쪽으로 입자성장이 이루어지다가 다른 폴리실리콘 입자와 접하여 결정입계(grain boundary)를 형성한다.
한편, 폴리실리콘-TFT의 가장 큰 문제점 중의 하나는 누설전류가 크다는 점인데, 이러한 누설전류를 감소시키기 위해서, TFT에 오프셋(offset) 영역을 형성한다. 오프셋 영역을 형성하기 위해서, 일반적으로 양극처리(anodization) 공정을 이용하여, 게이트를 산화시켰다.
그러나, 상기한 양극처리 공정에 있어서는 모든 전극들이 전기적으로 연결되어 있어야 할 뿐만 아니라 습식 산화 전해조(bath)가 요구되기 때문에, 장비상의 난점이 있고 원하는 모든 TFT에 오프셋 영역을 형성할 수 없는 단점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 장비상의 난점을 극복하면서, 원하는 모든 TFT에 오프셋 영역을 용이하게 형성할 수 있는 폴리실리콘-TFT의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 폴리실리콘-박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 절연기판 11 : 비정질 실리콘막
11a : 폴리실리콘막 12 : 게이트 산화막
13 : 게이트 14 : 금속산화막
15a, 15b : 소오스 및 드레인 16a, 16b : 오프셋 영역
17 : 패시배이션막 18a, 18b : 소오스 및 드레인 전극
상기 목적을 달성하기 위한 본 발명에 따른 폴리실리콘-TFT의 제조방법은 절연기판 상에 비정질 실리콘막을 형성하는 단계; 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형시키는 단계; 기판 전면에 게이트 산화막을 형성하는 단계; 게이트 산화막 상에 게이트를 형성하는 단계; 게이트의 표면을 전자자기공명 플라즈마를 이용하여 산화시켜 금속산화막을 형성하는 단계; 및, 기판 전면에 불순물 이온을 주입하여 금속산화막 양 측의 폴리실리콘막에 소오스 및 드레인 영역을 형성함과 동시에, 게이트의 양 측벽에 오프셋 영역을 형성하는 단계를 포함한다.
본 실시예에서. 전자자기공명 플라즈마를 이용한 산화는 O2, N2O, NH3, NO 개스 및 이들 개스의 혼합개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 폴리실리콘-TFT의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 유리와 같은 투명한 절연기판(10) 상에 비정질 실리콘막(11)을 박막으로 형성한다. 그런 다음, 엑시머 레이저 어닐링으로 비정질 실리콘막(11)을 결정화시켜, 도 1b에 도시된 바와 같이 폴리실리콘막(11a)을 형성한다.
도 1c를 참조하면, 도 1b의 구조 상에 게이트 산화막(12)을 증착하고 패터닝하여 게이트(13)를 형성한다. 바람직하게, 게이트용 금속막은 Al막, Mo막, MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 그런 다음, 도 1d에 도시된 바와 같이, 전자자기공명(Electron Cyclon Resonator; 이하, ECR) 플라즈마를 이용하여 게이트(13)의 표면을 산화시켜, 게이트(13) 상부 및 양 측벽에 금속산화막(14), 바람직하게 Al2O3막을 형성한다. 즉, ECR 플라즈마 내에 금속 물질이 노출될 경우에는 금속 산화물이 형성된다. 이때, ECR 플라즈마를 이용한 산화는 O2, N2O, NH3, NO 개스 및 이들 개스의 혼합개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행하고, 게이트(13) 양 측벽의 금속산화막(14)의 폭이 10Å 내지 10㎛가 되도록 한다.
도 1e를 참조하면, 기판 전면으로 소정의 불순물 이온을 주입하여, 금속산화막(14) 양 측의 폴리실리콘막(11a)에 소오스 및 드레인 영역(15a, 15b)을 형성함과 동시에, 게이트(13)의 양 측의 폴리실리콘막(11a)에 10Å 내지 10㎛의 폭을 갖는 오프셋 영역(16a, 16b)을 형성한다. 그런 다음, 금속산화막(14)을 제거하고 게이트(13)의 형태로 게이트 산화막(12)을 패터닝한다.
도 1f를 참조하면, 기판 전면에 패시배이션막(15)을 형성하고, 소오스 및 드레인 영역(15a, 15b)의 일부가 노출되도록 패시배이션막(17)을 식각하여 콘택홀을 형성한다. 그런 다음, 콘택홀에 매립되도록 소오스 및 드레인용 금속막을 증착하고 패터닝하여 소오스 및 드레인 전극(18a, 18b)을 형성한다.
상기한 본 발명에 의하면, ECR 플라즈마 내에 금속 물질을 노출시켜 금속산화막을 형성함으로써, 종래의 양극처리공정에서 발생되는 장비상의 난점을 극복할 수 있을 뿐만 아니라 원하는 모든 TFT에 오프셋 영역을 용이하게 형성할 수 있다. 따라서, 폴리실리콘- TFT의 누설전류를 효과적으로 감소시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 절연기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형시키는 단계;
    상기 기판 전면에 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막 상에 게이트를 형성하는 단계;
    상기 게이트의 표면을 전자자기공명 플라즈마를 이용하여 산화시켜 금속산화막을 형성하는 단계; 및,
    상기 기판 전면에 불순물 이온을 주입하여 상기 금속산화막 양 측의 폴리시리콘막에 소오스 및 드레인 영역을 형성함과 동시에, 상기 게이트의 양 측벽에 오프셋 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘-박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 결정화는 엑시머 레이저 어닐링으로 진행하는 것을 특징으로 하는 폴리실리콘-박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 전자자기공명 플라즈마를 이용한 산화는 O2, N2O, NH3, NO 개스 및 이들 개스의 혼합개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행하는 것을 특징으로 하는 폴리실리콘-박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 오프셋 영역은 10Å 내지 10㎛의 폭을 갖는 것을 특징으로 하는 폴리실리콘-박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 게이트는 Al막, Mo막, MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 폴리실리콘-박막 트랜지스터의 제조방법.
KR1019980045444A 1998-10-28 1998-10-28 폴리실리콘-박막 트랜지스터의 제조방법 KR100293820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045444A KR100293820B1 (ko) 1998-10-28 1998-10-28 폴리실리콘-박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045444A KR100293820B1 (ko) 1998-10-28 1998-10-28 폴리실리콘-박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20000027499A true KR20000027499A (ko) 2000-05-15
KR100293820B1 KR100293820B1 (ko) 2001-10-19

Family

ID=19555833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045444A KR100293820B1 (ko) 1998-10-28 1998-10-28 폴리실리콘-박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100293820B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988084B1 (ko) 2003-06-07 2010-10-18 삼성전자주식회사 박막 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR100293820B1 (ko) 2001-10-19

Similar Documents

Publication Publication Date Title
JP2873660B2 (ja) 半導体集積回路の作製方法
KR100390522B1 (ko) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US7649227B2 (en) Semiconductor device and method of forming the same
US5639344A (en) Etching material and etching process
KR100654022B1 (ko) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR100350112B1 (ko) 반도체장치의 제조방법
US5607865A (en) Structure and fabrication method for a thin film transistor
JPH10150205A (ja) 薄膜トランジスタの構造及びその製造方法
JPH09298304A (ja) 液晶表示装置の製造方法および半導体装置の製造方法
US6200837B1 (en) Method of manufacturing thin film transistor
KR100293820B1 (ko) 폴리실리콘-박막 트랜지스터의 제조방법
US6080607A (en) Method for manufacturing a transistor having a low leakage current
KR100488958B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
KR20050106250A (ko) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
JPH07106582A (ja) 薄膜トランジスタの製造方法
KR100504537B1 (ko) 박막 트랜지스터의 제조 방법
KR100637116B1 (ko) 박막트랜지스터의 제조방법
KR100307458B1 (ko) 박막트랜지스터 제조방법
KR0162147B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2001308337A (ja) 低温ポリシリコンｔｆｔの製造方法
KR0172041B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR950005487B1 (ko) 박막트랜지스터 및 그 제조방법
JPS63158875A (ja) 薄膜トランジスタの製造方法
KR100197532B1 (ko) 에스램 박막 트랜지스터 제조 방법
JP3161510B2 (ja) 半導体集積回路の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 18

EXPY Expiration of term