KR20000027010A - 반도체 장치의 소자 격리 방법 - Google Patents
반도체 장치의 소자 격리 방법 Download PDFInfo
- Publication number
- KR20000027010A KR20000027010A KR1019980044811A KR19980044811A KR20000027010A KR 20000027010 A KR20000027010 A KR 20000027010A KR 1019980044811 A KR1019980044811 A KR 1019980044811A KR 19980044811 A KR19980044811 A KR 19980044811A KR 20000027010 A KR20000027010 A KR 20000027010A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- semiconductor substrate
- semiconductor device
- mask pattern
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000005406 washing Methods 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 9
- 238000004140 cleaning Methods 0.000 abstract description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011259 mixed solution Substances 0.000 abstract description 3
- 229910017604 nitric acid Inorganic materials 0.000 abstract description 3
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 239000010408 film Substances 0.000 description 31
- 238000002955 isolation Methods 0.000 description 20
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치의 소자 격리 방법에 관한 것으로서, 반도체기판 상의 소정 부분에 마스크 패턴을 형성하여 필드영역을 정의하는 공정과, 상기 마스크 패턴을 마스크로 사용하여 상기 반도체기판에 소정 깊이를 갖는 트렌치를 형성하는 공정과, 상기 트렌치가 형성된 반도체기판을 희석된 습식 식각 용액으로 세정하는 공정과, 상기 트렌치를 채우는 필드절연막을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체 장치에서는 트렌치를 형성한 후에 세정 공정으로 희석된 질산과 불산의 혼합 용액을 사용하여 습식 식각하므로서 식각 부산물인 폴리머 제거, 데미지 완화, 트렌치 표면의 거칠기 개선 및 트렌치 엣지 부분의 라운딩 효과를 동시에 얻을 수 있어 공정을 단순화할 수 있는 이점이 있다.
Description
본 발명은 반도체 장치의 소자 격리 방법에 관한 것으로서, 특히 소자의 집적화에 따른 트렌치(Trench)에 의한 소자 격리 기술에 있어서, 트렌치 형성 후의 단순화된 세정 방법을 제공하는 반도체 장치의 소자 격리 방법에 관한 것이다.
일반적으로 반도체 장치의 소자 격리는 LOCOS(Local Oxidation of Silicon) 또는 PGI(Profiled Grove Isolation) 등과 같은 통상적인 소자 격리 방법을 이용하여 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하는 필드영역을 형성한다.
소자 격리 방법 중에서 LOCOS 방법은 활성영역을 한정하는 산화 마스크인 질화막을 반도체기판 상에 형성하고, 포토리쏘그래피(Photolithograpy) 방법으로 패터닝하여 상기 반도체기판의 소정 부분을 노출시킨 후, 상기 노출된 반도체기판을 산화시켜 소자 격리 영역으로 이용되는 필드산화막(Field Oxide)을 형성한다.
그러나, LOCOS 방법에 의한 필드산화막은 엣지 부분에 버즈 비크(bird's beak)가 형성되어 활성영역을 잠식하는 문제가 발생하였다.
PGI 방법은 반도체기판을 식각하여 홈을 형성하고 그 홈에 절연 물질을 채워서 활성영역을 한정하므로서 버즈 비크로 인해 활성영역을 잠식하는 문제를 해결할 수 있는 소자 격리 방법으로, 그 대표적인 예로는 샬로우 트렌치 격리(Shallow Trench Isolation : 이하, STI라 칭함) 방법이 있다.
STI 방법은 반도체기판 상에 상기 반도체기판과 식각선택비가 양호한 질화막을 형성하고, 상기 질화막을 하드 마스크로 사용하기 위해 상기 질화막을 포토리쏘그래피(Photolithograpy) 방법으로 패터닝하여 질화막 패턴을 형성하고, 상기 질화막 패턴을 하드 마스크를 사용하여 상기 반도체기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치를 형성한 후, 상기 트렌치에 절연 물질을 채워 활성영역을 한정하는 필드절연막을 형성한다.
도 1a 및 도 1d는 종래의 기술에 따른 반도체 장치의 소자 격리 방법을 도시하는 단면 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 반도체기판(11) 상에 하드 마스크를 형성하기 위해 패드산화막(Pad Oxide)(12) 및 질화막(13)을 순차적으로 형성하고 상기 질화막(13) 및 패드산화막(12)을 패터닝하여 상기 반도체기판(11)의 활성영역을 한정하는 마스크 패턴(14)을 형성한다. 상기에서 패드산화막(12)은 반도체기판(11)과 질화막(13)과의 사이에 발생하는 부정합 등에 의한 응력을 완화하기 위해 얇은 박막으로 형성한다.
그리고, 도 1b에 나타낸 바와 같이 상기 반도체기판(11)을 상기 마스크 패턴(14)을 마스크로 사용하여 건식 식각하여 트렌치(15)를 형성하고, SC1(standard cleaning - 1 : NH4OH + H2O2+ H2O의 혼합물) 및 SC2(standard cleaning - 2 : HCl + H2O2+ H2O의 혼합물)를 이용하여 상기 트렌치(15) 형성에 따른 식각 부산물인 폴리머(polymer)를 제거한다.
다음에 도 1c와 같이 박막 산화를 하기 전에 SC1과 불산(HF)을 혼합한 세정액을 이용하여 트렌치(15)가 형성되어 노출된 반도체기판(11)을 전 세정(Pre-Clean)하고, 전 세정된 반도체기판(11)의 데미지(damage) 제거 및 트렌치(15) 엣지(edge)부의 라운딩 효과(Rounding Effect)를 얻기 위해 박막 산화(Thin Oxidation)를 실시하여 80 ∼ 120 Å 두께의 얇은 산화막(17)을 형성한다. 상기에서 건식 식각에 의한 트렌치(15) 부분의 식각 데미지로는 건식 식각에 의한 표면 데미지와, 트렌치(15) 표면의 거칠음(Surface Roughness) 등이며 이러한 데미지가 있는 상태에서는 전기적 특성 문제를 유발하거나 트렌치(15)에 절연막을 채울 때 들뜸에 의한 보이드(void) 발생 등의 문제를 일으킬 수 있으므로 박막 산화 방법으로 얇은 산화막(17)을 형성하여 트렌치(15) 부분의 데미지를 제거한다. 또한, 트렌치(15) 엣지 부분의 라운딩 효과도 상기 트렌치(15)의 데미지가 일으키는 문제와 같은 문제를 제어하기 위해 필요하다.
그리고, 도 1d에 나타낸 바와 같이 상기 반도체기판(11)에 상기 마스크 패턴(14)을 덮는 절연 물질을 증착하여 절연층(19)을 형성한다.
이후에 도시하지 않았지만 상기 절연층 및 마스크 패턴을 상기 트렌치 내부에만 잔류하도록 화학-기계적 연마(Chemical-Mechanical Polishing : 이하, CMP라 칭함) 방법 또는 반응성 이온 에칭(Reactive Ion Etching : 이하, RIE라 칭함) 방법으로 에치백(Etch Back)하여 소자를 격리하는 필드절연막을 형성한다.
상술한 바와 같이 종래의 반도체 장치의 소자 격리 방법은 반도체기판의 소정 부분에 마스크 패턴을 형성하여 상기 마스크 패턴을 마스크로 사용하여 상기 반도체기판을 소정 깊이로 건식 식각하여 트렌치를 형성한 후, 세정액을 이용하여 식각 부산물인 폴리머를 제거하고, 전 세정 및 박막 산화막을 형성하여 식각 데미지 완화 및 트렌치 엣지 부의 라운딩 효과를 얻고, 상기 트렌치 내부에 절연 물질을 채워 반도체 장치의 소자 격리를 위한 필드절연막을 형성한다.
그러나, 종래의 반도체 장치에서는 박막 산화 공정을 위한 추가 전 세정 공정이 필요하고 식각 데미지 완화 및 라운딩 효과를 위한 얇은 산화막의 형성을 제어하는 것이 용이하지 않은 문제가 있다.
따라서, 본 발명의 목적은 STI 방법에 있어서 트렌치 형성 후 세정 공정을 단순화하고 공정 관리를 용이하게 할 수 있는 반도체 장치의 소자 격리 방법을 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 소자 격리 방법은 반도체기판 상의 소정 부분에 마스크 패턴을 형성하여 필드영역을 정의하는 공정과, 상기 마스크 패턴을 마스크로 사용하여 상기 반도체기판에 소정 깊이를 갖는 트렌치를 형성하는 공정과, 상기 트렌치가 형성된 반도체기판을 희석된 습식 식각 용액으로 세정하는 공정과, 상기 트렌치를 채우는 필드절연막을 형성하는 공정을 구비한다.
도 1a 및 도 1d는 종래의 기술에 따른 반도체 장치의 소자 격리 방법을 도시하는 단면 공정도.
도 2a 및 도 2d는 본 발명의 실시 예에 따른 반도체 장치의 소자 격리 방법을 도시하는 단면 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
21 : 반도체기판 24 : 마스크 패턴
25 : 트렌치 27 : 절연층
이하, 첨부된 도면을 참고로 본 발명을 상세히 설명한다.
도 2a 및 도 2d는 본 발명의 실시 예에 따른 반도체 장치의 소자 격리 방법을 도시하는 단면 공정도이다.
본 발명은 도 2a에 나타낸 바와 같이 반도체기판(21) 상에 하드 마스크를 형성하기 위해 패드산화막(22) 및 질화막(23)을 순차적으로 형성하고, 상기 질화막(23) 및 패드산화막(22)을 패터닝하여 상기 반도체기판(21)의 활성영역을 한정하는 마스크 패턴(24)을 형성한다. 상기에서 패드산화막(22)은 반도체기판(21)과 질화막(23)과의 사이에 발생하는 부정합 등에 의한 응력을 완화하기 위해 상기 반도체기판(21)과 질화막(23)의 사이에 형성한다.
그리고, 도 2b에 나타낸 바와 같이 상기 반도체기판(21)을 상기 마스크 패턴(24)을 마스크로 사용하여 소정 깊이로 건식 식각하여 트렌치(25)를 형성한다.
다음에, 도 2c와 같이 상기 트렌치(25)가 형성된 반도체기판(21)을 52.5 wt%(weight %)의 HNO3와 0.4 wt%의 HF 및 47.1 wt%의 탈이온수(H2O)를 혼합한 25 ℃ 상온의 용액을 사용하여 8 ∼ 12 초(sec) 동안 딥핑(dipping)한다. 상기와 같은 조건으로 혼합된 습식 식각 용액으로는 실리콘(Si)이 초당 18Å정도가 식각되므로 반도체기판(21)을 8 ∼ 12 초 동안 딥핑하면 트렌치(25) 형성으로 노출된 반도체기판(21) 부분이 100 ∼ 200 Å 정도가 식각되어 트렌치(25) 형성시 발생한 식각 부산물인 폴리머와 반도체기판(21)의 데미지 입은 부분 및 트렌치(25) 엣지 부분이 식각되어, 폴리머 제거, 데미지 완화, 트렌치(25) 표면의 거칠기 개선 및 트렌치(25) 엣지 부분의 라운딩 효과를 동시에 얻을 수 있다.
다음에 도 2d와 같이 상기 반도체기판(21)에 상기 마스크 패턴(24)을 덮고 상기 트렌치(25)를 충분히 채우는 절연 물질을 증착하여 절연층(27)을 형성한다.
이후에 도시하지 않았지만 상기 절연층 및 마스크 패턴을 CMP 방법 또는 RIE 방법으로 에치백하면 상기 트렌치 내부에만 상기 절연 물질이 잔류하여 소자를 격리하는 필드절연막이 형성된다.
상술한 바와 같이 본 발명은 반도체기판의 소정 부분에 하드 마스크 패턴을 마스크로 사용하여 트렌치를 형성하고 희석된 질산과 불산 혼합 용액으로 반도체기판의 트렌치 부분을 소정 깊이로 습식 식각한 후, 상기 트렌치를 채우는 절연 물질을 증착하여 반도체기판의 활성영역을 한정하는 필드절연막을 형성하는 반도체 장치의 소자 격리 방법이다.
따라서, 본 발명에 따른 반도체 장치에서는 트렌치를 형성한 후에 세정 공정으로 희석된 질산과 불산의 혼합 용액을 사용하여 습식 식각하므로서 식각 부산물인 폴리머 제거, 데미지 완화, 트렌치 표면의 거칠기 개선 및 트렌치 엣지 부분의 라운딩 효과를 동시에 얻을 수 있어 공정을 단순화할 수 있는 이점이 있다.
Claims (1)
- 반도체기판 상의 소정 부분에 마스크 패턴을 형성하여 필드영역을 정의하는 공정과,상기 마스크 패턴을 마스크로 사용하여 상기 반도체기판에 소정 깊이를 갖는 트렌치를 형성하는 공정과,상기 트렌치가 형성된 반도체기판을 희석된 습식 식각 용액으로 세정하는 공정과,상기 트렌치를 채우는 필드절연막을 형성하는 공정을 구비하는 반도체 장치의 소자 격리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044811A KR20000027010A (ko) | 1998-10-26 | 1998-10-26 | 반도체 장치의 소자 격리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044811A KR20000027010A (ko) | 1998-10-26 | 1998-10-26 | 반도체 장치의 소자 격리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027010A true KR20000027010A (ko) | 2000-05-15 |
Family
ID=19555335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980044811A KR20000027010A (ko) | 1998-10-26 | 1998-10-26 | 반도체 장치의 소자 격리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027010A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7125784B2 (en) | 2003-12-11 | 2006-10-24 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
-
1998
- 1998-10-26 KR KR1019980044811A patent/KR20000027010A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7125784B2 (en) | 2003-12-11 | 2006-10-24 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
| DE102004030920B4 (de) * | 2003-12-11 | 2011-07-28 | Hynix Semiconductor Inc., Kyonggi | Verfahren zum Bilden einer Grabenisolationsschicht in einem Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940716A (en) | Methods of forming trench isolation regions using repatterned trench masks | |
| US20070042564A1 (en) | Semiconductor including STI and method for manufacturing the same | |
| US7041573B2 (en) | Method for fabricating semiconductor device having trench isolation | |
| KR20000027010A (ko) | 반도체 장치의 소자 격리 방법 | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TWI267914B (en) | Method of manufacturing semiconductor device | |
| KR100455093B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100277435B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR100587597B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20040003650A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR100944667B1 (ko) | Ｓｔｉ 에지 모트 방지 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2000195945A (ja) | 半導体装置の製造方法 | |
| KR20000045908A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |