KR20000026314A

KR20000026314A - 셀프 리프레쉬 발진기

Info

Publication number: KR20000026314A
Application number: KR1019980043808A
Authority: KR
Inventors: 유종학
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-10-20
Filing date: 1998-10-20
Publication date: 2000-05-15
Also published as: US6154408A; KR100363103B1; TW494409B

Abstract

본 발명은 반도체 메모리장치의 셀프 리프레쉬 발진기에 관한 것으로, 특히 셀프 리프레쉬 모드로 진입시 활성화되는 인에이블신호에 따라 입력되는 신호의 전위변화를 감지하여 일정 펄스폭의 라이트동작 제어신호를 발생시키는 제어신호 발생수단과; 상기 라이트동작 제어신호를 피드백받아 데이타 라이트동작을 수행하며, 온도변화에 따라 출력단 전위를 방전시키는 셀 에뮬레이션수단과; 상기 인에이블신호에 따라 선택적으로 동작이 활성화되며, 상기 셀 에뮬레이션수단의 출력신호를 1입력신호로 하며, 기준전위를 2입력신호로 하여 상기 1, 2 입력신호를 비교하여 그 출력신호를 상기 제어신호 발생수단의 1입력단으로 입력하는 비교수단을 구비하므로써, 누설전류에 의한 메모리셀의 데이타손실을 감지하고, 이에따라 리프레쉬주기를 조절하여 대기모드시의 전력소모를 최소화한 셀프 리프레쉬 발진기에 관한 것이다.

Description

셀프 리프레쉬 발진기

본 발명은 반도체 메모리장치의 셀프 리프레쉬 발진기에 관한 것으로, 보다 상세하게는 누설전류에 의한 메모리셀의 데이타손실을 감지하여 이에따라 리프레쉬주기를 조절하므로써 대기모드시의 전력소모를 최소화한 셀프 리프레쉬 발진기에 관한 것이다.

따라서, 본 발명에 따른 셀프 리프레쉬 발진기는 셀프 리프레쉬를 수행하는 모든 반도체 메모리장치에 적용이 가능하다.

일반적으로, 셀프 리프레쉬(self-refresh)는 디램(dynamic random access memory: DRAM)이 대기상태에서 메모리셀내에 저장된 데이타를 유지하기 위해 자체적으로 내부에서 일정 주기를 갖고 리프레쉬를 수행하는 것을 의미한다.

그런데, 디램 제조기술의 발달로 인해 칩의 밀도가 증가하면서 256Mb DRAM 및 1Gb DRAM등의 고집적 디램이 개발되고 있으며, 이로인해 디램의 비트수가 증가하여 리프레쉬시의 전력소모가 큰폭으로 증가하고 있는 실정이다. 그 원인은 셀의 갯수는 증가되었지만, 셀을 구성하는 셀 캐패시터의 용량이 거의 비슷한 수준을 유지하거나 또는 감소하기 때문이다. 따라서, 디램의 집적도가 4배로 증가하면 리프레쉬시의 전력소모도 4배정도 증가된다.

이와 같이, 디램의 집적도 증가에 따른 리프레쉬 전력소모의 증가는 반도체 기술개발 분야에서 조급히 해결해야 될 주요문제 중 하나이며, 특히 배터리를 장착하여 운용되는 노트북 PC와 같은 시스템에서는 대기상태의 전력소모가 배터리 사용시간에 절대적으로 영향을 미치기 때문에 더욱 중요시 되고 있다.

그런데, 종래에는 셀프 리프레쉬 모드시 일정주기를 갖는 발진기를 사용하였으며, 상기 일정주기에 따라 리프레쉬를 수행하였다. 그런데, 상기 일정주기는 상온보다 일정온도 이상 높은 온도에서 디램셀 내의 데이타 유지시간을 기준으로 하여 결정되는데, 그 이유는 디램셀 내의 데이타 유지시간은 온도에 매우 민감할 뿐만 아니라, 상온 또는 저온에서의 데이타 유지시간은 약 수초로 길게 유지되지만, 고온에서의 데이타 유지시간은 약 0.1초 정도로 매우 짧기 때문이다.

따라서, 종래에는 상대적으로 매우 짧은 고온에서의 데이타 유지시간을 기준으로 셀프 리프레쉬주기가 결정되었으며, 이로인해 리프레쉬 주기가 매우 짧아진다. 이는 리프레쉬를 빈번히 수행한다는 것을 의미하며, 그 결과 전력소모의 증가가 초래되는 단점이 있다.

그러나, 실제로 셀프 리프레쉬 전력소모가 중요한 요소로 작용하는 노트북 PC 등의 사용은 대부분 상온에서 행해지기 때문에, 고온의 데이타 유지시간을 기준으로 하여 리프레쉬 주기를 결정짓는 종래의 셀프 리프레쉬 발진기는 대기모드시의 전력소모가 불필요하게 증가되는 문제점이 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 온도에 따라 셀프 리프레쉬주기가 달라지도록 제어하므로써, 불필요하게 빈번히 리프레쉬가 수행되는 것을 방지하여 대기모드시의 전력소모를 최소화하도록 한 셀프 리프레쉬 발진기를 제공하는데 있다.

도 1 은 본 발명에 따른 셀프 리프레쉬 발진기의 전체적인 블럭 구성도

도 2 는 도 1 에 도시된 셀 에뮬레이션 수단을 나타낸 상세 회로도

도 3 은 도 1 에 도시된 비교수단을 나타낸 상세 회로도

도 4 는 도 1 에 도시된 제어신호 발생수단을 나타낸 상세 회로도

도 5 는 도 4 의 동작 타이밍도

도 6 은 도 4 에 도시된 신호변화 감지부의 일실시예를 나타낸 상세 회로도

도 7 은 도 6 의 동작 타이밍도

도 8 은 도 4 에 도시된 딜레이부의 일실시예를 나타낸 상세 회로도

도 9 은 도 1 에 도시된 파형 조절수단을 나타낸 상세 회로도

도 10 은 도 9 의 동작 타이밍도

도 11 은 본 발명에 따른 셀프 리프레쉬 발진기의 시뮬레이션 결과도

<도면의 주요부분에 대한 부호의 설명>

10: 셀 에뮬레이션 수단 12: 비교수단

14: 제어신호 발생수단 16: 파형 조절수단

21: 셀 에뮬레이션부 23: 데이타 라이팅부

31: 인에이블부 33: 전압 분배부

35: 차동 증폭부 37: 출력 구동부

41, 43: 신호변화 감지부 45: 딜레이부

47: 레벨 변환부 49: 래치부

상기 목적을 달성하기 위하여, 본 발명에 의한 셀프 리프레쉬 발진기는 반도체 메모리소자가 셀프 리프레쉬 모드로 진입시 활성화되는 인에이블신호에 따라 입력되는 신호의 전위변화를 감지하여 일정 펄스폭의 라이트동작 제어신호를 발생시키는 제어신호 발생수단과;

상기 라이트동작 제어신호를 피드백받아 데이타 라이트동작을 수행하며, 온도변화에 따라 출력단 전위를 방전시키는 셀 에뮬레이션수단과;

상기 인에이블신호에 따라 선택적으로 동작이 활성화되며, 상기 셀 에뮬레이션수단의 출력신호를 1입력신호로 하며, 기준전위를 2입력신호로 하여 상기 1, 2 입력신호를 비교하여 그 출력신호를 상기 제어신호 발생수단의 1입력단으로 입력하는 비교수단을 구비하는 것을 특징으로 한다.

또한, 상기 제어신호 발생수단의 출력단에 연결되며, 상기 인에이블신호에 따라 선택적으로 동작이 활성화되어 입력신호의 펄스폭을 조절하여 출력신호의 파형을 조절하므로써 리프레쉬주기를 변화시키는 파형 조절수단을 추가로 구비하여 구현할 수도 있다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 1 은 본 발명에 따른 셀프 리프레쉬 발진기의 전체적인 블럭 구성도를 나타낸 것으로, 셀프 리프레쉬 모드(self-refresh mode)로 진입시 인에이블상태가 되어 동작을 활성화시키는 동작 제어신호(en)에 따라 전단의 비교수단(12)으로부터 입력되는 신호(det)의 신호변화를 감지하여 일정 펄스폭을 갖는 라이트동작 제어신호(wr)를 발생시키는 제어신호 발생수단(14)과; 상기 라이트동작 제어신호(wr)를 피드백받아 데이타 라이트동작을 수행하며, 온도변화에 따라 출력단(stg) 전위를 방전시키는 셀 에뮬레이션수단(10)과; 상기 제어신호 발생수단(14)의 동작 제어신호(en)에 따라 선택적으로 동작이 활성화되며, 상기 셀 에뮬레이션수단(10)의 출력신호(stg)를 1입력신호로 하고 일정 전위레벨로 외부에서 인가되는 기준전위(ref)를 2입력신호로 하여 상기 1, 2 입력신호를 비교하여 그 출력신호(det)를 상기 제어신호 발생수단의 1입력단으로 입력하는 비교수단(12)과; 상기 제어신호 발생수단(14)의 출력단에 연결되며, 상기 동작 제어신호(en)에 따라 선택적으로 동작이 활성화되어 상기 비교수단(12)의 출력신호(det)의 펄스폭을 조절하여 출력신호(osc)의 파형을 조절하는 파형 조절수단(16)으로 구성된다.

그리고, 도 2, 도 3, 도 4 및 도 9 는 상기 도 1 에 도시된 셀 에뮬레이션수단(10), 비교수단(12), 제어신호 발생수단(14), 파형 조절수단(16) 각각을 나타낸 상세회로도로, 이하, 도면을 참조하며 본 발명에 따른 셀프 리프레쉬 발진기의 동작을 살펴보기로 한다.

우선, 도 2 에 도시된 셀 에뮬레이션수단(10)은 누설전류에 의한 셀 데이타의 손실여부를 감지하는 셀 에뮬레이션부(21)와; 상기 셀 에뮬레이션부(21)의 데이타손실 감지에 대해, 상기 제어신호 발생수단(14)의 출력신호(wr)의 제어하에 출력단(stg) 전위를 충전시키므로써 데이타 라이트동작을 수행하는 데이타 라이팅부(23)를 구비한다.

그리고, 상기 셀 에뮬레이션부(21)는 전원전압(Vdd)과 접지전압(Vss) 사이의 임의의 전압수준을 유지하는 비트라인 프리차지 전압(Vblp) 인가단이 각각의 소오스단에 연결되며, 각각의 게이트단은 공통으로 접지(Vss)되어 병렬로 연결된 다수개의 N채널 모스 트랜지스터(MN11∼MN1n)와; 상기 다수개의 N채널 모스 트랜지스터(MN11∼MN1n)의 드레인단이 공통으로 연결된 노드(N1)와 접지사이에 병렬연결구조로 연결된 다수개의 셀 캐패시터(C11∼C1n)로 이루어진다.

또한, 데이타 라이팅부(23)는 상기 제어신호 발생수단(14)으로부터 발생된 라이트동작 제어신호(wr)의 전위레벨에 따라 선택적으로 전원전압(Vdd)과 비트라인 프리차지전압(Vblp)을 공급하는 전원 공급소자(MP21, MP22)와, 상기 전원 공급소자(MP21, MP22)의 공통 드레인단과 상기 셀 에뮬레이션부(21)의 출력노드(N1) 사이에 병렬로 연결되며, 상기 라이트동작 제어신호(wr)가 각각의 게이트단으로 인가되는 다수개의 N채널 모스 트랜지스터(MN21∼MN2n)로 구성된다. 이때, 상기 전원 공급소자로는 P채널 모스 트랜지스터를 사용하며, 도 2 에 도시된 셀 에뮬레이션부(21)는 디램 셀이 대기모드(stand-by mode)인 상태를 가정한 경우의 회로구성을 나타낸다.

그리고, 상기 구성으로 이루어지는 셀 에뮬레이션수단(10)은 상기 셀 에뮬레이션부(21)의 출력노드(N1)를 통해 출력되는 신호(stg)를 후단에 연결된 비교수단(12)의 1입력신호로 사용하게 되기 때문에, 디램(DRAM) 셀에 사용되는 셀 캐패시터의 정전용량이 약 25fF으로 매우 작은 것을 감안하여 셀 캐패시터(C1∼Cn) 및 셀 트랜지스터(MN11∼MN1n)를 병렬로 다수개 연결하여 사용하므로써, 오동작을 방지하게 된다.

또한, 데이타 라이팅부(23)는 라이트동작 제어신호(wr)의 하이펄스에 반응하여 출력노드(N1)에 전원전압(Vdd)을 공급하며, 실제 디램 셀에 데이타를 라이트하는 것과 동일한 동작을 한다. 보다 상세하게는, 상기 라이트동작 제어신호(wr)가 로우인 경우 전원 공급소자 중 비트라인 프리차지전압(Vblp) 인가단에 연결된 P채널 모스 트랜지스터(MP22)가 턴-온되어 병렬연결된 다수개의 N채널 모스 트랜지스터(MN21∼MN2n)의 공통 드레인단에 상기 비트라인 프리차지전압(Vblp)을 공급하고, 반대로 상기 라이트동작 제어신호(wr)가 하이인 경우에는 전원 공급소자 중 전원전압(Vdd) 인가단에 연결된 P채널 모스 트랜지스터(MP21)가 턴-온되어 병렬연결된 다수개의 N채널 모스 트랜지스터(MN21∼MN2n)의 공통 드레인단에 상기 전원전압(Vdd)을 공급하게 된다.

그런데, 상기 라이트동작 제어신호(wr)가 하이('Vdd+Vt' 이상의 전위)일 경우에만 상기 병렬연결된 다수개의 N채널 모스 트랜지스터(MN21∼MN2n)가 턴-온되기 때문에, 출력노드(N1)에 전원전압을 전달하게 되어 출력신호(stg)가 전원전압(Vdd)으로 충전된다.

상기 전원전압(Vdd)으로 충전된 출력단신호(stg)는 셀 에뮬레이션부(21)를 이루는 다수개의 N채널 모스 트랜지스터(MN11∼MN1n)의 공통 게이트단이 접지(Vss)에 연결되어 있기는 하지만, 실제적으로는 상기 모스 트랜지스터를 통하여 서브 문턱전류가 존재하게 되고, 또한 접합 등을 통해 미약한 누설전류가 발생하게 되는데, 이 누설전류는 주위의 온도나 공정 프로세스에 많은 영향을 받는다.

그리고, 상기 동작에 의해 충·방전되는 셀 에뮬레이션수단(10)의 출력신호(stg)는 후단의 비교수단(12)의 1입력신호로 전달된다.

도 3 은 상기 비교수단(12)을 나타낸 상세 회로도로, 셀프 리프레쉬 발진기의 동작 제어신호(en)의 상태에 따라 동작 활성화여부를 결정짓는 인에이블부(31)와; 상기 인에이블부(31)의 출력단(N1) 전위에 따라 동작이 제어되어 상기 셀 에뮬레이션수단(10)의 출력신호(stg)와 기준전위(Vref)를 비교·증폭하는 차동 증폭부(35)와; 상기 인에이블부(31)와 차동 증폭부(35) 사이에 연결되며, 전압분배에 의해 일정전위(Vdd-Vt)를 발생시켜 상기 차동 증폭부(35)의 1입력단 신호인 기준전위(Vref)로 전달하는 전압 분배부(33)와; 상기 인에이블부(31)의 출력단(N1) 전위에 따라 동작이 제어되어 상기 차동 증폭부(35)의 출력신호를 버퍼링하여 출력하는 출력 구동부(37)로 구성된다.

이하, 상기 도 3 에 도시된 각부(31, 33, 35, 37)의 세부구성 및 동작을 살펴보기로 한다.

우선, 상기 인에이블부(31)는 전체동작 제어신호(en)를 반전시키는 인버터(I31)와; 상기 인버터(I31)의 출력단이 게이트단에 연결되고 소오스단이 전원전압 인가단에 연결된 P채널 모스 트랜지스터(MP31)와; 상기 P채널 모스 트랜지스터(MP31)와 노드(N1) 사이에 연결되어 전류(I)의 양을 매우 작게 제한하는 역할의 저항(R31)과; 상기 노드(N1)과 접지전압 사이에 연결되며, 상기 노드(N1)에 드레인단과 게이트단이 공통연결된 N채널 모스 트랜지스터(MN31)로 구성된다.

상기 구성을 갖는 인에이블부(31)는 상기 제어신호(en)가 하이일 경우, 인버터(I31)에 의해 로우로 반전되어 P채널 모스 트랜지스터(MP31)의 게이트단으로 인가되기 때문에, 저항(R31)을 거쳐 출력노드(N1)로 전원을 공급하게 된다. 이에따라, 비교수단(12)의 전체동작이 활성화된다.

그런데, 만약 상기 제어신호(en)가 로우상태로 인가되면, 인버터(I31)에 의해 하이로 반전되어 P채널 모스 트랜지스터(MP31)의 게이트단으로 인가되기 때문에, 이를 턴-오프시켜 출력노드(N1)에 전원을 공급하지 못하게 되어 비교수단(12)은 전체적으로 동작을 하지않게 된다.

그리고, 전압 분배부(33)는 전원전압(Vdd)인가단과 접지전압 사이에 직렬 연결된 다이오드형 N채널 모스 트랜지스터(MN32)와, 게이트단이 상기 인에이블부(31)의 출력노드(N1)에 연결된 N채널 모스 트랜지스터(MN33)로 구성되며, 상기 두 N채널 모스 트랜지스터(MN32, MN33)의 연결노드(N1)을 통해 후단에 연결된 차동 증폭부(33)의 1입력단으로 기준전위(Vref)를 공급하게 된다. 이때, 인가되는 기준전위(Vref)는 'Vdd-Vt(N채널 모스 트랜지스터의 문턱전위)'가 된다.

또, 차동 증폭부(35)는 상기 전압 분배부(33)의 동작에 의해 발생된 기준전위(Vref) 및 상기 셀 에뮬레이션수단(10)의 최종 출력신호(stg)를 각각 게이트단으로 입력하는 N채널 모스 트랜지스터(MN34, MN35)와; 상기 두 N채널 모스 트랜지스터(MN34, MN35)의 공통 소오스단과 접지 사이에 연결되며, 게이트단이 상기 인에이블부(31)의 출력단 (N1)에 연결되어 차동 증폭부(35)의 동작 활성화를 제어하는 N채널 모스 트랜지스터(MN36)와; 전원전압(Vdd) 인가단과 상기 두 N채널 모스 트랜지스터(MN34, MN35) 각각의 드레인단 사이에 연결된 전류미러 구조의 P채널 모스 트랜지스터(MP32, MP33)로 구성되며, 상기 두 P채널 모스 트랜지스터(MP32, MP33)의 게이트단은 상기 P, N채널 모스 트랜지스터(MP33, MN35)의 연결노드(N4)에 공통으로 접속된 구조로 이루어진다.

상기 구성을 갖는 전류미러 구조의 차동 증폭부(35)는 상기 P, N채널 모스 트랜지스터(MP32, MN34)의 연결노드인 출력노드(N3)를 통해 상기 두 입력신호(Vref, stg)를 비교·증폭한 값을 출력하게 된다.

후단의 출력 구동부(37)는 전원전압 인가단(Vdd)과 접지(Vss)사이에 직렬연결된 P, N채널 모스 트랜지스터(MP34, MN37)와, 그 출력노드(N5)의 전위를 버퍼링하여 비교수단(12)의 최종 출력단(det)으로 출력하는 직렬연결된 두개의 인버터(I32, I33)로 구성되어, 상기 차동 증폭부(35)의 출력신호에 따라 최종 출력신호(det)를 가변시킨다.

그리고, 도 4 는 상기 비교수단(12)의 출력신호(det) 및 전체동작 제어신호(en)를 입력받아 이들 두 신호(det, en)의 전위변화를 감지하여 일정 펄스폭(수십 나노초 정도)을 갖는 라이트동작 제어신호(wr)를 발생시키는 제어신호 발생수단(14)을 나타낸 상세 회로도로, 세부 구성은 다음과 같다.

우선, 두 입력신호(en, det)를 각각 입력받아 이들 신호의 전위레벨 변화를 감지하는 제1 및 제2 신호변화 감지부(41, 43)와; 상기 제1 및 제2 신호변화 감지부(41, 43)의 출력신호(enb_p, detb_p)를 입력받아 앤드 논리조합하여 노드(N1)의 전위를 변화시키는 직렬연결된 낸드게이트(NAND41) 및 인버터(I41)와; 상기 인버터(I41)의 출력단에 연결되어 인버터(I41)의 출력신호를 래치시키는 2개의 낸드게이트(NAND42, NAND43)로 이루어진 RS플립-플롭 구조의 래치부(49)와; 상기 래치부(49)의 출력단 전위를 반전시켜 노드(N2)로 전달하는 인버터(I42)와, 상기 노드(N2)의 전위를 일정시간 단순 딜레이시켜 상기 래치부(49)를 이루는 낸드게이트(NAND43)의 1입력단으로 피드백시키는 딜레이부(45)와; 상기 노드(N2)에 연결되어 접지전위(Vss)에서 전원전위(Vdd)까지 변화하는 상기 노드(N2)의 신호를 접지전위(Vss)에서 전원전위(Vdd)보다 일정전위 이상 높은 고전위(Vpp)까지 변화하는 하이펄스신호의 라이트동작 제어신호(wr)로 변화시키는 레벨 변환부(47)로 구성된다.

상기 레벨 변환부(47)는 각각의 소오스단으로 전원전압보다 일정전위 이상 높은 고전위(Vpp)가 인가되며, 각각의 게이트단이 서로의 드레인단에 크로스-커플 구조로 연결된 P채널 모스 트랜지스터(MP41, MP42)와; 상기 P채널 모스 트랜지스터(MP41)와 상기 노드(N2)사이에 연결되며, 게이트로 전원전압(Vdd)이 인가되는 N채널 모스 트랜지스터(MN41)와; 상기 P채널 모스 트랜지스터(MP42)와 상기 노드(N2)의 전위를 반전하는 인버터(I43)의 출력단 사이에 연결되며, 게이트단이 상기 N채널 모스 트랜지스터(MN41)와 공통으로 전원전압(Vdd) 인가단에 연결된 N채널 모스 트랜지스터(MN42)로 구성되어, 상기 P, N채널 모스 트랜지스터(MP42, MN42)의 연결노드로 최종 출력신호인 라이트동작 제어신호(wr)를 출력하게 된다.

또한, 상기 도 4 에 도시된 신호변화 감지부(41, 43) 및 딜레이부(45)의 일실시예에 따른 회로 구성도가 도 6 및 도 8 에 각각 도시된다.

일단, 도 6 에 도시된 신호변화 감지부(41, 43)의 일실시예는 신호(in)를 입력받아 이를 반전·지연시키기 위해 직렬연결된 홀수개의 인버터(동 도면의 경우, 7개의 인버터(I61∼I67)로 도시됨)와; 상기 직렬연결된 인버터(I61∼I67) 중 2n번째 인버터의 출력단이 게이트단에 연결되며, 드레인단과 소오스단이 공통으로 전원전압(Vdd)인가단에 접속된 P채널 모스 트랜지스터형 캐패시터(C21, C22, C23)와; 상기 직렬연결된 인버터(I61∼I67) 중 2n-1번째 인버터 출력단이 게이트단에 연결되며, 드레인단과 소오스단이 공통으로 접지전압(Vss)인가단에 접속된 N채널 모스 트랜지스터형 캐패시터(C11, C12, C13)와; 상기 입력신호(in)를 1입력으로 하며, 상기 직렬연결된 인버터(I61∼I67)의 출력단(N1)신호를 2입력신호로 하여 낸드논리조합하여 출력(outb)하는 낸드게이트(NAND61)로 구성된다.

도 7 은 상기 도 6 에 도시된 구성을 갖는 신호변화 감지부(41, 43)의 동작을 나타내는 동작 타이밍도로, (a)에 도시된 바와 같이 입력신호(in)의 전위가 로우레벨에서 하이레벨로 전이되면 일정 딜레이(Dt1) 후 (b)에 도시된 바와 같이 노드(N1)의 전위가 하이에서 로우로 전이되고, 상기 노드(N1)의 전위를 1입력신호로 하는 낸드게이트(NAND)에 의해 (c)에 도시된 바와 같이 출력신호(outb)는 상기 딜레이폭(Dt1) 만큼의 펄스폭을 갖는 로우신호를 출력하게 된다.

도 8 은 상기 도 4 에 도시된 딜레이부(45)의 일실시예를 나타낸 것으로, 다수개의 직렬연결된 지연소자로서의 인버터(I81∼I88)와, 상기 인버터 사이에 연결된 지연소자로서의 저항(R1∼R5)과, 전원전압(Vdd) 인가단과 상기 저항과 인버터 사이의 노드마다 연결된 P채널 모스 트랜지스터형 캐패시터(C11∼C15)와, 상기 저항과 인버터 사이의 각 노드와 접지(Vss) 사이에 연결된 N채널 모스 트랜지스터형 캐패시터(C21∼C25)로 구성되어 단순 시간지연을 이루도록 동작한다.

상기 도 4 에 도시된 레벨 변환부(47)에서의 고전위(Vpp)로 Vdd+2Vt의 전위를 사용하는 것을 특징으로 한다.

도 5 는 상기 도 4 에 도시된 구성을 갖는 제어신호 발생수단(14)의 동작 타이밍도를 나타낸 것으로, (a)와 (b)에 도시된 en신호 및 det신호가 로우(Vss)에서 하이(Vdd)로 전이되면, 신호변화 감지부(41, 43)의 출력신호(enb_p, detb_p)는 로우신호를 발생시켜 인버터(I41)의 출력노드(N1)로 (d)에 도시된 바와 같이 로우펄스신호를 출력시킨다. 그러면, 노드(N2)에서는 도 4 에 도시된 딜레이부(45) 및 래치부(49)를 거쳐 도 5(e)에 도시된 바와 같이 일정 펄스폭의 로우펄스신호를 출력시킨다. 그 후, 레벨 변환부(47)에 의해 최종 출력신호(wr)는 상기 도 5(e)에 도시된 노드(N2)신호와 동일 펄스폭을 갖는 고전위(Vpp)신호를 도 5(c)에 도시된 바와같이 출력하게 되는 것이다.

도 9 는 도 1 에 도시된 파형 조절수단(16)의 상세 회로도를, 도 10 은 이의 동작을 각부 신호의 파형을 통해 나타낸 것으로, 우선 도 9 는 입력 데이타(in)의 상태에 따라 선택적으로 턴-온되는 제1 및 제2 전달게이트(MT91, MT92)와, 동작 활성화신호(en)와 상기 제1 전달게이트(MT91)의 출력신호를 낸드조합하여 상기 제2 전달게이트(MT2)의 입력단으로 출력하는 낸드게이트(NAND)와, 상기 낸드 게이트(NAND91)의 출력단 신호를 상기 제1 전달게이트(MT91)의 출력노드로 피드백시키는 인버터(I92)와, 상기 제2 전달게이트(MT92)의 출력단 전위를 래치시켜 출력단(out)으로 전달키 위해 상호 입·출력단이 연결된 2개의 인버터(I93, I94)와, 상기 출력단(out) 전위를 반전시켜 상기 제1 전달게이트(MT91)의 입력단으로 피드백시키는 인버터(I95)로 구성된다.

상기 구성으로 이루어지는 파형 조절수단(16)은 상기 비교수단(12)의 출력신호(det)가 하이펄스폭과 로우펄스폭 비율(duty rate)이 크게 차이가 나는 것을 동일하게 만들어주기 위해 삽입되는 회로로, 도 10 의 동작 타이밍도를 통해 알 수 있듯이, 입력신호(in)의 폴링에지(falling edge)에서 출력신호의 전위변화가 발생하여 그 주기가 입력신호의 2배가 되는 출력신호(out)를 발생시켜, 최종 출력신호(osc)의 주파수는 상기 비교수단(12)의 출력신호(det)의 주파수의 1/2이 되도록 동작한다.

도 11 은 이상에서 설명한 본 발명에 따른 셀프 리프레쉬 발진기의 시뮬레이션 결과도를 나타낸 것으로, 온도나 인가되는 전압수준 및 공정 프로세스 등의 여러가지 요인에 의한 누설전류의 발생으로 셀 데이타가 손실되는 것을 감지하는 셀 에뮬레이션 수단(10)의 출력신호(stg)가 도 11(b)에 도시된 바와 같이 일정 전위레벨(Vdd-Vt)까지 방전되면, 비교수단(12)의 기준전위(Vref≒Vdd-Vt)에 의해 이를 감지하여 도 11(c)에 도시된 바와 같이 det신호를 출력하게 된다.

그러면, 상기 det신호를 입력받은 제어신호 발생수단(14)은 일정 펄스폭을 갖는 고전위신호(Vpp≒Vdd+2Vt)를 도 11(d)에 도시된 바와 같이 최종 출력신호(wr)로 발생시킨다.

상기 제어신호 발생수단(14)으로부터 고전위레벨의 라이트동작 제어신호(wr)를 피드백받은 셀 에뮬레이션수단(10)은 상기 제어신호 발생수단(14)에서 출력신호(wr)가 고전위(Vpp)로 발생되는 펄스폭동안 다시 전원전위(Vdd)레벨로 충전되고, 이렇게 충전된 셀 에뮬레이션수단(10)의 출력신호(stg)는 후단의 비교수단(12)으로 입력되고, 비교수단(12)은 상기 셀 에뮬레이션수단(10)의 출력신호(stg)가 일정전위 레벨(Vdd-Vt) 이하로 방전되기 전까지는 그 출력신호(det)로 로우신호를 출력하게 된다.

그 후, 상기 셀 에뮬레이션수단(10)의 출력신호(stg)가 온도 및 여러요인에 의해 방전을 계속하여 Vdd-Vt레벨까지 떨어지면, 상기 동작을 반복하여 다시 충전되게 된다.

도 11(e)에 도시된 신호파형을 갖는 최종 출력신호(osc)는 도 11(c)에 도시된 비교수단(12) 출력신호(det)의 2배 주기를 갖고 변화하는 것을 나타내며, 이와 같은 신호파형은 온도·인가전압 및 공정 프로세스 등에 따라 각기 다른 타이밍으로 출력신호(det)를 변화시키는 비교수단(12)에 의해 다른 주기를 갖는 리프레쉬 제어신호(osc)를 발생시키도록 동작하는 것을 나타낸다.

이상에서 설명한 바와같이 본 발명에 따른 셀프 리프레쉬 발진기에 의하면, 셀 데이타가 누설전류에 의해 손실되는 것을 감지하여 상기 셀 데이타 상태에 따라 리프레쉬 주기를 조절하므로써, 대기모드시의 전력소모를 대폭 줄일 수 있는 매우 뛰어난 효과가 있다.

이로 인해, 배터리로 동작하는 시스템에서의 배터리 사용시간을 크게 연장시킬 수 있게 된다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims

반도체 메모리소자가 셀프 리프레쉬 모드로 진입시 활성화되는 인에이블신호에 따라 입력되는 신호의 전위변화를 감지하여 일정 펄스폭의 라이트동작 제어신호를 발생시키는 제어신호 발생수단과;

상기 라이트동작 제어신호를 피드백받아 데이타 라이트동작을 수행하며, 온도변화에 따라 출력단 전위를 방전시키는 셀 에뮬레이션수단과;

상기 인에이블신호에 따라 선택적으로 동작이 활성화되며, 상기 셀 에뮬레이션수단의 출력신호를 1입력신호로 하며, 기준전위를 2입력신호로 하여 상기 1, 2 입력신호를 비교하여 그 출력신호를 상기 제어신호 발생수단의 1입력단으로 입력하는 비교수단을 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 1 항에 있어서,

상기 제어신호 발생수단은,

상기 인에이블신호 및 상기 비교수단의 출력신호를 각각 입력받아 이들 신호의 전위레벨 변화를 감지하는 제1 및 제2 신호변화 감지부와; 상기 제1 및 제2 신호변화 감지부의 출력신호를 입력받아 논리조합하는 논리 연산부와; 상기 논리연산부의 출력신호를 래치시키는 래치부와; 상기 래치부의 출력단 전위를 반전시키는 반전소자와; 상기 반전소자의 출력신호를 일정시간 단순 딜레이시켜 상기 래치부로 피드백시키는 딜레이부와; 상기 반전소자의 출력단에 연결되어 출력신호의 전위레벨을 전원전위보다 일정전위 이상 높은 고전위까지 변화되는 라이트동작 제어신호로 출력하는 레벨 변환부를 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 2 항에 있어서,

상기 제1 및 제2 신호변화 감지부는,

입력된 신호를 반전·지연시키기 위해 직렬연결된 홀수개의 인버터와; 상기 인버터 중 2n번째 인버터의 출력단이 게이트단에 연결되며, 드레인단과 소오스단이 공통으로 전원전압 인가단에 접속된 P채널 모스 트랜지스터형 캐패시터와; 상기 인버터 중 2n-1번째 인버터의 출력단이 게이트단에 연결되며, 드레인단과 소오스단이 공통으로 접지전압 인가단에 접속된 N채널 모스 트랜지스터형 캐패시터와; 상기 입력신호와, 상기 직렬연결된 인버터의 최종 출력신호를 입력받아 논리조합하는 낸드게이트를 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 3 항에 있어서,

상기 n은 자연수인 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 2 항에 있어서,

상기 논리 연산부는,

직렬연결된 낸드게이트와 인버터로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 2 항에 있어서,

상기 래치부는,

2개의 낸드게이트로 이루어진 RS플립-플롭으로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 2 항에 있어서,

상기 레벨 변환부는,

각각의 소오스단으로 전원전압보다 일정전위 이상 높은 고전위가 인가되며, 각각의 게이트단이 서로의 드레인단에 크로스-커플 구조로 연결된 2개의 P채널 모스 트랜지스터와; 상기 2개의 P채널 모스 트랜지스터의 드레인단에 각각 연결되며, 게이트로 전원전압이 공통인가되는 2개의 N채널 모스 트랜지스터와; 상기 2개의 N채널 모스 트랜지스터의 소오스단 사이에 연결된 인버터로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 1 항에 있어서,

상기 셀 에뮬레이션수단은,

누설전류에 의한 셀 데이타의 손실여부를 감지하는 셀 에뮬레이션부와; 상기 셀 에뮬레이션부의 데이타손실 감지에 대해, 상기 제어신호 발생수단의 출력신호의 제어하에 출력단 전위를 충전시키므로써 데이타 라이트동작을 수행하는 데이타 라이팅부를 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 8 항에 있어서,

상기 셀 에뮬레이션부는,

전원전압과 접지전압 사이의 임의의 전압수준을 유지하는 비트라인 프리차지 전압 인가단이 각각의 소오스단에 연결되며, 각각의 게이트단은 공통으로 접지되어 병렬연결된 다수개의 N채널 모스 트랜지스터와, 상기 다수개의 N채널 모스 트랜지스터의 드레인단이 공통으로 연결된 노드와 접지 사이에 병렬연결된 다수개의 셀 캐패시터로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 8 항에 있어서,

상기 데이타 라이팅부는,

상기 인에이블신호의 전위레벨에 따라 선택적으로 전원전압과 비트라인 프리차지전을 공급하는 전원 공급소자와; 상기 전원 공급소자의 공통 드레인단과 상기 셀 에뮬레이션부의 출력노드 사이에 병렬로 연결되며, 상기 라이트동작 제어신호가 각각의 게이트단으로 인가되는 다수개의 N채널 모스 트랜지스터로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 10 항에 있어서,

상기 전원 공급소자는 P채널 모스 트랜지스터로 이루어지는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 1 항에 있어서,

상기 비교수단은,

상기 인에이블신호의 상태에 따라 동작 활성화여부를 결정짓는 인에이블부와; 상기 인에이블부의 출력단 전위에 따라 동작이 제어되어 상기 셀 에뮬레이션수단의 출력신호와 기준전위를 비교·증폭하여 출력하는 차동 증폭부와; 상기 인에이블부와 차동 증폭부 사이에 연결되며, 전압분배에 의해 일정전위를 발생시켜 상기 차동 증폭부의 상기 기준전위 입력단으로 전달하는 전압 분배부와; 상기 인에이블부의 출력단 전위에 따라 동작이 제어되어 상기 차동 증폭부의 출력신호를 버퍼링하여 출력하는 출력 구동부를 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 12 항에 있어서,

상기 일정전위는 전원전위보다 N채널 모스 트랜지스터의 문턱전위만큼 낮은 전위인 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 1 항에 있어서,

상기 파형 조절수단은,

입력 데이타신호의 상태에 따라 선택적으로 턴-온되는 제1 및 제2 전달게이트와, 상기 인에이블신호와 상기 제1 전달게이트의 출력신호를 논리조합하여 상기 제2 전달게이트의 입력단으로 출력하는 논리소자와, 상기 논리소자의 출력신호를 상기 제1 전달게이트의 출력단으로 피드백시키는 인버터와, 상기 제2 전달게이트의 출력신호를 래치시켜 최종 출력단으로 전달하기 위해 상호 입·출력단이 연결된 2개의 인버터와, 상기 최종 출력단 전위를 반전시켜 상기 제1 전달게이트의 입력단으로 피드백시키는 인버터로 구성되는 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 14 항에 있어서,

상기 논리소자는 낸드게이트로 이루어진 것을 특징으로 하는 셀프 리프레쉬 발진기.
제 1 항에 있어서,

상기 제어신호 발생수단의 출력단에 연결되며, 상기 인에이블신호에 따라 선택적으로 동작이 활성화되어 입력신호의 펄스폭을 조절하여 출력신호의 파형을 조절하므로써 리프레쉬주기를 변화시키는 파형 조절수단을 추가로 구비하는 것을 특징으로 하는 셀프 리프레쉬 발진기.