KR20000023825A - 평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치 - Google Patents

평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치 Download PDF

Info

Publication number
KR20000023825A
KR20000023825A KR1019997000312A KR19997000312A KR20000023825A KR 20000023825 A KR20000023825 A KR 20000023825A KR 1019997000312 A KR1019997000312 A KR 1019997000312A KR 19997000312 A KR19997000312 A KR 19997000312A KR 20000023825 A KR20000023825 A KR 20000023825A
Authority
KR
South Korea
Prior art keywords
spacer
electrode
focusing
face
electron emitting
Prior art date
Application number
KR1019997000312A
Other languages
English (en)
Other versions
KR100364475B1 (ko
Inventor
스핀드트크리스토퍼제이.
필드존이.
Original Assignee
마샬 해리 에이.
캔데슨트 테크날러지스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24747381&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000023825(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 마샬 해리 에이., 캔데슨트 테크날러지스 코퍼레이션 filed Critical 마샬 해리 에이.
Publication of KR20000023825A publication Critical patent/KR20000023825A/ko
Application granted granted Critical
Publication of KR100364475B1 publication Critical patent/KR100364475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/02—Arrangements for eliminating deleterious effects
    • H01J2201/025—Arrangements for eliminating deleterious effects charging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명에 의한 평면표시장치(300)는 페이스플레이트 구조체(320), 백플레이트 구조체(330), 포커싱 구조체(333a), 및 복수의 스페이서(340)를 포함한다. 백플레이트 구조체는 페이스플레이트 구조체에 대면하는 전자 방출 구조체(332)를 포함한다. 포커싱 구조체는 전자 방출 구조체제상에 위치한 제 1 표면과, 전자 방출 구조체에서 떨어져 연장된 제 2 표면을 구비한다. 포커싱 구조체와 전자 방출 구조체의 조합의 전기적 단자는 포커싱 구조체의 제 1 및 제 2 표면 중간에 위치한 가상의 플랫에 위치한다. 각 스페이서는 포커싱 구조체내의 대응 홈에 위치하여 각 스페이서의 전기적 단자가 포커싱 구조체와 전자 방출 구조체의 조합의 전기적 단자와 일치하게 되는 것을 특징으로 한다.

Description

평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치{SPACER LOCATOR DESIGN FOR THREE-DIMENSIONAL FOCUSING STRUCTURES IN A FLAT PANEL DISPLAY}
플랫 음극선관(CRT) 표시장치는 종래의 편향-빔 CRT 표시장치에 비해 큰 아스펙트비(예를 들면 10:1 또는 그 이상)를 갖는 표시부를 구비하고, 이 표시부는 발광재에 전자가 충돌함에 따라 이미지를 표시한다. 아스펙트비는 표시부 두께에 대한 표시면의 대각선길이의 비로 결정된다. 발광재에 충돌하는 전자는 필드 에미터 캐소우드 또는 열이온 캐소드등과 같은 다양한 장치에 의해 생성가능하다. 이하에서, 플랫 CRT 표시장치를 평면표시장치라 부르기로 한다.
종래의 평면표시장치는 전형적으로 페이스플레이트와 백플레이트를 포함하고, 이들은 페이스플레이트 및 백플레이트의 주위의 접속벽에 의해 연결되어 있다. 이와같이 하여 얻어진 용기안은 전형적으로 1×10-7torr 또는 그 이하인 진공압력으로 유지된다. 진공압력하에서 평면표시장치의 붕괴를 방지하기 위해, 다수의 전기적으로 절연성인 스페이서가 중앙에 위치한 평면표시장치의 액티브 영역에서 페이스플레이트와 백플레이트 사이에 배치된다.
도 1은 종래 평면표시장치(100)의 단면 개략도이다. 평면표시장치는 페이스플레이트 구조체(120), 백플레이트 구조체(130), 스페이서(140) 및 고전압 공급기(150)를 포함한다. 단지 하나의 스페이서(140) 만이 도 1에 도시되었지만, 평면표시장치(100)는 도시되지 않은 동일한 스페이서를 포함함고 있음을 알수 있다.
페이스플레이트 구조체(120)는 절연 페이스플레이트(121)(전형적으로 유리) 및 페이스플레이트(121)의 내부 표면에 형성된 발광 구조체(122)를 포함한다. 발광 구조체(122)는 전형적으로 표시부(100)의 액티브 영역을 결정하는 인등의 발광재를 포함한다. 발광 구조체(122)는 또한 전압 공급기(150)의 포지티브(고전압)측에 연결된 양극(도시 안함)을 포함한다.
백플레이트 구조체(130)는 절연 백플레이트(131) 및 백플레이트(131)의 내부 표면에 위치한 전자 방출 구조체(132)를 포함한다. 전자 방출 구조체(132)는 선택적으로 여기되어 전자를 방출하는 다수의 전자 방출 요소(161-165)를 포함한다. 전자 방출 구조체(132)는 전압 공급기(150)의 저전압측에 연결되어 있다. 발광 구조체(122)가 전자 방출 구조체(132)에 비해 상대적으로 높은 양전압(예를 들면 5kV)으로 유지되기 때문에, 전자-방출 요소(161-165)에서 방출된 전자는 발광 구조체(122)상의 대응 발광 요소를 향해 가속되며, 이에 의해 페이스플레이트(121)의 외부 표면("관찰 표면")에서 관찰자가 볼수 있는 광을 발광 요소가 방출하도록 한다.
스페이서(140)는 실질적으로 평평한 발광 구조체(122)의 하부 표면과 실질적으로 평평한 전자 방출 구조체(132)의 상부 표면 사이를 연결한다. 스페이서(140)가 일정한 저항을 갖는 균일 재료로 만들어진다면, 스페이서(140)에서의 전압 분포는 전자 방출 구조체(132)와 발광 구조체(122)간의 자유 공간의 전압 분포와 거의 동일하다.
도 2는 다른 종래 평면표시장치(200)의 개략 단면도이다. 평면표시장치(200)가 평면표시장치(100)와 동일 하기 때문에, 평면표시장치(100) 및 평면표시장치(200)의 동일 요소에는 동일 참조 부호를 붙인다. 평면표시장치(200)는 포커싱 구조체(133a-133f)를 더 포함한다. 스페이서(140)의 한 에지는 포커싱 구조체(133a)와 접촉하고, 스페이서의 반대쪽 에지는 발광 구조체(122)와 접촉한다.
포커싱 구조체(133a-133f)는 전압 공급기(150)의 저전압측에 전기적으로 연결된다. 그 결과, 포커싱 구조체(133a-133f)는 전자 방출 요소(161-165)에서 방출된 전자에 척력을 작용한다. 이 척력은 스트레이 전자가 발광 구조체(122)상의 적절한 발광 요소에 초점이 맺히거나 또는 초점이 맺히도록 한다.
그러나, 전자 방출 구조체(132)와 조합된 포커싱 구조체(133a-133f)는 실질적으로 비-플랫적인 등전위면이 되도록 한다. 즉, 전자 방출 구조체(132)의 상부 표면과 포커싱 구조체(133a-133f)의 상부 표면은 대략 0볼트로 유지된다. 이 비-플랫적인 등전위면은 스페이서(140)에서의 전압 분포가 전자 방출 구조체(132)와 발광 구조체(122) 사이의 자유 공간에서의 전압 분포와 다르게 만들수 있다. 이 같지 않은 전압 분포는 스페이서(140)에 인접한 전자 방출 요소(예를 들면, 전자 방출 요소(161,162))로부터 방출된 전자의 바람직하지 않은 편향을 야기할 수 있다.
따라서, 발광 구조체와 포커싱 구조체 사이에, 스페이서의 전압 분포를 전자 방출 구조체와 발광 구조체 사이의 자유 공간에서의 전압분포와 동일하게 유지하도록 스페이서를 위치시키는 방법 및 장치를 제공할 것이 요구되고 있다.
본 발명은 평면표시장치(flat panel display)의 페이스플레이트(faceplate) 구조체와 백플레이트(backplate) 구조체 사이에 스페이서(spacer)를 위치시키는 방법 및 장치에 관한 것이다. 보다 구체적으로, 본 발명은 평면표시장치의 백플레이트 구조체상에 위치한 포커싱 구조체에 스페이서를 위치시키는 방법 및 장치에 관한 것이다.
도 1은 종래 평면표시장치의 개략 단면도;
도 2는 복수의 포커싱 구조체를 구비한 다른 종래 평면표시장치의 개략 단면도;
도 3은 본 발명의 한 실시예에 의한 평면표시장치의 개략 단면도;
도 4는 도 3의 평면표시장치의 다양한 위치에서의 높이에 대한 전압을 나타내는 그래프;
도 5는 백플레이트와 전자 방출 구조체를 포함하는 백플레이트 구조체의 플랫도;
도 6a 및 도 6b는 각각 도 5의 6a-6a 및 6b-6b를 따른 단면도;
도 7a,7b, 8a, 8b는 본 발명의 한 실시예에 의해 도 5의 백플레이트 구조체상에 포커싱 구조체를 만드는데 사용하는 공정 단계를 나타내는 단면도;
도 9a는 플랫도, 도 9b, 9c,및 9d는 단면도로서, 본 발명의 한 실시예에 의해 도 5의 백플레이트 구조체상에 포커싱 구조체를 만드는데 사용한 다른 공정 단계를 설명하는 도면;
도 10은 포커싱 구조체가 그 위에 형성된 후의 도 5의 백플레이트 구조체의 플랫도;
도 11 - 도 13은 본 발명의 다른 실시예에 의한 페이스 전극을 구비한 스페이서를 이용한 평면표시장치의 부분을 나타내는 개략 단면도;
도 14 - 도 17은 도 13에 도시된 실시예에 사용된 스페이서의 측면도;
도 18은 본 발명의 다른 실시예에 의한 페이스 전극을 구비한 스페이서를 이용한 평면표시장치의 부분을 나타내는 개략 단면도;
도 19는 도 18의 실시예에 사용된 스페이서의 측면도; 및
도 20은 도 18 및 도 19의 스페이서에서의 전압분포의 그래프이다.
본 발명에 의하면, 페이스플레이트 구조체, 백플레이트 구조체, 포커싱 구조체, 및 복수의 스페이서를 구비한 평면표시장치가 제공된다. 백플레이트 구조체는 페이스플레이트 구조체와 대면하는 전자 방출 구조체를 포함한다. 포커싱 구조체는 전자 방출 구조체상에 위치한 하부 표면과, 전자 방출 구조체로부터 멀어지도록 연장된 상부 표면을 구비한다. 전자 방출 구조체와 포커싱 구조체는 대략 동일 전압으로 유지된다. 포커싱 구조체와 전자 방출 구조체의 조합은 포커싱 구조체의 상부 및 하부 표면의 중간의 가상적인 플랫에 위치하는 전기적 단자를 구비한다. 이 전기적 단자는, 전자 방출 구조체와 포커싱 구조체의 전압과 동일한 전압으로 유지된다면, 전자 방출 구조체와 포커싱 구조체의 조합에서와 마찬가지로 페이스 플레이트에 대한 동일 전기 용량을 갖게 된다.
스페이서는 포커싱 구조체와 발광 구조체 사이에 위치한다. 각 스페이서는 포커싱 구조체의 대응 홈내에 위치하여, 각 스페이서의 전기적 단자는 포커싱 구조체와 전자 방출 구조체 조합의 전기적 단자와 같은 곳에 위치한다. 이는 각 스페이서에서의 전압 분포가 실질적으로 포커싱 구조체와 전자 방출 구조체의 조합과 페이스플레이트와의 사이의 자유 공간에서의 전압 분포와 동일하게 하는 바람직한 결과를 가져온다.
보다 구체적으로, 전압 분포는 스페이서의 단부에 매우 인접한 부분에서의 편차를 제외하고는 같다. 이 동일 전압 분포는 스페이서에 인접한 위치의 전자의 편향을 최소화하는 이점이 있다.
한 실시예에 있어서, 홈은 포커싱 구조체의 상부 표면에 위치하고, 각 스페이서는 대응 홈내에 위치한다. 홈은 일정 깊이를 가지므로, 포커싱 구조체의 전기적 단자와 전자 방출 구조체가 홈의 바닥에 함께 있게 된다. 전기 전도성 에지 전극이 각 스페이서의 에지에 위치한다. 각 에지 전극은 해당 스페이서의 전기적 단자를 규정한다. 에재 전ㄱ그은 홈내에 위치하여, 각 스페이서의 전기적 단자는 포커싱 구조체 및 전자 방출 구조체테의 전기적 단자와 일치하게 된다.
다른 실시예에 있어서, 각 스페이서는 에지 전극과 접촉하고 스페이서의 하나 이상의 페이스 표면보다 부분적으로 연장된 하나 이상의 전기 전도성 페이스 전극을 포함한다. 페이스 전극은, 에지 전극과 조합되어, 각 스페이서의 전기적 단자를 에지 전극으로부터 멀리 떨어진 스페이서내의 전기적 단자 플랫으로 재위치시킨다. 전기적 단자 플랫은 에지 전극 및 페이스 전극을 포함하는 스페이서가 전기적 단자 플랫에 위치한 에지 전극만을 구비한 스페이서와 동일 저항을 나타내도록 위치한다. 이 실시예에서, 각 홈은 포커싱 구조체 및 전자 방출 구조체의 전기적 단자보다 아래로 연장되는 깊이를 가지므로, 스페이서의 전기적 단자는 포커싱 구조체 및 전자 방출 구조체의 전기적 단자와 일치하게 된다.
또 다른 실시예에서, 각 스페이서는 포커싱 구조체와 전자 방출 구조체의 전기적 단자보다 위에 위치한 전기적 단자를 구비한다. 페이스 전극은 각 스페이서의 페이스 표면상에 위치한다. 각 페이스 전극의 전압은, 포커싱 구조체 및 전자 방출 구조체의 전기적 단자보다 위에 위치한 스페이서의 전기적 단자에 의해 야기되는 네가티브 전압 분포를 보상하는 페이스 전극에 인접한 전압분포를 생성하도록 제어된다.
한 실시예에서, 각 페이스 전극의 전압은 페이스 전극을 페이스플레이트 구조체의 발광 구조체에 연결함으로써 제어된다. 다른 실시예에서, 각 페이스 전극의 전압은 전력 공급기에 의해 제어된다. 다른 실시예에서, 각 페이스 전극의 전압은 전압 분리 회로에 의해 제어된다. 또 다른 실시예에서, 각 페이스 전극의 전압은 페이스 전극이 위치하는 표면과 반대쪽 스페이서의 페이스 표면상에 위치하는 전기 전도성 연결 전극에 의해 제어된다. 연결 전극은 평면표시장치의 액티브 영역 바깥에 위치하며, 페이스플레이트 구조체에 인접한 에지 전극에 접촉하고 스페이서의 페이스 표면 아래로 연장되어 백플레이트 구조체를 향한다. 또 다른 실시예에서, 페이스 전극의 전압은 페이스 전극을 스페이서의 페이스 표면의 미리 결정된 높이에 위치시킴으로써 제어된다.
본 발명은 또한 하기의 단계 즉,
(1) 플랫 패널 포시장치의 전자 방출 구조체위에 포커싱 구조체를 제공하고, 상기 포커싱 구조체 및 전자 방출 구조체는 전기적 단자를 구비하고,
(2) 포커싱 구조체에 홈을 형성하고,
(3) 전기적 단자를 구비하는 스페이서를 홈내에 위치시켜, 포커싱 구조체 및 전자 방출 구조체의 전기적 단자가 스페이서의 전기적 단자와 일치하도록 하는 단계를 포함하는 평면표시장치의 작동방법을 포함한다.
본 발명에 의한 다른 방법은 하기의 단계, 즉
(1) 포커싱 구조체를 평면표시장치의 전자 방출 구조체위에 제공하고, 상기 포커싱 구조체 및 전자 방출 구조체는 전기적 단자를 구비하고,
(2) 스페이서를 포커싱 구조체상에 위치시켜 스페이서의 전기적 단자가 포커싱 구조체 및 전자 방출 구조체의 전기적 단자보다 위에 위치하도록 하고,
(3) 페이스 전극을 스페이서의 페이스 표면상에 제공하고,
(4) 페이스 전극의 전압을 제어하여 포커싱 구조체 및 전자 방출 구조체 보다 위에 위치한 스페이서의 전기적 단자에 의해 야기되는 네가티브 전압 분포를 상쇄하는 페이스 전극에 인접한 전압분포를 생성하도록 하는 단계를 포함한다. 네가티브 전압분포를 상쇄함으로써, 스페이서에 인접한 방출 전자의 편향이 최소화된다.
본 발명은 이하의 상세한 설명 및 첨부 도면을 참조하면 보다 잘 이해될 것이다.
이하의 설명에서 다음 정의를 사용하기로 한다. 여기서, "전기적으로 절연하는"(또는 "유전성의")이라는 용어는 일반적으로 1012ohm-cm 보다 큰 저항을 갖는 재료에 적용된다. " 전기적으로 비-절연성" 이라는 용어는 따라서 1012ohm-cm 보다 낮은 저항을 갖는 재료에 적용된다. 전기적으로 비-절연성 재료는 (a) 저항이 1 ohm-cm 적은 전기 전도성 재료와 (b) 저항이 1 ohm-cm 내지 1012ohm-cm 의 범위에 있는 전기 저항성 재료로 나누어진다.
전기 전도성 재료(또는 전도체)의 예는 금속, 금속-반도체 화합물, 및 금속-반도체 공정물이다. 전기 전도성 재료는 또한 적정한 수준 또는 높은 수준으로 도핑된 반도체( n-형 또는 p-형)를 포함한다. 전기 저항성 재료는 진성 반도체 또는 약하게 도핑된 반도체(p-형 또는 n-형)를 포함한다. 전기 저항성 재료의 다른 예는 서멧( 금속 입자를 둘러싼 세라믹) 및 다른 금속-절연제 복합물이다. 전기 저항성 재료는 또한 전도성 세람기 및 충전 유리를 포함한다.
도 3은 본 발명의 한 실시예에 의한 평면표시장치(300)의 개략 단면도이다. 평면표시장치(300)는 페이스플레이트 구조체(320), 백플레이트 구조체(330), 포커싱 구조체(333a-333f)를 포함한다. 단지 하나의 스페이서(340) 만이 도 3에 도시되었지만, 평면표시장치(300)가 도시되지 않은 동일한 스페이서를 부가적으로 더 포함함을 알 수 있다.
페이스플레이트 구조체(320)는 전기 절연성 페이스플레이트(321)(전형적으로 유리) 및 페이스 플레이트(321)의 내부 표면상에 형성된 발광 구조체(322)를 포함한다. 발광 구조체(322)는 발광재료(도시 안함)와 전압 공급기(350)의 포지티브(고전압측)에 연결된 양극을 포함한다. 그 결과, 발광 구조체(322)는 대략 V 볼트로 유지되고, 여기서 V는 전형적으로 4 내지 10kV의 범위이다. 실시예에서, 발광 구조체(322)는 실질적으로 평평한 하부 표면(102)를 구비한다. 페이스플레이트 구조체(320)는 여기서 참고문헌으로 도입되는 미국특허 제 5,477,105 호에 보다 상세하게 개시되어 있다.
백플레이트 구조체(330)는 전기 절연성 백플레이트(331) 및 백플레이트(331)의 내부 표면상에 위치한 전자 방출 구조체(332)를 포함한다. 전자 방출 구조체(332)는 다수의 선택적으로 여기되어 전자를 방출하는 다수의 전자 방출 요소(361-365)를 포함한다. 전자 방출 요소(361-365)는 예를 들면 필라멘트 필드 에미터 또는 코니칼 필드 에미터일수 있다. 전자 방출 구조체(332)는 전압 공급기(350)의 저전압측에 연결된다. 그 결과, 전자 방출 구조체(322)는 대략 0볼트의 전압으로 유지된다. 발광 구조체(322)가 전자 방출 구조체(332)에 비해 상대적으로 높은 포지티브 전압(예를 들면 5kV)으로 유지되기 때문에, 전자 방출 요소(361-165)에서 방출된 전자는 발광 구조체(322)상의 대응 발광 요소를 향하여 가속된다. 백플레이트 구조체(330)는 현재 출원중인 미국 특허출원 08/081,913 호 및 1995년 3월 16일 발행된 PCT 공보 WO 95/07543에 보다 상세하게 설명되어 있으며, 상기 출원들은 여기서 모두 참고문헌으로 도입되었다.
포커싱 구조체(333a-333f)는 실질적으로 평평한 전자 방출 구조체(322)의 상부 표면(101)상에 위치한다. 포커싱 구조체(333a-333f)는 또한 전압 공급기(350)의 저전압측에 연결되며, 전자 방출 구조체(322)에서와 거의 동일한 전압으로 (즉, 대략 0볼트) 유지된다. 한 실시예에서, 각 포커싱 구조체(333a-333f)는 도 3의 단면도에 도시되지 않은 크로스 부재를 포함하는 포커싱 격자의 부분이다. 상기 포커싱 구조체는 현재 출원중인 미국 특허출원 08/188,855 및 08/343,074 에 보다 상세하게 설명되어 있으며, 상기 출원들은 여기서 참고문헌으로 도입되었다.
스페이서(340)는 발광 구조체(322)와 포커싱 구조체(333a) 사이를 연결한다. 스페이서(340)는 예를 들면, 벽, 부분 벽, 기둥, 크로스 또는 티일수 있다. 스페이서(340)는 실질적으로 균일한 전기 저항을 갖는 재료로 만들어진다. 전기 전도성 에지 전극(341,342)이 스페이서의 대향 에지에 형성된다. 에지 전극(341)은 포커싱 구조체(333a)에 접촉하고, 에지 전극(342)은 발광 구조체(322)에 접촉한다. 에지 전극(341,342)은 전형적으로 금속이다. 스페이서(340) 및 에지 전극(341-342)은 현재 출원중인 미국 특허출원 08/414,408 및 08/505,841 호에 보다 상세하게 설명되어 있으며, 상기 출원은 여기서 참고문헌으로 도입되었다.
스페이서(340)은 포커싱 구조체(333a) 내에 위치한 홈(5) 안에 위치한다. 에지 전극(341)은 홈(5) 내의 포커싱 구조체(333a)와 접촉한다. 상대적으로 높은 에지 전극(341)의 전기 전도성은 홈(5)의 바닥의 포커싱 구조체(333a)의 전압이 스페이서(340)의 바닥의 전압과 동일하게 한다. 홈(5)의 깊이는 스페이서(340)가 "사라지도록" 하는 깊이로 선택된다. 즉, 홈(5)의 깊이는 스페이서(340)의 전압 분포가 전자 방출 구조체(332)(및 포커싱 구조체(333b-333f)와 발광 구조체(322) 사이의 자유공간에서의 전압 분포와 동일하게 되는 깊이로 선택된다.
도 4는 홈(5)의 적절한 깊이를 결정하기 위해 사용되는 그래프(400)이다. 그래프(400)의 세로축은 평면표시장치(300) 내부의 전압분포를 나타낸다. 이 전압은 전자 방출 구조체(332)(및 포커싱 구조체(333a-333f))의 0볼트에서 발광 구조체(322)의 V 볼트까지 변화한다. 그래프(400)의 가로축은 전자 방출 구조체(3322)의 평평한 표면(101)로부터의 수직 높이를 나타낸다. 이 높이는 전자 방출 구조체(332)의 표면(101)의 "0" 로부터 발광 구조체의 표면(102)의 "h" 까지 변화한다.
그래프(400)의 곡선(10)은 도 3의 선 1을 따른 전압 분포를 나타낸다. 도 3에 도시된 바와같이, 선 1은 전자 방출 구조체(332)의 표면(101)로부터 발광 구조체(322)의 표면(102) 까지 연장된다. 곡선(10)(도 4) 선 1을 따른 표면(101)에서의 전압은 0볼트이고, 선 1을 따른 높이"h"에서의 전압은 V볼트와 같음을 나타낸다.
그래프(400)에서 곡선(20)은 도 3의 라인(2)을 따르는 전압 분포를 설명한다. 도 3에 설명한 바와 같이, 라인(2)는 포커싱 구조체(333b)의 맨 위에서 발광 구조체(322)의 표면(102)까지 연장된다. 포커싱 구조체(333b)의 맨 위 표면은 표면(101)위에 높이(hs)에 위치된다. 곡선(20)(도 4)은 라인(2)을 지나는 높이(hs)에서 전압은 0볼트이고, 라인(2)을 지나는 높이"h"에서 전압은 V볼트이다. 포커싱 구조체(333c-333f)는 포커싱 구조체(333b)와 같은 동일한 전압 분포를 금지시킨다.
도 4에 나타낸 바와 같이, 곡선(10)과 (20)은 공통 라인(40)에 빠르게 한 선에 모인다. 공통 라인(40)은 곡선(10)의 평균 기울기보다 더 크고 곡선(20)의 평균 기울기보다 적은 기울기를 가진다. 점선(30)은 그래프(400)의 수평축에 대한 공통 라인(40)의 외삽법을 설명한다. 점선(3)은 높이(he)에서 그래프(400)의 수평축을 교차한다. 공통 라인(40)과 점선(30)은 전자 방출 구조체(332)(와 포커싱 구조체(333a-333f))와 발광 구조체(322) 사이의 자유 공간에서의 평균 전압 분포를 나타낸다. 제로 볼트의 전압에서 유지되는 플랫 전극에 의해 제공되는 대략적으로 동등한 전압 분포는 표면(101),(102)과 병렬로 위치되고, 높이(he)에서 위치된다. 또다른 방법으로 말하자면, 발광 구조체(332)와 높이(he)에 위치된 가상 플랫 사이의 용량는 전자 방출 구조체(332)(와 포커싱 구조체(333a-333f))와 발광 구조체(322) 사이의 용량와 실질적으로 같다. 이러한 이유로, 높이(he)는 전자 방출 구조체(332)의 "전기적 단자"과 포커싱 구조체(333a-333f)로 정의된다.
이 전압 분포내에서 스페이서(340)을 "소멸"하게 하기 위해, 스페이서(340)을 지나는 전압 분포는 전자 방출 구조체(332)(포커싱 구조체(333a-333f))를 포함하는)와 발광 구조체(341) 사이에 자유 공간에서의 전압 분포와 유사하다. 이것을 수행하기 위해, 에지 전극(341)은 스페이서(340)의 에지 표면에 위치된다. 에지 전극(341)은 전자 방출 구조체(332)와 포커싱 구조체(333a-333f)의 전기적 단자에서 위치된다. 즉, 에지 전극(341)은 높이(he)에서 위치된다. 이와 같이, 스페이서(340)의 바닥 에지는 높이(he)에 0볼트의 전압에서 유지된다(에지 전극(341)에 의해). 스페이서(340)의 맨위 에지는 에지 전극(341)에 의해 V볼트의 전압에서 유지되고, 발광 요소(332)의 양극을 접촉한다. 스페이서(340)의 전기적인 고유저항은 균일하기 때문에, 스페이서(340)를 지나는 전압 분포는 실질적으로 전자 방출 구조체(332)(포커싱 구조체(333a-333f)를 포함하는)와 발광 구조체(341) 사이에 자유 공간에서의 전압 분포와 매치한다. 스페이서(340)의 대부분을 지나는 이러한 전압 분포의 동일성은 전자 방출 요소(361)와 같은 스페이서(340)에 인접한 부근에 위치되는 전자 방출 요소에서 방출되는 전자의 불필요한 편향을 막는다.
도 5-10은 발명의 한 실시예에 따른 포커싱 구조체를 제조하기 위한 프로세스 단계를 설명한다.
도 5는 절연 유리 백플레이트 (401)과 전자 방출 구조체(420)를 포함하는 백플레이트(400)의 일부의 평면도이다. 전자 방출 구조체는 평행 열 전극(402-404)의 다수, 평행 행 전극(411-415)의 다수와 전자 방출 요소(421-425)와 같은 전자 방출 요소의 다수를 포함한다. 열 전극(402-404)과 행 전극(411-415)은 또 다른 하나에 수직하게 위치되고, 전자 방출 요소(421-425)는 열과 행 전극의 교차부에서 위치된다. 도 6a는 도 5의 색션 라인(6a-6a)을 지나는 백플레이트 구조체(400)의 횡단면도이다. 도 6b는 도 5의 색션 라인(6b-6b)을 지나는 백플레이트 구조체(400)의 횡단면도이다.
네가티브형 광-패턴가능 중합체(430)의 플랫화된 층은 도 7a와 7b에서 설명된 바와 같이 백플레이트 구조체(400)의 위쪽 표면에 걸쳐 형성된다. 도 7a는 광-패턴가능층(430)이 형성된 후 도 5의 색션 라인(6a-6a)을 지나는 백플레이트 구조체(400)의 횡단면도이다. 도 7b는 광-패턴가능층(430)이 형성된 후 도 5의 색션 라인(6a-6a)을 지나는 백플레이트 구조체(400)의 횡단면도이다. 광-패턴가능층(430)의 두께는 제조되는 포커싱 구조체의 요구되는 높이에 대응하여 선택된다.
광-패턴가능 중합체층(430)은 도 8a와 8b에서 설명된 바와 같이 백플레이트 구조체(400)의 후부를 통하는 자외선(U-V)에 노출된다. 즉, 전자 방출 구조체(420)를 포함하지 않는 유리 백플레이트(401)의 표면은 노출된다. 자외선은 유리 백플레이트(401)을 통해 통과한다. 게다가, 열 전극(402-404)의 특성은 자외선이 열 전극을 통과하게 한다. 설명된 실시예에서, 열 전극(402-404)은 니켈-바나듐(Ni-V)이고, 대략 2000 옴스트롱의 두께이다. 행 전극(411-415)과 전자 방출 요소(421-425)의 특성은 자외선을 막기에 충분하다. 설명된 실시예에서, 행 전극(411-415)는 니켈-바나듐(Ni-V)이고, 대략 2000 옴스트롱의 두께이다. 전자 방출 요소(421)와 (425)는 몰리브덴이고 대략 3000 옴스트롱의 두께이다. 백플레이트 구조체(400)의 원소는 계류중인 1995년 3월 16일에 발표된 전체에서 참조에 의해 구체화된 미국 특허 번호 제08/081,913호와 PCT 공표 WO 95/07543에서 더 상세하게 설명된다.
도 8a는 광-패턴가능층(430)이 형성되고 노출된 후 도 5의 색션 라인(6b-6b)를 지나는 백플레이트 구조체(400)의 횡단면도이다. 도 8b는 광-패턴가능층(430)이 형성되고 노출된 후 도 5의 색션 라인(6b-6b)를 지나는 백플레이트 구조체(400)의 횡단면도이다. 노출의 결과로써, 광-패턴가능층(430)의 영역(430A)은 경화된다(즉, 단단해진다). 노출 단계는 경화된 영역(430A)이 광-패턴가능층(430)의 위쪽 표면에 대해 항상 연장하지 않아서 제어된다. 노출 단계를 제어하므로써, 광-패턴가능층(430)의 위쪽 표면과 경화된 영역(430A)의 가장 위쪽 영역 사이에 높이(H)는 정확하게 제어될 수 있다. 아래에서 더 상세하게 설명되는 바와 같이, 이 높이(H)는 완성된 포커싱 구조체에서의 홈의 깊이를 정의할 것이다. 설명된 실시예에서, 이 높이(H)는 대략 30㎛에서 70㎛까지이고, 본 발명은 이 높이의 범위에 제한되지는 않는다.
광-패턴가능층(430)의 위쪽 표면은 그 다음에 레티클(440)을 통해 노출된다. 도 9a는 투명한 부분(440A)을 포함하는 레티클(440)의 상부 단면도이다. 투명한 부분(440A)은 밑에 있는 광-패턴가능(430)의 선택된 일부를 노출시킨다. 도 9b는 도 9a의 색션 라인(9b-9b)을 지나는 백플레이트 구조체(400)의 횡단면도이다.
도 9c에서 설명된 바와 같이, 광-패턴가능층(430)은 레티클(440)을 통해 노출된다(즉, 백플레이트 구조체(400)의 위쪽 표면에서). 이 노출은 광-패턴가능층(430)의 영역(430B)을 경화시킨다. 경화된 영역(430B)은 경화된 영역(430B)의 일부가 경화된 영역(430A)의 일부에 연속하는 것처럼 광-패턴가능층(430)내로 연장된다. 광-패턴가능층(430)의 경화되지 않은 일부는 그 다음에 제거되고, 도 9d에서 설명된 바와 같이 경화된 영역(430A)와 (430B)가 남는다. 경화된 영역(430A)와 (430B)는 포커싱 구조체(431)를 형성한다.
도 10은 경화된 영역(430A)과 (430B)에 의해 형성되는 남아있는 포커싱 구조체(431)를 명확하게 설명하는 상부도이다. 포커싱 구조체(431)는 "격자(grid)" 또는 "와플(waffle)" 모양을 가진다. 경화된 영역(430B)이 경화된 영역(430A) 위에 있지 않은 위치에서, 경화된 영역(430B)은 행 전극(411-415)을 연장시킨다. 스페이서(보이지 않은)는 홈(430C)에 위치될 수 있다. 경화된 영역(430B)는 홈(430C)의 측벽을 정의하고 경화된 영역(430A)는 홈(430C)의 바닥을 정의한다. 예를 들어, 한 실시예에서, 스페이서는 매 30번째 홈(430C)마다에서 위치된다. 대안적인 실시예에서, 마스크(440)은 경화된 일부(430B)가 스페이서가 되는 위치에서만 존재하는 것처럼 변경된다.
앞서 설명한 바와 같이, 광-패턴가능층(430)의 후부 노출은 정확하게 제어 높이(H)에 제어된다. 높이(H)를 제어하므로써, 홈(430C)의 깊이는 전자 방출 구조체(420)와 포커싱 구조체(431)의 조합의 전기적 단자의 높이(he)에 일치하여 선택된다. 높이(he)는 높이(H)가 감소함에 따라 증가한다. 역으로, 높이(he)는 높이(H)가 증가함에 따라 감소한다. 따라서, 높이(he)에서 경화된 일부(430A)를 형성하는데 일어날 수 있는 약간의 에러는 높이(he)에서의 대응하는 변화에 기인한다. 더 명확하게, 만일 프로세싱 오차가 요구된 것보다 약간 더 큰 높이(H)의 원인이 되는 에러에 기인한다면(그것에 의해 홈(430C)이 요구된 것보다 약간 더 깊게 만드는), 높이(he)는 약간 낮아진다. 따라서, 홈(430C)의 깊이와 높이(he) 사이에 기인하는 에러는 홈(430C)의 깊이를 형성하는데 있어서의 최초 오차보다 적다.
따라서, 만일 프로세싱 오차가 요구된 것보다 약간 더 적은 높이(H)의 원인이 되는 에러에 기인한다면(그것에 의해 홈(430C)이 요구된 것보다 약간 더 얕게 만드는), 높이(he)는 약간 올라간다. 따라서, 홈(430C)의 깊이와 높이(he) 사이에 기인하는 에러는 홈(430C)의 깊이를 형성하는데 있어서의 최초 오차보다 적다.
도 11는 앞서 설명된 실시예의 변화에 따른 평면표시장치(500)의 횡단면도와 개략도이다. 평면표시장치(500)는 평면표시장치(300)과 유사하기 때문에, 도 3과 도 11에 유사한 원소는 유사한 참조 번호를 붙힌다. 본 변화에서, 스페이서(340)는 전기적으로 전도적인 페이스 전극(343)과 (344)를 포함하기 위해 변경된다. 전형적으로 금속인 페이스 전극(343)과 (344)는 에지 전극(341)을 접촉하고 스페이서(340)의 반대편의 페이스 표면을 걸쳐 부분적으로 연장된다. 페이스 전극(343)과 (344)의 제조는 계류중인 전체에서 참조에 의해 구체화된 미국 특허 번호 제08/404,408호와 제08/505,841에서 더 상세하게 설명된다.
페이스 전극(343)과 (344)는 스페이서(340)의 전기적 단자이 더 이상 에지 전극(341)에 일치하지 않는 것처럼 스페이서(340)의 전기적인 성질을 변경시킨다. 페이스 전극(343)과 (344)는 스페이서(340)의 전기적 단자이 전기적 단자 플랫(345)에 스페이서(340)를 이동시키는 것을 일으킨다. 즉, 스페이서(340)(에지 전극(341)과 페이스 전극(343)과 (344)를 포함하는)는 전기적 단자 플랫(345)에서 위치되는 에지 표면(에지 표면을 가지지만, 페이스 전극이 없는)을 가지는 약간 짧은 스페이서에 의해 금지되는 저향과 동등한 저항을 가진다.
도 11에 설명된 바와 같이, 평면표시장치(500)에서의 홈(5)의 깊이는 평면표시장치(300)(도 3)에서의 홈의 깊이보다 약간 더 깊다. 평면표시장치에서의 홈(5)의 깊이는 높이(he)에서 전자 방출 구조체(332)의 전기적 단자과 포커싱 구조체(333a-333f)와 일치되는 스페이서(340)의 전기적 단자 패널(345)과 같이 위치된다. 이와 같은 방법으로 전기적 단자 플랫(345)을 위치시킴으로써, 도 11에서 설명된 바와 같이 스페이서(340)의 대부분을 지나는 전압 분포는 전자 방출 구조체(332)(와 포커싱 구조체(333a-333f))와 발광 구조체(322) 사이의 자유 공간에서의 전압 분포와 대략적으로 같다.
도 11이 두 개의 페이스 전극(343)과 (344)를 설명하지만, 같은 결과는 페이스 전극(343)과 (344)의 단 하나만을 사용하므로써 얻어질 수 있다. 하나의 페이스 전극의 사용은 스페이서(340)를 제조하는 것과 연관된 프로세싱 단계(와 프로세싱 비용)의 수를 감소시킬 수 있다.
도 12는 앞서 설명된 실시예의 또 하나의 변화에 따른 평면표시장치(600)의 횡단면도와 개략도이다. 평면표시장치(600)는 평면표시장치(300)과 유사하기 때문에, 도 3과 도 12에 유사한 원소는 유사한 참조 번호를 붙힌다. 도 12에 설명된 변화에서, 포커싱 구조체(333a)는 그것의 위쪽 표면에서 홈을 포함하지 않는다. 이것은 포커싱 구조체(333a-333f)를 제조 비용을 유리하게 감소시키는 반면, 스페이서(340)의 전기적 단자(에지 전극(341)과 일치하여 위치되는)은 전자 방출 구조체(332)와 포커싱 구조체(333a-333f)의 조합의 전기적 단자의 높이(he)보다 높다. 따라서, 불필요한 전압 분포는 에지 전극(341)과 포커싱 구조체(333a)의 인터페이스 근처에 존재한다. 더 명확하게, 에지 전극(341)에서 전압은 대략 0볼트일 것이고, 이 높이에서 요구되는 전압보다 적다. 이 전압 분포는 에지 전극(341) 근처의 전압 분포가 요구되는 전압 분포에 대해 네가티브이기 때문에, 에지 전극(341) 근처 네가티브(-) 부호에 의해 설명된다. 전자 방출 요소(361)에서 방출된 전자는 이 네가티브 전압 분포 때문에 에지 전극(341) 근처 스페이서(340)으로부터 편향된다.
이 전자 편향을 바로하기 위해, 페이스 전극(347)은 발광 구조체(322)에 인접하여 위치된다. 페이스 전극(347)은 에지 전극(342)을 접촉한다. 결과로써, 페이스 전극(347)은 V볼트의 전압에서 유지된다. 페이스 전극(347)이 스페이서(340)의 페이스 표면을 부분적으로 연장하기 때문에, 페이스 전극(347)은 발광 구조체(322) 근처 스페이서(340)를 지나는 전압 분포를 변경한다. 이 전압 분포는 페이스 전극(347) 근처의 전압 분포가 페이스 전극(347)이 없을때 존재하는 전압 분포에 대해 포지티브이기 때문에, 페이스 전극(347) 근처 포지티브(+) 부호에 의해 설명된다. 에지 전극(341) 근처에 스페이서(340)에서 편향되는 전자는 페이스 전극(347) 근처 스페이서(340)의 뒤쪽으로 편향된다. 페이스 전극(347)의 길이는에지 전극(341)에 의해 원인이 되는 편향이 페이스 전극(347)에 의해 원인이 되는 편향에 의해 상쇄되어 선택된다.
이 실시예를 변경하는 것은 가능하다. 예를 들어, 에지 전극을 접촉하는 페이스 전극은 스페이서(340)의 양 페이스 표면에 형성될 수 있다. 게다가, 에지 전극(341)은 포커싱 구조체(333a)의 위쪽 표면에 형성되는 홈에 위치될 수 있고, 홈은 에지 전극(341)(즉, 스페이서(340)의 전기적 단자)이 높이(he)위에 위치되는 원인이 되는 깊이를 가진다.
도 13은 앞서 설명된 실시예의 또 하나의 변화에 따른 평면표시장치(700)의 횡단면도와 개략도이다. 평면표시장치(700)는 평면표시장치(300)과 유사하기 때문에, 도 12과 도 13에 유사한 원소는 유사한 참조 번호를 붙힌다. 도 13에 설명된 변화에서, 스페이서(340)는 스페이서(340)의 페이스 표면에 위치되는 전기적으로 전도적인 페이스 전극을 포함하기 위해 변경되고, 에지 전극(341)과 (342)를 물리적으로 분리한다. 페이스 전극(346)은 표면(101)위에 높이(hfe)에 위치된다. 양 전압은 에지 전극(341)에 인접하여 존재하는 음 전압 분포를 바로하기 위해 페이스 전극(346)에 적용된다. 이 전압은 몇가지의 다른 방법으로 적용될 수 있다.
도 14는 한 실시예에 따른 스페이서(340)의 측면도이다. 페이스 전극(346)은 액티브 영역(350)내에 에지 전극(341)과 (342)를 병렬로 연장한다. 액티브 영역(350)의 외부에서, 페이스 전극(346)은 에지 전극(351)을 접촉하기 위해 위로 연장된다. 에지 전극(351)은 에지 전극(342)과 같이 동일한 에지 표면에 위치되지만 갭에 의해 에지 전극(342)로부터 전기적으로 고립된다. 에지 전극(351)은 전력 공급기(352)에 연결된다. 전력 공급기(352)는 에지 전극(341)에 인접하여 존재하는 음 전압 분포를 바로잡는 페이스 전극(346)에 전압을 적용하기 위해 조절된다. 페이스 전극(346)에 적용되는 전압은 페이스 전극(346)이 없을때에 높이(hfe)에 스페이서(340)을 지나서 다른 상태로 존재하는 전압에 대해 양이다.
도 15는 또하나의 실시예에 따른 스페이서(340)의 측면도이다. 이 실시예에서, 제 1 레지스터(361)은 에지 전극(342)과 에지 전극(351) 사이에 연결된다. 제 2 레지스터(362)은 에지 전극(351)과 에지 전극(341) 사이에 연결된다. 레지스터(361)와 (362)는 전압 분포 회로를 형성한다. 앞서 설명된 바와 같이, 에지 전극(342)은 높은 전압에서 유지되고 에지 전극(341)은 대략 0 볼트의 낮은 전압에서 유지된다. 따라서, 페이스 전극(346)에서 전압은 V 볼트와 0 볼트 사이의 전압에서 유지되고, 레지스터(361)와 (362)의 값에 의존한다. 레지스터(362)는 전압 분포 회로가 페이스 전극(346)에 적당한 전압을 공급하도록 조절하게 하는 가변 레지스터이다. 다시, 페이스 전극(346)에 적용하는 전압은 에지 전극(341)에 인접하여 존재하는 음 전압 분포를 바로잡기 위해 조절된다.
도 16은 또하나의 실시예에 따른 스페이서(340)의 측면도이다. 도 16에서, 에지 전극(342)은 스페이서(340)의 전체 위쪽 에지 표면을 따라 연속적이다. 그러나, 에지 전극(341)은 스페이서(340)의 아래쪽 에지 표면을 지나 항상 연장되지 않는다. 오히려, 에지 전극(341)은 스페이서(340)의 액티브 영역(350)의 에지에서만 연장된다. 액티브 영역(350)의 외부로 연장하는 에지 전극(342)의 일부는 페이스 전극(346)의 전압을 약간 증가하게 해서 페이스 전극(346)에서 전압은 에지 전극(342)에 적용되는 높은 전압 V 에 약간 더 가깝게 된다. 따라서, 만일 페이스 전극(346)의 전압이 더 낮은 것이 바람직하다면, 액티브 영역(350)의 외부로 연장하는 에지 전극(342)의 일부는 제거되는 반면에, 에지 전극(341)은 스페이서(340)의 전체 아래쪽 에지 표면을 따라 연장되기 위해 변경된다.
도 17은 도 16에서 설명된 스페이서(340)의 변화에 따른 스페이서(340)의 측면도이다. 도 17의 스페이서(340)에서, 에지 전극(342)은 액티브 영역(350)의 에지에만 연장한다. 연장 전극(348)은 액티브 영역(350)의 에지에서 에지 전극(342)을 접촉하고, 스페이서(340)의 뒤쪽 표면을 따라 아래로 연장한다. 스페이서(340)의 뒤쪽 표면은 페이스 전극(346)에 위치되는 표면의 반대편 표면으로 정의된다. 연장 전극(348)은 만일 에지 전극(341)이 항상 스페이서(340)의 위쪽 에지를 지나 연장했다면 페이스 전극(346)에 전압이 페이스 전극(346)에 다른 상태로 존재하게 될 전압보다 높게 되게 한다. 뒤쪽 표면에 연장 전극(348)을 위치하므로써, 연장 전극(348)과 페이스 전극(346) 사이의 아킹(arcing)은 보호된다.
도 18은 발명의 또하나의 실시예에 따른 평면표시장치(1100)의 일부의 횡단면도와 개략도이다. 평면표시장치(1100)가 평면표시장치(700)과 유사하기 때문에, 도 13과 도 18에 유사한 원소는 유사한 참조 번호를 붙힌다. 도 18에 설명된 실시예에서, 스페이서(340)는 전기적으로 전도적인 페이스 전극(370)을 포함한다.
도 19는 도 18의 스페이서(340)의 측면도이다. 도 19에서 설명된 바와 같이, 페이스 전극(370)은 에지 전극(341)과 (342)과 병렬인 스페이서(340)의 페이스 표면을 지나 연장한다. 페이스 전극(370)은 외부 전압 공급기에 직접 연결되지 않는다. 페이스 전극(346)의 아래쪽 에지(391)는 에지 전극(341)에서 제 1 높이(h1)에 위치된다. 페이스 전극(346)의 위쪽 에지(392)는 에지 전극(341)에서 제 2 높이(h2)에 위치된다.
도 20은 도 18의 스페이서(340)를 지나는 전압 분포를 설명하는 그래프이다. 라인(1301)은 스페이서(340)을 지나는 전압 분포를 설명한다. 라인(1302)은 페이스 전극(370)이 없을때 스페이서(340)을 지나 존재할 전압 분포를 설명한다. 페이스 전극(370)은 전기적으로 전도성이기 때문에, 페이스 전극의 높이에 따른 전압, h1에서h2까지는 대략 일정한 전압(Vfe)에서 유지된다. 라인(1301)과 (1302)는 높이(h3)에서 같은 전압(Vfe)를 금지한다. 높이(h3)아래에서, 라인(1301)은 라인(1302)에 대해 양인 전압을 금지한다. 높이(h3)위에서, 라인(1301)은 라인(1302)에 대해 음인 전압을 금지한다. 따라서, 높이(h3)아래에서, 페이스 전극(370)을 포함하는 스페이서는 페이스 전극(370)이 없을 때에 동일한 스페이서보다 전자에 더 큰 인력을 쓸 것이다. 유사하게, 높이(h3)위에서, 페이스 전극(370)을 포함하는 스페이서는 페이스 전극(370)이 없을 때에 동일한 스페이서보다 전자에 더 큰 반발력을 쓸 것이다.
전자 방출 요소(361)에서 방출된 전자는 발광 구조체(322)를 향해 움직일 때 가속한다. 따라서, 이러한 전자는 전자 방출 요소(361) 근처에 상대적으로 천천히 움직이고 있고, 발광 구조체(322) 근처에 상대적으로 천천히 움직이고 있다. 더 늦게 움직이는 전자는 스페이서(340)에 전압 분포에 응하여 끌어당겨지고 또는 밀려지기 더 쉽다. 에미터(361)에서 방출된 전자는 높이(h3)위에서보다 높이(h3)아래에서 더 천천히 움직이고 있기 때문에, 높이(h3)아래에서 페이스 전극(370)에 의해 들어오는 증가된 인력은 높이(h3)위에서 페이스 전극(370)에 의해 들어오는 증가된 반발력보다 이러한 전자들에 대한 더 큰 영향을 가질 것이다. 순 효과는 전자 방출 요소(361)에서 방출된 전자가 스페이서(340)를 향해 약간 끌어당겨지는 것이다. 결과로써, 페이스 전극(370)은 에지요소1)에 인접하여 존재하는 음 전압 분포를 바로 잡는데 사용될 수 있다. 페이스 전극(370)에 의해 들어오는 순 인력은 높이(h1)과 (h2)를 다양하게 함으로써 조절될 수 있다.
발명이 비록 몇가지 실시예와 연관하여 설명됐지만, 이 발명이 개시된 실시예에 한정되지않고 당 기술 분야에서 평범한 기술의 하나를 명확하게 될 다양한 변경을 할 수 있다. 예를 들어, 특별한 실시예에서, 발광 구조체(322)의 아래쪽 표면은 비플랫 표면을 가질 수 있다. 이것은 예를 들어, 발광 구조체(322)가 블랙 매트릭스의 물리적인 말단에 일치하지 않는 전기적 단자을 가지는 블랙 매트릭스를 포함할 때, 일어난다. 그러한 실시예에서, 발광 구조체의 전기적 단자은 결정되고, 홈은 적어도 발광 구조체의 전기적 단자의 깊이만큼인 발광 구조체에서 형성되고, 스페이서는 발광 구조체의 전기적 단자에 일치하여 위치되는 스페이서의 전기적 단자으로 홈 내에 위치된다. 따라서, 발명은 다음의 청구항에 의해서만 제한된다.

Claims (30)

  1. 페이스플레이트 구조체;
    전자 방출 구조체를 구비한 백플레이트 구조체;
    전자 방출 구조체에 연결된 제 1 표면 및 전자 방출 구조체에서 떨어져 연장된 제 2 표면을 구비하고, 포커싱 구조체 및 전자 방출 구조체는 포커싱 구조체의 제 1 표면 및 제 2 표면사이에서 전기적 단자를 구비하고; 및
    포커싱 구조체와 페이스플레이트 구조체 사이의 스페이서를 구비하고, 스페이서는 포커싱 구조체 및 전자방출 구조체의 전기적 단자와 일치하도록 위치하는 전기적 단자를 구비하는 것을 특징으로 하는 평면표시장치.
  2. 제 1 항에 있어서,
    스페이서가 균일한 전기 저항을 갖는 재료로 구성되는 것을 특징으로 하는 평면표시장치.
  3. 제 1 항에 있어서,
    포커싱 구조체의 제 2 표면내에 위치한 홈을 더 포함하고, 스페이서는 홈에 위치하는 것을 특징으로 하는 평면표시장치.
  4. 제 3 항에 있어서,
    홈이 전자 방출구조체와 포커싱 구조체의 전기적 단자와 일치하는 것을 특징으로 하는 평면표시장치.
  5. 제 4 항에 있어서,
    스페이서가 스페이서의 에지에 위치한 전기 전도성 에지 전극을 더 포함하고, 이 에지 전극은 홈내에 위치하는 것을 특징으로 하는 평면표시장치.
  6. 제 3 항에 있어서,
    홈은 전자 방출 구조체와 포커싱 구조체의 전기적 단자 아래로 연장되는 것을 특징으로 하는 평면표시장치.
  7. 제 6 항에 있어서,
    스페이서의 하나의 전극에 위치한 전기 전도성 에지 전극과, 에지 전극에 접촉하고 스페이서의 반대쪽 페이스 표면 위로 연장되는 하나 이상의 전기 전도성 페이스 전극을 더 포함하고, 여기서 스페이서의 전기적 단자는 스페이서의 물리적 단부로부터 떨어진 것을 특징으로 하는 평면표시장치.
  8. 발광 구조체를 구비한 페이스플레이트 구조체;
    전자 방출 구조체를 구비한 백플레이트 구조체;
    전자 방출 구조체에 연결된 제 1 표면 및 전자 방출 구조체에서 떨어져 연장된 제 2 표면을 구비하는 포커싱 구조체를 구비하고, 포커싱 구조체 및 전자 방출 구조체는 포커싱 구조체의 제 1 표면 및 제 2 표면사이에서 전기적 단자를 구비하고;
    포커싱 구조체와 페이스플레이트 구조체 사이의 스페이서를 구비하고, 스페이서는 포커싱 구조체와 전자 방출 구조체의 전기적 단자보다 위에 위치한 전기적 단자를 구비하고;
    발광 구조체에 인접한 스페이서의 페이스 표면상에 위치한 페이스 전극을 구비하여 페이스 전극이 발광 구조체와 전기적으로 접촉하는 것을 특징으로 하는 평면표시장치.
  9. 제 8 항에 있어서,
    스페이서의 제 1 에지 표면에 위치하고, 포커싱 구조체에 접촉하는 제 1 에지 전극; 및
    스페이서의 제 2 에지 표면에 위치하고, 발광 구조체 및 페이스 전극에 접촉하는 제 2 에지 전극을 더 포함하는 것을 특징으로 하는 평면표시장치.
  10. 페이스플레이트 구조체;
    전자 방출 구조체를 구비한 백플레이트 구조체;
    전자 방출 구조체에 연결된 제 1 표면 및 전자 방출 구조체에서 떨어져 연장된 제 2 표면을 구비하는 포커싱 구조체를 구비하고, 포커싱 구조체 및 전자 방출 구조체는 포커싱 구조체의 제 1 표면 및 제 2 표면사이에서 전기적 단자를 구비하고;
    포커싱 구조체와 페이스플레이트 구조체 사이의 스페이서를 구비하고, 스페이서는 포커싱 구조체와 전자 방출 구조체의 전기적 단자보다 위에 위치한 전기적 단자를 구비하고;
    스페이서의 페이스 표면상에 위치한 페이스 전극; 및
    포커싱 구조체와 전자 방출 구조체의 전기적 단자 보다 위에 위치한 스페이서의 전기적 단자에 의해 야기되는 전압분포를 상쇄하는 전압 분포를 페이스 전극 부근에 생성하기 위해 페이스 전극의 전압을 제어하는 수단을 포함하는 것을 특징으로 하는 평면표시장치.
  11. 제 10 항에 있어서,
    제어수단이 페이스 전극에 연결된 전력 공급기로 구성되는 것을 특징으로 하는 평면표시장치.
  12. 제 10 항에 있어서,
    스페이서의 제 1 에지 표면에 위치하고, 포커싱 구조체에 접촉하는 제 1 에지 전극; 및
    스페이서의 제 2 에지 표면에 위치하고, 페이스플레이트 구조체에 접촉하는 제 2 에지 전극을 더 포함하는 것을 특징으로 하는 평면표시장치.
  13. 제 12 항에 있어서,
    제어수단이,
    제 1 에지 전극 및 페이스 전극 사이를 연결하는 제 1 레지스터; 및
    제 2 에지 전극 및 페이스 전극 사이를 연결하는 제 2 레지스터를 더 포함하고, 제 1 레지스터 및 제 2 레지스터의 저항이 페이스 전극에 공급되는 전압을 제어하기 위해 선택되는 것을 특징으로 하는 평면표시장치.
  14. 제 10 항에 있어서,
    제어수단이,
    스페이서의 제 1 에지 표면에 위치하고, 포커싱 구조체에 접촉하고, 제 1 에지 표면의 전체를 따라 연장되지 않는 제 1 에지 전극; 및
    스페이서의 제 2 에지 표면에 위치하고, 페이스플레이트 구조체에 접촉하는 제 2 에지 전극을 포함하는 것을 특징으로 하는 평면표시장치.
  15. 제 14 항에 있어서,
    제 1 에지 전극이 평면표시장치의 액티브 영역을 지나서 연장되지 않는 것을 특징으로 하는 평면표시장치.
  16. 제 14 항에 있어서,
    제 2 에지 전극에 연결된 연장 전극을 더 포함하고, 이 연장전극은 페이스 전극이 위치하는 스페이서의 표면 반대쪽의 스페이서의 페이스 표면을 따라 제 1 에지 전극을 향해 연장되는 것을 특징으로 하는 평면표시장치.
  17. 제 10 항에 있어서,
    상기 제어수단이 페이스 전극을 상기 스페이서의 상기 페이스 표면을 따라 미리 결정된 높이로 위치시킴으로써 이루어지는 것을 특징으로 하는 평면표시장치.
  18. 전자 방출 구조체와;
    전자 방출 구조체에 연결된 제 1 표면과 전자 방출 구조체에 떨어져 연장된 제 2표면을 구비한 포커싱 구조체를 구비하고, 포커싱 구조체 및 전자 방출 구조체는 포커싱 구조체의 제 1 표면 및 제 2 표면 사이에서 전기적 단자를 구비하고; 및
    포커싱 구조체의 상부 표면을 따라 위치한 하나 이상의 홈을 구비하고, 각각의 하나 이상의 홈은 포커싱 구조체와 전자 방출 구조체의 전기적 단자와 일치하는 바닥 표면을 구비한 것을 특징으로 하는 평면표시장치.
  19. 제 18 항에 있어서,
    포커싱 구조체가 격자 형상인 것을 특징으로 하는 평면표시장치.
  20. 제 18 항에 있어서,
    포커싱 구조체가,
    복수의 평행한 제 1 스페이서 부분; 및
    복수의 평행한 제 2 스페이서 부분을 더 포함하고,
    제 2 스페이서 부분은 복수의 제 1 스페이서 부분 위에 위치하고, 제 1 스페이서 부분은 제 2 스페이서 부분에 수직한 것을 특징으로 하는 평면표시장치.
  21. 제 20 항에 있어서,
    각 홈은 바닥 및 측벽을 포함하고, 제 1 스페이서 부분은 각 홈의 바닥을 규정하고, 제 2 스페이서 부분은 각 홈의 측벽을 규정하는 것을 특징으로 하는 평면표시장치.
  22. 제 20 항에 있어서,
    전자 방출 구조체가 복수의 평행 전극을 포함하고, 제 1 스페이서 부분은 팽행 전극과 정렬되는 것을 특징으로 하는 평면표시장치.
  23. 페이스플레이트 구조체와, 전자방출 구조체를 구비한 백플레이트 구조체를 포함하는 평면표시장치를 제조하는 방법에 있어서,
    백플레이트 구조체의 전자 방출 구조체 위에 포커싱 구조체를 제공하고, 포커싱 구조체 및 전자 방출 구조체는 전기적 단자를 구비하고;
    포커싱 구조체내에 홈을 형성하고; 및
    전기적 단자를 구비하는 스페이서를 홈내에 위치시켜, 스페이서 구조체와 포커싱 구조체의 전기적 단자가 스페이서의 전기적 단자와 일치하는 것을 특징으로 하는 방법.
  24. 페이스플레이트 구조체와 전자 방출 구조체를 구비한 백플레이트 구조체를 포함하는 평면표시장치를 제조하는 방법에 있어서,
    백플레이트 구조체의 전자 방출 구조체 위에 포커싱 구조체를 제공하고, 포커싱 구조체 및 전자 방출 구조체는 전기적 단자를 구비하고;
    전기적 단자를 구비한 스페이서를 포커싱 구조체 상에 위치시켜 스페이서의 전기적 단자가 포커싱 구조체 및 전자 방출 구조체의 전기적 단자 보다 위에 위치하도록 하고;
    페이스 전극을 스페이서의 페이스 표면상에 제공하고; 및
    포커싱 구조체와 전자 방출 구조체의 전기적 단자 보다 위에 위치한 스페이서의 전기적 단자에 의해 야기되는 전압분포를 상쇄하는 전압 분포를 페이스 전극 부근에 생성하기 위해 페이스 전극의 전압을 제어하는 것을 특징으로 하는 방법.
  25. 제 24 항에 있어서,
    페이스 전극 전압 제어단계가 페이스 전극의 페이스플레이트 구조체로의 연결 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제 24 항에 있어서,
    페이스 전극 전압 제어단계가 페이스 전극의 전력 공급기로의 연결 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제 24 항에 있어서,
    페이스 전극 전압 제어단계가 페이스 전극의 전압 분포 회로로의 연결 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제 24 항에 있어서,
    페이스 전극 전압 제어단계가 제 2 에지 전극을 페이스 전극이 위치하는 스페이서의 페이스 표면의 반대쪽 스페이서의 페이스 표면상에 위치한 연장 전극에 연결하는 것을 포함하고, 연장 전극은 평면표시장치의 액티브 영역 외부에 위치하고 제 1 에지 전극을 향해 연장되는 것을 특징으로 하는 방법.
  29. 제 24 항에 있어서,
    페이스 전극 전압 제어단계가 페이스 전극을 스페이서의 페이스 표면을 따라 미리 결정된 높이에 위치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  30. 상부 표면과 하부 표면을 구비한 백플레이트를 포함하는 백플레이트 구조체와, 복수의 평행 전극을 포함하고 백플레이트의 상부 표면 위에 위치하는 전자 방출 구조체를 형성하는 방법으로,
    전자 방출 구조체 위에 광-패턴 가능한 재료층을 형성하고;
    광-패턴 가능한 재료층을 백플레이트의 하부 표면으로부터 노출시키고, 여기서 전극 사이에 위치하는 광-패턴 가능한 재료층의 제 1 부분은 경화되고, 제 1 부분이 광-패턴 가능한 재료층으로 광-패턴 가능한 재료층의 전체 두께보다 적은 제 1 거리만큼 연장되고;
    광-패턴 가능한 재료층 위에 마스크를 형성하고, 마스크는 제 1 부분에 수직한 복수의 평행 구멍을 포함하고;
    광-패턴 가능한 재료층을 마스크의 구멍을 통해 노출시키고, 이에 의해 광-패턴 가능한 재료의 제 2 부분을 경화시키고, 제 2 부분의 일부는 제 1 부분의 일부와 연속하고; 및
    마스크를 제거하고 노출 단계에서 경화되지 않은 광-패턴 가능한 재료층의 부분을 제거하고, 여기서 제 1 부분 및 제 2 부분이 포커싱 구조체를 형성하고, 제 1 거리는 포커싱 구조체 및 백플레이트 구조체의 전기적 단자와 일치하도록 선택되는 것을 특징으로 하는 방법.
KR1019997000312A 1996-07-17 1997-07-16 평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치 KR100364475B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/684,270 US5859502A (en) 1996-07-17 1996-07-17 Spacer locator design for three-dimensional focusing structures in a flat panel display
US684,270 1996-07-17

Publications (2)

Publication Number Publication Date
KR20000023825A true KR20000023825A (ko) 2000-04-25
KR100364475B1 KR100364475B1 (ko) 2002-12-16

Family

ID=24747381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000312A KR100364475B1 (ko) 1996-07-17 1997-07-16 평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치

Country Status (6)

Country Link
US (1) US5859502A (ko)
EP (2) EP1863064A3 (ko)
JP (1) JP3269825B2 (ko)
KR (1) KR100364475B1 (ko)
DE (1) DE69738086T2 (ko)
WO (1) WO1998002899A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049165A (en) * 1996-07-17 2000-04-11 Candescent Technologies Corporation Structure and fabrication of flat panel display with specially arranged spacer
US5898266A (en) * 1996-07-18 1999-04-27 Candescent Technologies Corporation Method for displaying frame of pixel information on flat panel display
CN1154148C (zh) * 1996-10-07 2004-06-16 佳能株式会社 图象形成装置及其驱动方法
JP3703287B2 (ja) * 1997-03-31 2005-10-05 キヤノン株式会社 画像形成装置
JP3187367B2 (ja) 1997-03-31 2001-07-11 キヤノン株式会社 電子装置及びそれを用いた画像形成装置
US5872424A (en) * 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
US6107731A (en) * 1998-03-31 2000-08-22 Candescent Technologies Corporation Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode
US6051937A (en) * 1998-05-29 2000-04-18 Candescent Technologies Corporation Voltage ratio regulator circuit for a spacer electrode of a flat panel display screen
JP3689598B2 (ja) 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
EP0993016B1 (en) * 1998-09-29 2006-11-08 Matsushita Electric Industrial Co., Ltd. Plasma display panel and method of disassembling the same
US6617772B1 (en) 1998-12-11 2003-09-09 Candescent Technologies Corporation Flat-panel display having spacer with rough face for inhibiting secondary electron escape
US6403209B1 (en) 1998-12-11 2002-06-11 Candescent Technologies Corporation Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display
EP1152452B1 (en) * 1999-01-28 2011-03-23 Canon Kabushiki Kaisha Electron beam device
US6545500B1 (en) 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
DE10005156A1 (de) * 2000-02-07 2001-08-09 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Flache Gasentladungslampe mit Abstandselementen
JP2002157959A (ja) 2000-09-08 2002-05-31 Canon Inc スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法
US6630786B2 (en) 2001-03-30 2003-10-07 Candescent Technologies Corporation Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance
US6812636B2 (en) 2001-03-30 2004-11-02 Candescent Technologies Corporation Light-emitting device having light-emissive particles partially coated with light-reflective or/and getter material
US6879097B2 (en) * 2001-09-28 2005-04-12 Candescent Technologies Corporation Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration
JP3647439B2 (ja) 2002-03-04 2005-05-11 キヤノン株式会社 表示装置
KR20030088302A (ko) * 2002-05-14 2003-11-19 엘지전자 주식회사 전계방출 표시소자
US20050156507A1 (en) 2002-09-27 2005-07-21 Shigeo Takenaka Image display device, method of manufacturing a spacer for use in the image display device, and image display device having spacers manufactured by the method
JP2004119296A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 画像表示装置、画像表示装置に用いるスペーサの製造方法、およびこの製造方法により製造されたスペーサを備えた画像表示装置
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
KR20060095317A (ko) * 2005-02-28 2006-08-31 삼성에스디아이 주식회사 전자 방출 소자
KR20070046537A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 표시 디바이스

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935499A (en) * 1975-01-03 1976-01-27 Texas Instruments Incorporated Monolythic staggered mesh deflection systems for use in flat matrix CRT's
US4174523A (en) * 1976-07-16 1979-11-13 Rca Corporation Flat display device
DE3036671A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Flacher bildschirm, verfahren zu seiner herstellung und seine verwendung
EP0050294B1 (en) * 1980-10-20 1987-01-14 Matsushita Electric Industrial Co., Ltd. Method of making an electrode construction and electrode construction obtainable by this method
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
DE3578908D1 (de) * 1984-11-20 1990-08-30 Matsushita Electric Ind Co Ltd Elektronenkanone fuer bildvorfuehrung.
JPS62147635A (ja) * 1985-12-20 1987-07-01 Matsushita Electric Ind Co Ltd 表示装置
US4857799A (en) * 1986-07-30 1989-08-15 Sri International Matrix-addressed flat panel display
US5015912A (en) * 1986-07-30 1991-05-14 Sri International Matrix-addressed flat panel display
US5063327A (en) * 1988-07-06 1991-11-05 Coloray Display Corporation Field emission cathode based flat panel display having polyimide spacers
US4923421A (en) * 1988-07-06 1990-05-08 Innovative Display Development Partners Method for providing polyimide spacers in a field emission panel display
US5003219A (en) * 1988-11-10 1991-03-26 Matsushita Electric Industrial Co., Ltd. Fixed construction for plate electrodes in a flat display unit
US5160871A (en) * 1989-06-19 1992-11-03 Matsushita Electric Industrial Co., Ltd. Flat configuration image display apparatus and manufacturing method thereof
EP0436997B1 (en) * 1990-01-10 1996-03-27 Koninklijke Philips Electronics N.V. Thin-type picture display device
US5229691A (en) * 1991-02-25 1993-07-20 Panocorp Display Systems Electronic fluorescent display
AU665006B2 (en) * 1991-07-17 1995-12-14 Canon Kabushiki Kaisha Image-forming device
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
EP0580244B1 (en) * 1992-07-23 1997-10-08 Koninklijke Philips Electronics N.V. Flat-panel type picture display device with electron propagation ducts
WO1994020975A1 (en) * 1993-03-11 1994-09-15 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
US5448131A (en) * 1994-04-13 1995-09-05 Texas Instruments Incorporated Spacer for flat panel display
US5486126A (en) * 1994-11-18 1996-01-23 Micron Display Technology, Inc. Spacers for large area displays
US5578899A (en) * 1994-11-21 1996-11-26 Silicon Video Corporation Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters
JP3270054B2 (ja) * 1994-11-21 2002-04-02 キャンディセント テクノロジーズ コーポレイション 蛍光体画素を対応電界エミッタに整列させる内部構造を有する電界放出装置
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators
US5543683A (en) * 1994-11-21 1996-08-06 Silicon Video Corporation Faceplate for field emission display including wall gripper structures
JP3158923B2 (ja) * 1994-12-28 2001-04-23 双葉電子工業株式会社 表示装置
US5598056A (en) * 1995-01-31 1997-01-28 Lucent Technologies Inc. Multilayer pillar structure for improved field emission devices
EP0858648A4 (en) * 1995-10-26 1999-05-06 Pixtech Inc FLAT FIELD EMISSION COLD CATHODE DISPLAY DEVICE
US5859497A (en) * 1995-12-18 1999-01-12 Motorola Stand-alone spacer for a flat panel display
US5731660A (en) * 1995-12-18 1998-03-24 Motorola, Inc. Flat panel display spacer structure

Also Published As

Publication number Publication date
EP1863064A2 (en) 2007-12-05
JP2000505235A (ja) 2000-04-25
DE69738086T2 (de) 2008-05-21
EP1019939A4 (en) 2000-08-02
DE69738086D1 (de) 2007-10-11
EP1019939A1 (en) 2000-07-19
JP3269825B2 (ja) 2002-04-02
US5859502A (en) 1999-01-12
KR100364475B1 (ko) 2002-12-16
EP1019939B1 (en) 2007-08-29
WO1998002899A1 (en) 1998-01-22
EP1863064A3 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
KR100364475B1 (ko) 평면표시장치의 3차원 포커싱 구조체의 스페이서 위치시키는 방법 및 장치
KR100312694B1 (ko) 카본 나노튜브 필름을 전자 방출원으로 사용하는 전계 방출 표시 장치
JP4328467B2 (ja) スペーサを有するフラットパネル型ディスプレイ
US5532548A (en) Field forming electrodes on high voltage spacers
EP0683920B1 (en) Flat panel device with internal support structure
EP0985220B1 (en) Fabrication of electron-emitting device having ladder-like emitter electrode
US5742117A (en) Metallized high voltage spacers
KR19980033164A (ko) 전계 방출 소자
JP2002536802A (ja) 誘電集束層を有するフィールド・エミッション・デバイス
US20060208628A1 (en) Electron emission device and method for manufacturing the same
US20050184634A1 (en) Electron emission device and method for fabricating the same
US6137232A (en) Linear response field emission device
KR100401082B1 (ko) 측면으로 세그먼트화된 페이스 전극을 갖는 스페이서를구비하는 평면 디스플레이 구조체 및 그 제조방법
KR20060104655A (ko) 전자 방출 소자
US6013974A (en) Electron-emitting device having focus coating that extends partway into focus openings
KR100658738B1 (ko) 면전자원을 구비한 대면적 평판 디스플레이 장치 및 이장치의 구동 방법
KR100312682B1 (ko) 평판 디스플레이 장치
KR100421750B1 (ko) 전자집속시스템 및 그것의 제조방법, 그리고 상기 전자집속시스템을 채용한 전자방출 디바이스
KR101065395B1 (ko) 전자 방출 소자
KR20070043328A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR20050112817A (ko) 전자 방출 소자
KR20060037879A (ko) 전자방출 표시장치
KR20070056310A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR20020077565A (ko) 전계방출소자의 필드 이미터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111027

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee