KR20000020840A - Lcd with plane driving method - Google Patents

Lcd with plane driving method Download PDF

Info

Publication number
KR20000020840A
KR20000020840A KR1019980039630A KR19980039630A KR20000020840A KR 20000020840 A KR20000020840 A KR 20000020840A KR 1019980039630 A KR1019980039630 A KR 1019980039630A KR 19980039630 A KR19980039630 A KR 19980039630A KR 20000020840 A KR20000020840 A KR 20000020840A
Authority
KR
South Korea
Prior art keywords
gate
data
line
pad
electrode
Prior art date
Application number
KR1019980039630A
Other languages
Korean (ko)
Other versions
KR100299682B1 (en
Inventor
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980039630A priority Critical patent/KR100299682B1/en
Publication of KR20000020840A publication Critical patent/KR20000020840A/en
Application granted granted Critical
Publication of KR100299682B1 publication Critical patent/KR100299682B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: An LCD with plane driving method is provided to prevent a short of a wire by forming a first to a third data wires. CONSTITUTION: A gate line(20) is horizontally formed on a transparent insulating substrate(100). A gate pad(22) is formed at end side of the a gate. A common electrode(10) is horizontally formed with the gate line(20). A plurality of common electrodes(11,12) are vertically formed for receiving a common signal from the common electrode(10). A gate insulating film(30) is covered with gate wires(20,21,22) and common electrodes(10,11,12). A semiconductor layer(40) is formed on the gate insulating film(30). Resistor contacting layers(51,52) are formed on the semiconductor layer(40) on the axis of the gate electrode(21). A source electrode(61) and a drain electrode(62) are formed on resistor contacting layers. The source electrode(61) is vertically formed on the gate insulating film(30) and connected to a first data line(60). The drain electrode(62) is connected to a pixel electrode(65).

Description

평면 구동 방식의 액정 표시 장치Flat Drive Liquid Crystal Display

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 평면 구동 방식의 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a liquid crystal display device of a planar driving method and a manufacturing method thereof.

현재 주로 사용되고 있는 액정 표시 장치로는 비틀린 네마틱(TN : twisted nematic) 방식의 액정 표시 장치를 들 수 있다. 비틀린 네마틱 방식의 경우 두 기판에 각각 전극을 설치하고 액정 방향자가 90° 비틀리도록 배열한 다음 전극에 전압을 가하여 액정 방향자를 구동하는 방식이다. 그러나, 이러한 방식의 액정 표시 장치는 시야각이 좁다는 문제점을 가지고 있어, 이를 대체하기 위한 평면 구동(IPS : in-plane switching) 방식의 액정 표시 장치가 개발되었다. 이에 대한 종래 기술은 미국 특허 제 5,598,285에 나타나 있다.A liquid crystal display device mainly used at present is a twisted nematic (TN) type liquid crystal display device. In the twisted nematic method, electrodes are installed on two substrates, the liquid crystal directors are arranged to be twisted by 90 °, and a voltage is applied to the electrodes to drive the liquid crystal directors. However, such a liquid crystal display device has a problem that the viewing angle is narrow, and an in-plane switching (IPS) type liquid crystal display device has been developed to replace the liquid crystal display device. This prior art is shown in US Pat. No. 5,598,285.

그러나, 상기 미국 특허 제 5,598,285에서 제시된 액정 표시 장치에는 다음과 같은 문제점들이 있다.However, the liquid crystal display device disclosed in US Pat. No. 5,598,285 has the following problems.

수평 전계를 인가하기 위한 두 전극, 즉 공통 전극과 화소 전극의 단차로 인하여 전극 위에 형성되는 배향막의 러빙이 불균일하여 이 부분에서 빛샘 현상이 나타나 대비비가 떨어지는 문제점을 가지고 있다.Due to the difference between the two electrodes for applying the horizontal electric field, that is, the common electrode and the pixel electrode, rubbing of the alignment layer formed on the electrode is nonuniform, resulting in a light leakage phenomenon in this portion, resulting in a low contrast ratio.

또한, 화소 전극에 전압을 인가하는 데이터선과 화소 전극 사이에 원하지 않는 전위차가 발생하게 되어, 이 부분에서 빛이 누설되고, 이러한 빛은 측면에서 직접적으로 보이게 되는데, 이것은 측면 크로스 토크(cross talk)의 원인이 된다. 이러한 현상을 제거하기 위한 방법으로 화소 영역의 경계에 누설되는 빛을 차단하기 위해 형성되는 블랙 매트릭스(black matrix)를 넓히거나 공통 전극과 데이터선 사이의 간격을 좁히는 방법이 제시되고 있다. 그러나, 누설되는 빛을 완전히 차단하기는 어려우며, 블랙 매트릭스를 넓게 형성하는 경우에는 개구율이 저하되고 공통 전극과 데이터선의 간격을 좁히는 경우에는 두 배선이 빈번하게 단락되는 문제점을 가지고 있다.In addition, an unwanted potential difference is generated between the pixel electrode and the data line applying a voltage to the pixel electrode, so that light leaks in this portion, and the light is directly visible from the side, which is a side effect of cross talk. Cause. As a method of removing such a phenomenon, a method of widening a black matrix formed to block light leaking at a boundary of a pixel region or narrowing a gap between a common electrode and a data line has been proposed. However, it is difficult to completely block leakage of light, and when the black matrix is formed wide, the aperture ratio decreases, and when the gap between the common electrode and the data line is narrowed, the two wirings are frequently shorted.

또한, 배선에 끝단에는 외부에 노출되어 신호를 전달받는 패드 부분이 있는데, 배선을 저저항의 알루미늄으로 형성하는 경우에는 노출되는 알루미늄이 쉽게 산화되어 이 부분에서 전기적인 접촉이 불량해지는 문제점을 가지고 있다.In addition, at the end of the wiring, there is a pad portion exposed to the outside to receive a signal. When the wiring is formed of low-resistance aluminum, the exposed aluminum is easily oxidized, and electrical contact is poor at this portion. .

또한, 배선의 단선이 발생하는 경우에 수리하기가 어려우며, 수리할 수 있는 방법이 없다.In addition, it is difficult to repair in the event of disconnection of the wiring, and there is no repairable method.

본 발명에 과제는 평면 구동 방식의 액정 표시 장치에서 빛샘 현상을 제거하는 것이다.An object of the present invention is to eliminate the light leakage phenomenon in a flat drive type liquid crystal display device.

본 발명의 다른 과제는 배선의 단선을 줄이고 데이터선과 공통 전극의 단락을 방지하기 위한 것이다.Another object of the present invention is to reduce the disconnection of the wiring and to prevent the short circuit of the data line and the common electrode.

본 발명의 또다른 과제는 개구율을 향상시키는 것이며, 패드 부분의 불량을 줄이는 것이다.Another object of the present invention is to improve the aperture ratio and to reduce the defect of the pad portion.

도 1은 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이고,1 is a layout view illustrating a liquid crystal display device of a planar driving method according to an exemplary embodiment of the present invention.

도 2는 도 1에서 II-II 선을 따라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3은 도 1에서 박막 트랜지스터부인 III-III 선을 따라 도시한 단면도이고,3 is a cross-sectional view taken along line III-III of the thin film transistor unit of FIG. 1;

도 4 및 도 5는 도 1에서 게이트 패드 부분인 IV-IV 및 데이터 패드 부분인 V-V 선을 따라 각각 도시한 단면도이다.4 and 5 are cross-sectional views of the gate pad portion IV-IV and the data pad portion V-V line in FIG. 1, respectively.

이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치용 기판에는 투명한 절연 기판 위에 게이트선이 형성되어 있고, 게이트선과 제1 절연막을 통하여 절연되어 교차하는 제1, 제2 및 제3 데이터선이 형성되어 있다. 이때, 제1 및 제2 데이터선은 제2 절연막을 사이에 두고 나란히 형성되어 있으며, 이들은 제2 절연막에 형성되어 있는 제1 접촉 구멍을 통하여 서로 연결되어 있다. 또한, 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 서로 일정한 간격을 두고 마주하는 공통 전극과 화소 전극이 형성되어 있으며, 제2 데이터선과 인접한 공통 전극은 제1 및 제2 절연막을 사이에 두고 제2 데이터선과 중첩되어 있다.In the liquid crystal display device substrate according to the present invention for solving this problem, a gate line is formed on a transparent insulating substrate, and first, second, and third data lines insulated and intersected through the gate line and the first insulating film are formed. It is. In this case, the first and second data lines are formed side by side with the second insulating film interposed therebetween, and they are connected to each other through the first contact hole formed in the second insulating film. In addition, a common electrode and a pixel electrode are formed in the pixel area defined by the intersection of the gate line and the data line at regular intervals, and the common electrode adjacent to the second data line has the second data with the first and second insulating layers interposed therebetween. It overlaps the line.

이러한 구조에서 제2 데이터선은 불투명한 금속인 것이 바람직하며, 이에 인접한 공통 전극과 서로 중첩되어 이 부분을 통과하는 빛을 차단하므로, 제2 데이터선과 공통 전극은 블랙 매트릭스의 역할을 대신한다.In this structure, the second data line is preferably an opaque metal. Since the second data line overlaps the common electrode adjacent to each other and blocks light passing through the portion, the second data line and the common electrode replace the black matrix.

또한, 서로 중첩하는 공통 전극과 제2 데이터선 사이에는 제1 및 제2 절연막이 형성되어 있어 이들의 단락은 감소되며, 제1, 제2 및 제3 데이터선으로 형성되어 이들의 단선이 줄어든다.In addition, first and second insulating layers are formed between the common electrode and the second data line overlapping each other, so that short circuits thereof are reduced, and short circuits thereof are formed by forming the first, second and third data lines.

또한, 제2 및 제3 데이터선과 분리되어 있으며, 게이트선과 제1 또는 제2 절연막을 사이에 두고 중첩되어 있는 보조 게이트선이 추가로 형성되어 있다. 이 보조 게이트선은 게이트선에서 단선이 발생하는 경우에 게이트선과 단락시켜 단선된 게이트선을 수리할 수 있다.In addition, an auxiliary gate line which is separated from the second and third data lines and overlaps with the gate line and the first or second insulating layer therebetween is further formed. The auxiliary gate line may be shorted with the gate line when the disconnection occurs in the gate line to repair the disconnected gate line.

또한, 이러한 본 발명에 따른 액정 표시 장치에는 게이트선과 제1 및 제2 데이터선이 교차하는 부분에는 게이트선과 연결되어 있는 게이트 전극, 제1 또는 제2 데이터선과 연결되어 있는 소스 전극 및 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터가 형성되어 있다. 또한, 제1 및 제2 데이터선의 끝에 각각 연결되어 있는 제1 및 제2 데이터 패드는 제2 절연막에 형성되어 있는 제2 접촉 구멍을 통하여 연결되어 있으며, 게이트선의 끝에 연결되어 있는 게이트 패드에는 제3 접촉 구멍을 통하여 보조 게이트 패드가 연결되어 있다.In the liquid crystal display according to the present invention, a gate electrode connected to the gate line, a source electrode connected to the first or second data line, and a pixel electrode are connected to a portion where the gate line and the first and second data lines cross each other. A thin film transistor formed of a drain electrode is formed. The first and second data pads connected to the ends of the first and second data lines, respectively, are connected through a second contact hole formed in the second insulating layer, and the third and second data pads are connected to the gate pad connected to the gate line. The auxiliary gate pad is connected through the contact hole.

이때, 제1, 제2 및 제3 데이터 패드와 게이트 패드 및 보조 게이트 패드 중에서 상부에 형성되는 패드는 전기적인 접촉의 신뢰성을 확보하기 위해서 크롬, 몰리브덴, 몰리브덴 합금 또는 ITO로 형성하는 것이 좋다. 또한, 게이트선, 제1 및 제2 데이터선은 저저항 금속인 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 등으로 형성하는 것이 좋으며, 제3 데이터선은 내화성이 강한 크롬, 몰리브덴, 몰리브덴 합금 또는 ITO로 형성하는 것이 좋다.In this case, the pads formed on the upper side among the first, second, and third data pads, the gate pads, and the auxiliary gate pads may be formed of chromium, molybdenum, molybdenum alloy, or ITO in order to secure electrical contact reliability. In addition, the gate line and the first and second data lines are preferably formed of aluminum, aluminum alloy, molybdenum, molybdenum alloy, etc., which are low-resistance metals, and the third data line is formed of chromium, molybdenum, molybdenum alloy, or ITO having high fire resistance. It is good to form.

그러면, 본 발명에 따른 평면 구동 방식의 액정 표시 장치의 실시예에 대하여 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Next, embodiments of the planar driving type liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 제1 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이며, 도 2는 도 1에서 II-II 선을 따라 도시한 단면도이고, 도 3은 도 1에서 박막 트랜지스터부인 III-III 선을 따라 도시한 단면도이다. 또한 도 4 및 도 5는 도 1에서 게이트 패드 부분인 IV-IV 및 데이터 패드 부분인 V-V 선을 따라 각각 도시한 단면도이다.1 is a layout view of a liquid crystal display device of a planar driving method according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, and FIG. 3 is a thin film transistor unit of FIG. 1. It is sectional drawing along the III-III line. 4 and 5 are cross-sectional views of the gate pad portion IV-IV and the data pad portion V-V line in FIG. 1, respectively.

도 1 내지 도 5에 나타난 바와 같이, 하부의 투명한 절연 기판(100) 위에 가로 방향으로 게이트선(20)이 형성되어 있고, 게이트선(20)의 끝에는 게이트 패드(22)가 형성되어 있다. 게이트선(20)의 일부는 게이트 전극(21)이 된다. 게이트선(20)과 평행하게 공통 전극선(10)이 형성되어 있으며, 화소 영역 내에는 공통 전극선(10)과 연결되어 공통 전극선(10)으로부터 공통 신호를 전달받는 서로 평행한 다수의 공통 전극(11, 12)이 세로 방향으로 형성되어 있다. 여기서, 게이트 배선(20, 21, 22)용 및 공통 배선(10, 11, 12)용 금속으로는 여러 가지 도전 물질이 이용될 수 있으며 크롬, 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 등을 이용하거나, 이들 금속을 조합한 이중층으로 형성할 수도 있다.1 to 5, the gate line 20 is formed in the horizontal direction on the lower transparent insulating substrate 100, and the gate pad 22 is formed at the end of the gate line 20. Part of the gate line 20 becomes the gate electrode 21. The common electrode line 10 is formed in parallel with the gate line 20, and a plurality of common electrodes 11 are connected to the common electrode line 10 in the pixel area to receive a common signal from the common electrode line 10. , 12) is formed in the longitudinal direction. Here, various conductive materials may be used as the metals for the gate wirings 20, 21, 22 and the common wirings 10, 11, and 12, and chromium, aluminum, aluminum alloys, molybdenum, molybdenum alloys, or the like. It is also possible to form a double layer combining these metals.

게이트 배선(20, 21, 22)과 공통 배선(10, 11, 12) 위를 질화 규소 등으로 이루어진 게이트 절연막(30)이 덮고 있다.The gate insulating film 30 made of silicon nitride or the like is covered on the gate wirings 20, 21, 22 and the common wirings 10, 11, 12.

게이트 전극(21) 위의 게이트 절연막(30) 위에는 비정질 규소로 이루어진 박막 트랜지스터의 반도체층(40)이 섬 모양으로 형성되어 있고, 비정질 규소층(40) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(51, 52)이 게이트 전극(21)을 중심으로 양쪽으로 형성되어 있다.The semiconductor layer 40 of the thin film transistor made of amorphous silicon is formed on the gate insulating layer 30 on the gate electrode 21 in an island shape, and the amorphous silicon layer 40 is heavily doped with phosphorus (P) on the amorphous silicon layer 40. The ohmic contacts 51 and 52 made of silicon are formed on both sides of the gate electrode 21.

저항 접촉층(51, 52) 위에는 각각 금속으로 이루어진 소스 전극(61)과 드레인 전극(62)이 형성되어 있는데, 소스 전극(61)은 게이트 절연막(30) 위에 세로 방향으로 형성되어 있는 제1 데이터선(60)과 연결되어 있으며, 드레인 전극(62)은 화소 영역 내에 공통 전극(11)과 교대로 선형으로 형성되어 있는 화소 전극(65)과 연결되어 있다. 제1 데이터선(60)의 끝에는 외부로부터 화상 신호를 전달받는 데이터 패드(63)가 형성되어 있으며, 도 1 및 도 2에 나타난 바와 같이, 제1 데이터선(60)은 이와 인접한 공통 전극(12)의 안쪽에 형성되어 있다.A source electrode 61 and a drain electrode 62 made of metal are formed on the ohmic contact layers 51 and 52, respectively, and the source electrode 61 is formed on the gate insulating layer 30 in the vertical direction. The drain electrode 62 is connected to the pixel electrode 65 which is linearly formed alternately with the common electrode 11 in the pixel area. A data pad 63 for receiving an image signal from the outside is formed at the end of the first data line 60. As shown in FIGS. 1 and 2, the first data line 60 has a common electrode 12 adjacent thereto. It is formed inside.

이때, 제1 데이터 배선(60, 61, 62, 63, 65)은 크롬 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금 등의 금속층으로 형성할 수 있으며, 약 1,000Å 또는 그 이하의 두께로 얇게 형성하는 것이 좋다. 왜냐하면, 화소 전극(65)으로 인한 층간의 단차를 줄여 러빙 공정에서 발생하는 배향의 불균일을 억제하여 빛샘 현상을 줄일 수 있기 때문이다.In this case, the first data wires 60, 61, 62, 63, and 65 may be formed of a metal layer such as chromium or an aluminum alloy, molybdenum, or molybdenum alloy, and may be thinly formed to a thickness of about 1,000 kPa or less. . This is because the light leakage phenomenon can be reduced by reducing the step difference between the layers due to the pixel electrode 65 to suppress the unevenness of the alignment generated in the rubbing process.

여기서 게이트 전극(21), 게이트 절연막(30), 비정질 규소층(40), 저항 접촉층(51, 52), 소스 및 드레인 전극(61, 62)은 박막 트랜지스터를 이루며, 박막 트랜지스터와 나머지 제1 데이터 배선(60, 61, 62, 63, 65)을 덮는 보호막(70)이 질화 규소 등으로 형성되어 있다.The gate electrode 21, the gate insulating layer 30, the amorphous silicon layer 40, the ohmic contact layers 51 and 52, the source and drain electrodes 61 and 62 form a thin film transistor, and the thin film transistor and the remaining first The protective film 70 covering the data wires 60, 61, 62, 63, 65 is made of silicon nitride or the like.

보호막(70)에는 제1 데이터선(60)과 데이터 패드(63)의 일부를 각각 노출시키는 접촉 구멍(71, 73)이 형성되어 있으며, 또한 게이트 절연막(30) 및 보호막(70)에는 게이트 패드(22)의 일부를 노출시키는 접촉 구멍(72)이 형성되어 있다.In the passivation layer 70, contact holes 71 and 73 exposing portions of the first data line 60 and the data pad 63 are formed, respectively, and the gate insulating layer 30 and the passivation layer 70 are provided with gate pads. The contact hole 72 which exposes a part of 22 is formed.

보호막(70) 위에는 제1 데이터 배선(60, 63)과 같은 형태로 금속 패턴이며, 불투명 금속으로 이루어진 제2 데이터 배선(80, 83)이 형성되어 있으며, 제2 데이터 배선(80, 83)은 보호막(70)에 형성되어 있는 접촉 구멍(71, 73)을 통해 제1 데이터 배선(60, 63)과 연결되어 있다. 또한 게이트 패드(22) 위에도 보호막(70)과 게이트 절연막(30)에 형성되어 있는 접촉 구멍(72)을 통해 게이트 패드(22)와 연결되어 있는 보조 게이트 패드(82)가 형성되어 있다. 또한, 게이트선(20) 상부의 보호막(70) 위에는 제2 데이터선(80)과 분리되어 있는 보조 게이트선(81)이 형성되어 있다. 여기서, 도 2에 나타난 바와 같이 제2 데이터 배선(80)의 양쪽 가장자리 부분은 이에 인접한 두 개의 공통 전극(12)과 각각 중첩되어 있다. 따라서, 제2 데이터선(80) 및 이에 인접한 공통 전극(12)은 이들과 인접한 부분에서 누설되는 빛을 차단하여 블랙 매트릭스의 역할을 대신한다. 또한, 도 2에서 보는 바와 같이 제2 데이터 배선(80)과 이에 인접한 공통 전극(12) 사이에는 보호막(70) 및 게이트 절연막(30)이 형성되어 있으므로 이들 사이에서 발생하는 단락은 현저하게 감소한다. 또한, 보조 게이트선(81)과 중첩하는 게이트선(20)에서 단선이 발생하는 경우에 보조 게이트선(81)과 게이트선(20)을 연결하여 단선된 게이트선(20)을 수리할 수도 있으며, 보호막(70) 및 게이트 절연막(70)에 접촉 구멍을 추가하여 이들을 직접 연결할 수도 있다. 이때, 제2 데이터선(80, 81, 82, 83)은 저저항의 알루미늄, 몰리브덴, 몰리브덴 합금 또는 알루미늄 합금의 단일막 또는 다층막으로 형성할 수 있으며, 다층막으로 형성하는 경우에는 크롬을 추가할 수도 있다. 이때, 제2 데이터 패드(83) 및 보조 게이트 패드(82)를 고려하여 패드부로서 신뢰성을 가질 수 있는 크롬, 몰리브덴, 몰리브덴 합금 등을 상층으로 형성하는 것이 좋다. 또한, 제2 데이터 배선(80, 81, 82 83)은 화소 영역 이외의 부분에 형성되므로 화소 전극(65)층에 비해 두께의 제한이 적으므로 2,000 - 2,500Å 정도로 보다 두껍게 형성하여 배선의 저항을 낮추어, 고정세 및 대화면에 적합하도록 한다.On the passivation layer 70, second data wires 80 and 83 having a metal pattern in the same shape as the first data wires 60 and 63 and made of an opaque metal are formed, and the second data wires 80 and 83 are formed on the passivation layer 70. The first data wires 60 and 63 are connected to each other through the contact holes 71 and 73 formed in the protective film 70. In addition, an auxiliary gate pad 82 connected to the gate pad 22 is formed on the gate pad 22 through the contact hole 72 formed in the passivation layer 70 and the gate insulating layer 30. The auxiliary gate line 81 is formed on the passivation layer 70 on the gate line 20 and is separated from the second data line 80. As shown in FIG. 2, both edge portions of the second data line 80 overlap with the two common electrodes 12 adjacent thereto. Accordingly, the second data line 80 and the common electrode 12 adjacent to the second data line 80 block light leaking from the portion adjacent to the second data line 80 and replace the black data. In addition, as shown in FIG. 2, since the passivation layer 70 and the gate insulating layer 30 are formed between the second data line 80 and the common electrode 12 adjacent thereto, a short circuit occurring between them is significantly reduced. . In addition, when disconnection occurs in the gate line 20 overlapping the auxiliary gate line 81, the disconnected gate line 20 may be repaired by connecting the auxiliary gate line 81 and the gate line 20. In addition, contact holes may be added to the passivation layer 70 and the gate insulating layer 70 to directly connect them. In this case, the second data lines 80, 81, 82, and 83 may be formed of a single layer or a multilayer of aluminum, molybdenum, molybdenum alloy, or aluminum alloy having low resistance, and may be added with chromium in the case of forming a multilayer. have. In this case, in consideration of the second data pad 83 and the auxiliary gate pad 82, it is preferable to form chromium, molybdenum, molybdenum alloy, etc., which can have reliability as the pad part, as an upper layer. In addition, since the second data wirings 80, 81, and 82 83 are formed in portions other than the pixel region, the thickness of the second data wirings 80, 81, and 82 is less than that of the pixel electrode 65 layer. It is lowered and made to be suitable for a fixed tax and a big screen.

여기서, 화소 영역은 게이트선(20)과 제1 및 제2 데이터선(60, 80)의 교차로 정의되는 영역이다.Here, the pixel area is an area defined by the intersection of the gate line 20 and the first and second data lines 60 and 80.

또한, 제2 데이터 배선(80, 82, 83) 위에는 제3 데이터 배선(90, 92, 93)이 형성되어 있다. 물론, 보조 게이트선(81) 상부에 제3 데이터 배선과 동일한 층에 형성되어 있는 다른 보조 게이트선을 추가할 수도 있으며, 둘 중에 하나만을 선택적으로 형성할 수도 있다. 여기서, 제3 데이터 배선(90, 92, 93)이 제2 데이터선(80, 82, 83)을 덮고 있지만, 제3 데이터 배선(90, 92, 93)을 제2 데이터 배선(80, 82, 83)의 안쪽에 형성될 수도 있다. 여기서, 제3 데이터 배선(90, 92, 93)을 추가로 형성하는 이유는 다음과 같다. 액정 표시 장치의 화면을 커질수록 신호의 지연을 줄이기 위해 배선은 낮은 저항을 가지는 물질을 사용해야한다. 따라서, 제2 데이터 배선(80)을 저저항 금속 물질인 알루미늄, 알루미늄 합금, 몰리브덴 또는 몰리브덴 합금으로 형성한다. 이때, 패드부의 제2 데이터 배선(82, 83) 또한 이러한 금속 물질로 형성된다. 그러나, 몰리브덴 또는 몰리브덴 합금으로 패드를 형성하는 경우에 몰리브덴 또는 몰리브덴 합금은 수분과 반응하면 쉽게 부식되므로 공정 수율을 저하시키게 된다. 또한, 알루미늄 또는 알루미늄 합금으로 패드를 형성하는 경우에는 금속 자체가 취약하여 단선, 손상이 빈번하게 발생한다. 따라서, 제3 데이터 배선(90, 92, 93)은 내화성이 우수한 크롬 또는 ITO의 단일막 또는 이들의 다중막으로 형성하는 것이 좋으며, 바람직하게는 상부막으로 ITO를 사용하는 것이 더욱 좋다. 이때, 제2 데이터 배선(80, 82, 83)과 제3 데이터 배선(90, 92, 93)의 적층 순서를 바꿀 수 있다. 이때, 패드부의 상부는 크롬 또는 ITO로 형성하는 것이 바람직하며, ITO를 상층으로 하는 이중막으로 형성할 수도 있다.Further, third data wires 90, 92, and 93 are formed on the second data wires 80, 82, and 83. Of course, another auxiliary gate line formed on the same layer as the third data line may be added on the auxiliary gate line 81, or only one of the two may be selectively formed. Here, although the third data wires 90, 92, and 93 cover the second data lines 80, 82, and 83, the third data wires 90, 92, and 93 may pass through the second data wires 80, 82, and 93. 83). Here, the reason for further forming the third data wires 90, 92, and 93 is as follows. As the screen of the liquid crystal display grows larger, wiring has to use a material having a lower resistance to reduce signal delay. Therefore, the second data line 80 is formed of aluminum, aluminum alloy, molybdenum or molybdenum alloy which is a low resistance metal material. At this time, the second data lines 82 and 83 of the pad portion are also formed of such a metal material. However, when the pad is formed of molybdenum or molybdenum alloy, the molybdenum or molybdenum alloy is easily corroded when reacted with moisture, thereby lowering the process yield. In addition, when the pad is formed of aluminum or an aluminum alloy, the metal itself is fragile, and disconnection and damage frequently occur. Therefore, the third data wires 90, 92 and 93 are preferably formed of a single film of chromium or ITO having excellent fire resistance or multiple films thereof, and more preferably using ITO as the upper film. At this time, the stacking order of the second data wires 80, 82, 83 and the third data wires 90, 92, 93 may be changed. In this case, the upper portion of the pad portion is preferably formed of chromium or ITO, and may be formed of a double layer having ITO as an upper layer.

한편, 상부의 투명한 절연 기판(200) 위에는 가로 방향으로 블랙 매트릭스(900)가 형성되어 있다. 여기서, 블랙 매트릭스(900)의 양쪽 가장자리 부분은 하부 기판(100)의 공통 전극선(10)과 중첩되도록 형성되어 있다.Meanwhile, the black matrix 900 is formed in the horizontal direction on the upper transparent insulating substrate 200. Here, both edge portions of the black matrix 900 are formed to overlap the common electrode line 10 of the lower substrate 100.

이때, 본 발명에 따른 액정 표시 장치에서는 세로 방향의 블랙 매트릭스는 형성하지 않아도 되므로 화소 영역에서 가로 방향의 개구부가 증가하게 되어 개구율이 향상된다.In this case, in the liquid crystal display according to the present invention, the black matrix in the vertical direction does not need to be formed, so that the opening in the horizontal direction increases in the pixel area, thereby improving the aperture ratio.

본 발명의 실시예에서는 제2 데이터선(80)을 이용하여, 공통 전극(12)과 함께 누설되는 빛을 차단하고 게이트선(20)과 교차하는 부분에서 제1 데이터선(60)이 단차로 인하여 단선되는 것을 방지하도록 하였으나, 이러한 기능은 제1 데이터선을 제2 데이터선보다 넓게 형성하여 제1 데이터선에 부여할 수도 있다.In the embodiment of the present invention, the second data line 80 is used to block the light leaking with the common electrode 12 and the first data line 60 is stepped at a portion crossing the gate line 20. However, disconnection may be prevented, but such a function may be provided to the first data line by forming the first data line wider than the second data line.

또한, 상기의 실시예와 달리, 제2 및 제3 데이터선을 형성할 때 화소 전극 및 소스/드레인 전극을 형성할 수도 있다. 이 경우 화소 전극의 두께는 약 1,000Å 이하로 형성하는 것이 빛샘을 방지하기 위한 면에서 유리하다. 한편, 이렇게 하는 경우는 화소 전극을 형성하는 금속이 패드부를 형성하게 되므로 패드부로서 신뢰성을 가질 수 있는 크롬, ITO 등으로 이루어진 단일막으로 형성하거나 이들의 단일막에 저저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴 또는 몰리브덴 합금으로 이루어진 금속막을 추가할 수도 있다.In addition, unlike the above-described embodiment, the pixel electrode and the source / drain electrode may be formed when the second and third data lines are formed. In this case, it is advantageous to form the thickness of the pixel electrode at about 1,000 GPa or less in terms of preventing light leakage. On the other hand, in this case, since the metal forming the pixel electrode forms a pad portion, it is formed of a single film made of chromium, ITO, etc., which can be reliable as the pad portion, or aluminum, aluminum alloy having low resistance on these single films. , A metal film made of molybdenum or molybdenum alloy may be added.

본 발명의 실시예에서와 같이, 제1, 제2 및 제3 데이터 배선을 형성함으로써 배선이 단선되는 것을 방지할 수 있고, 보조 게이트선을 추가함으로써 게이트선이 단선되는 경우에 이를 수리할 수 있다. 또한, 제2 데이터선과 이에 인접한 공통 전극을 제2 데이터선과 광차단막으로 사용함으로써 빛샘 현상을 제거할 수 있어 개구율을 향상시킬 수 있으며, 내화성 금속으로 패드부에 신뢰성을 향상시킬 수 있다. 또한, 데이터선과 공통 전극의 단락을 방지할 수 있으며, 제3 데이터 배선을 추가함여 배선의 저저항화 및 대화면의 액정 표시 장치를 제작할 수 있으며, 패드부의 신뢰성을 통한 공정 수율을 향상시킬 수 있다.As in the embodiment of the present invention, the wirings can be prevented from being disconnected by forming the first, second, and third data wirings, and it can be repaired when the gate lines are disconnected by adding the auxiliary gate lines. . In addition, by using the second data line and the common electrode adjacent thereto as the second data line and the light blocking film, light leakage may be eliminated, and the aperture ratio may be improved, and the pad portion may be improved with a refractory metal. In addition, short circuits between the data line and the common electrode can be prevented, and by adding a third data wire, a low resistance of the wire and a large liquid crystal display device can be fabricated, and process yield can be improved through reliability of the pad part.

Claims (26)

투명 기판 위에 서로 평행하게 형성되어 있는 다수의 게이트선,A plurality of gate lines formed parallel to each other on a transparent substrate, 상기 게이트선과 절연되어 교차하며, 제1 절연막을 사이에 두고 나란히 형성되어 있으며 상기 제1 절연막의 제1 접촉 구멍을 통하여 서로 연결되어 있는 제1 및 제2 데이터선,First and second data lines which are insulated from and cross the gate line, are formed side by side with a first insulating film interposed therebetween, and are connected to each other through a first contact hole of the first insulating film; 상기 제2 데이터선과 연결되어 있으며, 상기 제2 데이터선과 동일한 패턴으로 형성되어 있는 제3 데이터선,A third data line connected to the second data line and formed in the same pattern as the second data line; 상기 게이트선과 상기 제1, 제2 및 제3 데이터선의 교차로 정의되는 화소 영역에 다수로 형성되어 있는 공통 전극,A common electrode formed in a plurality of pixel areas defined by intersections of the gate line and the first, second and third data lines; 상기 화소 영역 내에 상기 공통 전극과 일정 간격을 두고 마주보고 형성되어 있는 화소 전극,A pixel electrode formed to face the common electrode at a predetermined interval in the pixel area; 상기 게이트선, 제1, 제2 또는 제3 데이터선, 화소 전극에 게이트 전극, 소스 전극, 드레인 전극이 각각 연결되어 있는 박막 트랜지스터를 포함하는 액정 표시 장치.And a thin film transistor having a gate electrode, a source electrode, and a drain electrode connected to the gate line, the first, second or third data line, and the pixel electrode. 제1항에서,In claim 1, 상기 화소 영역의 경계에서는 상기 제1, 제2 또는 제3 데이터선과 상기 공통 전극이 중첩되어 있는 액정 표시 장치.And a liquid crystal display in which the first, second or third data line and the common electrode overlap each other at a boundary of the pixel region. 제2항에서,In claim 2, 상기 제1 데이터선과 동일한 금속층으로 형성되어 있으며 상기 제1 데이터선과 연결되어 있는 제1 데이터 패드, 상기 제2 데이터선과 동일한 금속층으로 형성되어 상기 제2 데이터선과 연결되어 있는 제2 데이터 패드 및 상기 제3 데이터선과 동일한 금속층으로 형성되어 상기 제3 데이터선과 연결되어 있는 제3 데이터 패드를 더 포함하며,A first data pad formed of the same metal layer as the first data line and connected to the first data line, a second data pad formed of the same metal layer as the second data line and connected to the second data line, and the third data pad; And a third data pad formed of the same metal layer as the data line and connected to the third data line. 상기 제1 데이터 패드와 상기 제2 데이터 패드는 상기 제1 절연막의 제2 접촉 구멍을 통하여 서로 연결되어 있으며, 상기 제2 데이터 패드와 상기 제3 데이터 패드는 서로 접촉하는 액정 표시 장치.The first data pad and the second data pad are connected to each other through a second contact hole of the first insulating layer, and the second data pad and the third data pad are in contact with each other. 제3항에서,In claim 3, 상기 제1, 제2 및 제3 데이터 패드 중 위쪽에 형성되어 있는 층은 크롬 또는 ITO로 이루어진 포함하는 액정 표시 장치.And a layer formed on the upper side of the first, second and third data pads made of chromium or ITO. 제4항에서,In claim 4, 상기 제1, 제2 및 제3 데이터 패드 중 위쪽에 형성되어 있는 층의 상부에 ITO로 이루어진 층을 더 포함하는 액정 표시 장치.The liquid crystal display of claim 1, further comprising a layer made of ITO on an upper portion of the first, second, and third data pads. 제1항에서,In claim 1, 상기 게이트선의 끝에 형성되어 있는 게이트 패드, 및A gate pad formed at an end of the gate line, and 상기 제1, 제2 또는 제3 데이터선과 같은 금속층으로 이루어져 있으며 상기 제1 절연막에 형성되어 있는 제3 접촉 구멍을 통하여 상기 게이트 패드와 연결되어 있는 보조 게이트 패드를 더 포함하는 액정 표시 장치.And an auxiliary gate pad formed of the same metal layer as the first, second or third data line and connected to the gate pad through a third contact hole formed in the first insulating layer. 제6항에서,In claim 6, 상기 보조 게이트 패드는 크롬 또는 ITO로 이루어진 액정 표시 장치.The auxiliary gate pad is made of chromium or ITO. 제7항에서,In claim 7, 상기 보조 게이트 패드 위에 ITO로 이루어진 층을 더 포함하는 액정 표시 장치.And a layer made of ITO on the auxiliary gate pad. 제1항에서,In claim 1, 상기 제1, 제2 또는 제3 데이터선 중 적어도 하나는 상기 화소 전극과 같은 층으로 형성되어 있는 액정 표시 장치.And at least one of the first, second or third data lines is formed in the same layer as the pixel electrode. 제9항에서,In claim 9, 상기 화소 전극의 두께는 1,000Å 이하인 액정 표시 장치.The pixel electrode has a thickness of 1,000 mW or less. 제1항에서,In claim 1, 상기 공통 전극과 상기 제2 및 제3 데이터선 사이에 제2 절연막을 더 포함하는 액정 표시 장치.And a second insulating layer between the common electrode and the second and third data lines. 제11항에서,In claim 11, 상기 공통 전극과 상기 제2 및 제3 데이터선 사이에 상기 제1 및 제2 절연막이 형성되어 있는 액정 표시 장치.And the first and second insulating layers are formed between the common electrode and the second and third data lines. 제1항에서,In claim 1, 상기 공통 전극과 상기 게이트선은 동일한 금속층으로 이루어진 액정 표시 장치.The common electrode and the gate line are formed of the same metal layer. 제1항에서,In claim 1, 상기 제1, 제2 및 제3 데이터선과 분리되어 있으며, 상기 게이트선과 중첩되어 있는 보조 게이트선을 더 포함하는 액정 표시 장치.And an auxiliary gate line separated from the first, second and third data lines and overlapping the gate line. 제14항에서,The method of claim 14, 상기 게이트선과 상기 보조 게이트선 사이에 제2 절연막을 더 포함하며,A second insulating film is further included between the gate line and the auxiliary gate line. 상기 제1 및 제2 절연막에 형성되어 있는 제3 접촉 구멍을 통하여 연결되어 있는 액정 표시 장치.And a third contact hole formed in the first and second insulating films. 제1항에서,In claim 1, 상기 게이트선과 평행하게 형성되어 있으며 다수의 상기 공통 전극을 공통으로 연결하는 공통 전극선을 더 포함하는 액정 표시 장치.And a common electrode line formed in parallel with the gate line and commonly connecting the plurality of common electrodes. 제16항에서,The method of claim 16, 상기 게이트선 및 상기 공통 전극선과 중첩되어 있는 블랙 매트릭스를 더 포함하는 액정 표시 장치.And a black matrix overlapping the gate line and the common electrode line. 기판,Board, 상기 기판 위에 형성되어 있는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극,A gate line formed on the substrate and a gate electrode connected to the gate line; 상기 기판 위에 상기 게이트선과 분리되어 형성되어 있는 선형 공통 전극,A linear common electrode formed separately from the gate line on the substrate, 상기 게이트선, 게이트 전극, 공통 전극을 덮고 있는 게이트 절연막,A gate insulating film covering the gate line, the gate electrode, and the common electrode, 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,An amorphous silicon layer formed on the gate insulating film on the gate electrode, 상기 비정질 규소층 위에 상기 게이트 전극을 중심으로 양쪽으로 형성되어 있는 저항 접촉층,An ohmic contact layer formed on both sides of the gate electrode on the amorphous silicon layer; 상기 저항 접촉층 위에 각각 형성되어 있는 소스 및 드레인 전극,Source and drain electrodes respectively formed on the ohmic contact layer; 상기 게이트 절연막 위에 형성되어 있으며 상기 소스 전극과 연결되어 있는 제1 데이터선,A first data line formed on the gate insulating layer and connected to the source electrode; 상기 게이트선과 상기 데이터선의 교차로 정의되는 화소 영역의 상기 게이트 절연막 위에 상기 공통 전극과 교대로 형성되어 있으며, 드레인 전극과 연결되어 있는 선형 화소 전극,A linear pixel electrode alternately formed with the common electrode on the gate insulating layer of the pixel region defined by the intersection of the gate line and the data line, and connected to the drain electrode; 상기 소스 및 드레인 전극, 데이터선, 화소 전극을 덮고 있으며, 상기 데이터선을 드러내는 제1 접촉 구멍을 가지고 있는 보호막,A passivation layer covering the source and drain electrodes, the data line, and the pixel electrode and having a first contact hole exposing the data line; 상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 데이터선과 전기적으로 연결되어 있고, 인접한 양쪽의 상기 공통 전극과 중첩되어 있는 제2 데이터선,A second data line formed on the passivation layer and electrically connected to the data line through the first contact hole and overlapping the common electrode on both adjacent sides; 상기 제2 데이터선 상부에 형성되어 있는 제3 데이터선을 포함하며,A third data line formed on the second data line; 상기 각 화소 영역에는 적어도 하나의 상기 화소 전극과 적어도 하나의 상기 공통 전극이 형성되어 있는 액정 표시 장치.And at least one pixel electrode and at least one common electrode in each pixel area. 제18항에서,The method of claim 18, 상기 제1 데이터선의 끝에 형성되어 있는 제1 데이터 패드,A first data pad formed at an end of the first data line; 상기 제2 데이터선과 끝에 형성되어 있는 제2 데이터 패드, 및A second data pad formed at an end of the second data line, and 상기 제3 데이터선 끝에 형성되어 있는 제3 데이터 패드를 더 포함하며,A third data pad formed at an end of the third data line; 상기 보호막은 제2 접촉 구멍을 가지고 있어 상기 제2 접촉 구멍을 통해 상기 제1 데이터 패드와 상기 제2 데이터 패드가 전기적으로 연결되어 있으며, 상기 제3 데이터 패드는 상기 제2 데이터 패드와 연결되어 있는 액정 표시 장치.The passivation layer has a second contact hole such that the first data pad and the second data pad are electrically connected to each other through the second contact hole, and the third data pad is connected to the second data pad. Liquid crystal display. 제19항에서,The method of claim 19, 상기 제3 데이터 패드는 크롬 또는 ITO로 이루어진 층을 포함하는 액정 표시 장치.The third data pad includes a layer made of chromium or ITO. 제20항에서,The method of claim 20, 상기 제2 데이터선은 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금으로 형성되어 있는 액정 표시 장치.And the second data line is formed of aluminum, an aluminum alloy, molybdenum, or molybdenum alloy. 제21항에서,The method of claim 21, 상기 게이트선의 끝에 형성되어 있는 게이트 패드,A gate pad formed at an end of the gate line, 상기 제2 또는 제3 데이터선과 같은 금속층으로 이루어져 있는 보조 게이트 패드를 더 포함하며,Further comprising an auxiliary gate pad made of a metal layer, such as the second or third data line, 상기 게이트 절연막과 상기 보호막은 상기 게이트 패드를 노출시키는 제3 접촉 구멍을 가지고 있어 상기 제3 접촉 구멍을 통해 상기 게이트 패드와 상기 보조 게이트 패드가 전기적으로 연결되어 있는 액정 표시 장치.And the gate insulating layer and the passivation layer have a third contact hole for exposing the gate pad so that the gate pad and the auxiliary gate pad are electrically connected through the third contact hole. 제22항에서,The method of claim 22, 상기 보조 게이트 패드는 ITO로 이루어진 층을 포함하는 액정 표시 장치.The auxiliary gate pad includes a layer made of ITO. 제23항에서,The method of claim 23, 제2 또는 제3 데이터선과 분리되어 상기 보호막 상부에 형성되어 있으며, 상기 게이트선과 중첩되어 있는 보조 게이트선을 더 포함하는 액정 표시 장치.And an auxiliary gate line formed on an upper portion of the passivation layer and separated from a second or third data line and overlapping the gate line. 제24항에서,The method of claim 24, 상기 게이트 절연막과 상기 보호막은 상기 게이트선을 드러내는 제4 접촉 구멍을 가지고 있어 상기 제4 접촉 구멍을 통해 상기 게이트선과 상기 보조 게이트선이 연결되어 있는 액정 표시 장치.And the gate insulating layer and the passivation layer have a fourth contact hole exposing the gate line, and the gate line and the auxiliary gate line are connected through the fourth contact hole. 제25항에서,The method of claim 25, 상기 화소 전극의 두께는 1,000Å 이하인 액정 표시 장치.The pixel electrode has a thickness of 1,000 mW or less.
KR1019980039630A 1998-09-24 1998-09-24 Flat drive liquid crystal display device KR100299682B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039630A KR100299682B1 (en) 1998-09-24 1998-09-24 Flat drive liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039630A KR100299682B1 (en) 1998-09-24 1998-09-24 Flat drive liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20000020840A true KR20000020840A (en) 2000-04-15
KR100299682B1 KR100299682B1 (en) 2001-10-27

Family

ID=19551748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039630A KR100299682B1 (en) 1998-09-24 1998-09-24 Flat drive liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100299682B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715904B1 (en) * 2000-05-10 2007-05-08 엘지.필립스 엘시디 주식회사 method for fabricating liquid crystal display device
KR100777691B1 (en) * 2000-05-22 2007-11-21 삼성전자주식회사 liquid crystal display
KR100816365B1 (en) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100835971B1 (en) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100849599B1 (en) * 2007-02-05 2008-07-31 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display device
KR100919199B1 (en) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR101320499B1 (en) * 2007-10-17 2013-10-22 엘지디스플레이 주식회사 Liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251819A (en) * 1989-03-24 1990-10-09 Matsushita Electric Ind Co Ltd Method for driving liquid crystal display device
JPH03148636A (en) * 1989-11-06 1991-06-25 Toshiba Corp Manufacture of active matrix type liquid crystal display element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715904B1 (en) * 2000-05-10 2007-05-08 엘지.필립스 엘시디 주식회사 method for fabricating liquid crystal display device
KR100777691B1 (en) * 2000-05-22 2007-11-21 삼성전자주식회사 liquid crystal display
KR100835971B1 (en) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100816365B1 (en) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100919199B1 (en) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100849599B1 (en) * 2007-02-05 2008-07-31 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display device
KR101320499B1 (en) * 2007-10-17 2013-10-22 엘지디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR100299682B1 (en) 2001-10-27

Similar Documents

Publication Publication Date Title
US6466289B1 (en) Liquid crystal displays having common electrode overlap with one or more data lines
KR100264238B1 (en) Ips type lcd
KR20000061168A (en) thin film transistor panels for liquid crystal displays
KR100483405B1 (en) Flat Drive Liquid Crystal Display
KR100288771B1 (en) Flat drive liquid crystal display device
KR100299682B1 (en) Flat drive liquid crystal display device
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
KR100552298B1 (en) Liquid crystal display device and substrate manufacturing method for liquid crystal display device
KR100318534B1 (en) Liquid crystal display and manufacturing method thereof
KR100312756B1 (en) Liquid crystal display
KR100330096B1 (en) LCD Display
KR100299687B1 (en) LCD Display
KR20010086613A (en) a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR100529574B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR100303447B1 (en) LCD with static electricity protection circuit
KR100299683B1 (en) LCD Display
KR20040057785A (en) Liquid Crystal Display Device
KR100543037B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR100580393B1 (en) Liquid crystal display
KR100458834B1 (en) LCD Display
JP5243278B2 (en) Liquid crystal display
KR100537876B1 (en) Panel for liquid crystal display
KR100998021B1 (en) array substrate for in-plane switching mode liquid crystal display device
KR100940574B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR20000012921A (en) Panel for liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080528

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee