KR100580393B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100580393B1
KR100580393B1 KR1019980055269A KR19980055269A KR100580393B1 KR 100580393 B1 KR100580393 B1 KR 100580393B1 KR 1019980055269 A KR1019980055269 A KR 1019980055269A KR 19980055269 A KR19980055269 A KR 19980055269A KR 100580393 B1 KR100580393 B1 KR 100580393B1
Authority
KR
South Korea
Prior art keywords
data line
common electrode
line
common
electrode
Prior art date
Application number
KR1019980055269A
Other languages
Korean (ko)
Other versions
KR20000039814A (en
Inventor
이창훈
최준후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980055269A priority Critical patent/KR100580393B1/en
Priority to US09/266,897 priority patent/US6486933B1/en
Publication of KR20000039814A publication Critical patent/KR20000039814A/en
Application granted granted Critical
Publication of KR100580393B1 publication Critical patent/KR100580393B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

제1 데이터선이 하부 기판 위에 형성되어 있고, 그 위에 게이트 절연막이 덮여 있으며, 게이트 절연막 위에는 제1 데이터선과 평행한 다수의 공통 전극이 형성되어 있다. 다수의 공통 전극 중 제1 데이터선과 인접한 공통 전극은 제1 데이터선과 중첩되지 않고 일정 간격 떨어져 형성되어 있고, 공통 전극을 덮고 있는 층간 절연막 위에는 제1 데이터선과 중첩되며 공통 전극과는 중첩되지 않는 형태로 제2 데이터선이 형성되어 있다. 하부 기판과 마주보는 상부 기판에는 광차단막이 형성되어 있으며, 상부 및 하부 기판 사이에는 액정층이 주입되어 있다. 백라이트로부터 입사된 빛은 제1 데이터선과 공통 전극의 간격 사이로 투과되어 광차단막에서 반사된 후, 공통 전극과 광차단막에 여러 차례 반사되면서 그 세기가 차츰 약해진다.The first data line is formed on the lower substrate, the gate insulating film is covered thereon, and a plurality of common electrodes parallel to the first data line are formed on the gate insulating film. The common electrode adjacent to the first data line among the plurality of common electrodes is formed to be spaced apart from each other without overlapping the first data line, and overlaps the first data line and does not overlap the common electrode on the interlayer insulating layer covering the common electrode. The second data line is formed. A light blocking film is formed on the upper substrate facing the lower substrate, and a liquid crystal layer is injected between the upper and lower substrates. The light incident from the backlight is transmitted between the first data line and the common electrode, reflected by the light blocking film, and then reflected by the common electrode and the light blocking film several times.

Description

액정 표시 장치Liquid crystal display

본 발명은 한 기판에 공통 전극 및 화소 전극이 모두 형성되어 있는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display in which both a common electrode and a pixel electrode are formed on one substrate.

이와같이 하나의 기판 내에 화소 전극 및 공통 전극이 동시에 형성되어 있는 액정 표시 장치의 경우, 기판에 평행한 전기장이 형성되기 때문에 시야각이 넓어진다.As described above, in the case of the liquid crystal display in which the pixel electrode and the common electrode are simultaneously formed in one substrate, an electric field parallel to the substrate is formed, thereby increasing the viewing angle.

그러면, 종래의 액정 표시 장치에 대하여 좀 더 설명한다.Then, the liquid crystal display of the related art will be further described.

박막 트랜지스터 기판 위에는 다수의 공통 전극이 절연막을 매개로 하여 화소 전극 및 데이터선과 나란히 형성되고, 광 차단막이 형성되어 있는 대향 기판이 박막 트랜지스터 기판과 마주보도록 대응되며, 두 기판의 사이에는 액정층이 형성되어 있다. 공통 전극에는 직류 또는 교류 형태의 공통 전압이 독립적으로 인가되며, 데이터선에는 계속하여 신호가 변하는 화상 신호가 인가된다. 박막 트랜지스터가 열림 상태가 되면, 데이터선으로부터의 화상 신호가 화소 전극에 인가되며, 서로 평행하게 배열되어 있는 화소 전극과 공통 전극 사이에 수평한 전계가 형성된다. 이때, 데이터선과 이웃해 있는 공통 전극과 데이터선과의 전위차에 의해 데이터선 근처에서 액정 분자의 이상 배열이 나타난다. 백 라이트(back light)로부터 진입한 빛이 액정 분자의 이상 배열 영역을 통과하면서 빛의 일부는 대향 기판의 광차단막에 의해 가려지지만, 빛의 입사 방향에 따라 광차단막의 가장자리 바깥으로 누설될 수 있다. 또한, 빛이 대향 기판의 광차단막에 의해 일차적으로 가려진다고 하더라도, 광차단막은 크롬(Cr) 등과 같은 금속으로 형성되어 있어서 광차단막 면에서 반사된 후 다시 공통 전극에 반사되는 단계를 거쳐 액정층을 통과하게 된다. 광 차단막 바깥으로 투과된 빛에 의해 데이터선을 따라 측면 크로스토크가 발생한다.On the thin film transistor substrate, a plurality of common electrodes are formed in parallel with the pixel electrode and the data line through an insulating film, and an opposing substrate on which the light blocking film is formed faces to face the thin film transistor substrate, and a liquid crystal layer is formed between the two substrates. It is. A common voltage of a direct current or alternating current type is independently applied to the common electrode, and an image signal in which a signal is continuously changed is applied to the data line. When the thin film transistor is in the open state, an image signal from the data line is applied to the pixel electrode, and a horizontal electric field is formed between the pixel electrode and the common electrode arranged in parallel with each other. At this time, an abnormal array of liquid crystal molecules appears near the data line due to the potential difference between the common electrode and the data line adjacent to the data line. As the light entering from the back light passes through the abnormal alignment region of the liquid crystal molecules, a part of the light is covered by the light blocking film of the opposing substrate, but may leak out of the edge of the light blocking film depending on the direction of light incidence. . In addition, although light is primarily obscured by the light blocking film of the opposing substrate, the light blocking film is formed of a metal such as chromium (Cr), and is then reflected from the surface of the light blocking film and then reflected back to the common electrode to form a liquid crystal layer. Will pass. Side crosstalk is generated along the data line by the light transmitted to the outside of the light blocking film.

빛이 광차단막 가장자리 바깥으로 직접 투과되는 것을 막기 위한 방법으로, 서로 인접한 데이터선과 공통 전극을 일정 폭 중첩시키는 방법이 있다. 그러나, 이 경우 중첩된 데이터선과 공통 전극 부근에서 기생 용량이 발생하므로 기판을 구동할 때 구동 아이시(driver IC)에서 비정상적으로 열이 발생한다. 공정 마진(margin) 및 오정렬 마진을 고려할 때, 기생 용량을 최소화하기 위해 두 배선간의 중첩 폭을 최소화하는 것 또한 어려움이 따른다.As a method for preventing light from being directly transmitted to the outside of the light blocking film edge, there is a method of overlapping a data line and a common electrode adjacent to each other. However, in this case, since parasitic capacitance is generated near the overlapped data line and the common electrode, abnormal heat is generated in the driver IC when the substrate is driven. Given process margins and misalignment margins, it is also difficult to minimize the overlap between two wires to minimize parasitic capacitance.

또한, 광 차단막과 공통 전극에 반사된 빛에 의한 측면 크로스토크를 해결하기 위한 방법으로, 광 차단막을 유기막으로 형성하는 방법이 있다. 그러나, 유기막으로 광 차단막을 대치할 경우 현재 사용되는 방법과는 정렬 키(align key) 인식 방법에 차이가 있으므로 설비의 투자가 필요하다. In addition, as a method for solving side crosstalk caused by light reflected by the light blocking film and the common electrode, there is a method of forming the light blocking film as an organic film. However, when replacing the light blocking film with an organic film, there is a difference in the alignment key recognition method from the presently used method, which requires investment of equipment.

본 발명의 과제는 구동 회로의 발열 현상이나 설비 투자에 따른 공정 비용의 증가 없이 측면 크로스토크를 효과적으로 방지하는 것이다.An object of the present invention is to effectively prevent side crosstalk without increasing the process cost due to the heat generation phenomenon of the driving circuit or investment in equipment.

이러한 과제를 해결하기 위해서, 데이터선을 공통 전극보다 하부층에 공통 전극과 중첩되지 않는 형태로 형성한다.In order to solve this problem, the data line is formed in a form not overlapping with the common electrode in the lower layer than the common electrode.

본 발명의 실시예에 따른 액정 표시 장치에서는 하부 기판 위에 화상 신호가 인가되는 데이터선이 한 방향으로 형성되어 있고, 이 데이터선은 게이트 절연막에 의해 덮여 있다. 게이트 절연막 위에는 데이터선과 수직한 게이트선 및 게이트선에 평행한 공통 전극선이 형성되어 있고, 공통 전극선으로부터는 다수의 공통 전극이 연장되어 있다. 이 공통 전극은 데이터선과 평행하게 형성되어 있다. 하부 기판과 마주보는 대향 기판의 한 면에는 광차단막이 데이터선 및 다수의 공통 전극 중 데이터선과 인접해 있는 공통 전극의 일부와 중첩되어 있다.In the liquid crystal display according to the exemplary embodiment of the present invention, data lines to which an image signal is applied are formed in one direction on the lower substrate, and the data lines are covered by the gate insulating film. A gate line perpendicular to the data line and a common electrode line parallel to the gate line are formed on the gate insulating film, and a plurality of common electrodes extend from the common electrode line. This common electrode is formed parallel to the data line. On one surface of the opposite substrate facing the lower substrate, the light blocking film overlaps a part of the common electrode adjacent to the data line among the data line and the plurality of common electrodes.

여기에서, 다수의 공통 전극 중 데이터선과 인접해 있는 공통 전극은 데이터선과 중첩되지 않는 것이 바람직하다.Here, it is preferable that the common electrode adjacent to the data line among the plurality of common electrodes does not overlap the data line.

공통 전극을 덮고 있는 층간 절연막 위에 데이터선과 전기적으로 연결되도록 부 데이터선을 형성할 수 있으며, 이때 부 데이터선은 공통 전극과 중첩되지 않는 것이 바람직하다.The sub data line may be formed on the interlayer insulating layer covering the common electrode so as to be electrically connected to the data line. In this case, the sub data line may not overlap the common electrode.

이처럼, 데이터선이 공통 전극의 하부에 형성되어 있는 본 실시예에서는 데이터선과 공통 전극의 간격을 통과하는 빛의 방향이 종래와는 다르기 때문에 대부분의 빛이 광차단막에 의해 가려지며, 빛의 입사각 자체가 크기 때문에 광차단막과 공통 전극에 다수회 반사되는 동안 빛의 세기가 줄어든다.As described above, in the present embodiment in which the data line is formed under the common electrode, since the direction of light passing through the gap between the data line and the common electrode is different from the conventional case, most of the light is covered by the light blocking film, and the incident angle of the light itself is Because of its large size, the light intensity decreases during multiple reflections on the light blocking film and the common electrode.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1의 II-II'선, 즉 박막 트랜지스터에 대한 단면도이고, 도 3은 도 1의 III-III' 선, 즉 게이트 패드에 대한 단면도이고, 도 4는 도 1의 IV-IV' 선, 즉 데이터 패드에 대한 단면도이고, 도 5는 도 1의 V-V' 선에 대한 단면도이다.1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view of a II-II 'line of FIG. 1, that is, a thin film transistor, and FIG. 3 is a III-III' line of FIG. 1. 4 is a cross-sectional view of the IV-IV 'line of FIG. 1, that is, a data pad, and FIG. 5 is a cross-sectional view of the VV' line of FIG.

도 1 내지 도 5에 도시한 바와 같이, 절연 기판(1) 위에 저저항 금속인 알루미늄-네오디뮴으로 2,500Å 두께의 제1 데이터선(100)이 형성되어 있다. 제1 데이터선(100)의 끝에는 외부로부터의 화상 신호를 인가받기 위한 제1 데이터 패드(30)가 형성되어 있으며, 제1 데이터선(100) 및 제1 데이터 패드(30)는 게이트 절연막(2)으로 덮여 있다. 1 to 5, the first data line 100 having a thickness of 2,500 Å is formed on the insulating substrate 1 of aluminum-neodymium, which is a low resistance metal. At the end of the first data line 100, a first data pad 30 for receiving an image signal from the outside is formed, and the first data line 100 and the first data pad 30 are formed of a gate insulating film 2. Covered with).

게이트 절연막(2) 위에는 크롬(Cr)막(201)/알루미늄-네오디뮴막(Al-Nd)막(202)의 이중막으로 게이트선(200)이 형성되어 있다. 게이트선(200)과 나란하게 제1 공통 전극선(210)이 형성되어 있고, 제1 공통 전극선(210)으로부터 수직하게 공통 전극(220)이 연장되어 있으며, 제1 공통 전극선(210)의 반대편에서 공통 전극(220)의 끝을 연결하는 제2 공통 전극선(230)이 제1 공통 전극선(210)과 평행하게 형성되어 있다. 게이트선(200)의 끝에는 외부로부터 주사 신호를 인가받기 위한 게이트 패드(20)가 형성되어 있다.The gate line 200 is formed on the gate insulating film 2 as a double layer of the chromium (Cr) film 201 / aluminum-neodymium film (Al-Nd) film 202. The first common electrode line 210 is formed to be parallel to the gate line 200, and the common electrode 220 extends vertically from the first common electrode line 210, and is opposite to the first common electrode line 210. The second common electrode line 230 connecting the end of the common electrode 220 is formed in parallel with the first common electrode line 210. A gate pad 20 for receiving a scan signal from the outside is formed at the end of the gate line 200.

게이트선(200), 게이트 패드(20) 등의 게이트 배선 및 제1 및 제2 공통 전극선(210, 230) 및 공통 전극(220) 등의 공통 배선은 층간 절연막(3)에 의해 덮여 있다.Gate wirings such as the gate line 200 and the gate pad 20, and common wirings such as the first and second common electrode lines 210 and 230 and the common electrode 220 are covered by the interlayer insulating film 3.

게이트선(200) 상부의 층간 절연막(3) 위에는 비정질 규소 등의 반도체로 반도체층(300)이 형성되어 있고, 제1 데이터선(100) 상부의 층간 절연막(3) 위에는 제1 데이터선(100)과 중첩되도록 제2 데이터선(400)이 형성되어 있는데, 제1 데이터선(100)의 일부가 드러나도록 층간 절연막(3)에 뚫려 있는 접촉구(C3)를 통해 제1 데이터선(100)과 제2 데이터선(400)이 서로 접촉하고 있다. 이때, 제2 데이터선(400)은 크롬(Cr) 등의 물질로 형성되며, 1,500Å 정도의 두께를 가진다. 제2 데이터선(400)의 끝에는 제2 데이터 패드(40)가 형성되어 있는데, 제2 데이터 패드(40)는 제1 데이터 패드(30)가 드러나도록 게이트 절연막(2)과 층간 절연막(3)에 뚫려 있는 접촉구(C2)를 통해 제1 데이터 패드(30)와 접촉하고 있다.The semiconductor layer 300 is formed of a semiconductor such as amorphous silicon on the interlayer insulating layer 3 on the gate line 200, and the first data line 100 is formed on the interlayer insulating layer 3 on the first data line 100. The second data line 400 is formed so as to overlap the second data line 400. The first data line 100 is formed through the contact hole C3 bored in the interlayer insulating layer 3 so that a part of the first data line 100 is exposed. And the second data line 400 are in contact with each other. In this case, the second data line 400 is formed of a material such as chromium (Cr) and has a thickness of about 1,500 Å. A second data pad 40 is formed at the end of the second data line 400. The second data pad 40 has a gate insulating film 2 and an interlayer insulating film 3 so that the first data pad 30 is exposed. The first data pad 30 is in contact with the first through the contact hole C2.

제2 데이터선(400)으로부터 연장된 소스 전극(410)이 반도체층(300)의 가장자리와 중첩되며, 드레인 전극(420)이 소스 전극(410)의 반대쪽에서 반도체층(300)의 가장자리와 중첩되어 있다. 소스 및 드레인 전극(410, 420)이 반도체층(300)과 접촉하는 면에는 전기적 접촉 특성을 좋게 하기 위한 오믹 접촉층(301)이 도핑된 비정질 규소와 같은 물질로 형성되어 있다.The source electrode 410 extending from the second data line 400 overlaps the edge of the semiconductor layer 300, and the drain electrode 420 overlaps the edge of the semiconductor layer 300 on the opposite side of the source electrode 410. It is. On the surface where the source and drain electrodes 410 and 420 contact the semiconductor layer 300, an ohmic contact layer 301 for improving electrical contact characteristics is formed of a doped amorphous silicon-like material.

드레인 전극(420)으로부터 연장된 제1 화소 전극선(430)이 제1 공통 전극선(210)과 중첩되어 있으며, 제1 화소 전극선(430)으로부터 연장된 다수의 화소 전극(440)이 공통 전극(220)과 평행하게 번갈아 형성되어 있다. 화소 전극(440)의 끝은 제1 화소 전극선(430)의 반대쪽에서 제2 공통 전극선(230)과 중첩되어 있는 제2 화소 전극선(450)에 의해 하나로 연결되어 있다.The first pixel electrode line 430 extending from the drain electrode 420 overlaps the first common electrode line 210, and the plurality of pixel electrodes 440 extending from the first pixel electrode line 430 are common electrodes 220. It is alternately formed in parallel with). One end of the pixel electrode 440 is connected by the second pixel electrode line 450 overlapping the second common electrode line 230 on the opposite side of the first pixel electrode line 430.

제2 데이터선(400) 및 제2 데이터 패드(40), 소스 및 드레인 전극(410, 420), 제1 및 제2 화소 전극선(430, 450) 및 화소 전극(440) 등의 배선은 보호막(4)에 의해 덮여 있다. 게이트 패드(20) 상부에서, 보호막(4) 및 층간 절연막(3)에는 게이트 패드(20)가 드러나도록 접촉구(C1)가 뚫려 있다. Wires such as the second data line 400 and the second data pad 40, the source and drain electrodes 410 and 420, the first and second pixel electrode lines 430 and 450, and the pixel electrode 440 may be formed of a protective film. 4) covered by. In the upper portion of the gate pad 20, the contact hole C1 is formed in the passivation layer 4 and the interlayer insulating layer 3 so that the gate pad 20 is exposed.

이러한 본 발명의 실시예에 따른 배선 구조에서는 게이트 배선 및 공통 배선보다 제1 데이터선(100)이 하부에 형성되어 있기 때문에, 기존의 광차단막의 폭을 넓히거나 제1 또는 제2 데이터 배선(100, 400)과 공통 전극(220)을 서로 중첩시키지 않고도 백라이트로부터 진입하는 빛을 효과적으로 가려줄 수 있다.In the wiring structure according to the exemplary embodiment of the present invention, since the first data line 100 is formed below the gate wiring and the common wiring, the width of the existing light blocking film is increased or the first or second data wiring 100 is formed. , 400 may effectively mask light entering from the backlight without overlapping the common electrode 220 with each other.

이에 대하여 도 6을 참고로 하여 좀 더 설명한다.This will be described in more detail with reference to FIG. 6.

도 6은 박막 트랜지스터 기판과 대향 기판이 조립된 상태의 액정 표시 장치에서 화소의 가장자리의 빛샘이 방지되는 원리를 나타낸 단면도이다. 6 is a cross-sectional view illustrating a principle of preventing light leakage at an edge of a pixel in a liquid crystal display in a state in which a thin film transistor substrate and an opposing substrate are assembled.

앞서 언급한 바와 같이, 제1 데이터선(100)은 기판(1) 위에 형성되어 있고, 그 위에 게이트 절연막(2)이 덮여 있으며, 게이트 절연막(2) 위에는 공통 전극(220) 등의 공통 배선이 형성되어 있다. 도 6에 나타난 바와 같이, 다수의 공통 전극(220) 중 제1 데이터선(100)과 인접한 공통 전극(220)은 제1 데이터선(100)과 중첩되지 않고 일정 간격 떨어져 형성되어 있고, 공통 전극(220)을 덮고 있는 층간 절연막(3) 위에는 제1 데이터선(100)과 중첩되는 형태로 제2 데이터선(400)이 형성되어 있다. 제2 데이터선(400) 역시 공통 전극(220)과는 중첩되어 있지 않다. As mentioned above, the first data line 100 is formed on the substrate 1, the gate insulating film 2 is covered thereon, and the common wiring such as the common electrode 220 is disposed on the gate insulating film 2. Formed. As shown in FIG. 6, the common electrode 220 adjacent to the first data line 100 of the plurality of common electrodes 220 is formed at a predetermined interval without overlapping the first data line 100, and the common electrode 220. The second data line 400 is formed on the interlayer insulating layer 3 covering the 220 to overlap the first data line 100. The second data line 400 also does not overlap the common electrode 220.

백라이트로부터 입사된 빛은 제1 데이터선(100)과 공통 전극(220)의 간격 사이로 투과되어 대향 기판(6)의 광차단막(7)에서 반사된다. 제1 데이터선(100)이 공통 전극(220)의 하부에 형성되어 있는 이러한 구조에서는 광차단막(7)에 도달하게되는 빛(L1)의 입사각(θ1)이 대체적으로 종래에 비해 크기 때문에, 광차단막(7)과 공통 전극(220) 사이에서 여러번 반사가 일어나 최종적으로 광차단막(7) 바깥으로 빛이 투과하는 단계에서는 빛의 세기가 매우 약해진다. 따라서, 반사된 빛에 의한 측면 크로스토크가 줄어든다. 제1 데이터선(100)과 공통 전극(220)의 사이를 최소각(θ2)으로 투과되는 빛(L2)의 경우라도 보통의 광차단막(7)에 의해 충분히 가려진다. Light incident from the backlight is transmitted between the first data line 100 and the common electrode 220 and is reflected by the light blocking film 7 of the opposing substrate 6. In this structure in which the first data line 100 is formed below the common electrode 220, since the incident angle θ1 of the light L1 reaching the light blocking film 7 is generally larger than in the related art, the light In the stage where reflection occurs several times between the blocking film 7 and the common electrode 220, and finally the light is transmitted to the outside of the light blocking film 7, the light intensity becomes very weak. Thus, side crosstalk caused by reflected light is reduced. Even in the case of the light L2 transmitted between the first data line 100 and the common electrode 220 at the minimum angle θ2, the light blocking film 7 is sufficiently masked.

또한, 제1 데이터선(100)이 공통 전극(220)과 중첩되지 않는 이러한 구조에서는 기생 용량이 생기지 않으므로 구동시 비정상적으로 구동 회로에 열이 발생하는 등의 현상이 나타나지 않는다. In addition, in this structure in which the first data line 100 does not overlap with the common electrode 220, parasitic capacitance does not occur, and thus a phenomenon such as abnormal heat generation in the driving circuit during driving does not occur.

이상에서와 같이, 본 발명의 실시예에 따른 액정 표시 장치에서는 주 데이터선을 게이트 배선 및 공통 전극 하부층에 데이터선과 공통 전극이 중첩되지 않도록 형성함으로써, 구동 회로의 발열 현상 및 측면 크로스토크를 방지할 수 있다. 이러한 구조에서는 광차단막을 종래와 마찬가지로 금속막으로 형성할 수 있어서, 별도의 설비 투자가 필요하지 않다.As described above, in the liquid crystal display according to the exemplary embodiment of the present invention, the main data line is formed on the gate line and the lower layer of the common electrode such that the data line and the common electrode do not overlap, thereby preventing heat generation and side crosstalk of the driving circuit. Can be. In such a structure, the light shielding film can be formed of a metal film as in the prior art, so that no additional facility investment is required.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면도이고,1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 II-II'선, 즉 박막 트랜지스터에 대한 단면도이고,FIG. 2 is a cross-sectional view of the II-II 'line of FIG. 1, that is, the thin film transistor;

도 3은 도 1의 III-III' 선, 즉 게이트 패드에 대한 단면도이고,3 is a cross-sectional view taken along the line III-III ′ of FIG.

도 4는 도 1의 IV-IV' 선, 즉 데이터 패드에 대한 단면도이고,FIG. 4 is a cross-sectional view taken along line IV-IV 'of FIG.

도 5는 도 1의 V-V' 선에 대한 단면도이고,5 is a cross-sectional view taken along line VV ′ of FIG. 1;

도 6은 박막 트랜지스터 기판과 대향 기판이 조립된 상태의 액정 표시 장치에서 화소의 가장자리의 빛샘이 방지되는 원리를 나타낸 단면도이다. 6 is a cross-sectional view illustrating a principle of preventing light leakage at an edge of a pixel in a liquid crystal display in a state in which a thin film transistor substrate and an opposing substrate are assembled.

Claims (4)

제1 기판,First substrate, 상기 제1 기판 위에 세로 방향으로 형성되어 있으며 화상 신호가 인가되는 제1 데이터선,A first data line formed in the vertical direction on the first substrate and to which an image signal is applied; 상기 제1 데이터선을 덮고 있는 제1 절연막,A first insulating film covering the first data line, 상기 제1 절연막 위에 가로 방향으로 형성되어 있는 게이트선,A gate line formed in the horizontal direction on the first insulating film; 상기 게이트선과 평행하게 형성되어 있으며 공통 전압이 인가되는 공통 전극선,A common electrode line formed in parallel with the gate line and to which a common voltage is applied; 상기 공통 전극선에 연결되어 있으며 상기 제1 데이터선과 평행한 다수의 공통 전극,A plurality of common electrodes connected to the common electrode line and parallel to the first data line, 상기 제1 기판과 마주보는 제2 기판,A second substrate facing the first substrate, 상기 제2 기판의 한 면에 형성되어 있으며 상기 제1 데이터선 및 상기 다수의 공통 전극 중 상기 제1 데이터선과 인접해 있는 공통 전극의 일부와 중첩되어 있는 광차단막A light blocking layer formed on one surface of the second substrate and overlapping a portion of the common electrode adjacent to the first data line among the first data line and the plurality of common electrodes; 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 다수의 공통 전극 중 상기 제1 데이터선과 인접해 있는 공통 전극은 상기 제1 데이터선과 중첩되어 있지 않은 액정 표시 장치.And a common electrode adjacent to the first data line among the plurality of common electrodes does not overlap the first data line. 제1항에서,In claim 1, 상기 게이트선 및 상기 공통 전극을 덮는 제2 절연막, 상기 제2 절연막 위에 상기 제1 데이터선과 중첩되도록 형성되어 있으며 상기 제1 데이터선과 전기적으로 연결되어 있는 제2 데이터선을 더 포함하며,A second insulating film covering the gate line and the common electrode, and a second data line formed on the second insulating film to overlap the first data line and electrically connected to the first data line; 상기 제2 데이터선은 상기 공통 전극과 중첩되어 있지 않은 액정 표시 장치.And the second data line does not overlap the common electrode. 제3항에서,In claim 3, 상기 게이트선 상부의 상기 제 2 절연막 위에 형성되어 있는 반도체층, 상기 2 데이터선으로부터 연장되어 상기 반도체층의 가장자리와 중첩되는 소스 전극, 상기 소스 전극의 반대편에서 상기 반도체층의 가장자리와 중첩하는 드레인 전극, 상기 드레인 전극으로부터 연장되어 상기 공통 전극선과 중첩하는 화소 전극선 및 상기 화소 전극선으로부터 연장되며 상기 공통 전극과 나란히 번갈아 형성되어 있는 다수의 화소 전극을 더 포함하는 액정 표시 장치.A semiconductor layer formed on the second insulating layer on the gate line, a source electrode extending from the second data line to overlap the edge of the semiconductor layer, and a drain electrode overlapping the edge of the semiconductor layer on the opposite side of the source electrode And a plurality of pixel electrodes extending from the drain electrode and overlapping the common electrode line, and a plurality of pixel electrodes extending from the pixel electrode line and alternately formed in parallel with the common electrode.
KR1019980055269A 1998-03-12 1998-12-16 Liquid crystal display KR100580393B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980055269A KR100580393B1 (en) 1998-12-16 1998-12-16 Liquid crystal display
US09/266,897 US6486933B1 (en) 1998-03-12 1999-03-12 Liquid crystal display with preventing vertical cross-talk having overlapping data lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055269A KR100580393B1 (en) 1998-12-16 1998-12-16 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20000039814A KR20000039814A (en) 2000-07-05
KR100580393B1 true KR100580393B1 (en) 2006-10-24

Family

ID=19563041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055269A KR100580393B1 (en) 1998-03-12 1998-12-16 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100580393B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014018901A2 (en) * 2012-07-26 2014-01-30 Server Technology, Inc. Multi-position input cord assembly for a power distribution unit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141201B1 (en) * 1994-04-12 1998-06-15 김광호 Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141201B1 (en) * 1994-04-12 1998-06-15 김광호 Liquid crystal display device

Also Published As

Publication number Publication date
KR20000039814A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
US6486933B1 (en) Liquid crystal display with preventing vertical cross-talk having overlapping data lines
US7339564B2 (en) Liquid crystal display device
US6028652A (en) Array substrate for display device and manufacturing method thereof
KR101254828B1 (en) Liquid crystal display device
KR101006436B1 (en) Thin film transistor array panel for display device
KR100483405B1 (en) Flat Drive Liquid Crystal Display
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR100299682B1 (en) Flat drive liquid crystal display device
KR100580393B1 (en) Liquid crystal display
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
KR100386458B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100271091B1 (en) Lcd apparatus and manufacturing method thereof
KR100315919B1 (en) LCD and its manufacturing method
KR100247273B1 (en) Liquid crystal display and manufacturing method thereof
KR100529574B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR100612993B1 (en) Liquid crystal displays and panels for the same
KR100720084B1 (en) Thin film transistor substrate for liquid crystal display
KR100759977B1 (en) a thin film transistor array panel having a structure for preventing light leakage
KR20000060801A (en) liquid crystal displays and manufacturing method thereof
KR100330096B1 (en) LCD Display
KR100580390B1 (en) Liquid crystal display
KR100998021B1 (en) array substrate for in-plane switching mode liquid crystal display device
KR20040026859A (en) The substrate for LCD and method for fabricating the same
KR100543037B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR100992122B1 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

EXPY Expiration of term