KR100612993B1 - Liquid crystal displays and panels for the same - Google Patents
Liquid crystal displays and panels for the same Download PDFInfo
- Publication number
- KR100612993B1 KR100612993B1 KR1019990062917A KR19990062917A KR100612993B1 KR 100612993 B1 KR100612993 B1 KR 100612993B1 KR 1019990062917 A KR1019990062917 A KR 1019990062917A KR 19990062917 A KR19990062917 A KR 19990062917A KR 100612993 B1 KR100612993 B1 KR 100612993B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel electrode
- pattern
- gate line
- substrate
- protrusion pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
기판 위에 게이트선이 가로 방향으로 형성되어 있고, 게이트선과 같은 층에 게이트선과 동일한 물질로 돌기 패턴이 형성되어 있다. 게이트선 및 돌기 패턴의 위에는 게이트 절연막이 형성되어 있고, 게이트 절연막의 위에는 데이터선과 박막 트랜지스터를 이루는 반도체층, 소스 및 드레인 전극 등이 형성되어 있다. 데이터선 등의 위에는 보호막이 형성되어 있고, 보호막 위에는 돌기 패턴과 중첩되도록 화소 전극이 형성되어 있다. 화소 전극은 돌기 패턴에 영향받아 돌기 패턴을 따라 돌출부를 가진다. 이렇게 하면, 통상의 수직 배향 액정 표시 장치에 비하여 공정을 전혀 추가하지 않고도 개구 패턴과 돌기를 형성하여 광시야각을 확보할 수 있고, 상판의 공통 전극을 패터닝하지 않아도 되므로 공통 전극 전압이 증가하거나 고가의 오버코트(overcoat)막을 형성해야 하는 등의 문제점이 해소된다.Gate lines are formed on the substrate in the horizontal direction, and protrusion patterns are formed on the same layer as the gate lines with the same material as the gate lines. A gate insulating film is formed on the gate line and the projection pattern, and a semiconductor layer, a source and a drain electrode, and the like that form the data line and the thin film transistor are formed on the gate insulating film. A protective film is formed on the data line and the like, and a pixel electrode is formed on the protective film so as to overlap the projection pattern. The pixel electrode is affected by the projection pattern and has protrusions along the projection pattern. In this case, an opening pattern and protrusions can be formed to secure a wide viewing angle without additional processing at all, compared to a conventional vertical alignment liquid crystal display device, and the common electrode voltage is increased or expensive because the common electrode of the upper panel is not patterned. The problem that an overcoat film should be formed is eliminated.
액정표시장치, 돌기, 개구부, 게이트배선, 데이터배선, 감광막LCD, Projection, Opening, Gate Wiring, Data Wiring, Photosensitive Film
Description
도 1과 도 2는 각각 종래의 기술에 따른 액정 표시 장치의 단면도이고, 1 and 2 are cross-sectional views of a liquid crystal display device according to the prior art, respectively,
도 3은 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 3 is a layout view of a thin film transistor substrate for a liquid crystal display device according to a first and second embodiment of the present invention;
도 4는 도 3의 Ⅳ-Ⅳ'선에 대한 단면도로서 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이고,FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3 and shows a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
도 5는 도 3의 Ⅳ-Ⅳ'선에 대한 단면도로서 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이고,FIG. 5 is a cross-sectional view taken along line IV-IV ′ of FIG. 3 and shows a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 6은 본 발명의 제3 및 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,6 is a layout view of a thin film transistor substrate for a liquid crystal display device according to a third and fourth embodiment of the present invention;
도 7은 도 6의 VII-VII'선에 대한 단면도로서 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이고,FIG. 7 is a cross-sectional view taken along line VII-VII ′ of FIG. 6 and shows a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
도 8은 도 6의 VII-VII'선에 대한 단면도로서 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이고,FIG. 8 is a cross-sectional view taken along line VII-VII ′ of FIG. 6 and shows a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
도 9는 본 발명의 제1 실시예에 따른 액정 표시 장치의 단면도이다.9 is a cross-sectional view of a liquid crystal display according to a first embodiment of the present invention.
본 발명은 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판에 관한 것으로서, 특히 화소 전극에 개구 패턴과 돌기를 형성하는 수직 배향 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판에 관한 것이다.BACKGROUND OF THE
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the common electrode opposite thereto is performed. This is becoming potent.
종래의 개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. In the conventional method of forming the opening pattern, an opening pattern is formed on the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. There is this.
그러나 이 경우에는 컬러 필터 위에 형성되어 있는 ITO(indium tin oxide)로 이루어진 공통 전극을 사진 식각(photolithography) 공정을 사용하여 패터닝(patterning)해야 하므로 사진 식각 공정이 추가된다. However, in this case, since the common electrode made of indium tin oxide (ITO) formed on the color filter is patterned by using photolithography, a photolithography process is added.
또 컬러 필터 위에 스퍼터링(sputtering)으로 증착된 ITO와 컬러 필터 수지(resin)와의 접착력이 좋지 않아서 공통 전극의 식각에 있어서 정밀도가 떨어진다. 또 ITO 식각시 컬러 필터가 노출되면서 손상을 입는 문제가 있어서 이를 방지하기 위하여는 컬러 필터 위에 신뢰성 있는 유기 절연막(overcoat 막)을 코팅(coating)해야 하는데 이 오버코트막의 가격이 비싼 문제점이 있다. 오버코트막을 형성하면 공통 전극이 크롬(Cr) 등으로 형성되는 블랙 매트릭스(black matrix)와 직접 접촉하지 못하므로 저항이 증가하여 플리커(flicker) 불량이 심해지는 등의 문제도 발생한다.In addition, the adhesion between the ITO deposited on the color filter by sputtering and the color filter resin is not good, so that the precision of the common electrode is inferior. In addition, there is a problem that damage occurs when the color filter is exposed during ITO etching, in order to prevent this, a reliable organic insulating film (overcoat film) must be coated on the color filter. However, there is a problem that the overcoat film is expensive. When the overcoat layer is formed, the common electrode may not directly contact a black matrix formed of chromium (Cr) or the like, thereby causing a problem such as an increase in resistance and severe flicker defects.
또한, 공통 전극에 개구 패턴이 형성되므로 공통 전극의 저항 증가가 가중된다.In addition, since an opening pattern is formed in the common electrode, an increase in resistance of the common electrode is increased.
한편 상하 기판의 정렬시 상판의 공통 전극에 형성된 개구 패턴과 하판의 화소 전극에 형성된 개구 패턴을 정확히 정렬해야하는 어려움도 따른다.On the other hand, when the upper and lower substrates are aligned, the opening pattern formed on the common electrode of the upper plate and the opening pattern formed on the pixel electrode of the lower plate also have difficulty in accurately aligning.
돌기를 형성하는 방법은, 도 1에 나타낸 바와 같이, 상하 기판(1, 2) 위에 형성되어 있는 화소 전극(3)과 공통 전극(4) 위에 각각 돌기(6, 7)를 형성하여 둠으로써 돌기(6, 7)에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.As shown in FIG. 1, the projection is formed by forming
이러한 방식에 있어서는 상하 기판(1, 2) 돌기를 형성하는 공정이 추가되어야 하므로 생산비용이 증가하고 상하의 돌기(6, 7)를 정확히 정렬해야 하는 문제점 이 있다.In this manner, the process of forming the upper and lower substrate (1, 2) projections must be added, there is a problem that the production cost increases and the upper and lower projections (6, 7) must be aligned correctly.
또 다른 방법으로는, 도 2에 나타낸 바와 같이, 하부 기판(1) 위에 형성되어 있는 화소 전극(3)에는 개구 패턴(7)을 형성하고 상부 기판(2)에 형성되어 있는 공통 전극(4) 위에는 돌기(6)를 형성하여 개구 패턴(7)과 돌기(6)에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향으로 조절함으로써 도메인을 형성하는 방식이다.As another method, as shown in FIG. 2, an
이러한 방식 역시 공통 전극(4) 위에 돌기(6)를 형성하는 공정이 추가되어야 함은 물론 상하 기판(1, 2) 정렬시 돌기(6)와 개구 패턴(7)을 정확히 정렬해야 하는 어려움이 있다.In this manner as well, the process of forming the
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 화질을 개선하는 것이다.The technical problem to be achieved by the present invention is to improve the image quality of the liquid crystal display device.
이러한 과제를 해결하기 위하여 본 발명에서는 배선을 형성하면서 돌기 패턴을 함께 형성한다.In order to solve this problem, in the present invention, the projection pattern is formed together with the wiring.
구체적으로는, 절연 기판 위에 게이트선이 형성되어 있고, 게이트선과 동일한 층에 게이트선과 동일한 물질로 제1 돌기 패턴이 형성되어 있다. 데이터선이 게이트선과 절연되어 교차하고 있으며, 화소 전극이 제1 돌기 패턴의 위에 제1 돌기 패턴과 중첩되도록 형성되어 있다. 데이터선을 통하여 전달되는 화상 신호를 게이트선을 통하여 전달되는 주사 신호에 따라 화소 전극에 전달 또는 차단하는 스 위칭 소자가 형성되어 있는 구조의 액정 표시 장치용 기판을 마련한다. Specifically, the gate line is formed on the insulating substrate, and the first protrusion pattern is formed on the same layer as the gate line with the same material as the gate line. The data line is insulated from and crosses the gate line, and the pixel electrode is formed to overlap the first protrusion pattern on the first protrusion pattern. A substrate for a liquid crystal display device having a structure in which a switching element for transmitting or blocking an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line is formed.
이 때, 제1 돌기 패턴 위에 감광 물질로 형성되어 있으며 제1 돌기 패턴과 동일한 평면적 형태를 가지는 제2 돌기 패턴이 더 형성될 수 있다.In this case, a second protrusion pattern formed of the photosensitive material on the first protrusion pattern and having the same planar shape as the first protrusion pattern may be further formed.
또는 제1 돌기 패턴을 데이터선과 동일한 층에 데이터선과 동일한 물질로 형성할 수 있다.Alternatively, the first protrusion pattern may be formed of the same material as the data line on the same layer as the data line.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 3은 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 4는 도 3의 Ⅳ-Ⅳ'선에 대한 단면도로서 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이다.3 is a layout view of a thin film transistor substrate for a liquid crystal display device according to the first and second embodiments of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3, according to the first embodiment of the present invention. A thin film transistor substrate for a liquid crystal display device.
먼저, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선과 유지 전극 배선 및 돌기 패턴(21)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(도시하지 않음) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 유지 전극 배선은 가로 방향으로 뻗어 있는 유지 전극선(27)과 유지 전극선(27)의 끝에 연결되어 있는 유지 전극 패드(도시하지 않음)를 포함한다. 돌기 패턴(21)은 십자 모양 수 개가 세로로 연결되어 있는 형태로 배치되어 있다. 돌기 패턴(21)은 또한 상하 및 좌우 대칭을 이루고 있다. 또한 돌기 패턴(21)은 유지 전극선(27)과 연결되어 있으며, 후술하는 바와 같이 화소 전극(91)과 중첩되어 유지 용량을 형성하는 기능도 한다.First, gate wirings, sustain electrode wirings, and
이 때, 게이트 배선(22, 26)과 유지 전극 배선(27) 및 돌기 패턴(21)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 단일층으로 형성하는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 이중층으로 형성하는 경우에는 아래층은 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 위층은 몰리브덴(Mo)-텅스텐(W) 합금으로 만들 수 있다. 이 때, 돌기 패턴(21)의 두께는 2,500Å 이상이 되도록 한다. 또한 돌기 패턴(21)의 측면 경사 각도는 45°이하가 되도록 형성한다. 이는 습식 식각 및 건식 식각을 통하여 가능하다.At this time, the
게이트 배선(22, 26), 유지 전극 배선(27) 및 돌기 패턴(21) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다. A
게이트 절연막(30) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체층(40)이 형성되어 있다. 반도체층(40)은 게이트 전극(26)과 중첩되어 있다.A
반도체층(40) 위에는 n형 불순물로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(55, 56)이 형성되어 있다. 접촉층(55, 56)은 게이트 전극(26)을 중심으로 하여 양쪽으로 분리되어 있다.On the
접촉층(55, 56) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66)은 세로 방향으로 형성되어 있으며 한쪽 접촉층(55) 위에 형성되어 있는 소스 전극(65)과 연결 되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(도시하지 않음), 데이터선(62)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 접촉층(56) 위에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터 배선(62, 65, 66)도 게이트 배선(22, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다On the
데이터 배선(62, 65, 66) 위에는 보호막(70)이 형성되어 있다. 보호 절연막(70)은 적어도 소스 전극(65)과 드레인 전극(66) 사이의 채널부를 덮어 보호하는 역할을 하며, 본 실시예에 있어서는 채널부뿐만 아니라 드레인 전극(66)을 노출시키는 접촉구(74)와 데이터 패드를 노출시키는 접촉구를 제외한 데이터 배선(62, 65, 66)을 모두 덮고 있다. The
보호막(70)의 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(91)이 형성되어 있고, 게이트 패드와 유지 전극 패드 및 데이터 패드의 위에는 화소 전극(91)과 동일한 물질로 이루어진 보조 패드(도시하지 않음)가 형성되어 있다. 게이트 배선(22, 26)과 동일한 층에 형성되어 있는 돌기 패턴(21)의 영향으로 화소 전극(91)에는 돌기 패턴(21)을 따라 돌출부(P)가 형성된다.A
화소 전극(91)은 노출되어 있는 드레인 전극(66)과 접촉하여 연결되어 있으 며, 좌우 측면이 일정한 간격으로 만입되어 개구부를 형성하고 있다. 개구부는 상하 및 좌우로 대칭을 이루고 있어서 화소 전극(91)을 네 개의 소영역으로 구획하고 있다. 또한 화소 전극(91)은 돌기 패턴(21)에 대하여도 상하 및 좌우로 대칭을 이루도록 배치되어 있어서 화소 전극(91)의 네 개의 소영역은 돌기 패턴(21)에 의하여 각각 4등분되어 있다. The
화소 전극(91)은 돌기 패턴(21)과 중첩되어 있고, 돌기 패턴(21)은 유지 전극선(27)과 연결되어 있다. 따라서 화소 전극(91)과 돌기 패턴(21)과의 사이에서 충분한 유지 용량을 형성할 수 있다.The
이제 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판에 대하여 설명한다.Now, a liquid crystal display substrate according to a second embodiment of the present invention will be described.
도 5는 도 3의 Ⅳ-Ⅳ'선에 대한 단면도로서 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이다.FIG. 5 is a cross-sectional view taken along line IV-IV ′ of FIG. 3 and illustrates a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제2 실시예에서는 제1 실시예에 따른 액정 표시 장치용 기판에 돌기 패턴(21)을 비롯하여 유지 전극선(27) 및 게이트 배선(22, 26) 위에 감광막 패턴(81, 82)이 더 형성된다. 감광막 패턴(81, 82)은 돌기 패턴(21), 유지 전극선(27) 및 게이트 배선(22, 26) 등을 형성하기 위한 사진 식각 공정에서 사용된 감광막 패턴(81, 82)을 제거하지 않고 남긴 것이다. 따라서 감광막 패턴(81, 82)은 돌기 패턴(21) 등과 동일한 평면적 형태를 가진다. In the second embodiment, the
감광막 패턴(81, 82)은 돌기를 높이는 역할을 하며, 이를 위해서는 감광막 패턴(81, 82)은 10,000Å 이상이 되도록 하는 것이 바람직하다. 또한 감광막 패턴(81, 82)은 후속 공정인 300°이상의 화학 기상 증착 공정 등에서 떨어져 나가는 일이 없도록 상부막 및 하부막과의 충분한 접착력을 가져야 한다. 이러한 감광성 수지로는 아크릴계 수지가 일반적으로 사용된다.The
본 발명의 제3 실시예에 따른 액정 표시 장치에 대하여 설명한다.A liquid crystal display according to a third embodiment of the present invention will be described.
도 6은 본 발명의 제3 및 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 7은 도 6의 VII-VII'선에 대한 단면도로서 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이다.6 is a layout view of a thin film transistor substrate for a liquid crystal display device according to a third and fourth embodiments of the present invention, and FIG. 7 is a cross-sectional view taken along line VII-VII 'of FIG. A thin film transistor substrate for a liquid crystal display device.
먼저, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선과 유지 전극 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(도시하지 않음) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 유지 전극 배선은 가로 방향으로 뻗어 있는 유지 전극선(27)과 유지 전극선(27)의 끝에 연결되어 있는 유지 전극 패드(도시하지 않음)를 포함한다. 이 때, 게이트 배선(22, 26)과 유지 전극 배선(27)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. First, gate wirings and sustain electrode wirings made of metal such as aluminum or aluminum alloy are formed on the insulating
게이트 배선(22, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다. A
게이트 절연막(30) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반 도체층(40)이 형성되어 있다. 반도체층(40)은 게이트 전극(26)과 중첩되어 있다.A
반도체층(40) 위에는 n형 불순물로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(55, 56)이 형성되어 있다. 접촉층(55, 56)은 게이트 전극(26)을 중심으로 하여 양쪽으로 분리되어 있다.On the
접촉층(55, 56) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66)은 세로 방향으로 형성되어 있으며 한쪽 접촉층(55) 위에 형성되어 있는 소스 전극(65)과 연결되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(도시하지 않음), 데이터선(62)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 접촉층(56) 위에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터 배선(62, 65, 66)도 게이트 배선(22, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다.On the contact layers 55 and 56, data lines 62, 65 and 66 made of chromium (Cr) or molybdenum-tungsten alloy are formed. The data lines 62, 65, and 66 are formed in a vertical direction and connected to one end of the
게이트 절연막 위에는 데이터 배선(62, 65, 66)과 동일한 물질로 이루어진 돌기 패턴(61)이 형성되어 있다. 돌기 패턴(21)은 인접한 두 개의 데이터선(62)과 두 개의 게이트선(22)이 교차하여 이루는 영역인 화소 영역에 십자 모양 수 개가 세로로 연결되어 있는 형태로 배치되어 있다. 돌기 패턴(21)은 또한 상하 및 좌우 대칭을 이루고 있으며, 가로 방향 가지 중의 하나가 유지 전극선(27)과 중첩되어 있다. 이는 빛이 투과하지 못하는 요소들을 가능한 한 중첩시킴으로써 개구율 저하를 최소화하기 위함이다.A
데이터 배선(62, 65, 66) 및 돌기 패턴(61)의 위에는 보호막(70)이 형성되어 있다. 보호 절연막(70)은 적어도 소스 전극(65)과 드레인 전극(66) 사이의 채널부를 덮어 보호하는 역할을 하며, 본 실시예에 있어서는 채널부뿐만 아니라 드레인 전극(66)을 노출시키는 접촉구(74)와 데이터 패드를 노출시키는 접촉구를 제외한 데이터 배선(62, 65, 66)을 모두 덮고 있다. The
보호막(70)의 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(91)이 형성되어 있고, 게이트 패드와 유지 전극 패드 및 데이터 패드의 위에는 화소 전극(91)과 동일한 물질로 이루어진 보조 패드(도시하지 않음)가 형성되어 있다. 게이트 배선(22, 26)과 동일한 층에 형성되어 있는 돌기 패턴(21)의 영향으로 화소 전극(91)에는 돌기 패턴(21)을 따라 돌출부(P)가 형성된다.A
화소 전극(91)은 노출되어 있는 드레인 전극(66)과 접촉하여 연결되어 있으며, 좌우 측면이 일정한 간격으로 만입되어 개구부를 형성하고 있다. 개구부는 상하 및 좌우로 대칭을 이루고 있어서 화소 전극(91)을 네 개의 소영역으로 구획하고 있다. 또한 화소 전극(91)은 돌기 패턴(21)에 대하여도 상하 및 좌우로 대칭을 이루도록 배치되어 있어서 화소 전극(91)의 네 개의 소영역은 돌기 패턴(21)에 의하여 각각 4등분되어 있다. The
본 발명의 제4 실시예에 따른 액정 표시 장치용 기판에 대하여 설명한다.A substrate for a liquid crystal display device according to a fourth embodiment of the present invention will be described.
도 8은 도 6의 VII-VII'선에 대한 단면도로서 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대한 것이다.FIG. 8 is a cross-sectional view taken along line VII-VII ′ of FIG. 6 and illustrates a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment.
제4 실시예에서는 제3 실시예에 따른 액정 표시 장치용 기판에 돌기 패턴(21)을 비롯하여 데이터 배선(62, 65, 66)의 위에 감광막 패턴(81, 82)이 더 형성된다. 감광막 패턴(81, 82)은 돌기 패턴(21), 데이터 배선(62, 65, 66) 등을 형성하기 위한 사진 식각 공정에서 사용된 감광막 패턴(81, 82)을 제거하지 않고 남긴 것이다. 따라서 감광막 패턴(81, 82)은 돌기 패턴(61) 등과 동일한 평면적 형태를 가진다. In the fourth embodiment, the
감광막 패턴(81, 82)은 돌기를 높이는 역할을 하며, 이를 위해서는 감광막 패턴(81, 82)은 10,000Å 이상이 되도록 하는 것이 바람직하다. 또한 감광막 패턴(81, 82)은 후속 공정인 300°이상의 화학 기상 증착 공정 등에서 떨어져 나가는 일이 없도록 상부막 및 하부막과의 충분한 접착력을 가져야 한다. 이러한 감광성 수지로는 아크릴계 수지가 일반적으로 사용된다.The
그러면 도면을 참고로 하여 이상에서 설명한 박막 트랜지스터 기판을 사용한 액정 표시 장치의 구동 특성을 알아본다.Next, the driving characteristics of the liquid crystal display using the thin film transistor substrate described above will be described with reference to the drawings.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판을 사용한 액정 표시 장치의 단면도이다.9 is a cross-sectional view of a liquid crystal display device using a substrate for a liquid crystal display device according to a second embodiment of the present invention.
액정 표시 장치는 박막 트랜지스터 기판(10)과 그 대향 기판(200) 사이에 액정 물질(300)이 주입되어 수직 배향되어 있고, 편광판(도시하지 않음)이 상하 기판(10, 200)에 부착되어 있는 구조를 가진다. In the liquid crystal display, the
대향 기판(200)에는 공통 전극(210)과 함께 컬러 필터(도시하지 않음)와 블랙 매트릭스(도시하지 않음) 등이 형성되는 것이 보통이다. 이 때, 공통 전극(210)에는 개구 패턴이나 돌기를 형성할 필요가 없으므로 공통 전극(210)을 패터닝 함으로써 발생하는 여러 문제점이 제거된다.A color filter (not shown), a black matrix (not shown), and the like are usually formed on the
액정 표시 장치에 구동 회로를 연결하고 구동을 실시하면, 공통 전극(210)과 화소 전극(91) 사이의 전압차가 문턱 전압(Vth) 이하일 때는 액정 분자(300)가 움직이지 않으나 전압차가 Vth 이상이 되면 액정 분자(300)가 눕기 시작한다. 화소 전극(91)의 주변부에 위치한 액정 분자(300)는 프린지 필드(fringe field)에 의해 화소 전극의 중앙을 향해 기울어지고, 화소 전극(91)의 중앙부 돌기(P) 위의 액정 분자(300)는 돌기(P)에 의하여 형성된 전기장 방향의 왜곡에 의하여 주변부에 위치한 액정 분자(300)와 마찬가지로 화소 전극(91)의 중앙을 향해 기울어진다. 따라서 돌기를 중심으로 하여 도메인(domain)이 형성된다. 이 때, 본 발명의 실시예와 같은 모양으로 돌기(P)와 화소 전극(91)을 형성한다면 상하와 좌우 방향에 대하여 각각 45°로 형성되는 4개의 도메인이 형성된다. 이것이 시야각을 상하좌우 모두 일정하게 만든다.When the driving circuit is connected to the liquid crystal display and driven, when the voltage difference between the
이상과 같은 방법으로 액정 표시 장치용 기판을 제조하면, 통상의 수직 배향 액정 표시 장치에 비하여 공정을 전혀 추가하지 않고도 개구 패턴과 돌기를 형성하여 광시야각을 확보할 수 있고, 상판의 공통 전극을 패터닝하지 않아도 되므로 공통 전극 전압이 증가하거나 고가의 오버코트(overcoat)막을 형성해야 하는 등의 문제점이 해소된다. If the substrate for a liquid crystal display device is manufactured by the above method, compared with a normal vertical alignment liquid crystal display device, opening pattern and protrusion can be formed and a wide viewing angle can be ensured without adding a process at all, and the common electrode of a top plate is patterned. This eliminates the problem of increasing the common electrode voltage or forming an expensive overcoat film.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990062917A KR100612993B1 (en) | 1999-12-27 | 1999-12-27 | Liquid crystal displays and panels for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990062917A KR100612993B1 (en) | 1999-12-27 | 1999-12-27 | Liquid crystal displays and panels for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010060521A KR20010060521A (en) | 2001-07-07 |
KR100612993B1 true KR100612993B1 (en) | 2006-08-14 |
Family
ID=19630303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990062917A KR100612993B1 (en) | 1999-12-27 | 1999-12-27 | Liquid crystal displays and panels for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100612993B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695298B1 (en) * | 2000-08-29 | 2007-03-14 | 삼성전자주식회사 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
KR100895310B1 (en) * | 2002-10-25 | 2009-05-07 | 삼성전자주식회사 | Thin film transistor array panel |
KR100980011B1 (en) * | 2003-07-23 | 2010-09-03 | 삼성전자주식회사 | Thin film transistor panel for liquid crystal display having multi domain |
JP4193792B2 (en) * | 2004-11-30 | 2008-12-10 | エプソンイメージングデバイス株式会社 | LCD panel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06235939A (en) * | 1993-02-12 | 1994-08-23 | Hitachi Ltd | Liquid crystal display device and its manufacture |
JPH0954318A (en) * | 1995-08-16 | 1997-02-25 | Nec Corp | Reflection type liquid crystal display device and its production |
KR19990037368A (en) * | 1997-10-27 | 1999-05-25 | 가나이 쓰도무 | Reflective LCD |
KR20000014534A (en) * | 1998-08-21 | 2000-03-15 | 윤종용 | Optical view angle lcd |
-
1999
- 1999-12-27 KR KR1019990062917A patent/KR100612993B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06235939A (en) * | 1993-02-12 | 1994-08-23 | Hitachi Ltd | Liquid crystal display device and its manufacture |
JPH0954318A (en) * | 1995-08-16 | 1997-02-25 | Nec Corp | Reflection type liquid crystal display device and its production |
KR19990037368A (en) * | 1997-10-27 | 1999-05-25 | 가나이 쓰도무 | Reflective LCD |
KR20000014534A (en) * | 1998-08-21 | 2000-03-15 | 윤종용 | Optical view angle lcd |
Also Published As
Publication number | Publication date |
---|---|
KR20010060521A (en) | 2001-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8379177B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
KR100333983B1 (en) | thin film transistor array panel for liquid crystal display having wide viewing angle and manufacturing method thereof | |
US7245332B2 (en) | Liquid crystal display having first and second drain electrodes connected to a pixel electrode and manufacturing method thereof | |
KR100829785B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device | |
KR101112539B1 (en) | Liquid crystal display having multi domain and panel for the same | |
KR100612995B1 (en) | A liquid crystal display and a thin film transistor array panel for the same | |
US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
KR20060024940A (en) | Organic thin film transistor and method of fabricating the same | |
KR101071257B1 (en) | Multi-domain thin film transistor array panel and liquid crystal display including the same | |
US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100345959B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
KR100848108B1 (en) | liquid crystal display, thin film transistor array plate and method for fabricating the plate | |
KR100612993B1 (en) | Liquid crystal displays and panels for the same | |
JP2005182048A (en) | Multi-domain thin-film transistor display plate and liquid crystal display including same | |
KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100650400B1 (en) | array panel of liquid crystal display device and manufacturing method thereof | |
JPH11295760A (en) | Array substrate for display device and manufacture thereof | |
KR20020011574A (en) | array panel for liquid crystal display and fabricating method of the same | |
KR100635945B1 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
KR20010091686A (en) | a manufacturing method of a thin film transistor array panel for a liquid crystal display | |
KR20000060801A (en) | liquid crystal displays and manufacturing method thereof | |
KR100529574B1 (en) | Planar drive type liquid crystal display device and manufacturing method thereof | |
KR100623985B1 (en) | Liquid crystal displays and panels for the same | |
KR100777691B1 (en) | liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |