KR100895310B1 - Thin film transistor array panel - Google Patents
Thin film transistor array panel Download PDFInfo
- Publication number
- KR100895310B1 KR100895310B1 KR1020020065493A KR20020065493A KR100895310B1 KR 100895310 B1 KR100895310 B1 KR 100895310B1 KR 1020020065493 A KR1020020065493 A KR 1020020065493A KR 20020065493 A KR20020065493 A KR 20020065493A KR 100895310 B1 KR100895310 B1 KR 100895310B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- metal pattern
- sustain
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000003860 storage Methods 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 57
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 239000011241 protective layer Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1323—Arrangements for providing a switchable viewing angle
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 기판은 투명한 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 채널을 형성하기 위한 반도체층, 반도체층의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 데이터 배선, 데이터 배선 위에 형성되어 있으며 데이터 배선의 소정 영역을 노출하는 접촉구를 가지는 보호층, 보호층 위에 형성되어 있으며 접촉구를 통해 데이터 배선과 연결되어 있고, 다수의 소부분을 포함하는 화소 전극, 및 소부분 사이에 형성되어 있는 돌기를 포함하고, 데이터 배선의 일부분 및 돌기는 제1 금속 패턴 및 제3 금속 패턴이 제2 금속 패턴을 감싸도록 형성되어 있고, 데이터 배선의 일부분 및 돌기를 제외한 부분은 제1 금속 패턴 및 제3 금속 패턴의 이중층으로 되어 있다.The thin film transistor substrate according to the present invention includes a transparent insulating substrate, a gate wiring formed on the insulating substrate, a gate insulating layer formed on the gate wiring, a semiconductor layer formed on the gate insulating layer to form a channel, and a predetermined region of the semiconductor layer. Except for a resistive contact layer formed in the same planar pattern as the semiconductor layer, a data wiring formed on the ohmic contact layer, a protective layer formed on the data wiring and having a contact hole exposing a predetermined area of the data wiring, protective layer A pixel electrode formed thereon and connected to the data wiring through the contact hole, the pixel electrode including a plurality of small portions, and projections formed between the small portions, wherein the portions and the projections of the data wiring are formed of a first metal pattern and The third metal pattern is formed to surround the second metal pattern, and the data wiring The part except the part and the protrusion is a double layer of the first metal pattern and the third metal pattern.
액정표시장치, 박막트랜지스터기판, 유지전극, 전계, 도메인LCD, thin film transistor substrate, sustain electrode, electric field, domain
Description
도 1a는 본 발명에 따른 박막 트랜지스터 기판의 배치도이다.1A is a layout view of a thin film transistor substrate according to the present invention.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A.
도 2a 내지 도 6a는 본 발명에 따른 박막 트랜지스터 기판을 제조하는 방법을 순서대로 도시한 단면도이다.2A through 6A are cross-sectional views sequentially illustrating a method of manufacturing a thin film transistor substrate according to the present invention.
도 2b 내지 도 6b는 도 2a 내지 도 6b의 각 절단선에 대한 단면도이다.2B to 6B are cross-sectional views of each cut line of FIGS. 2A to 6B.
도 7a는 본 발명에 따른 색필터 기판의 배치도이다.7A is a layout view of a color filter substrate according to the present invention.
도 7b는 도 7a의 VIIb-VIIb'선에 대한 단면도이다. FIG. 7B is a cross-sectional view taken along the line VIIb-VIIb ′ of FIG. 7A.
도 8은 본 발명에 따른 액정 표시 장치의 배치도이다.8 is a layout view of a liquid crystal display according to the present invention.
※도면의 주요 부분에 대한 간략한 설명 ※※ Brief description of the main parts of the drawings ※
110 : 기판 121, 123 : 게이트 배선110:
131, 133a, 133b, 133c, 133d : 유지 전극 배선131, 133a, 133b, 133c, and 133d: sustain electrode wiring
150, 151, 153 : 반도체층 161, 163, 165 : 저항성 접촉층150, 151, 153:
171a, 171b, 171c, 173a, 173c, 175a, 175c : 데이터 배선171a, 171b, 171c, 173a, 173c, 175a, 175c: data wiring
190a, 190b, 190c, 190d, 191a, 191b : 화소 전극190a, 190b, 190c, 190d, 191a, 191b: pixel electrode
280a, 280b, 280c : 돌기 280a, 280b, 280c: protrusion
본 발명은 액정 표시 장치용 박막 트랜지스터 기판에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 소 도메인으로 분할하는 박막 트랜지스터 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistor substrates for liquid crystal displays, and more particularly, to thin film transistor substrates that divide a pixel region into a plurality of small domains in order to obtain a wide viewing angle.
액정 표시 장치는 일반적으로 기준 전극과 색 필터(color filter)등이 형성되어 있는 색필터 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 기준 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다. 이 때, 색필터 기판의 위와 박막 트랜지스터 기판의 아래에는 각각 편광판이 설치되어 있어서 액정층을 통과하여 나오는 빛의 편광 상태에 따라서 빛의 투과율이 변동되도록 되어 있다. In general, a liquid crystal display device injects a liquid crystal material between a color filter substrate on which a reference electrode and a color filter are formed, and a thin film transistor substrate on which a thin film transistor and a pixel electrode are formed. By applying different potentials to the electric field to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is an apparatus that represents the image. At this time, a polarizing plate is provided above the color filter substrate and below the thin film transistor substrate so that the light transmittance is varied according to the polarization state of the light passing through the liquid crystal layer.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 기준 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the reference electrode that is the opposite electrode thereof. This is becoming potent.
개구 패턴을 형성하는 방법은 화소 전극과 기준 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용 하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이다.The method of forming the opening pattern is a method of widening the viewing angle by forming opening patterns on the pixel electrode and the reference electrode, respectively, and adjusting the direction in which the liquid crystal molecules lie down by using a fringe field formed by the opening patterns.
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 기준 전극 위에 각각 돌기를 형성하여 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다. 이러한 돌기를 형성하기 위해서는 별도의 공정을 진행하여 형성한다. The protrusions are formed by forming protrusions on the pixel electrode and the reference electrode formed on the upper and lower substrates, respectively, to adjust the lying direction of the liquid crystal molecules using an electric field distorted by the protrusions. In order to form such protrusions, a separate process is performed to form.
따라서 본 발명은 돌기를 형성하기 위한 추가의 공정을 진행하지 않고도 돌기를 형성할 수 있는 방법 및 그를 이용한 박막 트랜지스터 기판, 액정 표시 장치를 제공하는 것을 목적으로 한다. Accordingly, an object of the present invention is to provide a method capable of forming a protrusion without further processing for forming the protrusion, a thin film transistor substrate and a liquid crystal display device using the same.
이러한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 투명한 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 채널을 형성하기 위한 반도체층, 반도체층의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 데이터 배선, 데이터 배선 위에 형성되어 있으며 데이터 배선의 소정 영역을 노출하는 접촉구를 가지는 보호층, 보호층 위에 형성되어 있으며 접촉구를 통해 데이터 배선과 연결되어 있고, 다수의 소부분을 포함하는 화소 전극, 및 소부분 사이에 형성되어 있는 돌기를 포함하고, 데이터 배선의 일부분 및 돌기는 제1 금속 패턴 및 제3 금속 패턴이 제2 금속 패턴을 감싸도록 형성되어 있고, 데이터 배선의 일부분 및 돌기를 제외한 부분은 제1 금속 패턴 및 제3 금속 패턴의 이중층으로 되어 있다. The thin film transistor substrate according to the present invention for achieving the above object is a transparent insulating substrate, a gate wiring formed on the insulating substrate, a gate insulating layer formed on the gate wiring, a semiconductor layer formed on the gate insulating layer to form a channel A resistive contact layer formed in the same planar pattern as the semiconductor layer except for a predetermined region of the semiconductor layer, a data line formed on the ohmic contact layer, and a contact hole formed on the data line and exposing a predetermined region of the data line. The branch includes a protective layer, a pixel electrode formed on the protective layer and connected to the data wiring through a contact hole, the pixel electrode including a plurality of small portions, and projections formed between the small portions, and a portion and the projections of the data wiring. The first metal pattern and the third metal pattern to surround the second metal pattern A portion of the data line and portions except protrusions are formed of a double layer of the first metal pattern and the third metal pattern.
여기서 기판 위에 형성되어 있으며, 게이트 배선과 평행한 유지 전극선, 유지 전극선에 연결되며 데이터 배선과 평행한 제1 유지 전극, 제1 유지 전극과 연결되어 있으며 게이트 배선과 평행한 제2 및 제3 유지 전극, 제2 및 제3 유지 전극을 연결하고 제1 유지 전극과 평행한 제4 유지 전극을 포함하여 이루어지는 유지 전극 배선을 더 포함한다. The first and second storage electrodes may be formed on the substrate, and may be parallel to the gate wirings, the first storage electrodes connected to the storage electrode lines, and parallel to the data wirings. And a sustain electrode wiring connecting the second and third sustain electrodes and including a fourth sustain electrode parallel to the first sustain electrode.
그리고 화소 전극은 제1 내지 제3 소부분으로 이루어져 있고 제1 소부분과 제2 소부분은 제2 유지 전극을 사이에 두고 분리되도록 형성되어 있으며, 제2 소부분과 제3 소부분은 제3 유지 전극을 사이에 두고 분리되도록 형성되어 있다. The pixel electrode may include first to third small portions, and the first small portion and the second small portion may be separated from each other with the second storage electrode interposed therebetween. It is formed so that a sustain electrode may be isolate | separated.
또한, 돌기는 제2 유지 전극 또는 제3 유지 전극과 대응하는 저항성 접촉층 위에 형성되는 것이 바람직하다. Further, the protrusion is preferably formed on the ohmic contact layer corresponding to the second sustain electrode or the third sustain electrode.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그의 제조 방법에 대해서 설명한다. Next, a thin film transistor substrate and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings.
도 1a는 각각 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다. 1A is a layout view of a thin film transistor substrate according to an exemplary embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line Ib-Ib ′ of FIG. 1A.
도시한 바와 같이, 유리 등의 투명한 절연 기판(110) 위에 게이트 배선(121, 123) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)이 형성되어 있다. 게이트 배선(121, 123)은 가로 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123), 게이트선(121)의 일단에 형성되어 있는 게이트 패드(도시하지 않음)를 포함한다.
As shown in the drawing,
그리고 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 게이트선(121)과 평행하게 형성된 유지 전극선(131), 유지 전극선(131)과 직접 연결되어 있으며 세로 방향으로 형성되어 있는 제1 유지 전극(133a), 제1 유지 전극(133a)과 연결되어 있으며 유지 전극선(131)과 평행하게 형성되어 있는 제2 및 제3 유지 전극(133b, 133c), 제2 및 제3 유지 전극(133b, 133c)과 연결되어 있으며 제1 유지 전극(133a)과 평행하도록 형성되어 있는 제4 유지 전극(133d)을 포함하여 이루어진다. 게이트 배선(121, 123)과 유지 전극 배선(131, 133a, 133b, 133c, 133d) 위에는 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140)의 소정 영역 위에는 비정질 규소로 이루어진 반도체층(150, 151, 154)이 형성되어 있다. The
반도체층(150, 151, 154)은 게이트 전극(123) 상부에 위치하는 박막 트랜지스터의 채널부(154)와 세로 방향으로 길게 뻗어 있으며 채널부(154)를 상하로 연결하고 있는 데이터선부(151), 유지 전극(133a, 133b, 133c, 133d)의 소정 영역에 형성되어 있는 돌기부(150)를 포함한다. 반도체층(150, 151, 154)의 위에는 저항성 접촉층(160, 161, 163, 165)이 형성되어 있다. 저항성 접촉층(160, 161, 163, 165)은 돌기부 아래에 형성되어 있는 돌기부 접촉층(160), 채널부(154) 위에서 양쪽으로 분리되어 소스부 접촉층(163)과 드레인부 접촉층(165)을 이루는 점을 제외하고는 반도체층(151, 154)과 동일한 평면 패턴을 가진다. 여기서 저항성 접촉층(161, 163, 165)은 N형 불순물이 고농도로 도핑된 비정질 규소로 이루어져 있다. The
저항성 접촉층(160, 161, 163, 165) 위에는 데이터 배선(171, 173, 175)이 형성되어 있다. 데이터 배선(171, 173, 175)은 게이트선(121)과 교차하며 화소 영 역을 정의하는 데이터선(171), 데이터선(171)의 분지로 소스부 접촉층(163) 위에 형성되어 있는 소스 전극(173), 소스 전극(173)과 대향되며 드레인 접촉층(165) 위에 형성되어 있는 드레인 전극(175), 데이터선(171)의 일단에 형성되어 외부 회로와 연결하기 위한 데이터 패드(도시하지 않음)가 형성되어 있다. 드레인 전극(175)은 화소 전극(190a, 190b, 190c, 191a, 191b)과 연결되며, 드레인 전극(175)의 일부는 화소 전극(190a, 190b, 190c, 191a, 191b)과 연결되는 부분으로 드레인 접촉층(165)을 벗어난 영역까지 연장되어 있다. Data lines 171, 173, and 175 are formed on the
그리고 돌기부(150) 위에 돌기(280a, 280b, 280c)가 형성되어 있다. 데이터 배선의 일부분(171) 및 돌기(280)는 클래드 구조로 형성되어 있다. 즉, 제1 금속 패턴(171a, 280a) 및 제3 금속 패턴(171c, 280c)이 제2 금속 패턴(171b, 280b)을 감싸는 구조로 형성되어 있다. 데이터 배선의 일부분(171)을 제외한, 즉 소스 전극(173) 및 드레인 전극(175) 영역은 제1 금속 패턴(173a)과 제3 금속 패턴(173c)의 이중층으로 형성되어 있다. The
데이터 배선(171, 173, 175) 및 돌기(280a, 280b, 280c)의 위에는 드레인 전극(175)을 노출시키는 접촉구(181)를 가지는 보호층(180)이 형성되어 있고, 보호층(180)의 위에는 접촉구(181)를 통하여 드레인 전극(175)과 연결되어 있는 화소 전극(190a, 190b, 190c)이 형성되어 있다. 화소 전극(190a, 190b, 190c)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다.A
이 때, 화소 전극(190a, 190b, 190c)은 제1 내지 제3 소부분(190a, 190b, 190c)으로 분리되어 있으며 이들 제1 내지 제3 소부분은 연결부(191a, 191b)를 통하여 서로 연결되어 되어 있다. 제1 소부분(190a)은 유지 전극선(131)과 제1, 2 및 4 유지 전극(133a, 133b, 133d)에 의해 정의 되는 제1 영역(A) 내에 형성되어 있다. 제1 소부분(190a)은 네 모서리가 잘려나간(이하 모따기라 한다.) 직사각형 형태로 형성되어 있다. 제2 소부분(190b)은 제1 소부분(190a)과 동일한 형태로 제1 내지 제4 유지 전극(133a, 133b, 133c, 133d)에 의해 정의되는 제2 영역(B)에 형성되어 있다. 그리고 제2 소부분(190b)은 제1 소부분(190a)과 제1 연결부(191a)를 통해 연결되어 있다. In this case, the
제3 소부분(190c)은 제1, 3, 4 유지 전극(133a, 133c, 133d) 및 게이트선(121)에 의해 정의되는 제3 영역(C)에 모따기 된 직사각형 형태로 형성되어 있다. 그리고 제3 소부분(190c)은 제2 소부분(190b)과 제2 연결부(191b)를 통해 연결되어 있다. 제1 및 제2 소부분(190a, 190b)은 데이터선(171)과 나란한 변이 게이트선(121)과 나란한 변에 비해 짧고, 제3 소부분(190c)은 그 반대로 데이터선(171)과 나란한 변이 게이트선(121)과 나란한 변에 비해 길게 형성되어 있다. 또한, 제1 및 제2 소부분(190a, 190b)은 제1 및 제4 유지 전극(133a, 133d) 또는 유지 전극선(131)과 일부 중첩되어 있으나 제3 소부분(190c)은 유지 전극 배선(131, 133a, 133b, 133c, 133d)과 중첩되지 않는다. 유지 전극 배선(131, 133a, 133b, 133c, 133d)에는 후술하는 색필터 기판의 기준 전극의 전위가 인가되는 것이 일반적이다. The third
이러한 박막 트랜지스터 기판을 형성하는 방법을 첨부한 도면을 참조하여 설명한다. 도 2a 내지 도 5a는 본 발명에 따른 박막 트랜지스터 기판을 형성하는 방법을 순서대로 도시한 배치도이고, 도 2b내지 도 5b는 각각 도 2a 내지 도 5a의 절단선에 대한 단면도이다. A method of forming such a thin film transistor substrate will be described with reference to the accompanying drawings. 2A to 5A are layout views sequentially illustrating a method of forming a thin film transistor substrate according to the present invention, and FIGS. 2B to 5B are cross-sectional views taken along cut lines of FIGS. 2A to 5A, respectively.
먼저 도 2a 내지 도 2b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속층을 형성한 후 패터닝하여 게이트 배선(121, 125) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)을 형성한다. 그리고 이들 위에 질화 규소와 같은 절연 물질로 게이트 절연층(140)을 형성한다. First, as shown in FIGS. 2A to 2B, a metal layer is formed on the transparent insulating
도 3a 내지 도 3b에 도시한 바와 같이, 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층을 형성한 후 동시에 패터닝하여 반도체층(151, 154), 저항성 접촉층(160, 160A, 161)을 형성한다. 저항성 접촉층(160, 160A, 161)은 채널부(160A)가 연결되어 있다. As shown in FIGS. 3A to 3B, an amorphous silicon layer without an impurity doped and an amorphous silicon layer doped with an impurity are formed on the
도 4a 내지 도 4b에 도시한 바와 같이, 저항성 접촉층(160A, 161) 위에 제1 금속층(701), 제2 금속층(702)를 증착한 후 제2 금속층(702)을 패터닝하여 제2 금속 패턴(171b, 280b)을 형성한다. 그리고 제2 금속 패턴(171b, 280b) 위에 제3 금속층(703)을 형성한다. As shown in FIGS. 4A to 4B, after depositing the
도 5a 내지 도 5b에 도시한 바와 같이, 제3 금속층(703) 및 제1 금속층(701)을 동시에 패터닝하여 제1 금속 패턴(173a, 175a), 제3 금속 패턴(173c, 175c)으로 이루어지는 소스 전극(173), 드레인 전극(175)과 제1 내지 제3 금속 패턴(171a, 171b, 171c, 280a, 280b, 280c)으로 이루어지는 데이터선(171a, 171b, 171c) 및 돌기(280a, 280b, 280c)를 형성한다. 제1 및 제3 금속층(701, 703)은 크롬으로 형성하고, 제2 금속층은 저항이 낮은 알루미늄 또는 은을 사용한다. As shown in FIGS. 5A to 5B, the
돌기(280a, 280b, 280c)는 유지 전극 배선(131, 133a, 133b, 133c, 133d)과 대응하는 소정 영역에 형성한다. 즉, 제2 및 제3 유지 전극(133b, 133c)과 대응하는 영역에 형성한다.The
그리고 데이터 배선을 마스크로 저항성 접촉층의 채널부(160A)를 식각하여 소스부 접촉층(163) 및 드레인 접촉층(165)을 분리하여 저항성 접촉층(160, 161, 163, 165)을 완성한다. The
도 6a 내지 도 6b에 도시한 바와 같이, 데이터 배선(171, 173, 175) 및 돌기(280a, 280b, 280c) 위에 드레인 전극(175)을 노출하는 제1 접촉구(181)를 가지는 보호층(180)을 형성한다. 6A to 6B, a protective layer having a
이후 보호층 위에 투명한 도전층을 형성한 후 패터닝하여 제1 내지 제3 소부분(190a, 190b, 190c)과 이들을 연결하는 연결부(191a, 191b)를 가지는 화소 전극(190)을 형성한다.(도 1a 내지 도 1b 참조) 화소 전극(190)은 제1 접촉구(181)를 통해 드레인 전극(175)과 연결된다. Thereafter, a transparent conductive layer is formed on the passivation layer, and then patterned to form the
이상 설명한 박막 트랜지스터 기판이 포함된 액정 표시 장치를 설명한다. 도 7a는 본 발명에 따른 액정 표시 장치에 포함되는 색필터 기판의 배치도이고, 도 7b는 도 7a의 VIIb-VIIb'선에 대한 단면도이고, 도 8은 본 발명에 따른 액정 표시 장치의 배치도이다. The liquid crystal display device including the thin film transistor substrate described above will be described. FIG. 7A is a layout view of a color filter substrate included in the liquid crystal display according to the present invention, FIG. 7B is a cross-sectional view taken along line VIIb-VIIb ′ of FIG. 7A, and FIG. 8 is a layout view of the liquid crystal display according to the present invention.
먼저 도 7a 및 도 7b에 도시한 바와 같이, 색필터 기판은 유리 등으로 이 루어진 투명한 기판(210) 위에 크롬/산화 크롬 이중층으로 이루어진 블랙 매트릭스(220)가 화소 영역을 정의하고 있다. 화소 영역은 박막 트랜지스터 기판의 화소 영역과 대응한다. 각 화소 영역에는 색 필터(230)가 형성되어 있다. 색필터(230)는 적, 청, 녹색 색필터가 교대로 형성되며 일방향으로는 동일한 색필터가 형성된다. 도 7은 하나의 화소 영역에 형성되어 있는 색필터를 도시하였다. First, as illustrated in FIGS. 7A and 7B, the
색필터(230) 위에는 투명한 도전체로 이루어진 기준 전극(270)이 기판(210) 전면에 형성되어 있다. 이 때, 기준 전극(270)은 제1 내지 제3 개구부(271, 272, 273)를 가지고 있다. 제1 개구부(271)는 화소 영역의 하반부를 좌우로 양분하고 있고, 제2 개구부(272)와 제3 개구부(273)는 화소 영역의 상반부를 3분하고 있다. 각 개구부(271, 272, 273)의 양끝 부분은 점점 확장되어 이등변 삼각형 모양을 이루고 있다. 여기서 블랙 매트릭스(220)는 유기 물질로 형성할 수도 있으며, 색필터(230)는 기술된 박막 트랜지스터 기판에 형성할 수도 있다.The
그럼 도 8을 참조하여 기 설명한 색필터 기판 및 박막 트랜지스터 기판을 포함하는 액정 표시 장치를 설명한다. 먼저 도 2a에 도시한 박막 트랜지스터 기판과 도 7a에 도시한 색필터 기판을 정렬하여 결합하고, 두 기판 사이에 액정 물질을 주입하여 수직으로 배향한다. 여기서 두 개의 편광판을 두 기판의 외부에 그 편광축이 서로 직교하도록 배치하면 도시한 액정 표시 장치가 된다. Next, a liquid crystal display including the color filter substrate and the thin film transistor substrate described above will be described with reference to FIG. 8. First, the thin film transistor substrate illustrated in FIG. 2A and the color filter substrate illustrated in FIG. 7A are aligned and combined, and a liquid crystal material is injected between the two substrates to align them vertically. Here, the two polarizing plates are disposed outside the two substrates such that their polarization axes are perpendicular to each other to form a liquid crystal display.
두 기판을 정렬하면 박막 트랜지스터 기판의 화소 전극의 각 소부분(190a, 190b, 190c)과 색필터 기판의 기준 전극(270)에 형성되어 있는 개구부(271, 272, 273)가 중첩하여 화소 영역을 다수의 도메인으로 분할한다. 따라서 돌기(280a, 280b, 280c)를 중심으로 돌기와 기준 전극 사이에 프린지(fringe) 필드가 형성되어 액정이 일정하게 기울어지도록 한다. When the two substrates are aligned, the
이상 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements using the basic concept of the present invention as defined in the following claims are also within the scope of the present invention. It belongs to.
이상 설명한 바와 같이 클래드 구조의 데이터 배선을 형성할 때 액정의 배향을 결정할 수 있는 돌기를 동시에 형성함으로써 돌기를 형성하기 위한 공정을 생략하여 전체 공정을 줄일 수 있다. 또한 돌기에 기준 전극 등의 전압을 인가하여 텍스처(texture)의 형성을 억제할 수 있다.
As described above, when the data wiring of the clad structure is formed, the processes for forming the protrusions can be omitted by simultaneously forming the protrusions for determining the orientation of the liquid crystal, thereby reducing the overall process. In addition, the formation of a texture can be suppressed by applying a voltage such as a reference electrode to the protrusion.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020065493A KR100895310B1 (en) | 2002-10-25 | 2002-10-25 | Thin film transistor array panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020065493A KR100895310B1 (en) | 2002-10-25 | 2002-10-25 | Thin film transistor array panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040036824A KR20040036824A (en) | 2004-05-03 |
KR100895310B1 true KR100895310B1 (en) | 2009-05-07 |
Family
ID=37335464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020065493A KR100895310B1 (en) | 2002-10-25 | 2002-10-25 | Thin film transistor array panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100895310B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101502836B1 (en) * | 2008-03-21 | 2015-03-16 | 삼성디스플레이 주식회사 | Liquid crystal display panel |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079182A (en) * | 1998-04-02 | 1999-11-05 | 구본준, 론 위라하디락사 | LCD and its manufacturing method |
JP2000193979A (en) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | Liquid crystal display device and its production |
KR20010005224A (en) * | 1999-06-30 | 2001-01-15 | 윤종용 | a vertically-aligned liquid crystal display and a manufacturing method thereof |
KR20010027685A (en) * | 1999-09-15 | 2001-04-06 | 윤종용 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
KR20010060521A (en) * | 1999-12-27 | 2001-07-07 | 윤종용 | Liquid crystal displays and panels for the same |
-
2002
- 2002-10-25 KR KR1020020065493A patent/KR100895310B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079182A (en) * | 1998-04-02 | 1999-11-05 | 구본준, 론 위라하디락사 | LCD and its manufacturing method |
JP2000193979A (en) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | Liquid crystal display device and its production |
KR20010005224A (en) * | 1999-06-30 | 2001-01-15 | 윤종용 | a vertically-aligned liquid crystal display and a manufacturing method thereof |
KR20010027685A (en) * | 1999-09-15 | 2001-04-06 | 윤종용 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
KR20010060521A (en) * | 1999-12-27 | 2001-07-07 | 윤종용 | Liquid crystal displays and panels for the same |
Also Published As
Publication number | Publication date |
---|---|
KR20040036824A (en) | 2004-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100961946B1 (en) | A vertically aligned mode liquid crystal display | |
TWI390317B (en) | Liquid crystal display and thin film transistor array panel thereof | |
JP2001021894A (en) | Liquid crystal display device | |
US20070153206A1 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
KR20050001707A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR20130123767A (en) | Liquid crystal display | |
KR100569718B1 (en) | Multi-domain liquid crystal display | |
KR20050077571A (en) | Multi-domain liquid crystal display | |
KR101007206B1 (en) | Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same | |
JP2005182048A (en) | Multi-domain thin-film transistor display plate and liquid crystal display including same | |
US20060152655A1 (en) | Thin film transistor array panel | |
KR101146490B1 (en) | In Plane Switching Mode Display device and the fabrication method thereof | |
KR101061848B1 (en) | Thin film transistor panel and multi-domain liquid crystal display including the same | |
KR20100092772A (en) | Array substrate and display apparatus having the same | |
KR20060018401A (en) | Multi-domain liquid crystal display | |
KR100895310B1 (en) | Thin film transistor array panel | |
KR20020050021A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR101071254B1 (en) | Thin film transistor panel and multi-domain liquid crystal display including the same | |
KR101071253B1 (en) | Multi-domain liquid crystal display and thin film transistor panel thereof | |
KR101054337B1 (en) | Thin Film Transistor Display Panels for Display Devices | |
KR20040057785A (en) | Liquid Crystal Display Device | |
KR100816331B1 (en) | Vertically aligned mode liquid crystal display | |
KR100767371B1 (en) | A vertically aligned mode liquid crystal display | |
KR101399154B1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR100956342B1 (en) | Thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |