KR20010027685A - Thin film transistor array panel for liquid crystal display and manufacturing method of the same - Google Patents

Thin film transistor array panel for liquid crystal display and manufacturing method of the same Download PDF

Info

Publication number
KR20010027685A
KR20010027685A KR1019990039556A KR19990039556A KR20010027685A KR 20010027685 A KR20010027685 A KR 20010027685A KR 1019990039556 A KR1019990039556 A KR 1019990039556A KR 19990039556 A KR19990039556 A KR 19990039556A KR 20010027685 A KR20010027685 A KR 20010027685A
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
line
forming
Prior art date
Application number
KR1019990039556A
Other languages
Korean (ko)
Other versions
KR100345959B1 (en
Inventor
김동규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990039556A priority Critical patent/KR100345959B1/en
Publication of KR20010027685A publication Critical patent/KR20010027685A/en
Application granted granted Critical
Publication of KR100345959B1 publication Critical patent/KR100345959B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

PURPOSE: A thin film transistor substrate is provided to be capable of adjusting the height of a protrusion by forming the protrusion with a photosensitive organic film. CONSTITUTION: A gate line(22) is formed on an insulation substrate, and a gate insulating film is formed on the gate line. A semiconductor layer(40) is formed on the gate insulating film so that a part of the gate line is overlapped with the semiconductor layer. A contact layer is formed on the semiconductor layer and is divided into both sides with the gate electrode in the center. A source electrode(65) is formed on one side of the contact layer, and a drain electrode(66) is formed on the other side of the contact layer. A data line(62) is formed on the gate insulating film so as to be intersected with the gate line and is connected to the source electrode. A passivation insulating film(82) covers the semiconductor layer between the source electrode and the drain electrode and is made of a photosensitive organic insulation material. A protrusion(81) is made of the same material as the photosensitive organic insulating film and is formed at a pixel region. A pixel electrode(91) is formed on the protrusion and is connected with the drain electrode.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL FOR LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF THE SAME}Thin film transistor substrate for liquid crystal display device and manufacturing method therefor {THIN FILM TRANSISTOR ARRAY PANEL FOR LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF THE SAME}

본 발명은 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판에 관한 것으로서, 특히 화소 전극에 개구 패턴과 돌기를 형성하는 수직 배향 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a thin film transistor substrate used therein, and more particularly, to a vertically aligned liquid crystal display device forming an opening pattern and a projection in a pixel electrode, and a thin film transistor substrate used therein.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the common electrode opposite thereto is performed. This is becoming potent.

종래의 개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.In the conventional method of forming the opening pattern, an opening pattern is formed on the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. There is this.

그러나 이 경우에는 컬러 필터 위에 형성되어 있는 ITO(indium tin oxide)로 이루어진 공통 전극을 사진 식각(photolithography) 공정을 사용하여 패터닝(patterning)해야 하므로 사진 식각 공정이 추가된다.However, in this case, since the common electrode made of indium tin oxide (ITO) formed on the color filter is patterned by using photolithography, a photolithography process is added.

또 컬러 필터 위에 스퍼터링(sputtering)으로 증착된 ITO와 컬러 필터 수지(resin)와의 접착력이 좋지 않아서 공통 전극의 식각에 있어서 정밀도가 떨어진다. 또 ITO 식각시 컬러 필터가 노출되면서 손상을 입는 문제가 있어서 이를 방지하기 위하여는 컬러 필터 위에 신뢰성 있는 유기 절연막(overcoat 막)을 코팅(coating)해야 하는데 이 오버코트막의 가격이 비싼 문제점이 있다. 오버코트막을 형성하면 공통 전극이 크롬(Cr) 등으로 형성되는 블랙 매트릭스(black matrix)와 직접 접촉하지 못하므로 저항이 증가하여 플리커(flicker) 불량이 심해지는 등의 문제도 발생한다.In addition, the adhesion between the ITO deposited on the color filter by sputtering and the color filter resin is not good, so that the precision of the common electrode is inferior. In addition, there is a problem that damage occurs when the color filter is exposed during ITO etching, in order to prevent this, a reliable organic insulating film (overcoat film) must be coated on the color filter. However, there is a problem that the overcoat film is expensive. When the overcoat layer is formed, the common electrode may not directly contact a black matrix formed of chromium (Cr) or the like, thereby causing a problem such as an increase in resistance and severe flicker defects.

또한, 공통 전극에 개구 패턴이 형성되므로 공통 전극의 저항 증가가 가중된다.In addition, since an opening pattern is formed in the common electrode, an increase in resistance of the common electrode is increased.

한편 상하 기판의 정렬시 상판의 공통 전극에 형성된 개구 패턴과 하판의 화소 전극에 형성된 개구 패턴을 정확히 정렬해야하는 어려움도 따른다.On the other hand, when the upper and lower substrates are aligned, the opening pattern formed on the common electrode of the upper plate and the opening pattern formed on the pixel electrode of the lower plate also have difficulty in accurately aligning.

돌기를 형성하는 방법은, 도 1에 나타낸 바와 같이, 상하 기판(1, 2) 위에 형성되어 있는 화소 전극(3)과 공통 전극(4) 위에 각각 돌기(6, 7)를 형성하여 둠으로써 돌기(6, 7)에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.As shown in FIG. 1, the projection is formed by forming projections 6 and 7 on the pixel electrodes 3 and the common electrode 4 formed on the upper and lower substrates 1 and 2, respectively. It is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by (6, 7).

이러한 방식에 있어서는 상하 기판(1, 2) 돌기를 형성하는 공정이 추가되어야 하므로 생산비용이 증가하고 상하의 돌기(6, 7)를 정확히 정렬해야 하는 문제점이 있다.In this manner, a process of forming protrusions of the upper and lower substrates 1 and 2 has to be added, and thus there is a problem in that the production cost increases and the upper and lower protrusions 6 and 7 must be aligned correctly.

또 다른 방법으로는, 도 2에 나타낸 바와 같이, 하부 기판(1) 위에 형성되어 있는 화소 전극(3)에는 개구 패턴(7)을 형성하고 상부 기판(2)에 형성되어 있는 공통 전극(4) 위에는 돌기(6)를 형성하여 개구 패턴(7)과 돌기(6)에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향으로 조절함으로써 도메인을 형성하는 방식이다.As another method, as shown in FIG. 2, an opening pattern 7 is formed on the pixel electrode 3 formed on the lower substrate 1, and the common electrode 4 formed on the upper substrate 2. The protrusion 6 is formed on the top to form a domain by adjusting the opening pattern 7 and the fringe field formed by the protrusion 6 in the lying direction of the liquid crystal.

이러한 방식 역시 공통 전극(4) 위에 돌기(6)를 형성하는 공정이 추가되어야 함은 물론 상하 기판(1, 2) 정렬시 돌기(6)와 개구 패턴(7)을 정확히 정렬해야 하는 어려움이 있다.In this manner as well, the process of forming the protrusions 6 on the common electrode 4 has to be added, as well as the difficulty of accurately aligning the protrusions 6 and the opening pattern 7 when the upper and lower substrates 1 and 2 are aligned. .

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 제조 공정을 복잡하게 만들지 않으면서 시야각을 넓히기 위한 개구 패턴과 돌기를 형성하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming opening patterns and protrusions for widening a viewing angle without complicating a manufacturing process of a liquid crystal display device.

도 1과 도 2는 각각 종래의 기술에 따른 액정 표시 장치의 단면도이고,1 and 2 are cross-sectional views of a liquid crystal display device according to the prior art, respectively,

도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,3 is a layout view of a thin film transistor substrate according to a first exemplary embodiment of the present invention,

도 4와 도 5는 각각 도 3의 Ⅳ-Ⅳ'선과 Ⅴ-Ⅴ'선에 대한 단면도이고,4 and 5 are cross-sectional views taken along line IV-IV 'and V-V' of FIG. 3, respectively.

도 6a는 본 발명의 제1 실시예에 따라 박막 트랜지스터 기판을 제조하는 공정의 중간 단계에서의 기판의 배치도이고,6A is a layout view of a substrate in an intermediate step of a process of manufacturing a thin film transistor substrate according to the first embodiment of the present invention;

도 6b와 도 6c는 각각 도 6a의 Ⅵb-Ⅵb'선과 Ⅵc-Ⅵc'선에 대한 단면도이고,6B and 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively.

도 7a는 도 6a 내지 도 6c의 다음 단계에서의 기판의 배치도이고,FIG. 7A is a layout view of a substrate in the next step of FIGS. 6A-6C,

도 7b와 도 7c는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도이고,7B and 7C are cross-sectional views taken along the lines 'b-'b' and 'c-'c' of FIG. 7A, respectively.

도 8a와 도 8b는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도로서 도 6a 내지 도 6c의 단계에서 도 7a 내지 도 7c의 단계로 넘어가는 중간 단계에서 광마스크와 기판의 정렬 상태를 나타내는 도면이고,8A and 8B are cross-sectional views taken along lines VIIb-VIIb 'and VIIc-VIIC' of FIG. 7A, respectively, to show the photomask and substrate at an intermediate stage from the steps of FIGS. 6A-6C to the steps of FIGS. 7A-7C. Is a drawing showing the alignment state,

도 9a와 도 9b는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도로서 도 8a와 도 8b의 다음 단계에서의 기판의 단면도이고,9A and 9B are cross-sectional views taken along the lines 'b-'b' and 'c-'c' of FIG. 7A, respectively, and are cross-sectional views of the substrate in the next steps of FIGS. 8A and 8B;

도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 사용한 액정 표시 장치의 단면도이고,10 is a cross-sectional view of a liquid crystal display using a thin film transistor substrate according to a first embodiment of the present invention.

도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,11 is a layout view of a thin film transistor substrate according to a second exemplary embodiment of the present invention.

도 12와 도 13은 각각 도 11의 XII-XII'선 및 XIII-XIII'선에 대한 단면도이고,12 and 13 are cross-sectional views taken along lines XII-XII 'and XIII-XIII' of FIG. 11, respectively.

도 14a는 본 발명의 제1 실시예에 따라 박막 트랜지스터 기판을 제조하는 공정의 중간 단계에서의 기판의 배치도이고,14A is a layout view of a substrate in an intermediate step of a process of manufacturing a thin film transistor substrate according to the first embodiment of the present invention;

도 14b와 도 14c는 각각 도 14a의 XIVb-XIVb'선 및 도 XIVc-XIVc'선에 대한 단면도이고,14B and 14C are cross-sectional views taken along lines XIVb-XIVb 'and XIVc-XIVc' of FIG. 14A, respectively.

도 15a와 도 15b는 각각 도 14a의 XIVb-XIVb'선 및 도 XIVc-XIVc'선에 대한 단면도로서 도 14a 내지 도 14c의 이전 단계에서의 기판과 광마스크와의 정렬 상태를 나타내는 도면이고,15A and 15B are cross-sectional views taken along lines XIVb-XIVb 'and XIVc-XIVc' of FIG. 14A, respectively, and show a state of alignment between the substrate and the photomask in the previous steps of FIGS. 14A to 14C;

도 16은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 사용한 액정 표시 장치의 단면도이다.16 is a cross-sectional view of a liquid crystal display using a thin film transistor substrate according to a second embodiment of the present invention.

이러한 과제를 해결하기 위하여 본 발명에서는 감광성 유기 절연 물질을 사용하여 보호 절연막을 형성함과 동시에 또는 화소 전극을 형성하기 위한 감광막을 이용하여 화소 전극을 형성과 동시에 돌기를 형성한다.In order to solve this problem, the present invention simultaneously forms a protective insulating film using a photosensitive organic insulating material, or simultaneously forms a projection and a pixel electrode using a photosensitive film for forming a pixel electrode.

구체적으로는, 절연 기판 위에 게이트선, 상기 게이트선에 연결되어 있는 게이트 패드, 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 데이터선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 대향하고 있는 드레인 전극 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 감광성 유기 절연 물질로 이루어진 보호 절연막과 돌기를 형성하는 단계, 상기 돌기 위에 상기 드레인 전극과 연결되며 개구 패턴을 가지는 화소 전극을 형성하는 단계를 포함하는 공정을 통하여 박막 트랜지스터 기판을 제조한다.Specifically, forming a gate wiring including a gate line, a gate pad connected to the gate line, and a gate electrode that is part of the gate line on an insulating substrate, a gate insulating film, a semiconductor layer, a contact layer, and data on the gate wiring. Forming a data line including a line, a source electrode connected to the data line, a drain electrode facing the source electrode, and a data pad connected to one end of the data line, a protective insulating film made of a photosensitive organic insulating material; A thin film transistor substrate is manufactured by a process including forming a protrusion and forming a pixel electrode connected to the drain electrode and having an opening pattern on the protrusion.

이 때, 보호 절연막과 돌기를 형성하는 단계 이전에 데이터 배선 위에 무기 물질로 이루어진 보조 절연막을 더 형성할 수 있고, 보호 절연막과 돌기를 형성하는 단계에서 게이트 패드, 데이터 패드 및 드레인 전극을 각각 노출시키는 제1 내지 제3 접촉구를 형성할 수 있으며, 보호 절연막과 돌기를 형성하는 단계는 감광성 유기 절연막을 적층하는 단계, 감광성 유기 절연막을 부분에 따라 광투과율이 각각 다른 제1 부분, 제2 부분 및 제 3부분을 가지는 광마스크를 통하여 노광하는 단계, 감광성 유기 절연막을 현상하여 보호 절연막과 돌기가 형성될 부분에서는 제1 두께를 가지며, 게이트 패드, 데이터 패드 및 드레인 전극의 상부에서는 두께가 없고, 기타 부분에서는 제1 두께보다 얇은 제2 두께를 가지는 감광성 유기 절연막 패턴을 형성하는 단계, 감광성 유기 절연막 패턴을 식각 마스크로 하여 그 하부의 절연막을 식각하여 게이트 패드, 데이터 패드 및 드레인 전극을 노출시키는 단계, 감광성 유기 절연막 패턴을 애싱하여 제2 두께를 가지는 부분을 제거하여 상기 보호 절연막과 돌기만을 남기는 단계로 이루어질 수 있다.In this case, an auxiliary insulating layer made of an inorganic material may be further formed on the data line before the forming of the protective insulating layer and the protrusion, and exposing the gate pad, the data pad, and the drain electrode, respectively, in the forming of the protective insulating layer and the protrusion. The first to third contact holes may be formed, and the forming of the protective insulating film and the protrusion may include stacking the photosensitive organic insulating film, first and second portions having different light transmittances according to portions of the photosensitive organic insulating film. Exposing through a photomask having a third portion, developing the photosensitive organic insulating film to have a first thickness at the portion where the protective insulating film and the protrusion are to be formed, and having no thickness on the gate pad, the data pad, and the drain electrode; Forming a photosensitive organic insulating layer pattern having a second thickness that is thinner than the first thickness in the portion; Etching the lower insulating film to expose the gate pad, the data pad, and the drain electrode by using the organic insulating film pattern as an etch mask, and removing the portion having the second thickness by ashing the photosensitive organic insulating film pattern to remove only the protective insulating film and the protrusions. It can be done in a step left.

또는, 절연 기판 위에 게이트선, 게이트선에 연결되어 있는 게이트 패드, 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 데이터선과 상기 데이터선과 연결되어 있는 소스 전극, 소스 전극과 대향하고 있는 드레인 전극 및 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 게이트 패드, 데이터 패드 및 드레인 전극을 각각 노출시키는 제1 내지 제3 접촉구를 가지는 보호막을 형성하는 단계, 화소 전극과 함께 화소 전극 위에 형성되어 있으며 감광 물질로 이루어진 돌기를 형성하는 단계를 포함하는 공정을 통하여 박막 트랜지스터 기판을 제조한다.Or forming a gate line on the insulating substrate, the gate line including a gate line, a gate pad connected to the gate line, and a gate electrode that is part of the gate line; A data wiring including a source electrode, a drain electrode facing the source electrode, and a data pad connected to one end of the data line; first to second data lines formed on the data wiring to expose the gate pad, the data pad, and the drain electrode, respectively. A thin film transistor substrate is manufactured by forming a passivation layer having a third contact hole, and forming a protrusion formed on the pixel electrode together with the pixel electrode and formed of a photosensitive material.

이 때, 화소 전극을 형성하는 단계에서 게이트 패드와 데이터 패드를 각각 덮는 보조 게이트 패드와 보조 데이터 패드를 형성할 수 있고, 화소 전극과 함께 돌기를 형성하는 단계는 ITO층을 적층하는 단계, ITO층 위에 감광막을 적층하는 단계, 감광막을 부분에 따라 광투과율이 각각 다른 제1 부분, 제2 부분 및 제 3부분을 가지는 광마스크를 통하여 노광하는 단계, 감광막을 현상하여 돌기가 형성될 부분에서는 제1 두께를 가지며, 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성될 부분 상부에서는 제1 두께보다 얇은 제2 두께를 가지며, 기타 부분에서는 두께가 없는 감광막 패턴을 형성하는 단계, 감광막 패턴을 식각 마스크로 하여 ITO층을 식각하여 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계, 감광막 패턴을 애싱하여 제2 두께를 가지는 부분을 제거하여 돌기만을 남기는 단계로 이루어질 수 있다.In this case, in the forming of the pixel electrode, an auxiliary gate pad and an auxiliary data pad covering the gate pad and the data pad may be formed, respectively, and forming the protrusion together with the pixel electrode may include stacking an ITO layer and an ITO layer. Stacking a photoresist film thereon; exposing the photoresist film through a photomask having a first portion, a second portion, and a third portion, each having a different light transmittance, according to a portion; Forming a photoresist pattern having a thickness, and having a second thickness thinner than a first thickness on the portion where the pixel electrode, the auxiliary gate pad, and the auxiliary data pad are to be formed, and having no thickness on the other portion; forming the photoresist pattern as an etch mask Etching the ITO layer to form a pixel electrode, an auxiliary gate pad, and an auxiliary data pad, and ashing the photoresist pattern Removing the portion having a thickness can be made to leave only the projections.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 4와 도 5는 각각 도 3의 Ⅳ-Ⅳ'선과 Ⅴ-Ⅴ'선에 대한 단면도이다.3 is a layout view of a thin film transistor substrate according to a first exemplary embodiment of the present invention, and FIGS. 4 and 5 are cross-sectional views taken along lines IV-IV ′ and V-V ′ of FIG. 3, respectively.

먼저, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선과 유지 전극 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 유지 전극 배선은 가로 방향으로 뻗어 있는 유지 전극선(27)과 유지 전극선(27)의 끝에 연결되어 있는 유지 전극 패드(28)를 포함한다. 이 때, 게이트 배선(22, 24, 26)과 유지 전극 배선(27, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 단일층으로 형성하는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 이중층으로 형성하는 경우에는 아래층은 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 위층은 몰리브덴(Mo)-텅스텐(W) 합금으로 만들 수 있다.First, gate wirings and sustain electrode wirings made of metal such as aluminum or aluminum alloy are formed on the insulating substrate 10. The gate line is connected to the gate line 22 and the end of the gate line 22 extending in the horizontal direction and is a part of the gate pad 24 and the gate line 22 which receive a gate signal from the outside and transfer the gate signal to the gate line. The gate electrode 26 of the thin film transistor is included, and the storage electrode wiring includes a storage electrode line 27 extending in the horizontal direction and a storage electrode pad 28 connected to the end of the storage electrode line 27. At this time, the gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28 may be formed as a single layer, but may be formed as a double layer or a triple layer. In the case of forming a single layer, it is made of aluminum (Al) or aluminum (Al) -neodymium (Nd) alloy. In case of forming a double layer, the lower layer is made of aluminum (Al) -neodymium (Nd) alloy, and the upper layer is made of molybdenum ( Mo) -tungsten (W) alloy can be made.

게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30)에는 게이트 패드(24)와 유지 전극 패드(28)를 각각 노출시키는 접촉구(71, 72)가 형성되어 있다.A gate insulating layer 30 made of silicon nitride (SiN x ) is formed on the gate lines 22, 24, and 26. Contact holes 71 and 72 are formed in the gate insulating film 30 to expose the gate pad 24 and the sustain electrode pad 28, respectively.

게이트 절연막(30) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체층(40)이 형성되어 있다. 반도체층(40)은 게이트 전극(26)과 중첩되어 있다.A semiconductor layer 40 made of a semiconductor such as hydrogenated amorphous silicon is formed on the gate insulating layer 30. The semiconductor layer 40 overlaps the gate electrode 26.

반도체층(40) 위에는 n형 불순물로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(55, 56)이 형성되어 있다. 접촉층(55, 56)은 게이트 전극(26)을 중심으로 하여 양쪽으로 분리되어 있다.On the semiconductor layer 40, contact layers 55 and 56 made of a material such as n + hydrogenated amorphous silicon that are heavily doped with n-type impurities are formed. The contact layers 55 and 56 are separated on both sides with respect to the gate electrode 26.

접촉층(55, 56) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선(62, 64, 65, 66)은 세로 방향으로 형성되어 있으며 한쪽 접촉층(55) 위에 형성되어 있는 소스 전극(65)과 연결되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 데이터선(62)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 접촉층(56) 위에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다On the contact layers 55 and 56, data lines 62, 64, 65 and 66 made of chromium (Cr) or molybdenum-tungsten alloy are formed. The data lines 62, 64, 65, and 66 are formed in the vertical direction and connected to the source electrode 65 formed on one contact layer 55, and one of the data line 62 and the data line 62. On the contact layer 56 connected to the end and separated from the data pad 64 and the data line 62 to which image signals from the outside are applied, and located opposite the source electrode 65 with respect to the gate electrode 26. A drain electrode 66 is formed. At this time, the data lines 62, 64, 65, and 66 may be formed in a single layer like the gate lines 22, 24, and 26, but may be formed in a double layer or a triple layer. Of course, when forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials.

이상에서 설명한 게이트 배선(22, 24, 26), 유지 전극 배선(27, 28), 게이트 절연막(30), 반도체층(40), 접촉층(55, 56) 및 데이터 배선(62, 64, 65, 66)의 구조는 이외에도 여러 다양한 변형이 가능하다. 예를 들어, 게이트 배선(22, 24, 26)은 고리형 게이트 구조로 형성되고 유지 전극 배선(27, 28)은 형성되지 않을 수도 있고, 접촉층(55, 56)은 데이터 배선(62, 64, 65, 66)과 동일한 형태로 형성될 수도 있으며, 반도체층(40)도 데이터 배선(62, 64, 65, 66)을 따라 세로로 길게 형성될 수도 있다.The gate wirings 22, 24, 26, the sustain electrode wirings 27, 28, the gate insulating film 30, the semiconductor layer 40, the contact layers 55, 56, and the data wirings 62, 64, 65 described above. , 66) can be modified in many other ways. For example, the gate wirings 22, 24, and 26 may be formed in an annular gate structure, and the sustain electrode wirings 27 and 28 may not be formed, and the contact layers 55 and 56 may include the data wirings 62 and 64. , 65, 66, and the like, and the semiconductor layer 40 may also be formed vertically along the data lines 62, 64, 65, and 66.

데이터 배선(62, 64, 65, 66) 위에는 질화규소(SiNx) 등의 무기 절연 물질로 이루어진 보조 절연막(70)이 형성되어 있다. 보조 절연막(70)에는 게이트 패드(24), 유지 전극 패드(28), 데이터 패드(64) 및 드레인 전극(74)을 각각 노출시키는 접촉구(71, 72, 73, 74)가 형성되어 있다. 이 때, 보조 절연막(70)은 약 1,000Å 정도의 두께로 형성되며, 채널부가 오염되어 박막 트랜지스터 특성이 저하되는 것을 방지하기 위하여 형성하는 것으로 반드시 필요한 것은 아니다.An auxiliary insulating film 70 made of an inorganic insulating material such as silicon nitride (SiNx) is formed on the data wires 62, 64, 65, and 66. In the auxiliary insulating layer 70, contact holes 71, 72, 73, and 74 are formed to expose the gate pad 24, the sustain electrode pad 28, the data pad 64, and the drain electrode 74, respectively. At this time, the auxiliary insulating film 70 is formed to a thickness of about 1,000 kHz, and is formed to prevent the contamination of the channel portion to deteriorate the thin film transistor characteristics is not necessarily necessary.

보조 절연막(70) 위에는 감광성 유기 절연 물질로 이루어진 보호 절연막(82)과 돌기(81)가 형성되어 있다. 보호 절연막(82)과 돌기(81)를 이루는 감광성 유기 절연 물질에는 검은색 색소가 첨가되어 있어서 보호 절연막(82)과 돌기(81)를 통해서는 빛이 투과할 수 없도록 되어 있다. 이는 돌기(81) 상부에서 액정 분자가 비정상적으로 배열됨으로 인하여 빛이 새는 것을 방지하기 위한 것이다. 그러나 때에 따라서는 보호 절연막(82)과 돌기(81)는 투명하게 형성될 수도 있다.The protective insulating layer 82 and the protrusion 81 made of the photosensitive organic insulating material are formed on the auxiliary insulating layer 70. A black pigment is added to the photosensitive organic insulating material constituting the protective insulating film 82 and the projection 81 so that light cannot pass through the protective insulating film 82 and the projection 81. This is to prevent light leakage due to abnormal arrangement of liquid crystal molecules on the protrusions 81. However, in some cases, the protective insulating film 82 and the projection 81 may be formed to be transparent.

보호 절연막(82)은 적어도 소스 전극(65)과 드레인 전극(66) 사이의 채널부를 덮어 보호하는 역할을 하며, 본 실시예에 있어서는 채널부뿐만 아니라 드레인 전극(66)과 데이터 패드(64)의 일부를 제외한 데이터 배선(62, 64, 65, 66)을 모두 덮고 있다.The protective insulating layer 82 covers and protects at least the channel portion between the source electrode 65 and the drain electrode 66. In the present embodiment, the protective insulating layer 82 is formed of the drain electrode 66 and the data pad 64 as well as the channel portion. All of the data wirings 62, 64, 65, and 66 except for a part are covered.

돌기(81)는 인접한 두 개의 데이터선(62)과 두 개의 게이트선(22)이 교차하여 이루는 영역인 화소 영역에 십자 모양 수 개가 세로로 연결되어 있는 형태로 배치되어 있다. 돌기(81)는 또한 상하 및 좌우 대칭을 이루고 있으며, 가로 방향 가지 중의 하나가 유지 전극선(27)과 중첩되어 있다. 이는 빛이 투과하지 못하는 요소들을 가능한 한 중첩시킴으로써 개구율 저하를 최소화하기 위함이다.The protrusions 81 are arranged in such a manner that several crosses are vertically connected to a pixel area, which is an area where two adjacent data lines 62 and two gate lines 22 cross each other. The projection 81 is also symmetrical in the vertical direction, and one of the horizontal branches overlaps the storage electrode line 27. This is to minimize the decrease in the aperture ratio by overlapping elements as far as possible through which light cannot pass.

돌기(81)의 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(91)이 형성되어 있고, 게이트 패드(24)와 유지 전극 패드(28) 및 데이터 패드(64)의 위에는 화소 전극(91)과 동일한 물질로 이루어진 보조 패드(92, 93, 94)가 형성되어 있다.A pixel electrode 91 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the protrusion 81, and the gate pad 24, the sustain electrode pad 28, and the data are formed. The auxiliary pads 92, 93, and 94 made of the same material as the pixel electrode 91 are formed on the pad 64.

화소 전극(91)은 노출되어 있는 드레인 전극(66)과 접촉하여 연결되어 있으며, 좌우 측면이 일정한 간격으로 만입되어 개구부를 형성하고 있다. 개구부는 상하 및 좌우로 대칭을 이루고 있어서 화소 전극(91)을 네 개의 소영역으로 구획하고 있다. 또한 화소 전극(91)은 돌기(81)에 대하여도 상하 및 좌우로 대칭을 이루도록 배치되어 있어서 화소 전극(91)의 네 개의 소영역은 돌기(81)에 의하여 각각 4등분되어 있다.The pixel electrode 91 is in contact with the exposed drain electrode 66, and the left and right sides are indented at regular intervals to form an opening. The openings are symmetrical up, down, left and right, and partition the pixel electrode 91 into four small regions. In addition, the pixel electrodes 91 are arranged so as to be symmetrical with respect to the projections 81 vertically and horizontally, so that the four small regions of the pixel electrodes 91 are divided into quarters by the projections 81, respectively.

보조 패드(92, 93, 94)는 패드(24, 28, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.The auxiliary pads 92, 93, and 94 are not essential to complement the adhesion between the pads 24, 28, and 64 and the external circuit device and to protect the pads, and their application is optional.

여기에서는 화소 전극(91)의 재료의 예로 투명한 ITO나 IZO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.Here, although transparent ITO or IZO is mentioned as an example of the material of the pixel electrode 91, in the case of a reflective liquid crystal display device, an opaque conductive material may be used.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 6a 내지 도 9b와 앞서의 도 3 내지 도 5를 참고로 하여 상세히 설명한다.Next, a method of manufacturing a substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6A to 9B and FIGS. 3 to 5.

도 6a는 본 발명의 제1 실시예에 따라 박막 트랜지스터 기판을 제조하는 공정의 중간 단계에서의 기판의 배치도이고, 도 6b와 도 6c는 각각 도 6a의 Ⅵb-Ⅵb'선과 Ⅵc-Ⅵc'선에 대한 단면도이고, 도 7a는 도 6a 내지 도 6c의 다음 단계에서의 기판의 배치도이고, 도 7b와 도 7c는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도이고, 도 8a와 도 8b는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도로서 도 6a 내지 도 6c의 단계에서 도 7a 내지 도 7c의 단계로 넘어가는 중간 단계에서 광마스크와 기판의 정렬 상태를 나타내는 도면이고, 도 9a와 도 9b는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도로서 도 8a와 도 8b의 다음 단계에서의 기판의 단면도이다.FIG. 6A is a layout view of a substrate in an intermediate step of a process of manufacturing a thin film transistor substrate according to a first embodiment of the present invention, and FIGS. 6B and 6C are taken along the lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively. FIG. 7A is a layout view of a substrate in the next step of FIGS. 6A to 6C, and FIGS. 7B and 7C are cross-sectional views taken along lines XB-XB 'and XC-XC' of FIG. 7A, respectively. FIG. 8B is a cross-sectional view taken along the lines VIIb-VIIb 'and VIIc-VIIc' of FIG. 7A, respectively, to illustrate the alignment of the photomask and the substrate in an intermediate stage from the steps of FIGS. 6A-6C to the steps of FIGS. 7A-7C. 9A and 9B are cross sectional views taken along the lines 'b-'b' and 'c-'c' of FIG. 7A, respectively, and are cross-sectional views of the substrate in the next steps of FIGS. 8A and 8B.

먼저, 도 6a 내지 6c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 패터닝함으로써 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.First, as shown in FIGS. 6A to 6C, a conductive layer such as a metal is deposited to a thickness of 1,000 Å to 3,000 으로 by a sputtering method and patterned using a first mask to form a gate line 22 on the substrate 10. The gate wiring including the gate pad 24 and the gate electrode 26 is formed.

다음, 게이트 절연막(30), 비정질 규소층, 도핑된 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고 두 번째 마스크를 이용하여 패터닝함으로써 반도체층(40)과 그 위의 도핑된 비정질 규소 패턴을 형성한다.Next, the gate insulating film 30, the amorphous silicon layer, and the doped amorphous silicon layer were successively deposited to the thicknesses of 1,500 kPa to 5,000 kPa, 500 kPa to 1,500 kPa, 300 kPa to 600 kPa, respectively, by chemical vapor deposition. Patterning using a mask forms a semiconductor layer 40 and a doped amorphous silicon pattern thereon.

이어서, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착하고 세 번째 마스크를 사용하여 도전체층을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.Subsequently, a conductive layer such as a metal is deposited to a thickness of 1,500 Å to 3,000 Å by a method such as sputtering, and the conductor layer is patterned using a third mask to form a data line 62, a data pad 64, and a source electrode 65. ), And a data wiring including the drain electrode 66 is formed.

이상에서 설명한 제조 과정은 일반적인 광마스크를 사용하여 박막 트랜지스터 기판을 제조하는 공정을 설명한 것으로 하나의 예에 불과한 것이고, 이외에도 여러 다양한 방법으로 게이트 배선(22, 24, 26), 게이트 절연막(30), 반도체층(40), 접촉층(55, 56) 및 데이터 배선(62, 64, 65, 66)을 형성할 수 있다. 예를 들어, 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 접촉층 및 데이터 금속층을 연속으로 적층하고 아래에서 설명하는 것과 같은 광투과율을 3단계 이상으로 차등화 시킬 수 있는 광마스크를 사용하여 패터닝함으로써 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴 및 데이터 배선을 동시에 형성하는 등의 방법도 가능하다.The manufacturing process described above describes a process of manufacturing a thin film transistor substrate using a general photomask, which is just one example. In addition, the gate wirings 22, 24, 26, the gate insulating film 30, The semiconductor layer 40, the contact layers 55 and 56, and the data lines 62, 64, 65, and 66 may be formed. For example, by forming a gate wiring, successively laminating a gate insulating film, a semiconductor layer, a contact layer, and a data metal layer, and patterning it using an optical mask that can differentiate the light transmittance into three or more steps as described below. A method such as simultaneously forming a gate insulating film pattern, a semiconductor layer pattern, a contact layer pattern, and a data wiring is also possible.

다음, 질화규소(SiNx) 등의 무기 절연막을 1,000Å 정도의 두께로 증착한 후, 감광성 수지(resin) 등의 감광성 유기 절연막을 도포하고 네 번째 마스크를 사용하여 패터닝함으로써 도 7a 내지 도 7c에 나타낸 바와 같은 보조 절연막 패턴(70)과 보호 절연막 패턴(82) 및 돌기(81)를 형성한다. 이 때, 감광성 유기 절연막은 두께가 1.9㎛ 이상이 되도록 도포하고, 검은색 안료를 첨가하여 빛을 차단할 수 있도록 하는 것이 바람직하다. 또한, 감광성 유기 절연막은 박막 트랜지스터의 채널과 함께 데이터 배선(62, 64, 65, 66)을 보호하는 보호 절연막(82)으로 사용되어야 하므로 후속 공정에서 증착되는 ITO 등과 접착성이 좋고 ITO 등의 식각시 손상되지 않는 물질로 하는 것이 바람직하다.Next, an inorganic insulating film such as silicon nitride (SiNx) is deposited to a thickness of about 1,000 GPa, and then a photosensitive organic insulating film such as a photosensitive resin is applied and patterned using a fourth mask, as shown in FIGS. 7A to 7C. The same auxiliary insulating film pattern 70, the protective insulating film pattern 82 and the projection 81 are formed. At this time, it is preferable that the photosensitive organic insulating film is applied to have a thickness of 1.9 μm or more, and that black light is added to block light. In addition, since the photosensitive organic insulating layer must be used as the protective insulating layer 82 protecting the data lines 62, 64, 65, and 66 together with the channel of the thin film transistor, the photosensitive organic insulating layer has good adhesion with ITO deposited in a subsequent process and etching of ITO. It is preferable to use a material that is not damaged during the process.

이상과 같은 보조 절연막(70), 보호 절연막(82) 및 돌기(81)를 형성하기 위해서는 부분에 따라 두께가 다른 감광성 유기 절연막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 식각하는데, 이를 도 8a 내지 도 9b를 통하여 상세히 설명한다.In order to form the auxiliary insulating film 70, the protective insulating film 82, and the protrusion 81 as described above, a photosensitive organic insulating film pattern having a different thickness is formed according to a portion thereof, and the lower layers are etched using this as an etching mask. It will be described in detail with reference to 8a to 9b.

먼저, 도 8a 내지 도 8b에 나타낸 바와 같이, 보조 절연막(70) 위에 감광성 유기 절연막(80)을 도포하고 부분에 따라 광투과량을 3단계 이상으로 차등화할 수 있는 광마스크(100)를 통하여 노광한다. 이 때, 광마스크는 투명한 기판(110)과 그 아래에 형성되어 있는 광차단층(120)으로 이루어지는데, 광차단층(120)은 일부는 제거되어 있고, 또 일부에는 슬릿 패턴이 형성되어 있다. 이 때, 슬릿 패턴은 노광 장비의 분해능보다 작은 크기로 형성되어 있다.First, as shown in FIGS. 8A to 8B, the photosensitive organic insulating layer 80 is coated on the auxiliary insulating layer 70 and exposed through the photomask 100 which can differentiate the light transmittance into three or more steps depending on the portion. . In this case, the photomask is formed of a transparent substrate 110 and a light blocking layer 120 formed thereunder. The light blocking layer 120 is partially removed and a slit pattern is formed. At this time, the slit pattern is formed with a size smaller than the resolution of the exposure equipment.

광마스크(100)를 정렬한 상태는 다음과 같다. 보호 절연막(82)과 돌기(81)가 형성될 부분(A)에는 온전한 광차단층(120)이 형성되어 있는 부분이 대응되어 있고, 패드(24, 28, 64)와 드레인 전극(66)의 상부(B)에는 광차단층(120)이 제거되어 빛이 그대로 통과할 수 있는 부분이 대응되어 있으며, 나머지 부분(C)에는 슬릿이 형성되어 있는 부분이 대응되어 있다.The state in which the optical mask 100 is aligned is as follows. A portion in which the intact light blocking layer 120 is formed corresponds to a portion A on which the protective insulating layer 82 and the protrusion 81 are to be formed, and the upper portions of the pads 24, 28, and 64 and the drain electrode 66. A portion through which the light blocking layer 120 is removed to allow light to pass therethrough corresponds to (B), and a portion on which the slit is formed corresponds to the remaining portion C.

이러한 광마스크(100)를 통하여 노광된 감광성 유기 절연막(80)은 도 8a와 도 8b에 나타낸 바와 같이, 부분에 따라 고분자의 분해된 상태가 다르게 된다. 즉, 감광성 유기 절연막(80) 중에서 광차단층(120) 제거된 부분을 통하여 빛에 노출된 부분(B)은 하부까지 모두 고분자가 분해된 상태이고, 슬릿이 형성되어 있는 부분을 통하여 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으며, 광차단층(120)으로 가려져 빛에 노출되지 않은 부분은 고분자가 분해되지 않고 그대로 남아 있다.As illustrated in FIGS. 8A and 8B, the photosensitive organic insulating layer 80 exposed through the photomask 100 may have different decomposition states of polymers. That is, the portion B of the photosensitive organic insulating layer 80 exposed to light through the portion of the light blocking layer 120 removed is in a state in which the polymer is decomposed to the lower portion, and is exposed to light through the portion in which the slit is formed. Part C reacts with light only up to a certain depth from the surface to decompose the polymer, and the polymer remains underneath, and the part that is not exposed to light because it is covered by the light blocking layer 120 remains undecomposed. have.

이상에서는 양성의 감광성 유기 절연막을 사용한 경우에 대하여 설명하고 있으나 음성의 감광성 유기 절연막을 사용하는 것도 가능하며 이 경우에는 빛의 조사량을 본 실시예와는 반대로 하여야 한다. 또한 광마스크의 투과량 조절도 슬릿 패턴을 사용하지 않고 모자이크 패턴을 사용하거나 반투과막을 사용하여 이루어 질 수도 있다.In the above, the case where the positive photosensitive organic insulating film is used is described, but it is also possible to use the negative photosensitive organic insulating film, in which case the amount of light irradiation should be reversed from the present embodiment. In addition, the amount of light mask can be controlled by using a mosaic pattern or a semi-transmissive layer without using a slit pattern.

이상의 과정을 통하여 노광된 감광성 유기 절연막(80)을 현상하면, 도 9a와 도 9b에 나타낸 바와 같은 감광성 유기 절연막 패턴을 얻는다. 즉, 보호 절연막(82)과 돌기(81)가 형성될 부분(A)에는 감광성 유기 절연막(80)이 두껍게 남아 있고, 패드(24, 28, 64)와 드레인 전극(66)의 상부(B)에는 감광성 유기 절연막(80)이 제거되어 있으며, 나머지 부분(C)에는 감광성 유기 절연막(80)이 얇게 남아 있다. 이 때, A 부분의 감광성 유기 절연막(80)의 두께는 본래의 두께 1.9㎛가 거의 그대로 남고, C 부분은 약 5,000Å 정도의 두께로 남는다.When the exposed photosensitive organic insulating film 80 is developed through the above process, a photosensitive organic insulating film pattern as shown in FIGS. 9A and 9B is obtained. That is, the photosensitive organic insulating layer 80 remains thick in the portion A in which the protective insulating layer 82 and the protrusion 81 are to be formed, and the pads 24, 28, 64 and the upper portion B of the drain electrode 66. The photosensitive organic insulating layer 80 is removed, and the photosensitive organic insulating layer 80 remains thin in the remaining portion C. At this time, the thickness of the photosensitive organic insulating film 80 of the portion A remains almost intact, and the portion C remains at a thickness of about 5,000 kPa.

이러한 감광성 유기 절연막(80) 패턴을 식각 마스크로 하여 노출되어 있는 보조 절연막(70)과 그 하부의 게이트 절연막(30)을 식각하여 패드(24, 28, 64)와 드레인 전극(66)을 노출시킨다. 이때는 건식 식각을 사용하는 것이 보통이다.Using the photosensitive organic insulating layer 80 pattern as an etching mask, the exposed auxiliary insulating layer 70 and the lower gate insulating layer 30 are etched to expose the pads 24, 28, 64 and the drain electrode 66. . In this case, it is common to use dry etching.

다음, 애싱(ashing) 또는 건식 식각을 통하여 C 부분의 감광성 유기 절연막(80)을 모두 제거하면 보호 절연막(82)과 돌기(81)가 완성된다. 이 때??보호 절연막(82)과 돌기(81)의 두께는 약 1.4㎛ 정도가 된다.Next, the protective insulating film 82 and the protrusion 81 are completed by removing all of the C photosensitive organic insulating film 80 through ashing or dry etching. At this time, the thickness of the protective insulating film 82 and the projection 81 is about 1.4 mu m.

마지막으로, ITO나 IZO 등의 도전 물질을 증착하고 다섯 번째 마스크를 사용하여 패터닝하여 개구 패턴을 가지며 드레인 전극(66)과 연결되어 있는 화소 전극(91)과 각 패드(24, 28, 64)를 덮고 있는 보조 패드(92, 93, 94)를 형성한다.Finally, a conductive material such as ITO or IZO is deposited and patterned using a fifth mask to form the pixel electrode 91 and each pad 24, 28, and 64 having an opening pattern and connected to the drain electrode 66. Covering auxiliary pads 92, 93, 94 are formed.

그러면 도면을 참고로 하여 이상에서 설명한 박막 트랜지스터 기판을 사용한 액정 표시 장치의 구동 특성을 알아본다.Next, the driving characteristics of the liquid crystal display using the thin film transistor substrate described above will be described with reference to the drawings.

도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 사용한 액정 표시 장치의 단면도이다.10 is a cross-sectional view of a liquid crystal display device using the thin film transistor substrate according to the first embodiment of the present invention.

액정 표시 장치는 박막 트랜지스터 기판(10)과 그 대향 기판(200) 사이에 액정 물질(300)이 주입되어 수직 배향되어 있고, 편광판(도시하지 않음)이 상하 기판(10, 200)에 부착되어 있는 구조를 가진다.In the liquid crystal display, the liquid crystal material 300 is vertically aligned between the thin film transistor substrate 10 and the opposing substrate 200, and a polarizer (not shown) is attached to the upper and lower substrates 10 and 200. Has a structure.

대향 기판(200)에는 공통 전극(210)과 함께 컬러 필터(도시하지 않음)와 블랙 매트릭스(도시하지 않음) 등이 형성되는 것이 보통이다. 이 때, 공통 전극(210)에는 개구 패턴이나 돌기를 형성할 필요가 없으므로 공통 전극(210)을 패터닝함으로써 발생하는 여러 문제점이 제거된다.A color filter (not shown), a black matrix (not shown), and the like are usually formed on the counter substrate 200 together with the common electrode 210. In this case, since it is not necessary to form an opening pattern or protrusion in the common electrode 210, various problems caused by patterning the common electrode 210 are eliminated.

액정 표시 장치에 구동 회로를 연결하고 구동을 실시하면, 공통 전극(210)과 화소 전극(91) 사이의 전압차가 문턱 전압(Vth) 이하일 때는 액정 분자(300)가 움직이지 않으나 전압차가 Vth 이상이 되면 액정 분자(300)가 눕기 시작한다. 화소 전극(91)의 주변부에 위치한 액정 분자(300)는 프린지 필드(fringe field)에 의해 화소 전극의 중앙을 향해 기울어지고, 화소 전극(91)의 중앙부 돌기(81) 위의 액정 분자(300)는 돌기(81)에 의하여 형성된 전기장 방향의 왜곡에 의하여 주변부에 위치한 액정 분자(300)와 마찬가지로 화소 전극(91)의 중앙을 향해 기울어진다. 따라서 돌기를 중심으로 하여 도메인(domain)이 형성된다. 이 때, 본 발명의 실시예와 같은 모양으로 돌기(81)와 화소 전극(91)을 형성한다면 상하와 좌우 방향에 대하여 각각 45°로 형성되는 4개의 도메인이 형성된다. 이것이 시야각을 상하좌우 모두 일정하게 만든다.When the driving circuit is connected to the liquid crystal display and driven, when the voltage difference between the common electrode 210 and the pixel electrode 91 is less than or equal to the threshold voltage Vth, the liquid crystal molecules 300 do not move but the voltage difference is greater than or equal to Vth. When the liquid crystal molecules 300 start to lie down. The liquid crystal molecules 300 positioned at the periphery of the pixel electrode 91 are inclined toward the center of the pixel electrode by a fringe field, and the liquid crystal molecules 300 on the central protrusion 81 of the pixel electrode 91. Is inclined toward the center of the pixel electrode 91 similarly to the liquid crystal molecules 300 positioned at the periphery due to the distortion of the electric field direction formed by the protrusion 81. Therefore, a domain is formed around the protrusion. At this time, if the protrusions 81 and the pixel electrodes 91 are formed in the same manner as in the embodiment of the present invention, four domains are formed at 45 ° with respect to the up, down, left, and right directions. This makes the viewing angle constant up, down, left and right.

본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다.A thin film transistor substrate for a liquid crystal display device according to a second embodiment of the present invention will be described.

도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 12와 도 13은 각각 도 11의 XII-XII'선 및 XIII-XIII'선에 대한 단면도이다.11 is a layout view of a thin film transistor substrate according to a second exemplary embodiment of the present invention, and FIGS. 12 and 13 are cross-sectional views taken along lines XII-XII 'and XIII-XIII' of FIG. 11, respectively.

제2 실시예에 따른 박막 트랜지스터 기판은 게이트 배선(22, 24, 26), 유지 전극 배선(27 ,28), 게이트 절연막(30), 반도체층(40), 접촉층(55, 56) 및 데이터 배선(62, 64, 65, 66)은 제1 실시예에서와 동일한 구조를 가진다.The thin film transistor substrate according to the second embodiment includes the gate wirings 22, 24, 26, the sustain electrode wirings 27, 28, the gate insulating film 30, the semiconductor layer 40, the contact layers 55, 56, and data. The wirings 62, 64, 65 and 66 have the same structure as in the first embodiment.

데이터 배선(62, 64, 65, 66) 위에 게이트 패드(24), 유지 전극 패드(28), 데이터 패드(64) 및 드레인 전극(66)을 각각 노출시키는 접촉구(71, 72, 73, 74)를 가지는 보호막(70)이 형성되어 있다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체층(40) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.Contact holes 71, 72, 73, 74 exposing the gate pad 24, the sustain electrode pad 28, the data pad 64, and the drain electrode 66 on the data lines 62, 64, 65, 66, respectively. The protective film 70 which has () is formed. The passivation layer 70 may be formed of an organic insulating material such as silicon nitride or acrylic, and may cover and protect at least a channel portion between the source electrode 65 and the drain electrode 66 of the semiconductor layer 40.

보호막(70) 위에는 접촉구(74)를 통하여 드레인 전극(66)과 연결되는 화소 전극(91)과 접촉구(71, 72, 73)를 통하여 노출되어 있는 각 패드(24, 28, 64)를 덮는 보조 패드(92, 93, 94)가 형성되어 있다.On the passivation layer 70, the pads 24, 28, and 64 exposed through the contact holes 71, the pixel electrodes 91 connected to the drain electrode 66, and the contact holes 71, 72, and 73 are disposed. Covering auxiliary pads 92, 93, 94 are formed.

화소 전극(91)의 위에는 감광 물질로 이루어진 돌기(81)가 형성되어 있다.A protrusion 81 made of a photosensitive material is formed on the pixel electrode 91.

이 때, 화소 전극(91)과 돌기(81)의 형태는 제1 실시예에서와 동일하다. 다만, 제1 실시예에서는 돌기(81)가 화소 전극(91)의 아래에 형성되어 있으나 제2 실시예에서는 돌기(81)가 화소 전극(91)의 위에 형성되어 있는 점이 다르다.At this time, the shape of the pixel electrode 91 and the projection 81 is the same as in the first embodiment. The protrusion 81 is formed below the pixel electrode 91 in the first embodiment, but the protrusion 81 is formed above the pixel electrode 91 in the second embodiment.

그러면 본 발명의 제2 실시예에 따라 박막 트랜지스터 기판을 제조하는 방법을 설명한다.Next, a method of manufacturing a thin film transistor substrate according to a second embodiment of the present invention will be described.

도 14a는 본 발명의 제1 실시예에 따라 박막 트랜지스터 기판을 제조하는 공정의 중간 단계에서의 기판의 배치도이고, 도 14b와 도 14c는 각각 도 14a의 XIVb-XIVb'선 및 도 XIVc-XIVc'선에 대한 단면도이고, 도 15a와 도 15b는 각각 도 14a의 XIVb-XIVb'선 및 도 XIVc-XIVc'선에 대한 단면도로서 도 14a 내지 도 14c의 이전 단계에서의 기판과 광마스크와의 정렬 상태를 나타내는 도면이다.14A is a layout view of a substrate in an intermediate step of a process of manufacturing a thin film transistor substrate according to a first embodiment of the present invention, and FIGS. 14B and 14C are XIVb-XIVb 'lines and XIVc-XIVc', respectively, of FIG. 14A. 15A and 15B are cross sectional views taken along lines XIVb-XIVb 'and XIVc-XIVc' of FIG. 14A, respectively, and the alignment state between the substrate and the photomask in the previous steps of FIGS. 14A to 14C. It is a figure which shows.

박막 트랜지스터 기판의 제조 방법도 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28) 형성, 게이트 절연막(30) 형성, 반도체층(40) 형성, 접촉층(55, 56) 형성 및 데이터 배선(62, 64, 65, 66) 형성까지는 제1 실시예와 동일하다.The method of manufacturing the thin film transistor substrate also includes the gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28, the gate insulating film 30, the semiconductor layer 40, the contact layers 55, 56, and the like. The formation of the data lines 62, 64, 65, and 66 is the same as in the first embodiment.

다음, 질화규소 등의 무기 절연 물질을 CVD(chemical vapor deposition) 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 적층하고 패터닝하여 패드(24, 28, 64)와 드레인 전극(66)을 노출시키는 접촉구를 형성한다.Next, an inorganic insulating material such as silicon nitride is deposited by a chemical vapor deposition (CVD) method or by spin coating an organic insulating material to deposit and pattern a protective film 70 having a thickness of 3,000 Å or more, thereby forming pads 24, 28, and 64. A contact hole for exposing the drain electrode 66 is formed.

이어서, ITO 또는 IZO 등의 도전층을 300Å에서 1,000Å 사이의 두께로 증착하고 도전층 위에 감광막을 도포한다. 이 때, 감광막은 1.9㎛ 이상이 되도록 도포하고, 검은색 색소를 첨가하여 빛을 차단할 수 있도록 하는 것이 바람직하다. 다음, 부분에 따라 광투과량을 3단계 이상으로 차등화할 수 있는 광마스크(100)를 통하여 노광하여 도 14a 내지 도 14c에 나타낸 바와 같은 감광막 패턴(80)을 형성한 후, 감광막 패턴(80)을 식각 마스크로 하여 도전층을 식각하여 개구 패턴을 가지는 화소 전극(91)과 보조 패드(92, 93, 94)를 형성한다.Subsequently, a conductive layer such as ITO or IZO is deposited to a thickness of between 300 mW and 1,000 mW and a photosensitive film is applied on the conductive layer. At this time, it is preferable to apply | coat a photosensitive film so that it may become 1.9 micrometers or more, and to add a black pigment | dye to block light. Next, the photosensitive film pattern 80 as shown in FIGS. 14A to 14C is formed by exposing through a photomask 100 capable of differentiating the light transmittance in three or more stages depending on the portion. The conductive layer is etched using the etching mask to form the pixel electrode 91 having the opening pattern and the auxiliary pads 92, 93, and 94.

이상과 같은 감광막 패턴(80)을 형성하기 위해서는 도 15a와 도 15b에 나타낸 바와 같은 광마스크(100)를 통하여 노광한다. 이 때, 광마스크는 투명한 기판(110)과 그 아래에 형성되어 있는 광차단층(120)으로 이루어지는데, 광차단층(120)은 일부는 제거되어 있고, 또 일부에는 슬릿 패턴이 형성되어 있다. 이 때, 슬릿 패턴은 노광 장비의 분해능보다 작은 크기로 형성되어 있다.In order to form the photosensitive film pattern 80 as described above, the optical mask 100 is exposed through the optical mask 100 as shown in FIGS. 15A and 15B. In this case, the photomask is formed of a transparent substrate 110 and a light blocking layer 120 formed thereunder. The light blocking layer 120 is partially removed and a slit pattern is formed. At this time, the slit pattern is formed with a size smaller than the resolution of the exposure equipment.

광마스크(100)를 정렬한 상태는 다음과 같다. 돌기(81)가 형성될 부분(A)에는 온전한 광차단층(120)이 형성되어 있는 부분이 대응되어 있고, 패드(24, 28, 64)와 화소 전극(91)이 형성될 부분(C)에는 슬릿이 형성되어 있는 부분이 대응되어 있고, 나머지 부분(C)에는 광차단층(120)이 제거되어 빛이 그대로 통과할 수 있는 부분이 대응되어 있다.The state in which the optical mask 100 is aligned is as follows. The portion A on which the protrusion 81 is to be formed corresponds to the portion on which the intact light blocking layer 120 is formed, and the pads 24, 28, 64 and the portion C on which the pixel electrode 91 is to be formed. The part in which the slit is formed is corresponded, and the remainder part C corresponds to the part through which the light blocking layer 120 is removed and light can pass through as it is.

광마스크를 상기한 바와 같이 정렬한 상태에서 감광막을 노광하고 현상하면 도 14a 내지 도 14c에 나타낸 바와 같은 감광막 패턴(80)을 얻을 수 있다. 즉, 돌기(81)가 형성될 부분에는 두꺼운 감광막이 남고, 화소 전극(91)과 보조 패드(92, 93, 94)가 형성될 부분 상부에는 얇은 감광막이 남게 된다. 이 때, 감광막 패턴(80) 중 얇은 부분의 두께는 5,000Å 정도이고, 두꺼운 부분의 두께는 1.9㎛ 정도이다.The photosensitive film pattern 80 as shown in Figs. 14A to 14C can be obtained by exposing and developing the photosensitive film with the photomask aligned as described above. That is, a thick photoresist film is left at a portion where the protrusion 81 is to be formed, and a thin photoresist film is left at a portion where the pixel electrode 91 and the auxiliary pads 92, 93, and 94 are to be formed. At this time, the thickness of the thin portion of the photosensitive film pattern 80 is about 5,000 kPa, and the thickness of the thick portion is about 1.9 µm.

감광막 패턴(80)을 식각 마스크로 하여 도전층을 식각하여 개구 패턴을 가지는 화소 전극(91)과 보조 패드(92, 93, 94)를 형성한 다음에는 감광막 패턴(80)을 애싱 또는 건식 식각하여 감광막 패턴(80)의 얇은 부분을 모두 제거하여 돌기(81)를 형성한다. 이 때, 돌기의 두께는 약 1.4㎛ 정도가 된다.The conductive layer is etched using the photoresist pattern 80 as an etch mask to form the pixel electrode 91 and the auxiliary pads 92, 93, and 94 having an opening pattern, and then the ashing or dry etching of the photoresist pattern 80 is performed. All the thin portions of the photoresist pattern 80 are removed to form the protrusions 81. At this time, the thickness of the projections is about 1.4 µm.

그러면 도면을 참고로 하여 이상에서 설명한 박막 트랜지스터 기판을 사용한 액정 표시 장치의 구동 특성을 알아본다.Next, the driving characteristics of the liquid crystal display using the thin film transistor substrate described above will be described with reference to the drawings.

도 16은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 사용한 액정 표시 장치의 단면도이다.16 is a cross-sectional view of a liquid crystal display using a thin film transistor substrate according to a second embodiment of the present invention.

제2 실시예에 따른 액정 표시 장치의 구조는 앞서 설명한 박막 트랜지스터 기판 구조의 차이를 제외하고는 제1 실시예와 동일하다.The structure of the liquid crystal display according to the second embodiment is the same as that of the first embodiment except for the difference in the structure of the thin film transistor substrate described above.

프린지 필드를 이용하여 액정 분자의 기울어지는 방향을 조절함으로써 4방향의 도메인을 형성하는 원리 또한 제1 실시예와 거의 유사하다. 다만, 제2 실시예에서는 화소 전극의 위에 형성되어 있는 돌기(81)와 액정 물질(300) 사이의 유전율 차이에 의하여 전기장의 왜곡이 발생한다는 점이 다르다.The principle of forming the domain in four directions by adjusting the tilting direction of the liquid crystal molecules using the fringe field is also almost similar to that of the first embodiment. However, in the second embodiment, the electric field is distorted due to the difference in dielectric constant between the protrusion 81 formed on the pixel electrode and the liquid crystal material 300.

이상과 같은 방법으로 박막 트랜지스터 기판을 제조하면, 통상의 수직 배향 액정 표시 장치에 비하여 공정을 전혀 추가하지 않고도 개구 패턴과 돌기를 형성하여 광시야각을 확보할 수 있고, 상판의 공통 전극을 패터닝하지 않아도 되므로 공통 전극 전압이 증가하거나 고가의 오버코트(overcoat)막을 형성해야 하는 등의 문제점이 해소된다. 또한 감광성 유기막으로 돌기를 형성하므로 돌기의 높이 조절이 쉽고, 돌기가 날카로운 각을 갖지 않고 매끄러운 경사를 이루며 균일하게 형성되어 도메인이 흐트러지는 것을 방지할 수 있다.When the thin film transistor substrate is manufactured in the above-described manner, an opening pattern and protrusions can be formed to secure a wide viewing angle without any additional process as compared with a conventional vertically aligned liquid crystal display device, and the patterned common electrode of the upper plate can be eliminated without patterning. This eliminates the problem of increasing the common electrode voltage or forming an expensive overcoat film. In addition, since the protrusions are formed of the photosensitive organic layer, the height of the protrusions is easily controlled, and the protrusions are formed uniformly with smooth slanting without sharp angles, thereby preventing the domains from being disturbed.

Claims (19)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위의 형성되어 있으며 상기 게이트선과 일부가 중첩되어 있는 반도체층,A semiconductor layer formed on the gate insulating layer and partially overlapping the gate line; 상기 반도체층 위에 형성되어 있으며 상기 게이트선의 일부인 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층,A contact layer formed on the semiconductor layer and separated on both sides with respect to a gate electrode which is a part of the gate line; 상기 접촉층의 일측의 위에 형성되어 있는 소스 전극,A source electrode formed on one side of the contact layer, 상기 접촉층의 나머지 일측의 위에 형성되어 있는 드레인 전극,A drain electrode formed on the other side of the contact layer, 상기 게이트 절연막 위에 형성되어 있고 상기 게이트선과 교차하고 있으며 상기 소스 전극과 연결되어 있는 데이터선,A data line formed on the gate insulating layer and crossing the gate line and connected to the source electrode; 적어도 상기 소스 전극과 상기 드레인 전극 사이의 반도체층을 덮고 있으며 감광성 유기 절연 물질로 이루어진 보호 절연막,A protective insulating film covering at least the semiconductor layer between the source electrode and the drain electrode and made of a photosensitive organic insulating material, 상기 감광성 유기 절연막과 동일한 물질로 이루어져 있으며 인접한 상기 두 개의 데이터선과 인접한 상기 두 개의 게이트선이 교차하여 이루는 화소 영역에 형성되어 있는 돌기,A projection made of the same material as the photosensitive organic insulating layer and formed in a pixel region where the two adjacent data lines and the two adjacent gate lines intersect each other; 상기 돌기 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있고 개구 패턴을 가지는 화소 전극A pixel electrode formed on the protrusion and connected to the drain electrode and having an opening pattern 을 포함하는 박막 트랜지스터 기판.Thin film transistor substrate comprising a. 제1항에서,In claim 1, 상기 보호 절연막 아래에 형성되어 있으며 적어도 상기 소스 전극과 상기 드레인 전극 사이의 반도체층을 덮고 있으며 무기 물질로 이루어진 보조 절연막을 더 포함하는 박막 트랜지스터 기판.And a second insulating film formed under the protective insulating film and covering at least the semiconductor layer between the source electrode and the drain electrode, the auxiliary insulating film made of an inorganic material. 제2항에서,In claim 2, 상기 보조 절연막은 질화규소로 이루어진 박막 트랜지스터 기판.The auxiliary insulating layer is a thin film transistor substrate made of silicon nitride. 제1항, 제2항 및 제3항 중의 어느 한 항에서,The method according to any one of claims 1, 2 and 3, 상기 돌기와 상기 화소 전극의 개구 패턴은 각각 대칭을 이루고 있으며 상호 교대로 배치되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.And the opening patterns of the protrusions and the pixel electrodes are symmetrical with each other and are alternately arranged. 제4항에서,In claim 4, 상기 돌기는 십자 모양 수 개가 세로로 연결되어 있는 형태를 가지며, 상기 화소 전극은 상기 개구 패턴에 의하여 다수의 소영역으로 구획되고, 상기 돌기는 상기 화소 전극의 각 소영역을 4등분할 하는 것을 특징으로 하는 박막 트랜지스터 기판.The projections have a form in which several crosses are vertically connected, and the pixel electrode is divided into a plurality of small regions by the opening pattern, and the projections divide each small region of the pixel electrode into four equal parts. A thin film transistor substrate. 제1항, 제2항 및 제3항 중의 어느 한 항에서,The method according to any one of claims 1, 2 and 3, 상기 기판 위에 상기 게이트선과 나란하게 형성되어 있는 유지 전극선을 더 포함하며,A storage electrode line formed on the substrate in parallel with the gate line; 상기 유지 전극선은 상기 돌기와 적어도 일부분에서 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.And the storage electrode line overlaps at least a portion of the protrusion. 제1항, 제2항 및 제3항 중의 어느 한 항에서,The method according to any one of claims 1, 2 and 3, 상기 돌기는 검은색인 것을 특징으로 하는 박막 트랜지스터 기판.The projection is thin film transistor substrate, characterized in that black. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위의 형성되어 있으며 상기 게이트선과 일부가 중첩되어 있는 반도체층,A semiconductor layer formed on the gate insulating layer and partially overlapping the gate line; 상기 반도체층 위에 형성되어 있으며 상기 게이트선의 일부인 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층,A contact layer formed on the semiconductor layer and separated on both sides with respect to a gate electrode which is a part of the gate line; 상기 접촉층의 일측의 위에 형성되어 있는 소스 전극,A source electrode formed on one side of the contact layer, 상기 접촉층의 나머지 일측의 위에 형성되어 있는 드레인 전극,A drain electrode formed on the other side of the contact layer, 상기 게이트 절연막 위에 형성되어 있고 상기 게이트선과 교차하고 있으며 상기 소스 전극과 연결되어 있는 데이터선,A data line formed on the gate insulating layer and crossing the gate line and connected to the source electrode; 상기 소스 전극, 드레인 전극 및 데이터선의 위에 형성되어 있으며 상기 드레인 전극을 노출시키는 접촉구를 가지는 보호막,A protective film formed on the source electrode, the drain electrode and the data line and having a contact hole exposing the drain electrode; 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극,A pixel electrode formed on the passivation layer and connected to the drain electrode through the contact hole; 상기 화소 전극 위에 형성되어 있으며 감광 물질로 이루어져 있는 돌기A protrusion formed on the pixel electrode and made of a photosensitive material 를 포함하는 박막 트랜지스터 기판.Thin film transistor substrate comprising a. 제8항에서,In claim 8, 상기 돌기와 상기 화소 전극의 개구 패턴은 각각 대칭을 이루고 있으며 상호 교대로 배치되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.And the opening patterns of the protrusions and the pixel electrodes are symmetrical with each other and are alternately arranged. 제9항에서,In claim 9, 상기 돌기는 십자 모양 수 개가 세로로 연결되어 있는 형태를 가지며, 상기 화소 전극은 상기 개구 패턴에 의하여 다수의 소영역으로 구획되고, 상기 돌기는 상기 화소 전극의 각 소영역을 4등분할 하는 것을 특징으로 하는 박막 트랜지스터 기판.The projections have a form in which several crosses are vertically connected, and the pixel electrode is divided into a plurality of small regions by the opening pattern, and the projections divide each small region of the pixel electrode into four equal parts. A thin film transistor substrate. 제8항에서,In claim 8, 상기 기판 위에 상기 게이트선과 나란하게 형성되어 있는 유지 전극선을 더 포함하며,A storage electrode line formed on the substrate in parallel with the gate line; 상기 유지 전극선은 상기 돌기와 적어도 일부분에서 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.And the storage electrode line overlaps at least a portion of the protrusion. 제8항에서,In claim 8, 상기 돌기는 검은색인 것을 특징으로 하는 박막 트랜지스터 기판.The projection is thin film transistor substrate, characterized in that black. 상기 기판 위에 상기 게이트선과 나란하게 형성되어 있는 유지 전극선을 더 포함하며,A storage electrode line formed on the substrate in parallel with the gate line; 상기 유지 전극선은 상기 돌기와 적어도 일부분에서 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.And the storage electrode line overlaps at least a portion of the protrusion. 절연 기판 위에 게이트선, 상기 게이트선에 연결되어 있는 게이트 패드, 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,Forming a gate line on the insulating substrate, the gate line including a gate line, a gate pad connected to the gate line, and a gate electrode that is a part of the gate line; 상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 데이터선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 대향하고 있는 드레인 전극 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,A data line including a gate insulating layer, a semiconductor layer, a contact layer and a data line on the gate line, a source electrode connected to the data line, a drain electrode facing the source electrode, and a data pad connected to one end of the data line; Forming a step, 감광성 유기 절연 물질로 이루어진 보호 절연막과 돌기를 형성하는 단계,Forming a projection and a protective insulating film made of a photosensitive organic insulating material, 상기 돌기 위에 상기 드레인 전극과 연결되며 개구 패턴을 가지는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the drain electrode on the protrusion and having an opening pattern; 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a. 제13항에서,In claim 13, 상기 보호 절연막과 돌기를 형성하는 단계 이전에 상기 데이터 배선 위에 무기 물질로 이루어진 보조 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.And forming an auxiliary insulating layer made of an inorganic material on the data line before the forming of the protective insulating layer and the protrusion. 제13항 또는 제14항에서,The method of claim 13 or 14, 상기 보호 절연막과 돌기를 형성하는 단계에서 상기 게이트 패드, 데이터 패드 및 드레인 전극을 각각 노출시키는 제1 내지 제3 접촉구를 형성하는 박막 트랜지스터 기판의 제조 방법.And forming first and third contact holes exposing the gate pad, the data pad, and the drain electrode, respectively, in the forming of the protective insulating layer and the protrusion. 제15항에서,The method of claim 15, 상기 보호 절연막과 돌기를 형성하는 단계는Forming the protective insulating film and the projections 감광성 유기 절연막을 적층하는 단계,Stacking a photosensitive organic insulating film, 상기 감광성 유기 절연막을 부분에 따라 광투과율이 각각 다른 제1 부분, 제2 부분 및 제 3부분을 가지는 광마스크를 통하여 노광하는 단계,Exposing the photosensitive organic insulating layer through a photomask having a first portion, a second portion, and a third portion, each having a different light transmittance according to a portion; 상기 감광성 유기 절연막을 현상하여 상기 보호 절연막과 돌기가 형성될 부분에서는 제1 두께를 가지며, 상기 게이트 패드, 데이터 패드 및 드레인 전극의 상부에서는 두께가 없고, 기타 부분에서는 상기 제1 두께보다 얇은 제2 두께를 가지는 감광성 유기 절연막 패턴을 형성하는 단계,The second photosensitive organic insulating layer is developed to have a first thickness at a portion where the protective insulating layer and the protrusion are to be formed, and to have a thickness above the gate pad, the data pad, and the drain electrode, and to be thinner than the first thickness at other portions. Forming a photosensitive organic insulating layer pattern having a thickness, 상기 감광성 유기 절연막 패턴을 식각 마스크로 하여 그 하부의 절연막을 식각하여 상기 게이트 패드, 데이터 패드 및 드레인 전극을 노출시키는 단계,Etching the lower insulating layer using the photosensitive organic insulating layer pattern as an etch mask to expose the gate pad, the data pad, and the drain electrode; 상기 감광성 유기 절연막 패턴을 애싱하여 상기 제2 두께를 가지는 부분을 제거하여 상기 보호 절연막과 돌기만을 남기는 단계Ashing the photosensitive organic insulating layer pattern to remove the portion having the second thickness, leaving only the protective insulating layer and the protrusions. 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a. 절연 기판 위에 게이트선, 상기 게이트선에 연결되어 있는 게이트 패드, 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,Forming a gate line on the insulating substrate, the gate line including a gate line, a gate pad connected to the gate line, and a gate electrode that is a part of the gate line; 상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 데이터선과 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 대향하고 있는 드레인 전극 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있으며 상기 게이트 패드, 데이터 패드 및 드레인 전극을 각각 노출시키는 제1 내지 제3 접촉구를 가지는 보호막을 형성하는 단계,A data line including a gate insulating layer, a semiconductor layer, a contact layer, a source electrode connected to a data line and the data line, a drain electrode facing the source electrode, and a data pad connected to one end of the data line on the gate line; Forming a passivation layer formed on the data line and having first to third contact holes exposing the gate pad, the data pad, and the drain electrode, respectively; 화소 전극과 함께 상기 화소 전극 위에 형성되어 있으며 감광 물질로 이루어진 돌기를 형성하는 단계Forming a protrusion formed on the pixel electrode together with a pixel electrode and formed of a photosensitive material 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a. 제17항에서,The method of claim 17, 상기 화소 전극을 형성하는 단계에서 상기 게이트 패드와 데이터 패드를 각각 덮는 보조 게이트 패드와 보조 데이터 패드를 형성하는 박막 트랜지스터 기판의 제조 방법.And forming an auxiliary gate pad and an auxiliary data pad covering the gate pad and the data pad, respectively, in the forming of the pixel electrode. 제17항 또는 제18항에서,The method of claim 17 or 18, 상기 화소 전극과 함께 돌기를 형성하는 단계는Forming the protrusion together with the pixel electrode ITO층을 적층하는 단계,Laminating the ITO layer, 상기 ITO층 위에 감광막을 적층하는 단계,Stacking a photoresist film on the ITO layer, 상기 감광막을 부분에 따라 광투과율이 각각 다른 제1 부분, 제2 부분 및 제 3부분을 가지는 광마스크를 통하여 노광하는 단계,Exposing the photosensitive film through an optical mask having a first portion, a second portion, and a third portion, each having a different light transmittance according to a portion; 상기 감광막을 현상하여 상기 돌기가 형성될 부분에서는 제1 두께를 가지며, 상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성될 부분 상부에서는 상기 제1 두께보다 얇은 제2 두께를 가지며, 기타 부분에서는 두께가 없는 감광막 패턴을 형성하는 단계,The photoresist film is developed to have a first thickness at a portion where the protrusion is to be formed, and a second thickness thinner than the first thickness at a portion where the pixel electrode, the auxiliary gate pad, and the auxiliary data pad are to be formed, and at other portions. Forming a photoresist pattern having no thickness, 상기 감광막 패턴을 식각 마스크로 하여 상기 ITO층을 식각하여 상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계,Etching the ITO layer using the photoresist pattern as an etch mask to form the pixel electrode, the auxiliary gate pad, and the auxiliary data pad; 상기 감광막 패턴을 애싱하여 상기 제2 두께를 가지는 부분을 제거하여 상기 돌기만을 남기는 단계Ashing the photoresist pattern to remove the portion having the second thickness, leaving only the protrusions. 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a.
KR1019990039556A 1999-09-15 1999-09-15 Thin film transistor array panel for liquid crystal display and manufacturing method of the same KR100345959B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039556A KR100345959B1 (en) 1999-09-15 1999-09-15 Thin film transistor array panel for liquid crystal display and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039556A KR100345959B1 (en) 1999-09-15 1999-09-15 Thin film transistor array panel for liquid crystal display and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20010027685A true KR20010027685A (en) 2001-04-06
KR100345959B1 KR100345959B1 (en) 2002-08-01

Family

ID=19611636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039556A KR100345959B1 (en) 1999-09-15 1999-09-15 Thin film transistor array panel for liquid crystal display and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100345959B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038477A (en) * 2000-11-17 2002-05-23 포만 제프리 엘 Liquid crystal display panel, method of manufacturing liquid crystal display panel, liquid crystal display device, method of manufacturing liquid crystal display device and connected body of substrates
KR20040002155A (en) * 2002-06-29 2004-01-07 비오이 하이디스 테크놀로지 주식회사 Vertical align mode liquid crystal display
KR100513657B1 (en) * 2002-06-29 2005-09-09 비오이 하이디스 테크놀로지 주식회사 Vertical align mode liquid crystal display
KR100800329B1 (en) * 2001-12-24 2008-02-01 엘지.필립스 엘시디 주식회사 Sputter Apparatus
KR100892358B1 (en) * 2002-12-31 2009-04-08 엘지디스플레이 주식회사 An array substrate for LCD and method for fabricating the same
KR100895310B1 (en) * 2002-10-25 2009-05-07 삼성전자주식회사 Thin film transistor array panel
KR101067947B1 (en) * 2003-12-30 2011-09-26 엘지디스플레이 주식회사 Vertical alignment mode liquid crystal display device and method of fabricating thereof
US8467024B2 (en) 2010-07-06 2013-06-18 Samsung Display Co., Ltd. Liquid crystal display panel and fabricating method of the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101808213B1 (en) 2010-04-21 2018-01-19 삼성디스플레이 주식회사 Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244450B1 (en) * 1996-08-30 2000-02-01 구본준 Substrate manufacturing method of liquid crystal display device and substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038477A (en) * 2000-11-17 2002-05-23 포만 제프리 엘 Liquid crystal display panel, method of manufacturing liquid crystal display panel, liquid crystal display device, method of manufacturing liquid crystal display device and connected body of substrates
KR100800329B1 (en) * 2001-12-24 2008-02-01 엘지.필립스 엘시디 주식회사 Sputter Apparatus
KR20040002155A (en) * 2002-06-29 2004-01-07 비오이 하이디스 테크놀로지 주식회사 Vertical align mode liquid crystal display
KR100513657B1 (en) * 2002-06-29 2005-09-09 비오이 하이디스 테크놀로지 주식회사 Vertical align mode liquid crystal display
KR100895310B1 (en) * 2002-10-25 2009-05-07 삼성전자주식회사 Thin film transistor array panel
KR100892358B1 (en) * 2002-12-31 2009-04-08 엘지디스플레이 주식회사 An array substrate for LCD and method for fabricating the same
KR101067947B1 (en) * 2003-12-30 2011-09-26 엘지디스플레이 주식회사 Vertical alignment mode liquid crystal display device and method of fabricating thereof
US8467024B2 (en) 2010-07-06 2013-06-18 Samsung Display Co., Ltd. Liquid crystal display panel and fabricating method of the same

Also Published As

Publication number Publication date
KR100345959B1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
KR100391157B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR101121620B1 (en) Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same
KR100476366B1 (en) Thin film transistor array substrate and method of manufacturing the same
JP3538073B2 (en) Active matrix type liquid crystal display device having a color layer on a substrate side on which a TFT is mounted and a method of manufacturing the same
KR101126396B1 (en) Thin film transistor array substrate and fabricating method thereof
KR100480333B1 (en) Array substrate for a liquid crystal display device and Method for fabricating of the same
KR20030011985A (en) array panel for a liquid crystal display device and manufacturing method of the same
JP2004199049A (en) Array substrate for liquid crystal display device and its manufacture method
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
JP3097841B2 (en) Method of manufacturing photomask and active element array substrate
KR0182877B1 (en) Structure of liquid crystal display device and its manufacturing method
KR20020058270A (en) array panel of liquid crystal display and manufacturing method thereof
KR100345959B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR20070082090A (en) Display substrate and method for manufacturing the same
US20050140842A1 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR100650400B1 (en) array panel of liquid crystal display device and manufacturing method thereof
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR20040064466A (en) Thin film transistor array substrate and manufacturing method of the same
KR100695298B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100612993B1 (en) Liquid crystal displays and panels for the same
KR101215943B1 (en) The array substrate for liquid crystal display device and method of fabricating the same
KR100759963B1 (en) a liquid crystal display and a method for manufacturing a thin film transistor array panel thereof
KR20010005222A (en) a thin film transistor array panel for liquid crystal displays and a manufacturing method thereof
KR101408687B1 (en) An Array Substrate of Liquid Crystal Display Device and the method for fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee