KR101067947B1 - Vertical alignment mode liquid crystal display device and method of fabricating thereof - Google Patents

Vertical alignment mode liquid crystal display device and method of fabricating thereof Download PDF

Info

Publication number
KR101067947B1
KR101067947B1 KR1020030100872A KR20030100872A KR101067947B1 KR 101067947 B1 KR101067947 B1 KR 101067947B1 KR 1020030100872 A KR1020030100872 A KR 1020030100872A KR 20030100872 A KR20030100872 A KR 20030100872A KR 101067947 B1 KR101067947 B1 KR 101067947B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
layer
forming
electrode
Prior art date
Application number
KR1020030100872A
Other languages
Korean (ko)
Other versions
KR20050069044A (en
Inventor
임병호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100872A priority Critical patent/KR101067947B1/en
Priority to CN200410070171.8A priority patent/CN1605916B/en
Priority to JP2004255006A priority patent/JP2005115348A/en
Priority to US10/960,545 priority patent/US7612838B2/en
Publication of KR20050069044A publication Critical patent/KR20050069044A/en
Application granted granted Critical
Publication of KR101067947B1 publication Critical patent/KR101067947B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 액정표시소자 제조방법은 공정수를 최소화하기 위한 것으로, 제1기판 및 제2기판을 제공하는 단계와, 상기 제1기판에 구동소자를 형성하는 단계와, 제1기판 전체에 걸쳐 절연층을 형성하는 단계와, 포토레지스트패턴에 의해 상기 절연층을 에칭하여 보호층과 주위에 형성되는 전계를 대칭으로 만드는 돌기를 형성하는 단계와, 상기 제1기판 위에 화소전극을 형성하는 단계와, 상기 제2기판에 공통전극을 형성하는 단계로 구성된다.A method of manufacturing a liquid crystal display device according to the present invention is to minimize the number of processes, providing a first substrate and a second substrate, forming a driving element on the first substrate, and insulating the entire first substrate. Forming a layer, etching the insulating layer by a photoresist pattern to form projections for making the protective layer and the electric field formed around the symmetrical, forming a pixel electrode on the first substrate; Forming a common electrode on the second substrate.

수직배향, 전계, 돌기, 보호층, 리프트오프, 회절마스크Vertical alignment, electric field, protrusion, protective layer, lift off, diffraction mask

Description

수직배향모드 액정표시소자 및 그 제조방법{VERTICAL ALIGNMENT MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}Vertical alignment mode liquid crystal display device and manufacturing method therefor {VERTICAL ALIGNMENT MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

도 1은 종래 수직배향모드 액정표시소자의 평면도.1 is a plan view of a conventional vertical alignment mode liquid crystal display device.

도 2(a)는 도 1의 I-I'선 단면도.(A) is sectional drawing along the II 'line | wire of FIG.

도 2(b)는 도 1의 II-II'선 단면도.(B) is sectional drawing along the II-II 'line | wire of FIG.

도 3(a)∼도 3(d)는 종래 수직배향모드 액정표시소자의 제조방법을 나타내는 도면.3 (a) to 3 (d) show a manufacturing method of a conventional vertical alignment mode liquid crystal display device.

도 4(a)∼도 4(g)는 본 발명의 일실시예에 따른 수직배향모드 액정표시소자의 제조방법을 나타내는 도면.4 (a) to 4 (g) illustrate a method of manufacturing a vertical alignment mode liquid crystal display device according to an embodiment of the present invention.

도 5는 본 발명에 따른 수직배향모드 액정표시소자의 다른 구조를 나타내는 단면도.5 is a cross-sectional view showing another structure of the vertical alignment mode liquid crystal display device according to the present invention;

도 6(a)∼도 6(g)는 본 발명의 다른 실시예에 따른 수직배향모드 액정표시소자의 제조방법을 나타내는 도면.6A to 6G illustrate a method of manufacturing a vertical alignment mode liquid crystal display device according to another exemplary embodiment of the present invention.

도 7는 본 발명에 따른 수직배향모드 액정표시소자의 또 다른 구조를 나타내는 단면도.7 is a cross-sectional view showing still another structure of a vertical alignment mode liquid crystal display device according to the present invention;

*도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

104 : 게이트전극 105 : 반도체층 104: gate electrode 105: semiconductor layer                 

106 : 소스전극 107 : 드레인전극106: source electrode 107: drain electrode

110 : 공통전극 120,130 : 기판110: common electrode 120, 130: substrate

122 : 게이트절연층 124 : 보호층122: gate insulating layer 124: protective layer

132 : 블랙매트릭스 134 : 컬러필터층132: black matrix 134: color filter layer

138 : 공통전극 139 : 돌기138: common electrode 139: projection

140 : 액정층140: liquid crystal layer

본 발명은 수직배향모드 액정표시소자 및 그 제조방법에 관한 것으로, 특히 박막트랜지스터기판에 보호층으로 이루어진 돌기를 형성하여 제조비용이 절감되고 제조공정이 단순화된 수직배향모드 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical alignment mode liquid crystal display device and a method of manufacturing the same. In particular, a vertical alignment mode liquid crystal display device and a method for manufacturing the same may be manufactured by reducing protrusions by forming protrusions formed of a protective layer on a thin film transistor substrate. It is about.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 박막트랜지스터 어레이기판과 칼라필터기판이 대향하 여 합착되며, 상기 박막트랜지스터 어레이기판과 칼라필터기판 사이에 액정층이 형성됨으로써 제작된다.The liquid crystal display device is manufactured by bonding a thin film transistor array substrate and a color filter substrate to each other, and forming a liquid crystal layer between the thin film transistor array substrate and the color filter substrate.

박막트랜지스터 어레이기판은 화소들이 매트릭스형태로 배열되며, 그 단위화소에는 박막트랜지스터, 화소전극 및 커패시터가 형성되고, 상기 칼라필터기판은 상기 화소전극과 함께 액정층에 전계를 인가하는 공통전극과 실제 칼라를 구현하는 RGB 칼라필터 및 블랙매트릭스가 형성되어 있다.In the thin film transistor array substrate, pixels are arranged in a matrix form, and a thin film transistor, a pixel electrode, and a capacitor are formed in the unit pixel, and the color filter substrate is a common electrode and an actual color for applying an electric field to the liquid crystal layer together with the pixel electrode. An RGB color filter and a black matrix are implemented to implement the.

한편, 상기 박막트랜지스터 어레이기판과 칼라필터기판의 대향면에는 배향규제력이 형성된 배향막이 형성되어 액정층의 액정분자가 일정한 방향으로 배향되도록 한다. 상기와 같이 배향된 액정분자는 박막트랜지스터 어레이기판의 단위 화소별로 형성된 화소전극과 칼라필터기판의 전면에 형성된 공통전극 사이에 전계가 형성되는 경우에 유전 이방성에 의해 회전함으로써, 단위화소별로 빛을 통과사키거나 차단시켜 문자나 화상을 표시하게 된다. 이와 같은 액정분자의 구동에 의해 화상을 표시하는 방식을 TN모드(Twisted Nematic mode)라 한다. 그러나, 이와 같은 TN모드 액정표시소자는 시야각이 좁아진다는 단점이 있다. 이 시야각문제는 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, TN 모드의 경우 좌우방향의 시야각에 대해서는 광투과도가 대칭적으로 분포하지만, 상하방향에 대해서는 광투과도가 비대칭적으로 분포하기 때문에 상하방향의 시야각에서는 이미지가 반전되는 범위가 발생되어 시야각이 좁아지는 것이다.On the other hand, an alignment layer having an alignment control force is formed on the opposite surface of the thin film transistor array substrate and the color filter substrate so that the liquid crystal molecules of the liquid crystal layer are aligned in a predetermined direction. The liquid crystal molecules oriented as described above are rotated by dielectric anisotropy when the electric field is formed between the pixel electrode formed for each unit pixel of the thin film transistor array substrate and the common electrode formed on the front surface of the color filter substrate, thereby passing light for each unit pixel. They can be turned on or off to display text or images. Such a method of displaying an image by driving liquid crystal molecules is called TN mode (Twisted Nematic mode). However, such a TN mode liquid crystal display device has a disadvantage that the viewing angle is narrowed. This viewing angle problem is caused by the refractive anisotropy of the liquid crystal molecules. In the TN mode, light transmittance is symmetrically distributed in the left and right viewing angles, but light transmittance is asymmetrically distributed in the vertical direction. At the viewing angle in the vertical direction, a range in which the image is reversed is generated and the viewing angle is narrowed.

이러한 시야각 문제를 해결하기 위하여 TDTN(Two Domain TN)이나 DDTN(Domain Divided TN)과 같이 화소를 적어도 두개 이상의 도메인으로 분할하여 각각의 도메인의 주시야각 방향을 달리함으로써 시야각을 보상하는 멀티도메인(multi-domain) 액정표시소자가 제안되고 있다.In order to solve the viewing angle problem, a multi-domain that compensates the viewing angle by dividing the pixel into at least two domains such as two domain TN (TDTN) or domain divided TN (DDTN) and changing the field of view angle of each domain domain) Liquid crystal display devices have been proposed.

그러나, 상기 멀티도메인 액정표시소자의 경우 각 도메인에서의 액정분자의 배향을 달리해야만 하기 때문에, 각 도메인에 러빙공정을 진행해야만 한다. 예를 들어, 2-도메인인 경우 배향막의 제2도메인에 포토레지스트(photoresist)를 적층하여 제2도메인을 블로킹한 상태에서 배향막의 제1도메인에 설정 방향으로 러빙을 진행하여 제1방향의 배향규제력을 형성한다. 이후, 제2도메인의 포토레지스트를 제거하고 제1도메인에 포토레지스트를 형성한 후 제2도메인을 러빙하여 설정 방향의 배향규제력을 제공하는 것이다. 제2도메인의 러빙 후, 제1도메인의 포토레지스트는 현상공정에 의해 제거된다.However, in the case of the multi-domain liquid crystal display device, since the alignment of liquid crystal molecules in each domain must be different, a rubbing process must be performed in each domain. For example, in the case of 2-domain, photoresist is laminated on the second domain of the alignment layer to rub the second domain in the set direction in a state in which the second domain is blocked, thereby rubbing in the setting direction in the first direction. To form. Thereafter, the photoresist of the second domain is removed, the photoresist is formed in the first domain, and then the second domain is rubbed to provide the alignment control force in the set direction. After rubbing of the second domain, the photoresist of the first domain is removed by a developing process.

상기와 같이, 멀티도메인에서는 하나의 화소(즉, 하나의 기판)을 러빙하기 위해 포토레지스트를 이용한 2번의 포토공정이 필요하므로 제조공정이 복잡해지고 제조비용이 증가한다. 또한, 포토레지스트 현상과 같은 포토공정은 배향막에 영향을 주므로, 제작된 액정표시소자의 품질이 저하되는 문제도 있었다.As described above, in the multi-domain, two photo processes using a photoresist are required to rub one pixel (ie, one substrate), thereby increasing the manufacturing process and increasing the manufacturing cost. In addition, since a photo process such as a photoresist phenomenon affects the alignment film, there is a problem in that the quality of the manufactured liquid crystal display device is degraded.

상기와 같은 멀티도메인의 문제를 해결하기 위해 제안된 광시야각 구조의 액정표시소자가 수직배향모드(Vertical Aligment mode) 액정표시소자이다. 상기 VA모드에서는 전압이 인가되지 않은 상태에서는 액정분자의 장축이 배향막에 대하여 수직하게 배열되고, 전압이 인가되면 네거티브형 유전율 이방성을 갖는 액정분자가 전계에 대해 비스듬하게 배향하는 성질에 의해 액정분자의 장축이 수직 배향막에 대하여 수직한 방향에서 수평한 방향으로 움직이게 하여 빛을 투과시킨다. A liquid crystal display device having a wide viewing angle structure proposed to solve the problem of the multi-domain as described above is a vertical alignment mode liquid crystal display device. In the VA mode, when the voltage is not applied, the long axes of the liquid crystal molecules are arranged perpendicular to the alignment layer, and when voltage is applied, the liquid crystal molecules having negative dielectric anisotropy are oriented obliquely with respect to the electric field. The long axis moves in a horizontal direction from a direction perpendicular to the vertical alignment layer to transmit light.                         

상기 VA모드 액정표시소자는 TN모드 액정표시소자에 비해 콘트라스트비, 응답속도 등의 다양한 면에서 우수하며, 액정 분자의 배향방향을 다수의 방향으로 분할하고, 보상 필름을 사용하는 경우에 매우 효과적으로 광시야각을 구현할 수 있는 장점을 갖는다.The VA mode liquid crystal display device is superior to the TN mode liquid crystal display device in terms of contrast ratio, response speed, and the like, and divides the alignment direction of the liquid crystal molecules into a plurality of directions, and is highly effective when using a compensation film. It has the advantage of realizing the viewing angle.

도 1은 종래 VA모드 액정표시소자의 구조를 나타내는 도면이다. 실질적으로 액정표시소자는 복수의 화소로 이루어지지만, 도면에서는 설명의 편의를 위해 하나의 화소만을 도시하여 설명한다.1 is a view showing the structure of a conventional VA mode liquid crystal display device. Although the liquid crystal display is substantially composed of a plurality of pixels, only one pixel is illustrated in the drawings for convenience of description.

도면에 도시된 바와 같이, 게이트라인(1)과 데이터라인(2)에 의해 정의되는 화소는 2개의 영역(A,B)으로 구분되어 있다. 상기 영역(A,B)은 액정분자가 서로 다른 방향으로 배향되는 도메인영역으로, 각 도메인영역에서의 주시야각이 서로 보상되어 시야각특성이 향상되는 것이다.As shown in the figure, the pixel defined by the gate line 1 and the data line 2 is divided into two regions A and B. As shown in FIG. The regions A and B are domain regions in which liquid crystal molecules are oriented in different directions, and the viewing angles in each domain region are compensated for each other, thereby improving viewing angle characteristics.

한편, 화소내에는 외부의 구동회로로부터 주사신호(scan signal)가 인가되는 게이트라인(1)과 화상신호가 인가되는 데이터라인(2)의 교차영역에 형성된 박막트랜지스터(3)를 포함하고 있다. 박막트랜지스터(3)는 상기 게이트라인(1)과 연결되어 주사신호가 인가되는 게이트전극(4)과, 상기 게이트전극(4) 위에 형성되어 게이트전극(2)에 주사신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스전극(6) 및 드레인전극(7)으로 구성된다.On the other hand, the pixel includes a thin film transistor 3 formed at an intersection of a gate line 1 to which a scan signal is applied from an external driving circuit and a data line 2 to which an image signal is applied. The thin film transistor 3 is connected to the gate line 1 to form a gate electrode 4 to which a scan signal is applied, and is formed on the gate electrode 4 to be activated as a scan signal is applied to the gate electrode 2. The semiconductor layer 5 includes a source electrode 6 and a drain electrode 7 formed on the semiconductor layer 5.

상기 화소에는 상기 드레인전극(7)과 연결되어 반도체층(5)이 활성화됨에 따라 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(10)이 형성되어 있다. 이때, 도면에 도시된 도면부호 32는 블랙매트릭스(black matrix)로 서, 박막트랜지스터(3), 게이트라인(1) 및 데이터라인(2) 영역에 형성되어 상기 영역으로 광이 투과하는 것을 방지한다.The pixel electrode 10 is formed in the pixel to be connected to the drain electrode 7 to activate the liquid crystal (not shown) by applying an image signal as the semiconductor layer 5 is activated. At this time, reference numeral 32 shown in the drawing is a black matrix, which is formed in the region of the thin film transistor 3, the gate line 1 and the data line 2 to prevent light from passing through the region. .

상기와 같이 구성된 VA모드 액정표시소자를 도 2(a) 및 도 2(b)를 참조하여 더욱 상세히 설명한다.The VA mode liquid crystal display device configured as described above will be described in more detail with reference to FIGS. 2 (a) and 2 (b).

도 2(a)는 도 1의 I-I'선 단면도로서 박막트랜지스터의 구조를 나타내는 도면이고 도 2(b)는 도 2의 II-II'선 단면도로서 화소의 구조를 나타내는 도면이다.FIG. 2A is a cross-sectional view taken along the line II ′ of FIG. 1 to show the structure of the thin film transistor, and FIG. 2B is a cross-sectional view taken along the line II-II ′ of FIG. 2 to show the structure of the pixel.

도 2(a)에 도시된 바와 같이, 박막트랜지스터(3)는 유리와 같은 투명한 절연물질로 이루어진 제1기판(20) 상에 형성된 게이트전극(4)과, 상기 제1기판(20) 전체에 걸쳐서 형성된 게이트절연층(22)과, 상기 게이트절연층(22) 위에 형성된 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스전극(6) 및 드레인전극(7)으로 이루어지며, 박막트랜지스터(3)가 형성된 제1기판(20) 전체에 걸쳐서 보호층(passivation layer; 24)이 형성된다. 상기 보호층(24) 위에는 화소전극(10)이 형성되어 있으며, 제1보호층(24)에는 컨택홀(contact hole)이 형성되어 상기 화소전극(10)이 컨택홀을 통해 박막트랜지스터(3)의 드레인전극(7)에 전기적으로 접속된다.As shown in FIG. 2A, the thin film transistor 3 includes a gate electrode 4 formed on a first substrate 20 made of a transparent insulating material such as glass, and a portion of the first substrate 20. And a gate insulating layer 22 formed over, the semiconductor layer 5 formed on the gate insulating layer 22, and a source electrode 6 and a drain electrode 7 formed on the semiconductor layer 5. A passivation layer 24 is formed over the entire first substrate 20 on which the transistor 3 is formed. The pixel electrode 10 is formed on the passivation layer 24, and a contact hole is formed in the first passivation layer 24 so that the pixel electrode 10 is formed through the contact hole. Is electrically connected to the drain electrode 7.

한편, 제2기판(30)에는 박막트랜지스터(3)가 형성된 화상비표시영역으로 광이 투과하는 것을 방지하기 위한 블랙매트릭스(32)와, 상기 화소에 형성되어 컬러를 구현하는 R(Red), G(Green), B(Blue)의 컬러필터층(34)과, 상기 컬러필터층(34) 위에 화상신호 인가시 화소전극(10)과 전계를 형성하는 공통전극(38)으로 구성된다. 또한, 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 있 다. 도면에는 도시하지 않았지만, 상기 화소전극(10)과 공통전극(38) 위에는 액정분자를 배향하기 위한 배향막이 형성되어 있다.On the other hand, the second substrate 30 has a black matrix 32 for preventing light from being transmitted to the image non-display area in which the thin film transistor 3 is formed, and R (Red) formed in the pixel to implement color; A color filter layer 34 of G (Green) and B (Blue) and a common electrode 38 forming an electric field with the pixel electrode 10 when an image signal is applied on the color filter layer 34. In addition, a liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30. Although not shown in the drawing, an alignment layer for orienting liquid crystal molecules is formed on the pixel electrode 10 and the common electrode 38.

도 2(b)에 도시된 바와 같이, 공통전극(38) 위의 제1영역(A) 및 제2영역(B)의 경계에는 절연물질로 이루어진 돌기(39)가 형성되어 있다. 이와 같이, 제1영역(A) 및 제2영역(B) 경계의 공통전극(38) 상에 돌기(39)을 형성하는 이유는 화소전극(10)과 공통전극(38) 사이의 전계(E)를 왜곡하기 위해서이다. 도면에 도시된 바와 같이, 상기 돌기(39)에 의해 화소전극(10)과 공통전극(38) 사이의 전계가 돌기(39)를 중심으로 대칭으로 형성된다. 따라서, 상기 전계를 따라 배열되는 액정분자도 상기 슬릿을 따라 대칭으로 배열되어, 결국 제1영역(A)과 제2영역(B)은 서로 배향방향이 다른 2개의 도메인으로 된다.As shown in FIG. 2B, protrusions 39 made of an insulating material are formed at the boundary between the first region A and the second region B on the common electrode 38. As such, the reason why the protrusion 39 is formed on the common electrode 38 between the first and second regions A and B is because of the electric field E between the pixel electrode 10 and the common electrode 38. ) To distort As shown in the figure, an electric field between the pixel electrode 10 and the common electrode 38 is formed symmetrically about the protrusion 39 by the protrusion 39. Accordingly, the liquid crystal molecules arranged along the electric field are also arranged symmetrically along the slit, so that the first region A and the second region B are two domains having different alignment directions from each other.

그런데, 전에 언급한 멀티도메인 액정표시소자에서는 러빙공정이 2번(또는 그 이상) 필요한데 반해, VA모드 액정표시소자에서는 러빙공정이 필요없고 별도의 포토공정이 필요없게 된다. 따라서, 제조공정이 간단해지고 포토공정에 의한 배향막의 파손을 방지할 수 있게 된다.However, in the aforementioned multi-domain liquid crystal display device, a rubbing process is required twice (or more), whereas in the VA mode liquid crystal display device, a rubbing process is not necessary and a separate photo process is not necessary. Therefore, the manufacturing process can be simplified and the breakage of the alignment film caused by the photo process can be prevented.

상기와 같은 구조의 액정표시소자의 제조방법을 3(a)∼도 3(d)을 참조하여 설명하면 다음과 같다. 이때, 상기 도면에는 설명의 편의를 위해 박막트랜지스터와 화소영역을 동시에 도시하였다.The manufacturing method of the liquid crystal display device having the above structure will be described with reference to 3 (a) to FIG. 3 (d). In this case, the thin film transistor and the pixel region are simultaneously shown for convenience of description.

우선, 도 3(a)에 도시된 바와 같이, 제1기판(20)상에 금속을 적층한 후 에칭하여 게이트전극(4)을 형성한다. 이어서, 도 3(b)에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐 게이트절연층(22)을 형성하며, 이어서 반도체를 적층하고 에칭하여 상기 게이트전극(4) 위에 반도체층(5)을 형성한 후 금속을 적층하고 에칭하여 상기 반도체층(5)위에 소스전극(6) 및 드레인전극(7)을 형성한다.First, as shown in FIG. 3A, a metal is stacked on the first substrate 20 and then etched to form a gate electrode 4. Subsequently, as shown in FIG. 3B, a gate insulating layer 22 is formed over the entire first substrate 20, and then semiconductors are stacked and etched on the gate electrode 4. ), The metal is laminated and etched to form a source electrode 6 and a drain electrode 7 on the semiconductor layer 5.

그후, 도 3(c)에 도시된 바와 같이, 상기 제1기판(20) 전체에 걸쳐서 보호층(24)을 형성한 후 화소영역의 보호층(24) 위에 화소전극(10)을 형성한다.Thereafter, as shown in FIG. 3C, the protective layer 24 is formed over the entire first substrate 20, and then the pixel electrode 10 is formed on the protective layer 24 of the pixel region.

한편, 도 3(d)에 도시된 바와 같이, 제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성된다. 이어서, 상기 컬러필터층(34) 위에 공통전극(38)을 형성한 후 화소영역(즉, 2도메인의 경계영역)에 감광성 수지등을 적층한 후 에칭하여 돌기(39)를 형성한다.Meanwhile, as shown in FIG. 3D, the black matrix 32 and the color filter layer 34 are formed on the second substrate 30. Subsequently, after forming the common electrode 38 on the color filter layer 34, a photosensitive resin or the like is laminated in the pixel region (that is, a boundary region of two domains), and then the protrusion 39 is formed.

이후, 제1기판(20)과 제2기판(30)을 실링재(sealent)에 의해 합착한 후 상기 제1기판(20)과 제2기판(30) 사이에 액정을 주입하여 액정층(40)을 형성한다.Thereafter, the first substrate 20 and the second substrate 30 are bonded to each other by a sealing material, and then a liquid crystal is injected between the first substrate 20 and the second substrate 30 to form a liquid crystal layer 40. To form.

제1기판(20)에 형성되는 박막트랜지스터나 화소전극은 포토레지스트와 마스크를 이용한 포토공정(photolithography process)에 의해 형성된다. 일반적으로, 액정표시소자나 박막트랜지스터의 제조공정이 복잡도는 포토공정의 횟수, 즉 사용되는 마스크의 횟수에 의해 결정된다.The thin film transistor or pixel electrode formed on the first substrate 20 is formed by a photolithography process using a photoresist and a mask. In general, the complexity of a manufacturing process of a liquid crystal display device or a thin film transistor is determined by the number of photo processes, that is, the number of masks used.

일반적으로 TN모드의 액정표시소자에서는 마스크를 이용한 포토공정은 제1기판에 박막트랜지스터와 화소전극을 형성하고 제2기판에 블랙매트릭스를 형성하는데 주로 이용되지만, VA모드 액정표시소자에서는 돌기(39)를 형성하기 위해 마스크가 더 필요하게 된다.In general, in a TN mode liquid crystal display device, a photo process using a mask is mainly used to form a thin film transistor and a pixel electrode on a first substrate and a black matrix on a second substrate. More masks are needed to form

따라서, 상기한 종래 VA모드 액정표시소자 제조방법에서는 게이트전극용 마스크, 반도체층용 마스크, 소스전극 및 드레인전극용 마스크, 보호층의 컨택홀용 마스크, 화소전극용 마스크, 블랙매트릭스용 마스크, RGB컬러층용 마스크, 돌기형성용 마스크 등 총 10개의 마스크를 사용하는 10-마스크공정이다(잘알려진 5-마스크 박막트랜지스터 어레이공정 및 4-마스크 컬러필터공정 + 1-마스크 돌기공정). 그런데, VA모드 액정표시소자의 제조방법을 단순화하기 위해, 현재 마스크의 갯수가 5개 미만으로 감소된 저마스크 방법이 연구되고 있지만(4-마스크 컬러필터공정을 제외한), 실질적으로 5개 미만의 마스크를 사용하는 공정이 실현되지 못하고 있는 실정이다.Accordingly, in the above-described method for manufacturing a VA mode liquid crystal display device, a mask for a gate electrode, a mask for a semiconductor layer, a mask for a source electrode and a drain electrode, a mask for a contact hole of a protective layer, a mask for a pixel electrode, a mask for a black matrix, and an RGB color layer It is a 10-mask process that uses a total of 10 masks such as a mask and a protrusion forming mask (a well-known 5-mask thin film transistor array process and a 4-mask color filter process + 1-mask protrusion process). By the way, in order to simplify the manufacturing method of the VA mode liquid crystal display, a low mask method is currently being studied in which the number of masks is reduced to less than five (except a four-mask color filter process), but substantially less than five. The process of using the mask is not realized.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 공정수를 감축하여 제조공정이 단순화되고 제조비용을 대폭 절감할 수 있는 수직배향 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object of the present invention is to provide a vertically aligned liquid crystal display device and a method for manufacturing the same, which can simplify the manufacturing process and reduce the manufacturing cost by reducing the number of processes.

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 제1영역과 제2영역으로 구분된 제1기판 및 제2기판과, 상기 제1기판의 제1영역에 형성된 구동소자와, 상기 구동소자 상부에 형성된 제1보호층과, 상기 제2영역내에 형성되어 전계를 왜곡하는 적어도 하나의 제2보호층과, 상기 제2영역내에 형성된 제1전극과, 상기 제2기판에 형성되어 제1전극과의 사이에 전계를 형성하는 제2전극과, 상기 제1기판 및 제2기판 사이에 형성된 액정층으로 구성된다.In order to achieve the above object, the liquid crystal display device according to the present invention includes a first substrate and a second substrate divided into a first region and a second region, a driving element formed in the first region of the first substrate, A first protective layer formed on the driving element, at least one second protective layer formed in the second region and distorting an electric field, a first electrode formed in the second region, and formed on the second substrate; It consists of a 2nd electrode which forms an electric field between 1 electrode, and the liquid crystal layer formed between the said 1st board | substrate and a 2nd board | substrate.

상기 제2보호층에 의해 전계가 왜곡되어 제1전극과 제2전극 사이의 전계가 제2보호층을 중심으로 대칭으로 된다. 상기 제1보호층과 제2보호층은 동일한 물질로 이루어지는데, 유기층으로 형성될 수도 있고 무기층/유기층의 2중의 층으로 이 루어질 수도 있다.The electric field is distorted by the second protective layer so that the electric field between the first electrode and the second electrode is symmetric about the second protective layer. The first protective layer and the second protective layer are made of the same material, and may be formed of an organic layer or a double layer of an inorganic layer / organic layer.

제2기판의 상기 공통전극에는 적어도 하나의 슬릿이 형성되어, 상기 제2보호층과 함께 배향방향이 서로 다른 복수의 도메인을 형성한다.At least one slit is formed in the common electrode of the second substrate to form a plurality of domains having different alignment directions together with the second protective layer.

또한, 본 발명에 따른 액정표시소자 제조방법은 제1영역 및 제2영역으로 이루어진 제1기판을 제공하는 단계와, 상기 제1영역에 구동소자를 형성하는 단계와, 상기 제1기판 전체에 걸쳐 보호층을 형성하는 단계와, 상기 보호층위에 포토레지스트를 적층하고 현상하여 제1영역과 제2영역에 각각 제1포토레지스트패턴 및 제2포토레지스트패턴을 형성하고 상기 제1포토레지스트패턴과 제2포토레지스트패턴을 이용하여 보호층을 에칭하는 단계와, 상기 제1기판 전체에 걸쳐 투명도전물질을 적층하는 단계와, 상기 제1포토레지스트패턴 및 제2포토레지스트패턴을 제거하여 제2영역에 돌기와 화소전극을 형성하는 단계로 구성된다. In addition, the liquid crystal display device manufacturing method according to the present invention comprises the steps of providing a first substrate consisting of a first region and a second region, forming a driving element in the first region, and the entire first substrate Forming a protective layer, stacking and developing a photoresist on the protective layer to form a first photoresist pattern and a second photoresist pattern in a first region and a second region, respectively; Etching the protective layer using the second photoresist pattern, laminating a transparent conductive material over the entire first substrate, removing the first photoresist pattern and the second photoresist pattern, and Forming projections and pixel electrodes.

상기 구동소자는 박막트랜지스터로서, 제1기판 위에 게이트전극을 형성하는 단계와, 상기 제1기판 위에 게이트절연층을 형성하는 단계와, 상기 게이트절연층 위에 반도체층을 형성하는 단계와, 상기 반도체층 위에 소스전극 및 드레인전극을 형성하는 단계로 이루어진다.The driving device is a thin film transistor, comprising: forming a gate electrode on a first substrate, forming a gate insulating layer on the first substrate, forming a semiconductor layer on the gate insulating layer, and forming the semiconductor layer. Forming a source electrode and a drain electrode thereon.

또한, 상기 박막트랜지스터는 회절마스크를 이용하여 형성할 수도 있는데, 이 경우 상기 박막트랜지스터를 형성하는 단계는 제1기판 위에 게이트전극을 형성하는 단계와, 상기 제1기판 위에 게이트절연층을 형성하는 단계와, 상기 게이트절연층 위에 반도체 및 금속층을 적층하는 단계와, 상기 금속층 위에 제1포토레지스트를 적층한 후 회절마스크를 이용하여 제1포토레지스트패턴을 형성하는 단계와, 상기 제1포토레지스트패턴을 이용하여 상기 반도체와 금속층을 에칭하는 단계와, 상기 제1포토레지스트패턴을 에이싱하여 일부 영역의 포토레지스트를 제거하는 단계와, 에이싱된 제1포토레지스트패턴을 이용하여 금속층을 에칭하여 반도체층, 소스전극 및 드레인전극을 형성하는 단계로 이루어진다.In addition, the thin film transistor may be formed using a diffraction mask. In this case, the forming of the thin film transistor may include forming a gate electrode on a first substrate and forming a gate insulating layer on the first substrate. Stacking a semiconductor and a metal layer on the gate insulating layer, laminating a first photoresist on the metal layer, and then forming a first photoresist pattern using a diffraction mask, and forming the first photoresist pattern. Etching the semiconductor and the metal layer by using the metal layer; acing the first photoresist pattern to remove photoresist in a partial region; and etching the metal layer by using the aced first photoresist pattern. And forming a source electrode and a drain electrode.

상기 게이트절연층은 보호층과 동시에 에칭되며, 제1포토레지스트패턴은 드레인전극의 일부 상부에만 위치하여 보호층의 에칭에 의해 상기 드레인전극의 일부가 외부로 노출되어 화소전극이 상기 드레인전극과 접속된다. 상기 투명도전물질은 제1포토레지스트패턴과 제2포토레지스트패턴 상부에 적층되어 제1포토레지스트패턴과 제2포토레지스트패턴을 리르트오프된다.The gate insulating layer is etched simultaneously with the passivation layer, and the first photoresist pattern is positioned only on a part of the drain electrode, and a part of the drain electrode is exposed to the outside by etching the passivation layer so that the pixel electrode is connected to the drain electrode. do. The transparent conductive material is stacked on the first photoresist pattern and the second photoresist pattern so as to retoff the first photoresist pattern and the second photoresist pattern.

본 발명에서는 4개의 마스크를 사용한 VA모드 액정표시소자를 제작한다. 또한, 본 발명에서는 3개의 마스크를 사용하여 VA모드 액정표시소자를 제작한다. 이때, 상기 4-마스크공정이나 3-마스크공정은 4개의 마스크를 사용하는 컬러필터공정을 제외한 것이다. 본 발명에서는 전계왜곡용 돌기를 박막트랜지스터가 형성되는 제1기판에 형성한다. 상기 돌기는 보호층 또는 게이트절연층/보호층으로 이루어지며, 보호층이나 게이트절연층/보호층을 에칭할 때 형성된다. 화소전극의 패터닝은 상기 보호층을 에칭할 때 리프트업(lift up)되므로, 하나의 포토공정에 의해(즉, 하나의 마스크에 의해) 보호층의 에칭과 화소전극의 패터닝이 가능하게 되어 마스크 숫자를 감소시킬 수 있게 된다.In the present invention, a VA mode liquid crystal display device using four masks is manufactured. In the present invention, the VA mode liquid crystal display device is fabricated using three masks. In this case, the 4-mask process or the 3-mask process excludes a color filter process using four masks. In the present invention, the field distortion protrusion is formed on the first substrate on which the thin film transistor is formed. The protrusion is formed of a protective layer or a gate insulating layer / protective layer, and is formed when etching the protective layer or the gate insulating layer / protective layer. Since the patterning of the pixel electrode is lifted up when etching the protective layer, the etching of the protective layer and the patterning of the pixel electrode can be performed by one photo process (that is, by one mask). Can be reduced.

이하, 첨부한 도면을 참조하여 본 발명에 따른 VA모드 액정표시소자에 대해 상세히 설명한다.Hereinafter, the VA mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4(a)∼도 4(g)는 본 발명의 일실시예에 따른 VA모드 액정표시소자 제조방법을 나타내는 도면으로, 이 도면의 제조방법은 종래 5-마스크의 박막트랜지스터 어레이공정을 적용한 것이다.4 (a) to 4 (g) illustrate a manufacturing method of a VA mode liquid crystal display device according to an exemplary embodiment of the present invention. The manufacturing method of the figure is a conventional 5-mask thin film transistor array process. .

우선, 도 4(a)에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어지고 TFT영역과 화소영역을 포함하는 제1기판(120)상에 게이트전극(104)을 형성한 후 상기 제1기판(120) 전체에 걸쳐 게이트절연층(122)을 형성한다. 상기 게이트전극(104)은 Al이나 Al합금 또는 Cu와 같은 금속을 스퍼터링(sputtering)방법이나 증착(evaporation)방법에 의해 제1기판(120) 전체에 걸쳐 적층한 후 포토레지스트와 마스크를 이용한 포토공정에 의해 형성되며, 게이트절연층(122)은 SiNx나 SiO2과 같은 절연물질을 CVD(chemial vapor deposition)방법에 의해 적층함으로써 형성한다.First, as shown in FIG. 4A, a gate electrode 104 is formed on a first substrate 120 made of a transparent insulating material such as glass and including a TFT region and a pixel region. The gate insulating layer 122 is formed over the entire substrate 120. The gate electrode 104 is formed by depositing a metal such as Al, Al alloy, or Cu over the entire first substrate 120 by sputtering or evaporation, and then using a photoresist and a mask. The gate insulating layer 122 is formed by stacking an insulating material such as SiNx or SiO 2 by a chemical vapor deposition (CVD) method.

이때, 게이트전극(104)은 상기와 같이 단일 금속층으로 이루어질 수도 있지만, Al/Cr과 같은 이중의 층으로 형성될 수도 있을 것이다. 이 경우, Al과 Cr을 연속 적층한 후 포토공정을 진행함으로써 상기 게이트전극(104)을 형성할 수 있게 된다. 또한, 도면에는 도시하지 않았지만, 상기 게이트전극(104)의 형성시 게이트라인이 동시에 형성된다.In this case, the gate electrode 104 may be formed of a single metal layer as described above, but may be formed of a double layer such as Al / Cr. In this case, the gate electrode 104 can be formed by sequentially stacking Al and Cr and then performing a photo process. Although not shown in the drawing, gate lines are simultaneously formed when the gate electrode 104 is formed.

이후, 도 4(b)에 도시된 바와 같이, 상기 게이트절연층(122) 위에 Si과 같은 반도체를 적층하고 에칭하여 반도체층(105)을 형성한 후 그 위에 소스전극(106) 및 드레인전극(107)을 형성한다. 상기 소스전극(106) 및 드레인전극(107)을 형성할 때 데이터전극(102)도 동시에 형성된다. 반도체층(105)은 Si 등을 CVD방법에 의해 적층한 후 에칭하여 형성하며, 소스전극(106) 및 드레인전극(107)은 Al, Al합금, Cu, Mo, Cr 등의 금속을 스퍼터링방법이나 증착방법에 의해 단일층 또는 복수의 층으로 적층하고 에칭하여 형성된다.Subsequently, as illustrated in FIG. 4B, a semiconductor, such as Si, is stacked and etched on the gate insulating layer 122 to form a semiconductor layer 105, and then a source electrode 106 and a drain electrode (above it). 107). When forming the source electrode 106 and the drain electrode 107, the data electrode 102 is also formed at the same time. The semiconductor layer 105 is formed by laminating Si or the like by CVD and then etching the source electrode 106 and the drain electrode 107 by sputtering a metal such as Al, Al alloy, Cu, Mo, Cr, or the like. It is formed by laminating and etching into a single layer or a plurality of layers by a vapor deposition method.

이어서, 도 4(c)에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 BCB(Benzo Cyclo Butene)이나 포토아크릴과 같은 유기물질을 적층하여 보호층(124)을 형성한다. 이후, 도 4(d)에 도시된 바와 같이 보호층(124) 위에 포토레지스트(photoresist)를 도포하고 마스크로 일부 영역을 블로킹(blocking)한 상태에서 자외선을 조사한 후 현상하여 상기 보호층(124) 위에 포토레지스트패턴(150)을 형성한다. 이때, 상기 포토레지스트패턴(150)은 TFT영역 과 화소영역 및 데이터라인(102)의 상부에 형성된다. 한편, 도면에는 도시하지 않았지만, 상기 보호층(124)은 SiNx나 SiO2로 이루어진 무기층과 유기층의 2중의 층으로 이루어질 수도 있다.Subsequently, as shown in FIG. 4C, the protective layer 124 is formed by stacking an organic material such as BCB (Benzo Cyclo Butene) or photoacryl over the entire first substrate 120. Subsequently, as shown in FIG. 4 (d), a photoresist is applied on the protective layer 124 and ultraviolet rays are developed after blocking a portion of the area with a mask to develop the protective layer 124. A photoresist pattern 150 is formed thereon. In this case, the photoresist pattern 150 is formed on the TFT region, the pixel region, and the data line 102. On the other hand, although not shown in the figure, the protective layer 124 may be composed of a double layer of an inorganic layer and an organic layer made of SiNx or SiO 2 .

그 후, 도 4(e)에 도시된 바와 같이, 상기 포토레지스트패턴(150)으로 보호층(124)을 블로킹한 상태에서 상기 보호층(124)을 에칭하여 일부 영역(즉, 포토레지스트패턴(150)에 의해 블로킹되지 않은 영역)의 보호층(124)을 제거한다. 상기 보호층(124)의 제거에 의해 화소영역의 게이트절연층(122)이 외부로 노출된다. 또한, TFT영역의 드레인전극(107)의 일부 역시 외부로 노출된다. 이어서, 스퍼터링방법이나 증착방법에 의해 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질을 적층하면, 포토레지스트패턴(150)의 상부, 게이트절연층(122)의 상부 및 외부로 노출된 드레인전극(107)의 상부에 화소전극(110)이 형성된다.Thereafter, as shown in FIG. 4E, the protective layer 124 is etched while the protective layer 124 is blocked by the photoresist pattern 150, so that a partial region (ie, the photoresist pattern ( Protective layer 124 of the non-blocking region). The gate insulating layer 122 of the pixel region is exposed to the outside by removing the protective layer 124. In addition, part of the drain electrode 107 of the TFT region is also exposed to the outside. Subsequently, when a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is laminated by a sputtering method or a deposition method, the upper portion of the photoresist pattern 150, the upper portion and the outer portion of the gate insulating layer 122 may be formed. The pixel electrode 110 is formed on the exposed drain electrode 107.

이어서, 도 4(f)에 도시된 바와 같이, 상부에 전극(110)이 형성된 포토레지스트패턴(150)을 리프트오프(lift off)시키면, 상기 TFT영역과 데이터라인(102) 상부에는 보호층(124)이 형성되지만, 화소영역에는 일정 폭의 보호층(139)을 제외하고는 다른 보호층(124)이 모두 제거된다. 상기 화소영역에 형성된 보호층(139)이 VA모드 액정표시소자의 전계를 왜곡하여 상기 보호층(139)과 인접하는 영역에서의 전계를 대칭으로 형성하는 돌기이다. 즉, 본 발명에서는 돌기(139)가 BCB나 포토아크릴 등의 유기물질로 이루어지는데, 상기 돌기(139)는 화소전극(110)으로부터 약 1∼4㎛의 높이로 형성되는 것이 바람직하다. 이때, 보호층(224)이 무기층과 유기층으로 이루어진 경우 상기 돌기(139) 역시 무기층과 유기층으로 이루어진 2중의 층으로 구성될 것이다.Subsequently, as shown in FIG. 4F, when the photoresist pattern 150 having the electrode 110 formed thereon is lifted off, a protective layer may be formed on the TFT region and the data line 102. Although 124 is formed, all other protective layers 124 are removed in the pixel area except the protective layer 139 having a predetermined width. The protective layer 139 formed in the pixel region distorts the electric field of the VA mode liquid crystal display, thereby forming an symmetrical electric field in an area adjacent to the protective layer 139. That is, in the present invention, the protrusion 139 is made of an organic material such as BCB or photoacryl, and the protrusion 139 is preferably formed to have a height of about 1 to 4 μm from the pixel electrode 110. At this time, when the protective layer 224 is composed of an inorganic layer and an organic layer, the protrusion 139 will also be composed of a double layer consisting of an inorganic layer and an organic layer.

한편, 도 4(g)에 도시된 바와 같이, 제2기판(130)에는 Cr/CrOx등으로 이루어진 블랙매트릭스(132)와 R,G,B의 컬러필터층(134)이 형성된다. 이어서, 상기 컬러필터층(134) 위에 ITO나 IZO와 같은 투명도전물질을 적층하여 공통전극(138)을 형성한다. 도면에는 도시하지 않았지만, 상기 컬러필터층(134) 위에는 컬러필터층을 보고하고 평탄화를 위한 오버코트층(overcoat layer) 또는 보호층을 형성할 수도 있다.On the other hand, as shown in Figure 4 (g), the second substrate 130 is formed with a black matrix 132 made of Cr / CrOx, and the color filter layer 134 of R, G, B. Subsequently, a transparent conductive material such as ITO or IZO is stacked on the color filter layer 134 to form a common electrode 138. Although not shown in the figure, the color filter layer may be reported on the color filter layer 134 and an overcoat layer or a protective layer for planarization may be formed.

상기와 같이 제작된 제2기판(130)을 실링재에 의해 제1기판(120)과 합착한 후 상기 제1기판(120)과 제2기판(130) 사이에 네거티브형 유전율 이방성을 갖는 액 정을 주입하여 액정층(140)을 형성한다. 이때, 제1기판(120) 또는 제2기판(130)에 액정을 적하(dispensing)한 후 상기 제1기판(120) 및 제2기판(130)을 합착하여 액정층을 형성할 수도 있다.After the second substrate 130 manufactured as described above is bonded to the first substrate 120 by a sealing material, a liquid crystal having negative dielectric anisotropy is formed between the first substrate 120 and the second substrate 130. Injecting to form the liquid crystal layer 140. In this case, the liquid crystal layer may be formed by dropping liquid crystal onto the first substrate 120 or the second substrate 130 and then bonding the first substrate 120 and the second substrate 130 together.

상기한 바와 같이, 본 발명의 VA모드 액정표시소자 제조방법에서는 드레인전극이 외부에 노출되도록 보호층(124)을 에칭한 후 게이트절연층(122)과 드레인전극(107)의 일부 상부에 형성된 화소전극(110)을 제외한 나머지 전극을 포토레지스트패턴의 리프트오프시 제거하므로, 화소전극용 마스크가 필요없게 된다. 또한, 돌기(139)가 보호층(124)과 동시에 형성되므로 돌기(139) 형성용 마스크가 필요없게 된다. 따라서, 본 발명의 VA모드 액정표시소자 제조방법에서는 게이트전극용 마스크, 반도체층용 마스크, 소스전극 및 드레인전극용 마스크, 보호층 에칭용 마스크 등 총 4개의 마스크가 필요하게 된다. 그러므로, 6개의 마스크가 필요하던 종래의 제조방법에 비해 사용되는 마스크가 2개 절감되며, 그 결과 제조공정을 대폭 단순화시킬 수 있게 되고 제조비용을 대폭 절감할 수 있게 된다.As described above, in the VA-mode liquid crystal display device manufacturing method of the present invention, the protective layer 124 is etched to expose the drain electrode to the outside, and then the pixel formed on the gate insulating layer 122 and a part of the drain electrode 107. Since the remaining electrodes except for the electrode 110 are removed when the photoresist pattern is lifted off, the mask for the pixel electrode is not necessary. In addition, since the protrusion 139 is formed at the same time as the protective layer 124, a mask for forming the protrusion 139 is not required. Therefore, the VA mode liquid crystal display device manufacturing method of the present invention requires a total of four masks, a mask for a gate electrode, a mask for a semiconductor layer, a mask for a source electrode and a drain electrode, and a mask for etching a protective layer. Therefore, two masks to be used are reduced compared to the conventional manufacturing method, which required six masks. As a result, the manufacturing process can be greatly simplified and the manufacturing cost can be greatly reduced.

도 4(g)에 도시된 바와 같이, 본 발명에 따른 VA모드 액정표시소자에서는 돌기(139)가 보호층(124)과 동일한 물질로 제1기판(120)의 화소영역에 형성된다. 이 돌기(139)는 화소전극(110)과 공통전극(138) 사이에 형성되는 전계(E)를 왜곡하여, 돌기(139)를 중심으로 전계(E)가 대칭되도록 한다. 따라서, 상기 전계를 따라 배열되는 액정분자도 상기 돌기(139)를 따라 대칭으로 배열되어, 결국 돌기(139)를 중심으로 액정분자의 배향방향이 다른 2개의 도메인이 형성된다.As shown in FIG. 4G, in the VA mode liquid crystal display according to the present invention, the protrusion 139 is formed in the pixel region of the first substrate 120 with the same material as that of the protective layer 124. The protrusion 139 distorts the electric field E formed between the pixel electrode 110 and the common electrode 138 so that the electric field E is symmetric about the protrusion 139. Accordingly, the liquid crystal molecules arranged along the electric field are also symmetrically arranged along the protrusion 139, so that two domains having different alignment directions of the liquid crystal molecules are formed around the protrusion 139.

도면에서는 비록 하나의 돌기(139)이 형성되어 2개의 도메인이 형성되지만, 제1기판(120)에는 복수개의 돌기(139)가 형성되어 3개 이상의 도메인이 형성될 수도 있다.In the drawing, although one protrusion 139 is formed to form two domains, a plurality of protrusions 139 may be formed on the first substrate 120 to form three or more domains.

한편, 화소전극(110)은 도 5에 도시된 바와 같이 게이트절연층(122)이 아닌 제1기판(120)위에 형성될 수도 있다. 이 경우, 포토레지스트패턴(150)에 의해 보호층(124)과 게이트절연층(122)이 에칭되어 화소전극(110)이 제1기판(120)위에 형성되는 것이다. 이때에도, 드레인전극(107)의 일부 영역 위에 화소전극(110)이 형성되어 박막트랜지스터를 통해 입력되는 신호가 상기 화소전극(110)에 인가된다. 또한, 돌기(139)는 게이트절연층(122)과 보호층(124)이 에칭되어 형성된다. 즉, 상기 돌기(139)는 게이트절연층(122) 및 보호층(124)과 동일한 물질로 이루어진다.Meanwhile, the pixel electrode 110 may be formed on the first substrate 120 instead of the gate insulating layer 122 as shown in FIG. 5. In this case, the protective layer 124 and the gate insulating layer 122 are etched by the photoresist pattern 150 to form the pixel electrode 110 on the first substrate 120. In this case, the pixel electrode 110 is formed on a portion of the drain electrode 107 so that a signal input through the thin film transistor is applied to the pixel electrode 110. In addition, the protrusion 139 is formed by etching the gate insulating layer 122 and the protective layer 124. That is, the protrusion 139 is made of the same material as the gate insulating layer 122 and the protective layer 124.

도 6(a)∼도 6(g)는 본 발명의 다른 실시예에 따른 VA모드 액정표시소자 제조방법을 나타내는 도면이다.6A to 6G illustrate a method of manufacturing a VA mode liquid crystal display device according to another exemplary embodiment of the present invention.

우선, 도 6(a)에 도시된 바와 같이, TFT영역과 화소영역을 포함하는 제1기판(220)상에 Al이나 Al합금, Cu, Cr 등의 단일층 또는 복수의 층으로 이루어진 게이트전극(204)을 형성한 후 상기 제1기판(120) 전체에 걸쳐 게이트절연층(222), 반도체(205a) 및 금속층(206a)을 연속 적층한다.First, as shown in FIG. 6A, a gate electrode made of a single layer or a plurality of layers of Al, Al alloy, Cu, Cr, or the like is formed on a first substrate 220 including a TFT region and a pixel region. After forming 204, the gate insulating layer 222, the semiconductor 205a, and the metal layer 206a are sequentially stacked on the entire first substrate 120.

이어서, 도 6(b)에 도시된 바와 같이, 상기 금속층(106a) 위에 포토레지스트층(250a)를 적층한 후 회절마스크를 사용하여 자외선을 조사한 후 현상하면, 화소영역에서는 포토레지스트가 제거되고 TFT영역에서는 포토레지스트패턴(250)이 형성된다. 이때, TFT영역에 조사되는 광은 회절마스크에 형성된 슬릿에 의해 그 세기가 달라지기 때문에, 게이트전극(204) 상부의 포토레지스트는 그 일부가 제거되는 반 면에 게이트전극(204)의 양측면 상부의 포토레지스트는 그대로 남아 있게 되어, 두께가 다른 포토레지스트패턴(250)이 형성된다.Subsequently, as illustrated in FIG. 6B, when the photoresist layer 250a is laminated on the metal layer 106a and then irradiated with ultraviolet rays using a diffraction mask, the photoresist is removed from the pixel region and the TFT is removed. The photoresist pattern 250 is formed in the region. At this time, since the intensity of the light irradiated to the TFT region is changed by the slit formed in the diffraction mask, the photoresist on the upper portion of the gate electrode 204 is removed while a portion of the photoresist on the upper side of the gate electrode 204 is removed. The photoresist is left as it is, a photoresist pattern 250 having a different thickness is formed.

상기한 포토레지스트패턴(250)으로 금속층(205a)을 블로킹한 상태에서, 금속층(205a) 및 반도체(206a)를 연속 에칭하면, 도 6(c)에 도시된 바와 같이, TFT영역에는 반도체층(205)과 금속패턴(206b)이 형성된다. 이때, 데이터라인(202b)도 형성되는데, 상기 데이터라인(202b)의 하부에는 반도체층(202a)가 남아 있게 된다. 그후, 상기 포토레지스트패턴(250)을 에이싱(ashing)하면, 게이트전극(204) 상부의 얇은 두께의 포토레지스트는 제거되는 반면에 그 양측의 포토레지스트는 그 일부만이 제거된다.When the metal layer 205a and the semiconductor 206a are continuously etched while the metal layer 205a is blocked by the photoresist pattern 250 as described above, as shown in FIG. 205 and metal pattern 206b are formed. In this case, a data line 202b is also formed, and the semiconductor layer 202a remains under the data line 202b. Then, when the photoresist pattern 250 is ashed, the thin photoresist on the gate electrode 204 is removed while only a part of the photoresist on both sides is removed.

이어서, 도 6(d)에 도시된 바와 같이, 일부가 제거된 포토레지스트패턴(250)을 이용하여 금속패턴(206b)을 에칭하고 상기 포토레지스트패턴(250)을 제거하여 반도체층(205) 위에 소스전극(206) 및 드레인전극(207)을 형성한다. 그후, 제1기판(220) 전체에 걸쳐 BCB나 포토아크릴과 같은 유기물질 또는 무기물질/유기물질을 적층하여 보호층(224)을 형성하고 그 위에 포토레지스트를 적층하고 현상하여 포토레지스트패턴(252)을 형성한다. 이때, 상기 포토레지스트패턴(253)은 TFT영역과 화소영역 및 데이터라인(202b)의 상부에 형성된다.Subsequently, as shown in FIG. 6 (d), the metal pattern 206b is etched using the photoresist pattern 250 with a portion removed, and the photoresist pattern 250 is removed to form the semiconductor layer 205. The source electrode 206 and the drain electrode 207 are formed. Thereafter, an organic material or an inorganic material / organic material such as BCB or photoacryl is laminated on the first substrate 220 to form a protective layer 224, and a photoresist is laminated and developed on the photoresist pattern 252. ). In this case, the photoresist pattern 253 is formed on the TFT region, the pixel region, and the data line 202b.

그 후, 도 6(e)에 도시된 바와 같이, 상기 포토레지스트패턴(252)으로 보호층(224)을 블로킹한 상태에서 상기 게이트절연층(222)과 보호층(224)을 에칭하여 일부 영역의 게이트절연층(222)과 보호층(224)을 제거한다. 상기 게이트절연층(222)과 보호층(224)의 제거에 의해 화소영역의 제1기판(220)과 TFT영 역의 드레인전극(207) 일부가 외부로 노출된다. 이어서, 스퍼터링방법이나 증착방법에 의해 ITO나 IZO와 같은 투명한 도전물질을 적층하여 포토레지스트패턴(252)의 상부, 제1기판(220)의 화소영역 및 외부로 노출된 드레인전극(207)의 상부에 화소전극(210)을 형성한다.Thereafter, as shown in FIG. 6E, the gate insulating layer 222 and the protective layer 224 are etched in a partial region while the protective layer 224 is blocked by the photoresist pattern 252. The gate insulating layer 222 and the protective layer 224 are removed. By removing the gate insulating layer 222 and the protective layer 224, a portion of the first substrate 220 and the drain electrode 207 of the TFT region of the pixel region is exposed to the outside. Subsequently, a transparent conductive material such as ITO or IZO is laminated by a sputtering method or a deposition method to form an upper portion of the photoresist pattern 252, a pixel region of the first substrate 220, and an upper portion of the drain electrode 207 exposed to the outside. The pixel electrode 210 is formed on the substrate.

이어서, 도 6(f)에 도시된 바와 같이, 포토레지스트패턴(150)을 리프트오프시키면, 상기 TFT영역과 데이터라인(202) 상부에 보호층(224)이 형성되고 화소영역에는 일정 폭의 돌기(239)가 형성된다. 이때, 돌기(239)는 게이트절연층(222)과 보호층(224)이 에칭되어 생긴 2중의 층으로 이루어진다.Subsequently, as shown in FIG. 6F, when the photoresist pattern 150 is lifted off, a protective layer 224 is formed on the TFT region and the data line 202 and protrusions having a predetermined width in the pixel region. 239 is formed. At this time, the protrusion 239 is formed of a double layer formed by etching the gate insulating layer 222 and the protective layer 224.

한편, 도 6(g)에 도시된 바와 같이, 제2기판(230)에는 블랙매트릭스(232)와 R,G,B의 컬러필터층(234)이 형성된다. 이어서, 상기 컬러필터층(234) 위에 ITO나 IZO와 같은 투명도전물질을 적층하여 공통전극(238)을 형성한 후, 상기 제1기판(220)과 제2기판(230)을 실링재에 의해 합착하고 상기 제1기판(220)과 제2기판(230) 사이에 액정층(140)을 형성하여 VA모드 액정표시소자를 완성한다.As illustrated in FIG. 6G, the black matrix 232 and the color filter layers 234 of R, G, and B are formed on the second substrate 230. Subsequently, a transparent conductive material such as ITO or IZO is stacked on the color filter layer 234 to form a common electrode 238, and then the first and second substrates 220 and 230 are bonded to each other by a sealing material. The liquid crystal layer 140 is formed between the first substrate 220 and the second substrate 230 to complete the VA mode liquid crystal display device.

상기와 같이, 이 실시예의 VA모드 액정표시소자에서는 게이트전극용 마스크, 반도체층(205) 및 소스/드레인전극(206,207)용 마스크, 유기보호층(224) 패턴용 마스크 등 총 3개의 마스크가 사용된다. 즉, 3-마스크 공정인 것이다. 따라서, 6개의 마스크가 사용되던 종래의 VA모드 액정표시소자의 제조방법에 비해 3개의 마스크를 감소시킬 수 있게 된다. 따라서, 제조방법이 종래에 비해 대폭 간소화된다.As described above, in the VA mode liquid crystal display device of this embodiment, a total of three masks are used, a mask for the gate electrode, a mask for the semiconductor layer 205 and the source / drain electrodes 206 and 207, and a mask for the organic protective layer 224 pattern. do. That is, it is a 3-mask process. Therefore, it is possible to reduce the three masks compared to the conventional manufacturing method of the VA mode liquid crystal display device in which six masks are used. Therefore, the manufacturing method is greatly simplified as compared with the prior art.

한편, 이 실시예에 의해 제작된 도 6(g)의 VA모드 액정표시소자는 도 5에 도시된 구조의 VA모드 액정표시소자와는 동일한 구조로 이루어진다. 따라서, 화소영 역에 형성된 적어도 하나의 돌기(239)에 의해 화소영역이 대칭인 전계를 가진 복수의 도메인으로 분할되어 시야각특성을 향상시킬 수 있게 된다. 또한, 이실시예의 VA모드 액정표시소자는 도 4(g)에 도시된 구조로 형성될 수도 있다. 즉, 화소영역의 화소전극(210)이 게이트절연층(222) 위에 형성되는 구조로 형성될 수도 있다. 이 경우, 도 6(g) 포토레지스터패턴(252)에 의해 보호층(224)만이 에칭된다는 점을 제외하고는 도 6(a)∼도 6(g)와는 동일한 공정으로 이루어진다.On the other hand, the VA mode liquid crystal display device of FIG. 6 (g) produced by this embodiment has the same structure as the VA mode liquid crystal display device of the structure shown in FIG. Therefore, the pixel region is divided into a plurality of domains having symmetric electric fields by at least one protrusion 239 formed in the pixel region, thereby improving viewing angle characteristics. In addition, the VA mode liquid crystal display device of this embodiment may be formed in the structure shown in Fig. 4G. That is, the pixel electrode 210 of the pixel region may be formed on the gate insulating layer 222. In this case, the same process as in FIGS. 6A to 6G is performed except that only the protective layer 224 is etched by the photoresist pattern 252 of FIG.

도 7은 본 발명에 따른 VA모드 액정표시소자의 다른 구조를 나타내는 도면이다. 도 4(g) 및 도 5(g)(또는 도 6(g))에 도시된 VA모드 액정표시소자에서는 제1기판에 보호층 또는 게이트절연층/보호층으로 이루어진 돌기가 형성되어 액정층에 인가되는 전계를 왜곡한다. 반면에, 도 7에 도시된 구조의 VA모드 액정표시소자에서는 제1기판(220)에 보호층(224) 또는 게이트절연층/보호층(222,224)으로 이루어진 돌기(239)가 형성되어 있을 뿐만 아니라 제2기판(230)에는 공통전극(238)의 일부가 제거된 슬릿(272a,272b)이 형성되어 있다.7 is a view showing another structure of the VA mode liquid crystal display device according to the present invention. In the VA mode liquid crystal display device shown in Figs. 4 (g) and 5 (g) (or Fig. 6 (g)), protrusions formed of a protective layer or a gate insulating layer / protective layer are formed on the first substrate to form a liquid crystal layer. Distort the applied electric field. On the other hand, in the VA mode liquid crystal display device having the structure shown in FIG. 7, not only the protrusion 239 formed of the protective layer 224 or the gate insulating layer / protective layers 222 and 224 is formed on the first substrate 220. Slits 272a and 272b from which a part of the common electrode 238 is removed are formed on the second substrate 230.

상기 슬릿(272a,272b)은 돌기(239)와 마찬가지로 화소영역내의 전계를 왜곡하여 시야각특성을 향상시키기 위한 것으로, 공통전극(238)을 형성한 후 포토공정에 의해 에칭함으로써 형성된다. 따라서, 이 구조의 VA모드 액정표시소자에서는 슬릿형성용 마스크가 하나 더 필요하게 되므로, 5-마스크 또는 4-마스크 공정이 된다.Like the projections 239, the slits 272a and 272b are used to distort the electric field in the pixel region to improve viewing angle characteristics. The slits 272a and 272b are formed by etching the photoelectrode after forming the common electrode 238. Therefore, in the VA mode liquid crystal display device having this structure, one more slit forming mask is required, which results in a 5-mask or 4-mask process.

돌기(239)와 슬릿(272a,272b)은 각각 화소영역을 복수의 도메인으로 구분하는 것으로, 서로 대향하는 위치에 형성되지 않는다. 도 7에서는 하나의 돌기(239) 와 두개의 슬릿(272a,272b)에 의해 4개의 도메인이 형성됨을 알 수 있다. 이러한 돌기(239)와 슬릿(272a,272b)는 그 갯수가 한정되는 것이 아니라 각각 화소영역에 적어도 하나 이상 형성되어 화소내에 필요한 갯수의 도메인을 형성할 수 있게 된다.The projections 239 and the slits 272a and 272b divide the pixel regions into a plurality of domains, respectively, and are not formed at positions facing each other. In FIG. 7, four domains are formed by one protrusion 239 and two slits 272a and 272b. The number of the protrusions 239 and the slits 272a and 272b is not limited, but at least one of the protrusions 239 and the slits 272a and 272b may be formed in each pixel area to form the required number of domains in the pixel.

상술한 바와 같이 본 발명에 따른 VA모드 액정표시소자에서는 보호층과 화소전극을 하나의 마스크에 의해 형성하므로 종래 제조방법에 비해 제조공정을 단순화시킬 수 있으며, 제조비용도 대폭 절감시킬 수 있게 된다. 또한, 액정층에 인가되는 전계를 왜곡하여 시야각특성을 향상시키는 돌기도 제1기판상에 보호층 형성시 형성하므로 제조공정을 더욱 단순화 시킬 수 있게 된다.As described above, in the VA mode liquid crystal display device according to the present invention, since the protective layer and the pixel electrode are formed by one mask, the manufacturing process can be simplified and the manufacturing cost can be greatly reduced as compared with the conventional manufacturing method. In addition, since the projections for improving the viewing angle characteristics by distorting the electric field applied to the liquid crystal layer are also formed when the protective layer is formed on the first substrate, the manufacturing process can be further simplified.

Claims (37)

제1영역과 제2영역으로 구분된 제1기판 및 제2기판;A first substrate and a second substrate divided into a first region and a second region; 상기 제1기판의 제1영역에 형성된 게이트전극과, 무기물질로 이루어져 상기 게이트전극 위에 형성된 게이트절연층과, 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;A thin film comprising a gate electrode formed in the first region of the first substrate, a gate insulating layer made of an inorganic material, a gate insulating layer formed on the gate electrode, a semiconductor layer formed on the gate insulating layer, and a source electrode and a drain electrode formed on the semiconductor layer. transistor; 유기물질로 이루어져 상기 박막트랜지스터 상부에 형성된 보호층;A protective layer made of an organic material and formed on the thin film transistor; 상기 제2영역내의 상기 제1기판 위에 형성되어 전계를 왜곡하며, 박막트랜지스터의 게이트절연층 및 보호층과 동일한 물질로 이루어진 2층으로 구성된 적어도 하나의 돌기;At least one protrusion formed on the first substrate in the second region to distort an electric field, and comprising two layers made of the same material as the gate insulating layer and the protective layer of the thin film transistor; 상기 제2영역내에 형성된 제1전극;A first electrode formed in the second region; 상기 제2기판에 형성되어 제1전극과의 사이에 전계를 형성하는 제2전극;A second electrode formed on the second substrate to form an electric field between the first electrode and the first electrode; 상기 제2전극에 형성되어 상기 돌기와 함께 전계를 왜곡하는 적어도 하나의 슬릿; 및At least one slit formed on the second electrode and distorting an electric field together with the protrusion; And 상기 제1기판 및 제2기판 사이에 형성된 액정층으로 구성된 액정표시소자.And a liquid crystal layer formed between the first substrate and the second substrate. 제1항에 있어서, 상기 제1전극과 제2전극 사이에 돌기를 중심으로 대칭인 전계가 형성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein a symmetrical electric field is formed between the first electrode and the second electrode with respect to the protrusion. 삭제delete 삭제delete 제1항에 있어서, 상기 유기보호층은 BCB(Benzo Cyclo Butene) 또는 포토아크릴로 이루어진 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the organic protective layer is made of Benzo Cyclo Butene (BCB) or photoacrylic. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 돌기는 제1전극으로부터 1∼4㎛의 높이를 갖는 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the protrusion has a height of 1 to 4 mu m from the first electrode. 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 드레인전극은 그 일부가 보호층으로부터 노출되어, 그위에 제1전극이 배치되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein a part of the drain electrode is exposed from the protective layer, and a first electrode is disposed thereon. 제1항에 있어서,The method of claim 1, 상기 제2기판에 형성된 블랙매트릭스; 및A black matrix formed on the second substrate; And 상기 제2기판에 형성된 컬러필터층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.And a color filter layer formed on the second substrate. 삭제delete 제1항에 있어서, 상기 액정층은 네거티브형 유전율 이방성을 갖는 액정분자로 이루어진 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the liquid crystal layer is formed of liquid crystal molecules having negative dielectric anisotropy. 제1영역 및 제2영역으로 이루어진 제1기판을 제공하는 단계;Providing a first substrate comprising a first region and a second region; 상기 제1영역에 구동소자를 형성하는 단계;Forming a driving element in the first region; 상기 제1기판 전체에 걸쳐 보호층을 형성하는 단계;Forming a protective layer over the entire first substrate; 상기 보호층위에 포토레지스트를 적층하고 현상하여 제1영역과 제2영역에 각각 제1포토레지스트패턴 및 제2포토레지스트패턴을 형성하고 상기 제1포토레지스트패턴과 제2포토레지스트패턴을 이용하여 보호층을 에칭하는 단계;The photoresist is laminated and developed on the protective layer to form a first photoresist pattern and a second photoresist pattern in the first region and the second region, respectively, and protect the photoresist using the first photoresist pattern and the second photoresist pattern. Etching the layer; 상기 제1기판 전체에 걸쳐 투명도전물질을 적층하는 단계; 및Stacking a transparent conductive material over the entire first substrate; And 상기 제1포토레지스트패턴 및 제2포토레지스트패턴을 리프트오프하여 제2영역에 돌기를 형성하고 상기 제1포토레지스트패턴 및 제2포토레지스트패턴 상부의 투명도전물질을 제거하여 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.Forming a pixel electrode by lifting off the first photoresist pattern and the second photoresist pattern to form protrusions in a second region, and removing the transparent conductive material on the first photoresist pattern and the second photoresist pattern. Liquid crystal display device manufacturing method consisting of. 제18항에 있어서, 상기 보호층을 형성하는 단계는 유기물을 적층하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.19. The method of claim 18, wherein the forming of the protective layer comprises stacking organic materials. 제18항에 있어서, 상기 보호층을 형성하는 단계는,The method of claim 18, wherein forming the protective layer, 무기물을 적층하는 단계; 및Stacking inorganic materials; And 유기물을 적층하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.A method of manufacturing a liquid crystal display device, comprising the steps of laminating an organic material. 제18항에 있어서, 상기 구동소자를 형성하는 단계는 박막트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.19. The method of claim 18, wherein the forming of the driving device comprises forming a thin film transistor. 제21항에 있어서, 상기 박막트랜지스터를 형성하는 단계는,The method of claim 21, wherein forming the thin film transistor comprises: 제1기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the first substrate; 상기 제1기판 위에 게이트절연층을 형성하는 단계;Forming a gate insulating layer on the first substrate; 상기 게이트절연층 위에 반도체층을 형성하는 단계; 및Forming a semiconductor layer on the gate insulating layer; And 상기 반도체층 위에 소스전극 및 드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.And forming a source electrode and a drain electrode on the semiconductor layer. 제21항에 있어서, 상기 박막트랜지스터를 형성하는 단계는,The method of claim 21, wherein forming the thin film transistor comprises: 제1기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the first substrate; 상기 제1기판 위에 게이트절연층을 형성하는 단계;Forming a gate insulating layer on the first substrate; 상기 게이트절연층 위에 반도체 및 금속층을 적층하는 단계;Stacking a semiconductor and a metal layer on the gate insulating layer; 상기 금속층 위에 제1포토레지스트를 적층한 후 회절마스크를 이용하여 제1포토레지스트패턴을 형성하는 단계;Stacking a first photoresist on the metal layer and forming a first photoresist pattern using a diffraction mask; 상기 제1포토레지스트패턴을 이용하여 상기 반도체와 금속층을 에칭하는 단계;Etching the semiconductor and the metal layer using the first photoresist pattern; 상기 제1포토레지스트패턴을 에이싱하여 일부 영역의 포토레지스트를 제거하는 단계; 및Acing the first photoresist pattern to remove photoresist in a partial region; And 에이싱된 제1포토레지스트패턴을 이용하여 금속층을 에칭하여 반도체층, 소스전극 및 드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.Forming a semiconductor layer, a source electrode, and a drain electrode by etching the metal layer using the aced first photoresist pattern. 제18항에 있어서, 게이트절연층을 에칭하는 단계르 추가로 포함하는 것을 특징으로 하는 액정표시소자 제조방법.19. The method of claim 18, further comprising etching the gate insulating layer. 제24항에 있어서, 상기 게이트절연층은 보호층과 동시에 에칭되는 것을 특징으로 하는 액정표시소자 제조방법.25. The method of claim 24, wherein the gate insulating layer is etched simultaneously with the protective layer. 제22항 또는 제23항에 있어서, 상기 제1포토레지스트패턴은 드레인전극의 일부 상부에만 위치하여 보호층의 에칭에 의해 상기 드레인전극의 일부가 외부로 노출되는 것을 특징으로 하는 액정표시소자 제조방법.24. The method of claim 22 or 23, wherein the first photoresist pattern is positioned only above a part of the drain electrode, and a part of the drain electrode is exposed to the outside by etching the protective layer. . 제26항에 있어서, 노출된 드레인전극 위에 화소전극이 형성되는 것을 특징으로 하는 액정표시소자 제조방법.27. The method of claim 26, wherein a pixel electrode is formed on the exposed drain electrode. 제18항에 있어서, 상기 투명도전물질은 제1포토레지스트패턴과 제2포토레지스트패턴 상부에 적층된 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 18, wherein the transparent conductive material is stacked on the first photoresist pattern and the second photoresist pattern. 제28항에 있어서, 상기 제1포토레지스트패턴과 제2포토레지스트패턴을 제거하는 단계는 제1포토레지스트패턴과 제2포토레지스트패턴을 리르트오프하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.29. The liquid crystal display device of claim 28, wherein the removing of the first photoresist pattern and the second photoresist pattern comprises retreating the first photoresist pattern and the second photoresist pattern. Manufacturing method. 제18항에 있어서,The method of claim 18, 제2기판을 제공하는 단계;Providing a second substrate; 상기 제2기판에 블랙매트릭스 및 컬러필터층을 형성하는 단계;Forming a black matrix and a color filter layer on the second substrate; 상기 컬러필터층 위에 공통전극을 형성하는 단계;Forming a common electrode on the color filter layer; 상기 제1기판 및 제2기판을 합착하는 단계; 및Bonding the first substrate and the second substrate to each other; And 상기 제1기판 및 제2기판 사이에 액정층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자 제조방법.Forming a liquid crystal layer between the first substrate and the second substrate further comprising the step of forming a liquid crystal display device. 제30항에 있어서, 상기 액정층을 형성하는 단계는 네거티브형 유전율 이방성 액정을 상기 제1기판 및 제2기판 사이에 위치시키는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.31. The method of claim 30, wherein the forming of the liquid crystal layer comprises placing a negative dielectric anisotropic liquid crystal between the first substrate and the second substrate. 제30항에 있어서, 상기 공통전극에 적어도 하나의 슬릿을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자 제조방법.31. The method of claim 30, further comprising forming at least one slit in the common electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030100872A 2003-10-10 2003-12-30 Vertical alignment mode liquid crystal display device and method of fabricating thereof KR101067947B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030100872A KR101067947B1 (en) 2003-12-30 2003-12-30 Vertical alignment mode liquid crystal display device and method of fabricating thereof
CN200410070171.8A CN1605916B (en) 2003-10-10 2004-08-04 Liquid crystal display panel having the thin film transistor array substrate, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
JP2004255006A JP2005115348A (en) 2003-10-10 2004-09-02 Thin-film transistor array substrate, liquid crystal display8 panel having the same, and manufacturing methods therefor
US10/960,545 US7612838B2 (en) 2003-10-10 2004-10-08 Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100872A KR101067947B1 (en) 2003-12-30 2003-12-30 Vertical alignment mode liquid crystal display device and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20050069044A KR20050069044A (en) 2005-07-05
KR101067947B1 true KR101067947B1 (en) 2011-09-26

Family

ID=37259509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100872A KR101067947B1 (en) 2003-10-10 2003-12-30 Vertical alignment mode liquid crystal display device and method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR101067947B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005224A (en) * 1999-06-30 2001-01-15 윤종용 a vertically-aligned liquid crystal display and a manufacturing method thereof
JP2001051298A (en) 1999-08-09 2001-02-23 Fujitsu Ltd Liquid crystal display device and production thereof
KR20010027685A (en) * 1999-09-15 2001-04-06 윤종용 Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR20030037821A (en) * 2001-11-06 2003-05-16 엘지.필립스 엘시디 주식회사 Vertical alignment mode liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005224A (en) * 1999-06-30 2001-01-15 윤종용 a vertically-aligned liquid crystal display and a manufacturing method thereof
JP2001051298A (en) 1999-08-09 2001-02-23 Fujitsu Ltd Liquid crystal display device and production thereof
KR20010027685A (en) * 1999-09-15 2001-04-06 윤종용 Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR20030037821A (en) * 2001-11-06 2003-05-16 엘지.필립스 엘시디 주식회사 Vertical alignment mode liquid crystal display device

Also Published As

Publication number Publication date
KR20050069044A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
JP4925030B2 (en) Liquid crystal display device and manufacturing method thereof
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR20070000317A (en) Liquid crystal display and fabricating method thereof
KR101430610B1 (en) Liquid crystal display panel and method for manufacturing the same.
KR101980773B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
KR20080062901A (en) Liuquid crystal display device
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR20070072275A (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR101222141B1 (en) Liquid crystal display and fabricating method thereof
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR101067947B1 (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR101163396B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20050001952A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20050038116A (en) Panel for liquid crystal display device and method for fabricating the same
WO2006114933A1 (en) Liquid crystal display device
KR101001453B1 (en) Thin film transistor array substrate and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee