KR101163396B1 - In plane switching mode liquid crystal display device and method of fabricating thereof - Google Patents

In plane switching mode liquid crystal display device and method of fabricating thereof Download PDF

Info

Publication number
KR101163396B1
KR101163396B1 KR1020030099373A KR20030099373A KR101163396B1 KR 101163396 B1 KR101163396 B1 KR 101163396B1 KR 1020030099373 A KR1020030099373 A KR 1020030099373A KR 20030099373 A KR20030099373 A KR 20030099373A KR 101163396 B1 KR101163396 B1 KR 101163396B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
liquid crystal
pixel
crystal display
Prior art date
Application number
KR1020030099373A
Other languages
Korean (ko)
Other versions
KR20050068209A (en
Inventor
김우현
김용범
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099373A priority Critical patent/KR101163396B1/en
Publication of KR20050068209A publication Critical patent/KR20050068209A/en
Application granted granted Critical
Publication of KR101163396B1 publication Critical patent/KR101163396B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자는 복수의 도메인을 형성하여 시야각방향에 따른 색변환을 방지하기 위한 것으로, 기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소에 형성된 구동소자와, 상기 화소내에 메쉬형상으로 형성되어 횡전계를 형성하는 전극으로 구성된다. 전극은 데이터라인과 실질적으로 평행하게 배열된 복수의 화소전극과, 상기 화소전극과 설정 각도로 배치되고 적어도 일회 절곡되어 상기 화소전극과 복수의 도메인을 형성하는 공통전극으로 구성된다.The transverse electric field mode liquid crystal display device of the present invention forms a plurality of domains to prevent color conversion in the viewing angle direction, and includes a plurality of gate lines and data lines formed on a substrate to define a plurality of pixels, and And a driving element formed therein and an electrode formed in a mesh shape in the pixel to form a transverse electric field. The electrode includes a plurality of pixel electrodes arranged substantially parallel to the data line, and a common electrode disposed at a predetermined angle with the pixel electrode and bent at least once to form a plurality of domains with the pixel electrode.

횡전계모드, 도메인, 색변환, 시야각방향, 메쉬, 절곡Transverse Field Mode, Domain, Color Conversion, Viewing Angle, Mesh, Bending

Description

횡전계모드 액정표시소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}Transverse electric field mode liquid crystal display device and manufacturing method therefor {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

도 1a는 종래 횡전계모드 액정표시소자의 평면도.1A is a plan view of a conventional transverse electric field mode liquid crystal display device.

도 1b는 도 1a의 I-I'선 단면도.FIG. 1B is a cross-sectional view taken along line II ′ of FIG. 1A.

도 2는 본 발명의 제1실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.2 is a plan view showing the structure of a transverse electric field mode liquid crystal display device according to a first embodiment of the present invention;

도 3a는 도 2의 Ⅱ-Ⅱ'선 단면도.3A is a cross-sectional view taken along the line II-II ′ of FIG. 2.

도 3b는 도 2의 Ⅲ-Ⅲ'선 단면도.3B is a cross-sectional view taken along the line III-III ′ of FIG. 2.

도 4는 본 발명에 따른 횡전계모드 액정표시소자에서의 배향방향과 편광방향을 나타내는 도면.4 is a view showing an orientation direction and a polarization direction in the transverse electric field mode liquid crystal display device according to the present invention.

도 5는 본 발명에 따른 횡전계모드 액정표시소자의 다른 구조를 나타내는 도면.5 is a view showing another structure of the transverse electric field mode liquid crystal display device according to the present invention.

도 6a는 본 발명에 따른 횡전계모드 액정표시소자의 다른 구조를 나타내는 도면.6A is a view showing another structure of the transverse electric field mode liquid crystal display device according to the present invention;

도 6b는 도 6a에 도시된 구조의 횡전계모드 액정표시소자의 평면도.6B is a plan view of a transverse electric field mode liquid crystal display device having the structure shown in FIG. 6A.

도 6c는 도 6b의 Ⅳ-Ⅳ'선 단면도.6C is a cross-sectional view taken along a line IV-IV 'of FIG. 6B.

도 7은 본 발명의 제2실시예에 따른 횡전계모드 액정표시소자의 구조를 나타 내는 도면.7 is a view showing the structure of a transverse electric field mode liquid crystal display device according to a second embodiment of the present invention.

도 8a~도 8e는 본 발명에 따른 횡전계모드 액정표시소자의 제조방법을 나타내는 도면.8A to 8E are views showing a method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]

101 : 액정패널 103 : 게이트라인101: liquid crystal panel 103: gate line

104 : 데이터라인 110 : 박막트랜지스터104: data line 110: thin film transistor

105 : 공통전극 107 : 화소전극105: common electrode 107: pixel electrode

111 : 게이트라인 112 : 반도체층111 gate line 112 semiconductor layer

113 : 소스전극 114 : 드레인전극113: source electrode 114: drain electrode

120,130 : 기판 122 : 게이트절연층120,130: substrate 122: gate insulating layer

124 : 보호층 132 : 블랙매트릭스124: protective layer 132: black matrix

134 : 컬러필터층 352 : 패드134: color filter layer 352: pad

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 횡전계를 형성하는 화소전극과 공통전극을 메쉬형태로 형성하여 화소를 복수의 도메인으로 분할함으로써 색변환에 의한 화질저하를 방지할 수 있는 횡전계모드 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field mode liquid crystal display device. In particular, a pixel electrode and a common electrode forming a transverse electric field are formed in a mesh shape to divide a pixel into a plurality of domains to prevent deterioration in image quality due to color conversion. The present invention relates to a field mode liquid crystal display device.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기 기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is an increasing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절률 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.The liquid crystal display device has various display modes according to the arrangement of the liquid crystal molecules. However, the liquid crystal display device of the TN mode is mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN mode liquid crystal display device, liquid crystal molecules aligned horizontally with the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 도 1a의 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패 널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.1 is a view showing the structure of a conventional IPS mode liquid crystal display device. FIG. 1A is a plan view and FIG. 1B is a sectional view taken along the line II ′ of FIG. 1A. As shown in FIG. 1A, the pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, in the liquid crystal panel 1, n and m gate lines 3 and data lines 4 are disposed, respectively, and thus the liquid crystal panel 1 is disposed. N x m pixels are formed throughout. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. 12 and a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. The image signal input from the outside is applied to the liquid crystal layer. do.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, a common line 16 connected to the common electrode 5 is disposed in the middle of the pixel, and a pixel electrode line 18 connected to the pixel electrode 7 is disposed on the common line 16. It overlaps with the common line 16. Storage capacitance is formed in the transverse electric field mode liquid crystal display by overlapping the common line 16 and the pixel electrode line 18.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전 계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절률 이방성에 의한 계조반전을 방지할 수 있게 된다.In the IPS mode liquid crystal display device configured as described above, the liquid crystal molecules are aligned substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal display device having the above structure will be described in more detail with reference to the cross-sectional view of FIG. 1B.

도 1b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 1B, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다.In addition, a plurality of common electrodes 5 are formed on the first substrate 20, and a pixel electrode 7 and a data line 4 are formed on the gate insulating layer 22 to form the common electrode 5. The transverse electric field E is generated between the pixel electrodes 7.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is formed between the region of the thin film transistor 10 and between the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

상기한 바와 같이, IPS모드 액정표시소자에서는 기판(20)과 게이트절연층(22)에 각각 형성된 공통전극(5)과 화소전극(7)에 의해 액정층(40) 내부에 횡전계(E)가 발생하여 액정층(40) 내부의 액정분자를 구동한다.As described above, in the IPS mode liquid crystal display device, the transverse electric field E is formed inside the liquid crystal layer 40 by the common electrode 5 and the pixel electrode 7 formed on the substrate 20 and the gate insulating layer 22, respectively. Is generated to drive the liquid crystal molecules inside the liquid crystal layer 40.

그러나, 상기와 같은 IPS모드 액정표시소자에서는 다음과 같은 문제가 발생한다. However, the following problems occur in the IPS mode liquid crystal display device as described above.

도면에는 도시하지 않았지만, 제1기판(20)과 제2기판(30)에는 액정분자에 배향규제력을 제공하는 배향막이 형성되어 있으며, 각각의 배향막에는 공통전극(5)과 화소전극(7)의 연장방향과 거의 평행하게(혹은 일정한 각도) 배향방향이 결정되어 있다. 화소전극(7)에 신호가 인가되지 않는 경우 액정층(40)의 액정분자는 상기 배향방향(즉 공통전극(5) 및 화소전극(7)과 거의 평행하게)을 따라 배향된다. 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에 전계가 발생하므로, 제1기판(20) 근처의 액정분자는 상기 전계를 따라 회전(스위칭)된다. 따라서, 신호가 인가되는 경우, 액정분자는 제1기판(20)에서 제2기판(30)으로 트위스트되므로, 배향막의 배향방향(Y-방향, 실질적으로 전극(5,7)의 연장방향과 거의 평행한 방향)과 그 수직방향(X-방향)으로의 시야각방향에서 각각 파란색(blue)과 노란색(yellow)의 색변환이 발생하여 화질이 저하된다.Although not shown in the drawing, an alignment layer for providing alignment control force to liquid crystal molecules is formed on the first substrate 20 and the second substrate 30, and each alignment layer includes a common electrode 5 and a pixel electrode 7. The orientation direction is determined to be substantially parallel (or constant angle) to the extension direction. When no signal is applied to the pixel electrode 7, the liquid crystal molecules of the liquid crystal layer 40 are aligned along the alignment direction (ie, substantially parallel to the common electrode 5 and the pixel electrode 7). When a signal is applied to the pixel electrode 7, an electric field is generated between the common electrode 5 and the pixel electrode 7, so that the liquid crystal molecules near the first substrate 20 are rotated (switched) along the electric field. Therefore, when a signal is applied, the liquid crystal molecules are twisted from the first substrate 20 to the second substrate 30, so that the alignment film (Y-direction, substantially extending direction of the electrodes 5, 7) of the alignment film In the parallel direction) and the viewing angle direction in the vertical direction (X-direction), color conversion of blue and yellow occurs, respectively, resulting in deterioration of image quality.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 화소내에서 횡전계를 생성하는 공통전극과 화소전극을 메쉬형상으로 배치하여 서로 다른 시야각방향을 갖는 복수의 도메인을 형성함으로써 색변환을 방지할 수 있는 횡전계모드 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above, and color conversion can be prevented by forming a plurality of domains having different viewing angle directions by arranging a common electrode and a pixel electrode that generate a transverse electric field in a mesh in a pixel. An object of the present invention is to provide a transverse electric field mode liquid crystal display device and a method of manufacturing the same.                         

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 제1기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소에 형성된 구동소자와, 화소내에 데이터라인과 평행하게 배치된 복수의 제1전극과, 상기 제1전극과 횡전계를 형성하며, 상기 제1전극과 설정 각도(θ)로 적어도 한번 절곡된 제2전극으로 구성된다.In order to achieve the above object, a transverse electric field mode liquid crystal display device according to the present invention comprises a plurality of gate lines and data lines formed on a first substrate and defining a plurality of pixels, driving elements formed in each pixel, and A plurality of first electrodes arranged in parallel with the data line, and the first electrode and the second electrode formed a transverse electric field, and bent at least once at a predetermined angle (θ).

상기 공통전극은 불투명한 금속 또는 투명한 도전물질로 이루어져 상기 제1기판 위에 형성되고 화소전극은 불투명한 금속으로 이루어져 게이트절연층에 형성된다. 또한, 상기 화소전극은 투명한 도전물질로 이루어져 보호층 위에 형성될 수도 있다. 상기 제1전극과 제2전극은 상기 제2전극의 절곡부위에서 오버랩되어 축적용량을 형성한다.The common electrode is made of an opaque metal or a transparent conductive material and is formed on the first substrate, and the pixel electrode is made of an opaque metal and formed on the gate insulating layer. In addition, the pixel electrode may be formed on the protective layer made of a transparent conductive material. The first electrode and the second electrode overlap at the bent portion of the second electrode to form a storage capacitor.

또한, 본 발명에 따른 횡전계모드 액정표시소자 제조방법은 화소영역과 패드영역을 포함하는 제1기판을 제공하는 단계와, 상기 제1기판 위에 화소영역에 게이트전극 및 공통전극을 형성하고 화소영역에 제1패드를 형성하는 단계와, 상기 제1기판 전체에 걸쳐 제1절연층을 형성하는 단계와, 상기 화소영역의 제1절연층 위에 반도체층, 소스/드레인전극 및 상기 공통전극과 메쉬형태의 도메인을 생성하는 화소전극을 형성하는 단계와, 상기 제1기판 전체에 걸쳐 제2절연층을 적층하는 단계와, 제1기판 및 제2기판을 합착하는 단계와, 외부로 노출된 패드영역의 제1 및 제2절연층을 상압 플라즈마로 처리하여 패드를 오픈시키는 단계로 구성된다.In addition, a method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention includes providing a first substrate including a pixel region and a pad region, forming a gate electrode and a common electrode on the pixel region, and forming a pixel region on the first substrate. Forming a first pad on the substrate; forming a first insulating layer over the entire first substrate; and forming a semiconductor layer, a source / drain electrode, and the common electrode and a mesh on the first insulating layer of the pixel region. Forming a pixel electrode for generating a domain of the semiconductor substrate; laminating a second insulating layer over the entire first substrate; and bonding the first substrate and the second substrate to each other; Treating the first and second insulating layers with an atmospheric pressure plasma to open the pads.

근래, IPS모드 액정표시소자의 색변환을 방지하기 위해 여러가지 노력이 이 루어지고 있는데, 이러한 색변환 방지에 가장 효과적인 개념은 화소를 서로 다른 주시야각방향을 갖는 복수의 도메인으로 분할하여 각 도메인의 시야각을 보상하는 것이다. 본 발명에서도 이러한 개념을 적용하여 IPS모드 액정표시소자의 색변환을 방지한다.Recently, various efforts have been made to prevent color conversion of IPS mode liquid crystal display devices. The most effective concept for preventing such color conversion is by dividing a pixel into a plurality of domains having different viewing angles. To compensate. The present invention is also applied to the present invention to prevent color conversion of the IPS mode liquid crystal display device.

화소를 복수의 도메인으로 분할한 멀티도메인(multi-domain) IPS모드 액정표시소자의 경우, 공통전극과 화소전극을 지그재그형상으로 형성하여 서로 다른 방향의 전계를 형성하는 방법이 알려져 있지만, 이러한 멀티도메인 IPS모드 액정표시소자는 일방향, 예를 들어 데이터라인 또는 게이트라인의 연장방향으로만 도메인을 분할하는 2-도메인으로 구성하기 때문에, 시야각을 완전히 보상하여 색변환을 방지하기란 실질적으로 대단히 어려운 일이었다.In the case of a multi-domain IPS mode liquid crystal display device in which pixels are divided into a plurality of domains, a method of forming an electric field in different directions by forming a common electrode and pixel electrodes in a zigzag shape is known. Since the IPS mode liquid crystal display is composed of two domains that divide the domain only in one direction, for example, in the direction of extension of the data line or the gate line, it is very difficult to completely compensate for the viewing angle and prevent color conversion. .

그러나, 본 발명에서는 화소를 3개 이상의 복수 도메인으로 분할하여 시야각을 보상함으로써 색변환을 완전하게 방지할 수 있게 된다. 이를 위해, 본 발명에서는 화소내에 형성되는 공통전극과 화소전극을 메쉬형상(mesh type)으로 형성하여 인접하는 도메인과 대칭의 시야각을 갖는 복수의 도메인을 형성한다.However, in the present invention, color conversion can be completely prevented by dividing the pixel into three or more domains to compensate for the viewing angle. To this end, in the present invention, the common electrode and the pixel electrode formed in the pixel are formed in a mesh shape to form a plurality of domains having a viewing angle symmetrical with adjacent domains.

이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대해 상세히 설명한다.Hereinafter, an IPS mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제1실시예에 따른 IPS모드 액정표시소자를 나타내는 도면이다. 이때, 도면에는 설명의 편의를 위하여 단지 하나의 화소만을 도시하였다.2 is a view showing an IPS mode liquid crystal display device according to a first embodiment of the present invention. In this case, only one pixel is shown for convenience of description.

도 2에 도시된 바와 같이, 액정패널(101)의 화소는 종횡으로 배치된 게이트라인(103) 및 데이터라인(104)에 의해 정의된다. 상기 화소내의 게이트라인(103)과 데이터라인(104)의 교차영역에는 박막트랜지스터(110)가 배치된다. 상기 박막트랜지스터(110)는 게이트라인(103)으로부터 주사신호가 인가되는 게이트전극(111)과, 상기 게이트전극(111) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(112)과, 상기 반도체층(112) 위에 형성되어 데이터라인(104)을 통해 화상신호가 인가되는 소스전극(113) 및 드레인전극(114)으로 구성된다.As illustrated in FIG. 2, pixels of the liquid crystal panel 101 are defined by gate lines 103 and data lines 104 arranged vertically and horizontally. The thin film transistor 110 is disposed at an intersection of the gate line 103 and the data line 104 in the pixel. The thin film transistor 110 includes a gate electrode 111 to which a scan signal is applied from the gate line 103, and a semiconductor layer formed on the gate electrode 111 and activated as a scan signal is applied to form a channel layer ( And a source electrode 113 and a drain electrode 114 formed on the semiconductor layer 112 and to which an image signal is applied through the data line 104.

화소내에는 복수의 공통전극(105)과 화소전극(107)이 배치되어 있다. 도면에 도시된 바와 같이, 화소전극(107)은 복수개가 데이터라인(104)을 따라 연장되는 반면에, 공통전극(105)은 상기 화소전극(또는 데이터라인)과 설정 각도(θ)로 배치되어 실질적으로 평행하게 배치된 화소전극(107) 사이에서 반복하여 절곡된다. 즉, 상기 공통전극(105)은 2개의 평행한 화소전극(107) 사이에 지그재그로 형성되는 것이다. 이때, 상기 공통전극(105)은 중앙의 화소전극(107)이 형성된 영역에서 서로 접속된다. 실질적으로 상기 공통전극(105)은 전기적으로 접속되는 것이 아니라 하나로 형성되는 것이다. 이러한 관점(공통전극(105)이 전체적으로 하나로 이루어졌다는 관점)에서 보면, 상기 공통전극(105)은 화소전극(107)의 근처에서 절곡되는 것이 아니라 화소전극(107) 근처에서 교차한다고도 할 수 있을 것이다.A plurality of common electrodes 105 and pixel electrodes 107 are disposed in the pixels. As shown in the figure, a plurality of pixel electrodes 107 extend along the data line 104, while the common electrode 105 is disposed at a predetermined angle θ with the pixel electrode (or data line). It is repeatedly bent between the pixel electrodes 107 arranged in substantially parallel. That is, the common electrode 105 is zigzag formed between two parallel pixel electrodes 107. In this case, the common electrode 105 is connected to each other in the region where the pixel electrode 107 is formed. Substantially, the common electrode 105 is formed as one rather than electrically connected. From this point of view (the view that the common electrode 105 is made of one whole), the common electrode 105 may not be bent near the pixel electrode 107 but may cross the pixel electrode 107. will be.

이때, 도면에는 실질적으로 평행하게 배치된 화소전극(107)이 3개 배치되어 있지만, 상기 화소전극(107)은 필요에 따라 2개 또는 4개 이상을 배치할 수 있다. 또한, 공통전극(105)은 상기 화소전극(107)과 약 5°≤θ〈90°의 각도로 2번 절곡되어 있지만, 1회 또는 3회 이상 절곡될 수도 있다. 본 발명의 IPS모드 액정표시소자에서는 공통전극(105)과 화소전극(107)에 의해 도메인이 형성되므로 공통전극(105)의 절곡횟수 및 데이터라인(107)의 갯수가 증가하면 도메인의 수 역시 증가한다.In this case, although three pixel electrodes 107 are disposed substantially in parallel in the drawing, two or four or more pixel electrodes 107 may be disposed as necessary. In addition, although the common electrode 105 is bent twice at an angle of about 5 ° ≦ θ <90 ° with the pixel electrode 107, it may be bent once or three times or more. In the IPS mode liquid crystal display of the present invention, since the domain is formed by the common electrode 105 and the pixel electrode 107, the number of domains also increases when the number of bending of the common electrode 105 and the number of data lines 107 increase. do.

한편, 공통전극(105)의 절곡영역 또는 교차영역은 화소전극(107)과 오버랩된다. 이후에 설명하겠지만, 상기 공통전극(105)과 화소전극(107) 사이에는 절연층이 개재되어 있으므로, 상기 공통전극(105)과 화소전극(107)의 오버랩에 의해 축적용량(storage capacitance)이 형성되는 것이다.Meanwhile, the bent region or the crossing region of the common electrode 105 overlaps the pixel electrode 107. As will be described later, since an insulating layer is interposed between the common electrode 105 and the pixel electrode 107, a storage capacitance is formed by overlapping the common electrode 105 and the pixel electrode 107. Will be.

도 3a 및 도 3b는 각각 도 2의 II-II'선 및 Ⅲ-Ⅲ' 단면도로서, 도 3a는 박막트랜지스터의 구조를 나타내는 도면이고 도 3b는 화소의 구조를 나타내는 도면이다. 상기 도면을 참조하여 본 발명을 더욱 상세히 설명하면 다음과 같다.3A and 3B are cross-sectional views taken along lines II-II 'and III-III' of FIG. 2, respectively, and FIG. 3A is a diagram illustrating a structure of a thin film transistor, and FIG. 3B is a diagram illustrating a structure of a pixel. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 3a에 도시된 바와 같이, 박막트랜지스터는 제1기판(120)에 형성된 게이트전극(111)과, 상기 제1기판(120) 전체에 걸쳐 적층된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)과, 제1기판(120) 전체에 걸쳐 적층된 보호층(124)으로 구성된다. As shown in FIG. 3A, the thin film transistor may include a gate electrode 111 formed on the first substrate 120, a gate insulating layer 122 stacked on the entire first substrate 120, and the gate insulating layer. The semiconductor layer 112 formed on the 122, the source electrode 113 and the drain electrode 114 formed on the semiconductor layer 112, and the protective layer 124 stacked over the entire first substrate 120. It is composed.

상기 게이트전극(111)은 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층한 후 에천트(etchant)로 에칭한 단일층 또는 복수의 층으로 이루어진다.The gate electrode 111 is a single layer in which a metal such as Cu, Mo, Ta, Cr, Ti, Al, or Al alloy is deposited by evaporation or sputtering, and then etched by etchant. Or a plurality of layers.

상기 반도체층(112)은 비정질실리콘(a-Si)과 같은 반도체를 CVD(Chemical Vapor Deposition)방법에 의해 형성한 후 에칭하여 형성된다. 또한, 상기 소스전극(113) 및 드레인전극(114)운 Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 을 증착 또는 스퍼터링방법에 의해 적층한 후 에천트에 에칭한 단일층 또는 복수의 층으로 이루어진다.The semiconductor layer 112 is formed by forming a semiconductor such as amorphous silicon (a-Si) by CVD (Chemical Vapor Deposition) method and then etching. The source electrode 113 and the drain electrode 114 may be formed by depositing a metal such as Mo, Ta, Cu, Ti, Al, or Al alloy by a deposition or sputtering method and then etching a single layer or a plurality of etchant. Consists of layers.

한편, 제2기판(130)에는 비표시영역으로 광이 누설되는 것을 방지하는 블랙매트릭스(132)가 형성되어 있으며, 그 사이에 실제 화면상에 화상을 구현하기 위한 컬러필터층(134)이 형성되어 있다. 도면에 도시된 바와 같이, 상기 컬러필터층(134)은 R, G, B컬러필터층으로 이루어진다. 또한, 상기 제1기판(120)과 제2기판(130) 사이에 액정층(140)이 형성되어 있으며, 도면에는 도시하지 않았지만 상기 컬러필터층(134)위에는 제2기판(130)의 평탄성을 향상시키고 컬러필터층(134)을 보호하기 위한 오버코트층(overcoat layer)이 형성될 수도 있다. 그리고, 도면에는 도시하지 않았지만, 상기 제1기판(120) 및 제2기판(130)에는 배향방향이 결정된 배향막이 형성되어 액정층(140)의 액정을 일정 방향으로 배향하며, 액정패널(101)의 외부, 즉 제1기판(120) 및 제2기판(130)의 외부에는 서로 수직인 편광방향을 가진 편광판이 부착된다.Meanwhile, a black matrix 132 is formed on the second substrate 130 to prevent leakage of light into the non-display area, and a color filter layer 134 is formed between the second substrate 130 to implement an image on the screen. have. As shown in the figure, the color filter layer 134 includes R, G, and B color filter layers. In addition, the liquid crystal layer 140 is formed between the first substrate 120 and the second substrate 130, and although not shown in the drawing, the flatness of the second substrate 130 is improved on the color filter layer 134. And an overcoat layer may be formed to protect the color filter layer 134. Although not shown in the drawings, an alignment layer having an alignment direction is formed on the first substrate 120 and the second substrate 130 to align the liquid crystal of the liquid crystal layer 140 in a predetermined direction, and the liquid crystal panel 101. A polarizer having a polarization direction perpendicular to each other is attached to the outside of the first substrate 120 and the second substrate 130.

도 3b에 도시된 바와 같이, 공통전극(105)은 제1기판(120) 위에 형성되어 있고 화소전극(107)은 게이트절연층(122) 위에 형성된다. 상기 공통전극(105)은 박막트랜지스터의 게이트전극(111)과 동일한 공정에 의해 동일한 물질로 형성되는 단일층 또는 복수의 층이며, 화소전극(107)은 박막트랜지스터의 소스전극(113) 및 드레인전극(114)과 동일한 공정에 의해 동일한 물질로 형성되는 단일층 또는 복수의 층이다.As shown in FIG. 3B, the common electrode 105 is formed on the first substrate 120, and the pixel electrode 107 is formed on the gate insulating layer 122. The common electrode 105 is a single layer or a plurality of layers formed of the same material by the same process as the gate electrode 111 of the thin film transistor, and the pixel electrode 107 is the source electrode 113 and the drain electrode of the thin film transistor. It is a single layer or a plurality of layers formed of the same material by the same process as (114).

도 4에 도시된 바와 같이, 배향막(도면표시하 않음)의 배향방향(R, 또는 러 빙방향)은 제1기판(120) 및 제2기판(130)에서 Y-방향을 따라 결정된다. 즉, 제1기판(120) 및 제2기판(130)에 형성된 배향막의 배향방향은 화소전극(107)의 연장방향을 따라 형성되는 것이다. 또한, 제1기판(120)에 부착되는 제1편광판의 편광방향(P1)과 제2기판(130)에 부착되는 제2편광판의 편광방향(P2)은 각각 X-방향 및 Y-방향, 즉 게이트라인(103)의 연장방향 및 데이터라인(104)의 연장방향을 따라 형성된다.As shown in FIG. 4, the alignment direction (R, or rubbing direction) of the alignment layer (not shown) is determined along the Y-direction of the first substrate 120 and the second substrate 130. That is, the alignment direction of the alignment layers formed on the first substrate 120 and the second substrate 130 is formed along the extension direction of the pixel electrode 107. In addition, the polarization direction P1 of the first polarizing plate attached to the first substrate 120 and the polarization direction P2 of the second polarizing plate attached to the second substrate 130 are X-direction and Y-direction, respectively. It is formed along the extending direction of the gate line 103 and the extending direction of the data line 104.

상기와 같은 공통전극(105)과 화소전극(107)의 배치에 의해 화소는 복수개의 도메인으로 분할된다. 화소전극(107)에 신호가 인가되지 않는 경우, 액정층(140)의 액정분자는 모두 배향방향(R), 즉 화소전극(107)의 연장방향을 따라 배향된다. 화소전극(107)에 신호가 인가되면, 공통전극(105)과 화소전극(107)에 의해 정의되는 도메인에는 인접하는 도메인과는 다른 방향의 횡전계가 형성된다. 이때, 각 도메인의 횡전계는 측면(또는 좌우)에 인접하는 도메인의 횡전계와 대칭으로 형성될 뿐만 아니라 상부(또는 상하)에 인접하는 도메인의 횡전계와도 대칭으로 형성된다. 즉, 한 각 도메인에서의 횡전계는 좌우(즉, X-방향) 및 상하(즉, Y-방향)으로 인접하는 도메인의 횡전계와 대칭을 이루는 것이다.The pixel is divided into a plurality of domains by the arrangement of the common electrode 105 and the pixel electrode 107 as described above. When no signal is applied to the pixel electrode 107, the liquid crystal molecules of the liquid crystal layer 140 are all aligned in the alignment direction R, that is, in the extension direction of the pixel electrode 107. When a signal is applied to the pixel electrode 107, a transverse electric field in a direction different from an adjacent domain is formed in the domain defined by the common electrode 105 and the pixel electrode 107. In this case, the transverse electric field of each domain is formed not only symmetrically with the transverse electric field of the domain adjacent to the side (or right and left) but also symmetrically with the transverse electric field of the domain adjacent to the top (or up and down). That is, the transverse electric field in each domain is symmetrical with the transverse electric field of adjacent domains in the left and right (ie, X-direction) and up and down (ie, Y-direction).

한편, 상기와 같은 횡전계에 의해 제1기판(120) 근처의 액정분자는 각 도메인에서 해당 도메인에 형성된 횡전계를 따라 스위칭되는 반면에, 제2기판(130) 근처의 액정분자를 배향방향(R1)을 따라 배향된다. 다시 말해서, 횡전계의 생성에 의해 액정분자는 제1기판(120)에서 제2기판(130)으로 트위스트되는데, 각 도메인에는 인접하는 도메인의 횡전계와 대칭인 횡전계가 형성되므로 서로 인접하는 도메인들 에서의 액정분자는 서로 반대방향으로 트위스트된다. 이러한 액정분자의 반대방향으로의 트위스트는 서로 대향하는 도메인의 주시야각이 서로 반대방향임을 의미하는 것으로, 결국 서로 대향하는 도메인에 의해 시야각을 보상하는 것이다.Meanwhile, the liquid crystal molecules near the first substrate 120 are switched along the transverse electric field formed in the corresponding domain in each domain by the transverse electric field as described above, while the liquid crystal molecules near the second substrate 130 are aligned in the alignment direction ( Is oriented along R1). In other words, the liquid crystal molecules are twisted from the first substrate 120 to the second substrate 130 by the generation of the transverse electric field. In each domain, transverse electric fields symmetrical with the transverse electric fields of adjacent domains are formed, so that the domains adjacent to each other are formed. The liquid crystal molecules in these fields are twisted in opposite directions. The twist in the opposite directions of the liquid crystal molecules means that the viewing angles of the domains facing each other are opposite to each other, thereby compensating the viewing angle by the domains facing each other.

본 발명에서는 각 도메인에서 X,Y-방향의 시야각특성을 보상하므로, 결국 X,Y-방향으로 색변환이 발생하는 것을 효과적으로 방지할 수 있게 된다.In the present invention, since the viewing angle characteristics of the X and Y directions are compensated in each domain, color conversion can be effectively prevented from occurring in the X and Y directions.

상기한 설명에서는 공통전극(105) 및 화소전극(107)이 각각 불투명한 금속으로 제1기판(120) 및 게이트절연층(122) 위에 형성되어 있지만, 상기 공통전극(105) 및 화소전극(107)이 특정 위치 및 특정 물질로 형성될 필요는 없다. 즉, 공통전극(105)과 화소전극(107)이 화소내에 교대로 사각형상으로 배치된다면, 어떠한 층 및 물질로 형성될 수도 있을 것이다.In the above description, although the common electrode 105 and the pixel electrode 107 are formed on the first substrate 120 and the gate insulating layer 122 each made of an opaque metal, the common electrode 105 and the pixel electrode 107 are formed. ) Need not be formed of a specific location and a specific material. That is, if the common electrode 105 and the pixel electrode 107 are alternately arranged in a rectangular shape in the pixel, it may be formed of any layer and material.

도 5에 도시된 구조는 화소전극(107)이 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등을 적층하고 에칭하여 형성되고 공통전극(105)은 제1기판(120) 위에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 물질을 적층하고 에칭하여 형성된다.In the structure shown in FIG. 5, the pixel electrode 107 is formed by stacking and etching Cr, Mo, Ta, Cu, Ti, Al, or Al alloys, and the common electrode 105 is formed on the first substrate 120. It is formed by stacking and etching a transparent material such as Indium Tin Oxide (IZO) or Indium Zinc Oxide (IZO).

도 6a에 도시된 구조에서는 보호층(124)으로 유기절연층을 사용하며, 공통전극(105)은 제1기판(120)상에 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등을 적층하고 에칭하여 형성하고 화소전극(107a)은 상기 보호층(124) 위에 ITO나 IZO와 같은 투명한 도전물질을 적층하고 에칭하여 형성한다.In the structure shown in FIG. 6A, an organic insulating layer is used as the protective layer 124, and the common electrode 105 is formed of Cu, Mo, Ta, Cr, Ti, Al, or Al alloy on the first substrate 120. The pixel electrode 107a is formed by stacking and etching the transparent conductive material such as ITO or IZO on the protective layer 124.

그러나, 이때 박막트랜지스터의 드레인전극(114)은 게이트절연층(122) 위에 형성되고 화소전극(107a)은 보호층(124) 위에 형성되므로 상기 드레인전극(114)과 화소전극(107a)을 전기적으로 연결시켜야만 한다.However, at this time, since the drain electrode 114 of the thin film transistor is formed on the gate insulating layer 122 and the pixel electrode 107a is formed on the protective layer 124, the drain electrode 114 and the pixel electrode 107a are electrically connected to each other. You must connect it.

따라서, 도 6b 및 도 6c에 도시된 바와 같이, 투명한 도전물질로 이루어진 화소전극(107a) 하부에 도전성이 좋은 금속층(108), 예를 들면 드레인전극(114)과 동일한 금속인 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등으로 이루어진 금속층(108)을 형성한 후 상기 보호층(124)에 형성된 컨택홀(109)을 통해 화소전극(107a)과 금속층(108)을 전기적으로 접속시킨다. 상기 금속층(108)은 박막트랜지스터의 드레인전극(114)과 전기적으로 연결되어 있으므로, 박막트랜지스터를 통해 인가되는 신호가 상기 금속층(108)을 통해 화소전극(107a)에 공급된다. 도면에서는 상기 금속층(108)이 게이트라인(103)을 따라 길게 형성되고 컨택홀(109)이 상기 금속층(108)의 중앙영역에 형성되지만, 상기 금속층(108)의 길이는 필요에 따라 조정할 수 있으며 컨택홀(109)의 위치 역시 필요에 따라 조정할 수 있을 것이다. 즉, 상기 금속층(108)과 컨택홀(109)은 화소전극(107a)을 박막트랜지스터의 드레인전극(114)에 전기적으로 연결시킬 수만 있다면 어떠한 형상 및 어떠한 위치에 형성될 수도 있을 것이다.Therefore, as shown in FIGS. 6B and 6C, the conductive metal layer 108, for example, the same metal as the drain electrode 114, Cr, Mo, Ta, which is formed under the pixel electrode 107a made of a transparent conductive material, is used. And forming a metal layer 108 formed of Cu, Ti, Al, or Al alloy, and then electrically connecting the pixel electrode 107a and the metal layer 108 through the contact hole 109 formed in the protective layer 124. . Since the metal layer 108 is electrically connected to the drain electrode 114 of the thin film transistor, a signal applied through the thin film transistor is supplied to the pixel electrode 107a through the metal layer 108. In the drawing, although the metal layer 108 is formed along the gate line 103 and the contact hole 109 is formed in the center region of the metal layer 108, the length of the metal layer 108 can be adjusted as necessary. The position of the contact hole 109 may also be adjusted as necessary. That is, the metal layer 108 and the contact hole 109 may be formed in any shape and any position as long as it can electrically connect the pixel electrode 107a to the drain electrode 114 of the thin film transistor.

또한, 도면에는 도시하지 않았지만, 본 발명의 IPS모드 액정표시소자에서는 상기 공통전극과 화소전극을 모두 투명한 ITO나 IZO로 할 수도 있을 것이다.Although not shown in the drawing, in the IPS mode liquid crystal display device of the present invention, both the common electrode and the pixel electrode may be made of transparent ITO or IZO.

도 7은 본 발명의 제2실시예에 따른 IPS모드 액정표시소자(201)의 구조를 나타내는 도면이다. 이 실시예의 IPS모드 액정표시소자는 공통전극(205)과 화소전극(207)의 배치구조를 제외하고는 도 2에 도시된 IPS모드 액정표시소자와 그 구조가 동일하다. 따라서, 도 2에 도시된 IPS모드 액정표시소자의 구조와 다른 구 성에 대해서만 설명한다.7 is a diagram showing the structure of an IPS mode liquid crystal display device 201 according to a second embodiment of the present invention. The IPS mode liquid crystal display device of this embodiment has the same structure as the IPS mode liquid crystal display device shown in FIG. 2 except for the arrangement structure of the common electrode 205 and the pixel electrode 207. Therefore, only the configuration different from that of the IPS mode liquid crystal display shown in FIG. 2 will be described.

도면에 도시된 바와 같이, 이 실시예의 IPS모드 액정표시소자는 복수의 공통전극(205)이 데이터라인(204)을 따라 연장되고 화소전극(207)은 상기 공통전극(205)과 설정 각도(θ)로 배치되어 실질적으로 평행하게 배치된 복수의 공통전극(205)에서 사이에서 반복하여 절곡되어 지그재그로 형성된다.As shown in the figure, in the IPS mode liquid crystal display device of this embodiment, a plurality of common electrodes 205 extend along the data line 204, and the pixel electrode 207 is set with the common electrode 205 and the set angle [theta]. ) Are repeatedly bent in a plurality of common electrodes 205 arranged in parallel to each other to form a zigzag pattern.

화소전극(207)의 절곡부위 또는 교차부위는 공통전극(205)과 오버랩되어 축적용량을 형성한다. 이러한 구조의 IPS모드 액정표시소자에서도 배향막의 배향방향(또는 러빙방향)과 편광판의 편광방향은 도 4에 도시된 방향과 동일하다.The bent portion or the intersection portion of the pixel electrode 207 overlaps with the common electrode 205 to form a storage capacitor. In the IPS mode liquid crystal display device having such a structure, the alignment direction (or rubbing direction) of the alignment layer and the polarization direction of the polarizing plate are the same as those shown in FIG. 4.

또한, 이실시예의 IPS모드 액정표시소자는 도 3b, 도 5 및 도 6a에 도시된 구조를 갖는다. 즉, 공통전극(205)은 제1기판 위에 불투명 금속 또는 ITO 등의 투명한 도전물질로 형성될 수 있으며, 화소전극(207) 역시 게이트절연층 또는 보호층 위에 불투명 금속 또는 ITO 등의 투명한 도전물질로 형성될 수 있을 것이다.In addition, the IPS mode liquid crystal display device of this embodiment has the structure shown in Figs. 3B, 5 and 6A. That is, the common electrode 205 may be formed of a transparent conductive material such as opaque metal or ITO on the first substrate, and the pixel electrode 207 may also be formed of a transparent conductive material such as opaque metal or ITO on the gate insulating layer or the protective layer. It may be formed.

상기와 같이, 본 발명에서는 공통전극과 화소전극이 데이터라인을 따라 연장되거나 데이터라인과 설정 각도로 복수회 절곡되어 복수의 도메인을 구성한다. 이러한 공통전극과 화소전극은 메쉬형태로 배열되어 각 도메인에서 인접하는 도메인과 대칭하는 전계를 형성하며, 상기 공통전극과 화소전극은 가능한 모든 층상에 형성될 수 있을 것이다. 또한, 본 발명에서는 공통전극과 화소전극의 갯수나 절곡횟수는 한정될 필요가 없을 것이다.As described above, in the present invention, the common electrode and the pixel electrode extend along the data line or bend a plurality of times at a predetermined angle with the data line to form a plurality of domains. The common electrode and the pixel electrode are arranged in a mesh to form an electric field symmetrical with adjacent domains in each domain, and the common electrode and the pixel electrode may be formed on all possible layers. In addition, in the present invention, the number and the number of bending of the common electrode and the pixel electrode need not be limited.

이하, 상기와 같은 구성의 IPS모드 액정표시소자의 제조방법을 도면을 설명한다. 이때, 상기 도면은 도 5(a)에 도시된 구조의 IPS모드 액정표시소자의 제조방 법으로써, 상기 도면을 참조하여 IPS모드 액정표시소자의 제조방법을 설명한다.Hereinafter, the manufacturing method of the IPS mode liquid crystal display element of the above structure is demonstrated. At this time, the drawing is a manufacturing method of the IPS mode liquid crystal display device having the structure shown in FIG.

우선, 도 8a에 도시된 바와 같이, 화소영역과 패드영역을 포함하는 제1기판(320)상에 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속을 적층하고 에칭하여 화소영역과 패드영역에 각각 게이트전극(311)과 제1게이트패드(352)를 형성한다. 이어서, 도 8b에 도시된 바와 같이, ITO나 IZO를 적층하고 에칭하여 화소영역에 사각형상의 공통전극(305)을 형성하고 패드영역의 제1게이트패드(352)상에 제2게이트패드(353)를 형성한다.First, as shown in FIG. 8A, a metal region, such as Cu, Mo, Ta, Cr, Ti, Al, or Al alloy, is laminated and etched on a first substrate 320 including a pixel region and a pad region. The gate electrode 311 and the first gate pad 352 are formed in the and pad regions, respectively. Subsequently, as shown in FIG. 8B, ITO or IZO is stacked and etched to form a rectangular common electrode 305 in the pixel region, and the second gate pad 353 is formed on the first gate pad 352 of the pad region. To form.

이후, 도 8c에 도시된 바와 같이, 공통전극(305)과 제1게이트패드(352)가 형성된 제1기판(320) 전체에 게이트절연층(322)을 형성한 후, 화소영역에 반도체층(312)과 소스전극(313) 및 드레인전극(314), 화소전극(307)을 형성한다.Subsequently, as shown in FIG. 8C, the gate insulating layer 322 is formed on the entirety of the first substrate 320 on which the common electrode 305 and the first gate pad 352 are formed. 312, a source electrode 313, a drain electrode 314, and a pixel electrode 307 are formed.

상기 반도체층(312)과 소스/드레인전극(313,314)은 2-마스크공정과 1-마스크공정으로 형성할 수 있다. 2-마스크공정의 경우 반도체층(312)과 소스/드레인전극(313,314)은 각각 반도체와 금속을 연속 적층하여 별도의 마스크를 이용한 에칭공정에 의해 형성되며, 1-마스크공정의 경우 반도체와 금속을 적층한 후 회절마스크를 이용하여 반도체와 금속을 일체로 에칭함으로써 반도체층(312)과 소스/드레인전극(313,314)을 형성한다.The semiconductor layer 312 and the source / drain electrodes 313 and 314 may be formed by a 2-mask process and a 1-mask process. In the 2-mask process, the semiconductor layer 312 and the source / drain electrodes 313 and 314 are formed by an etching process using a separate mask by sequentially stacking semiconductors and metals, respectively. After stacking, the semiconductor layer 312 and the source / drain electrodes 313 and 314 are formed by integrally etching the semiconductor and the metal using a diffraction mask.

이어서, 도 8d에 도시된 바와 같이, 상기 제1기판(320) 전체에 걸쳐 보호층을 형성한다. 한편, 제2기판(330)에는 화소영역의 화상비표시영역(예를 들면, 박막트랜지스터 형성영역, 게이트라인 및 데이터라인 형성영역)에 Cr/CrOx이나 수지로 이루어진 블랙매트릭스(332)가 형성되고 화상표시영역에는 R(Red), G(Green), B(Blue) 등으로 이루어진 컬러필터층(334)을 형성된다. 이때, 상기 제2기판(330)에는 컬러필터층(334)을 보호하고 제2기판(330)을 평탄성을 향상시키기 위해 오버코트층이 형성될 수도 있다.Subsequently, as shown in FIG. 8D, a protective layer is formed over the entire first substrate 320. In the second substrate 330, a black matrix 332 made of Cr / CrOx or resin is formed in an image non-display area (eg, a thin film transistor forming area, a gate line and a data line forming area) of the pixel area. A color filter layer 334 made of R (Red), G (Green), B (Blue), and the like is formed in the image display area. In this case, an overcoat layer may be formed on the second substrate 330 to protect the color filter layer 334 and to improve flatness of the second substrate 330.

상기와 같이, 제작된 제1기판(320) 및 제2기판(330)을 실링재(sealent)에 의해 합착한 후 상기 제1기판(320) 및 제2기판(330) 사이에 액정을 주입하여 액정층(340)을 형성한다. 이때, 제1기판(320) 또는 제2기판(330)에 직접 액정을 적하(dispensing)한 후 제1기판(320) 및 제2기판(330)을 합착하여 액정층(340)을 형성할 수도 있다(이 경우 적하된 액정은 합착력에 의해 기판(320,330) 전체로 퍼진다).As described above, the first and second substrates 320 and 330 are bonded to each other by a sealing material, and then liquid crystal is injected between the first and second substrates 320 and 330. Form layer 340. In this case, the liquid crystal layer 340 may be formed by directly dispensing the liquid crystal onto the first substrate 320 or the second substrate 330 and then bonding the first substrate 320 and the second substrate 330 together. (In this case, the dropped liquid crystal spreads to the entire substrates 320 and 330 by the bonding force).

도 8d에 도시된 바와 같이, 제1기판(320) 및 제2기판(330)이 합착될 때, 외부의 구동소자와 접속되어 신호가 입력되는 패드영역은 외부로 노출된다. 이어서, 상기와 같이 노출된 패드영역의 패드(352,353) 상부의 보호층(324)과 게이트절연층(322)을 상압(常壓)에서 발생하는 플라즈마로 처리하면, 도 8e에 도시된 바와 같이 상기 보호층(324)과 게이트절연층(322)이 제거되어 상기 제2패드(353)가 외부로 노출된다.As shown in FIG. 8D, when the first substrate 320 and the second substrate 330 are bonded together, a pad region connected to an external driving element and receiving a signal is exposed to the outside. Subsequently, when the protective layer 324 and the gate insulating layer 322 on the pads 352 and 353 of the exposed pad region are treated with a plasma generated at normal pressure, as shown in FIG. 8E. The protective layer 324 and the gate insulating layer 322 are removed to expose the second pad 353 to the outside.

일반적으로 IPS모드 액정표시소자의 제작시 상기 패드(352)를 오픈시키기 위해서는 마스크를 이용하여 보호층(324)을 에칭해야만 하지만 본 발명에서는 마스크의 사용없이(즉, 포토공정의 진행없이) 상기 패드(352)를 오픈시키므로 제조공정을 감축시킬 수 있게 된다. 또한, 상기와 같이, 공통전극(305)을 ITO나 IZO로 형성하는 경우 제1패드(352) 위에 ITO가 형성되므로 제1패드(352)의 산화를 방지하기 위 한 별도의 금속층(주로 ITO나 IZO를 사용한다)의 패터닝이 필요없게 되므로, 공정이 더욱 단순화된다. 물론, 도 2 나 도 5(b)에 도시된 구조의 IPS모드 액정표시소자를 제작하는 경우에는 상기 패드(352) 상에 ITO패턴을 형성하는 공정을 포함해야만 할 것이다.In general, the protective layer 324 must be etched using a mask in order to open the pad 352 in the manufacture of an IPS mode liquid crystal display device. By opening 352, it is possible to reduce the manufacturing process. In addition, as described above, when the common electrode 305 is formed of ITO or IZO, ITO is formed on the first pad 352, so that a separate metal layer (mainly ITO or ITO) is used to prevent oxidation of the first pad 352. The process is further simplified since no patterning of IZO) is required. Of course, when manufacturing the IPS mode liquid crystal display device having the structure shown in Fig. 2 or 5 (b) will have to include a step of forming an ITO pattern on the pad 352.

상술한 바와 같이, 본 발명에서는 공통전극과 화소전극이 데이터라인과 평행하게 배치되거나 절곡형태로 형성되어 화소내에 메쉬형태로 배치된다. 따라서, 복수의 도메인에 의해 주시야각이 보상되어 X,Y-방향으로 색변환이 발생하는 것을 방지할 수 있게 된다. 이러한 본 발명의 IPS모드 액정표시소자는 특정한 구조에 한정되지 않는다. 상술한 구조는 본 발명을 설명하기 위한 일례로서, 본 발명이 권리범위를 한정하는 것은 아니다. 예를 들어, 상기 도면에서는 화소전극이 3개 형성되어 화소내에는 화상이 구현되는 2개의 윈도우(window)만이 도시되어 있지만, 본 발명에서는 화소전극을 4개 이상 형성하여 3개 이상의 윈도우를 형성할 수도 있을 것이다. 따라서, 본 발명의 권리범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라, 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.As described above, in the present invention, the common electrode and the pixel electrode are arranged in parallel with the data line or bent to form a mesh in the pixel. Therefore, the field-of-view angle is compensated by the plurality of domains, thereby preventing the color conversion from occurring in the X and Y-directions. The IPS mode liquid crystal display device of the present invention is not limited to a specific structure. The above-described structure is an example for explaining the present invention, and the present invention does not limit the scope of rights. For example, in the drawing, only three windows are formed in which three pixel electrodes are formed to implement an image in the pixel. However, in the present invention, at least three pixel electrodes are formed to form three or more windows. Could be Accordingly, the scope of the present invention should not be determined by the above detailed description, but should be determined by the appended claims.

상술한 바와 같이, 본 발명에서는 적어도 하나의 공통전극 및 화소전극이 화소내에 메쉬형태로 배치된다. 화소내에는 서로 다른 주시야각방향을 갖는 복수의 도메인이 형성되므로, IPS모드 액정표시소자의 주시야각이 보상되어 X,Y방향으로의 파란색의 색변환 및 노란색의 색변환을 방지할 수 있게 된다.As described above, in the present invention, at least one common electrode and the pixel electrode are arranged in a mesh in the pixel. Since a plurality of domains having different viewing-field angles are formed in the pixel, the viewing-field angle of the IPS mode liquid crystal display device is compensated to prevent blue color conversion and yellow color conversion in the X and Y directions.

Claims (22)

제1기판 및 제2기판;A first substrate and a second substrate; 상기 제1기판 및 제2기판 사이에 형성된 액정층;A liquid crystal layer formed between the first substrate and the second substrate; 상기 제1기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;A plurality of gate lines and data lines formed on the first substrate to define a plurality of pixels; 각 화소에 형성된 구동소자;A driving element formed in each pixel; 화소내에 데이터라인과 평행하게 배치된 복수의 제1전극; 및A plurality of first electrodes arranged in parallel with the data lines in the pixel; And 상기 화소내에 형성되어 상기 제1전극과 횡전계를 형성하며, 서로 평행하게 배치된 상기 제1전극 사이에 상기 제1전극과 비스듬히 설정 각도(θ)로 2회 이상 절곡되어 상기 제1전극과 메쉬형태를 형성하고 절곡영역이 제1전극과 오버랩되어 축적용량을 형성하는 제2전극으로 구성된 횡전계모드 액정표시소자.Formed in the pixel to form a transverse electric field with the first electrode, and bent two or more times at a predetermined angle θ at an angle to the first electrode between the first electrodes disposed in parallel to each other to form the first electrode and the mesh. A transverse electric field mode liquid crystal display device comprising a second electrode having a shape and having a bent region overlapping the first electrode to form a storage capacitance. 제1항에 있어서, 상기 제1전극은 공통전극이고 제2전극은 화소전극인 것을 특징으로 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 1, wherein the first electrode is a common electrode and the second electrode is a pixel electrode. 제1항에 있어서, 상기 제1전극은 화소전극이고 제2전극은 공통전극인 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 1, wherein the first electrode is a pixel electrode and the second electrode is a common electrode. 제1항에 있어서, 5°≤θ〈90인 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device according to claim 1, wherein 5 ° ≤θ <90. 제1항에 있어서, 상기 구동소자는 박막트랜지스터인 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the driving device is a thin film transistor. 제5항에 있어서, 상기 박막트랜지스터는, The method of claim 5, wherein the thin film transistor, 제1기판위에 형성된 게이트전극;A gate electrode formed on the first substrate; 상기 게이트전극이 형성된 제1기판 전체에 걸쳐 적층된 게이트절연층;A gate insulating layer stacked over the entire first substrate on which the gate electrode is formed; 상기 게이트절연층 위에 형성된 반도체층;A semiconductor layer formed on the gate insulating layer; 상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및A source electrode and a drain electrode formed on the semiconductor layer; And 상기 소스전극 및 드레인전극이 형성된 제1기판 전체에 걸쳐 적층된 보호층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device comprising a protective layer stacked over the entire first substrate on which the source electrode and the drain electrode are formed. 제2항에 있어서, 상기 공통전극은 상기 제1기판 위에 형성되고 화소전극은 게이트절연층에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 2, wherein the common electrode is formed on the first substrate, and the pixel electrode is formed on a gate insulating layer. 제2항에 있어서, 상기 공통전극은 제1기판위에 형성되고 화소전극은 보호층 위에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 2, wherein the common electrode is formed on the first substrate, and the pixel electrode is formed on the passivation layer. 제8항에 있어서, 상기 보호층은 유기보호층인 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device according to claim 8, wherein the protective layer is an organic protective layer. 제8항에 있어서, 게이트절연층 위에 배치되고 보호층에 형성된 컨택홀을 통해 화소전극과 접속되어 박막트랜지스터를 통해 인가되는 신호를 상기 화소전 극에 전달하는 금속층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.The semiconductor device of claim 8, further comprising a metal layer disposed on the gate insulating layer and connected to the pixel electrode through a contact hole formed in the protective layer to transfer a signal applied through the thin film transistor to the pixel electrode. Transverse electric field mode liquid crystal display device. 제1항에 있어서, 상기 제1전극과 제2전극은 상기 제2전극의 절곡부위에서 오버랩되어 축적용량을 형성하는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 1, wherein the first electrode and the second electrode overlap each other at the bent portion of the second electrode to form a storage capacitor. 제1항에 있어서,The method of claim 1, 제2기판;Second substrate; 상기 제2기판에 형성된 블랙매트릭스;A black matrix formed on the second substrate; 상기 제2기판에 형성된 컬러필터층; 및A color filter layer formed on the second substrate; And 상기 제1기판 및 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device further comprising a liquid crystal layer formed between the first substrate and the second substrate. 화소영역과 패드영역을 포함하는 제1기판을 제공하는 단계;Providing a first substrate including a pixel region and a pad region; 상기 제1기판 위의 화소영역에 게이트라인과 게이트전극 및 공통전극을 형성하고 패드영역에 패드를 형성하는 단계;Forming a gate line, a gate electrode, and a common electrode in the pixel area on the first substrate and forming a pad in the pad area; 상기 제1기판 전체에 걸쳐 제1절연층을 형성하는 단계;Forming a first insulating layer over the entire first substrate; 상기 화소영역의 제1절연층 위에 데이터라인, 반도체층, 소스/드레인전극 및 상기 공통전극과 메쉬형태의 도메인을 생성하는 화소전극을 형성하는 단계;Forming a data line, a semiconductor layer, a source / drain electrode, and a pixel electrode to generate a domain having a mesh shape with the common electrode on the first insulating layer of the pixel region; 상기 제1기판 전체에 걸쳐 제2절연층을 적층하는 단계;Stacking a second insulating layer over the entire first substrate; 제1기판 및 제2기판을 합착하는 단계; 및Bonding the first substrate and the second substrate to each other; And 외부로 노출된 패드영역의 제1 및 제2절연층을 상압 플라즈마로 처리하여 패드를 오픈시키는 단계로 구성되며,And opening the pad by treating the first and second insulating layers of the pad region exposed to the outside with atmospheric pressure plasma. 상기 공통전극과 화소전극중 하나는 데이터라인과 평행하게 배치되고 다른 하나는 평행한 전극 사이에서 2회 이상 절곡되며 절곡영역이 평행하게 배치된 전극과 오버랩되어 축적용량을 형성하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.Wherein one of the common electrode and the pixel electrode is disposed in parallel with the data line, the other is bent two or more times between the parallel electrodes, and the bending region overlaps with the electrode disposed in parallel to form a storage capacitance. Method of manufacturing a field mode liquid crystal display device. 제13항에 있어서, 상기 게이트전극, 공통전극 및 패드를 형성하는 단계는,The method of claim 13, wherein the forming of the gate electrode, the common electrode, and the pad includes: 제1기판상에 금속층을 적층하는 단계; 및Stacking a metal layer on the first substrate; And 상기 금속층을 에칭하여 화소영역에 게이트전극과 공통전극을 형성하고 패드영역에 패드를 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And etching the metal layer to form a gate electrode and a common electrode in the pixel region, and forming a pad in the pad region. 제14항에 있어서, 상기 패드영역의 패드 위에 투명한 도전층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.15. The method of claim 14, further comprising forming a transparent conductive layer on the pad of the pad region. 제13항에 있어서, 상기 게이트전극, 공통전극 및 패드를 형성하는 단계는,The method of claim 13, wherein the forming of the gate electrode, the common electrode, and the pad includes: 제1기판상에 금속층을 적층하는 단계;Stacking a metal layer on the first substrate; 상기 금속층을 에칭하여 화소영역에 게이트전극을 형성하고 패드영역에 제1패드를 형성하는 단계;Etching the metal layer to form a gate electrode in a pixel region and forming a first pad in a pad region; 제1기판상에 투명한 도전물질을 적층하는 단계; 및Stacking a transparent conductive material on the first substrate; And 상기 투명한 도전물질을 에칭하여 화소영역에 공통전극을 형성하고 패드영역의 제1패드상에 제2패드를 적층하여 패드를 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And etching the transparent conductive material to form a common electrode in the pixel region, and stacking a second pad on the first pad of the pad region to form a pad. 제13항에 있어서, 상기 반도체층, 소스/드레인전극 및 화소전극을 형성하는 단계는,The method of claim 13, wherein the forming of the semiconductor layer, the source / drain electrode and the pixel electrode comprises: 제1절연층 위에 반도체를 적층한 후 에칭하여 반도체층을 형성하는 단계; 및Stacking a semiconductor on the first insulating layer and then etching to form a semiconductor layer; And 반도체층이 형성된 제1절연층 위에 금속을 적층하고 에칭하여 소스/드레인전극 및 화소전극을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.Forming a source / drain electrode and a pixel electrode by stacking and etching a metal on the first insulating layer on which the semiconductor layer is formed. 제13항에 있어서, 상기 반도체층, 소스/드레인전극 및 화소전극을 형성하는 단계는,The method of claim 13, wherein the forming of the semiconductor layer, the source / drain electrode and the pixel electrode comprises: 제1절연층 위에 반도체 및 금속을 연속 적층하는 단계; 및Sequentially stacking a semiconductor and a metal on the first insulating layer; And 회절마스크를 이용하여 반도체층, 소스/드레인전극 및 화소전극을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device comprising the steps of forming a semiconductor layer, a source / drain electrode and a pixel electrode using a diffraction mask. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030099373A 2003-12-29 2003-12-29 In plane switching mode liquid crystal display device and method of fabricating thereof KR101163396B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030099373A KR101163396B1 (en) 2003-12-29 2003-12-29 In plane switching mode liquid crystal display device and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099373A KR101163396B1 (en) 2003-12-29 2003-12-29 In plane switching mode liquid crystal display device and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20050068209A KR20050068209A (en) 2005-07-05
KR101163396B1 true KR101163396B1 (en) 2012-07-17

Family

ID=37258789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099373A KR101163396B1 (en) 2003-12-29 2003-12-29 In plane switching mode liquid crystal display device and method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR101163396B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9759963B2 (en) 2013-09-12 2017-09-12 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296648B1 (en) * 2007-05-15 2013-08-14 엘지디스플레이 주식회사 Liquid Crystal Display Device
CN102866543B (en) 2012-09-13 2015-05-06 京东方科技集团股份有限公司 Pixel unit, array substrate and liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265572B1 (en) * 1997-12-03 2000-09-15 김영환 Lcd device imrpoved color-shift
KR100279257B1 (en) * 1997-12-03 2001-01-15 김영환 LCD Display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265572B1 (en) * 1997-12-03 2000-09-15 김영환 Lcd device imrpoved color-shift
KR100279257B1 (en) * 1997-12-03 2001-01-15 김영환 LCD Display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9759963B2 (en) 2013-09-12 2017-09-12 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20050068209A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
JP4414824B2 (en) Multi-domain transverse electric field mode liquid crystal display device
US7417705B2 (en) Liquid crystal display device and method for fabricating the same
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100689312B1 (en) In plane switching mode liquid crystal display device and method for fabricating thereof
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20090054210A (en) Array substrate of liquid crystal display and method of manufacturing the same
KR101338109B1 (en) Liuquid crystal display device
KR20080100692A (en) Liquid crystal display device and fabricating method thereof
KR100895017B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100311531B1 (en) In-plane switching mode liquid crystal display device and method of manufacturing thereof
KR101163396B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20040025472A (en) In plane switching mode liquid crystal display device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR101067966B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20060000821A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100919185B1 (en) In plane switching mode liquid crystal display device
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR100876404B1 (en) Transverse electric field mode liquid crystal display device
KR20040057687A (en) In plane switching mode liquid crystal display device
KR100919194B1 (en) In plane switching mode liquid crystal display device having high quality image
KR101067947B1 (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
KR100919198B1 (en) In plane switching mode liquid crystal display device
KR20080001931A (en) Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111004

Effective date: 20120517

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8